JP4801914B2 - プラズマディスプレイパネルの駆動方法 - Google Patents

Description

本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動方法に関する。

現在、薄型の画像表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネルを搭載したプラズマディスプレイ装置が製品化されている（例えば特許文献１の図２参照）。

かかるプラズマディスプレイ装置に搭載されているプラズマディスプレイパネルとしてのＰＤＰ１０には、アドレス電極としての列電極Ｄ₁〜Ｄ_mと、これら列電極と直交して配列されている行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_nを備えている。このＰＤＰ１０においては、互いに隣接する一対の行電極Ｘ及びＹと、列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。

このプラズマディスプレイ装置では、上記ＰＤＰ１０に対してサブフィールド法を用いた階調駆動を実施することにより、入力映像信号に対応した画像表示を行う（例えば特許文献１の図３〜図５参照）。つまり、１フィールド表示期間毎に、１４個のサブフィールドＳＦ１〜ＳＦ１４各々内にて、入力映像信号に基づき各放電セルを点灯モード及び消灯モードのいずれか一方に設定する画素データ書込行程Ｗｃと、点灯モードに設定されている放電セルのみを繰り返し放電発光させる維持発光行程Ｉｃとを実施する。更に、先頭のサブフィールドのみで、全ての放電セルの状態を初期化するリセット行程Ｉｃを実行する。尚、リセット行程Ｉｃでは、全放電セルに対して一斉にリセット放電を生起させて、各放電セル内に所望量の壁電荷を形成させることにより全ての放電セルを点灯モードの状態に初期化する。

又、画素データ書込行程Ｗｃでは、入力映像信号に基づき各放電セルを点灯モード及び消灯モードのいずれか一方に設定すべく、行電極の各々に順次負極性の走査パルスを印加しつつ、消灯モードに設定すべき放電セルが属する列電極には高電圧、点灯モードに設定すべき放電セルが属する列電極には低電圧の画素データパルスを印加する。これにより、高電圧の画素データパルスが印加された放電セルのみに、その放電セル内の列電極及び行電極間にて放電（選択消去放電）が生起される。かかる選択消去放電により、この放電セル内に存在する壁電荷が消去され、この放電セルは消灯モードに設定される。一方、低電圧の画素データパルスが印加された放電セル内には上記の如き放電が生起されないので、その直前までの状態が維持される。つまり、所望量の壁電荷が残留していた放電セルは点灯モード、壁電荷量が所望量に充たない状態にあった放電セル消灯モードに夫々維持される。

ここで、１フィールド表示期間内の各サブフィールドの内の１のサブフィールドのみで上記選択消去放電を生起させることにより、この選択消去放電が生起されるまでの間の各サブフィールドの維持発光行程Ｉｃにて連続して放電発光が為され、その放電発光の総数に対応した輝度が視覚される（例えば特許文献１の図５参照）。

しかしながら、画素データ書込行程Ｗｃにおいて放電セルを消灯モードに設定させるべく、その放電セルが属する列電極に高電圧の画素データパルスを印加しても、上記選択消去放電が正しく生起されない場合が生じた。

そこで、消灯モードに設定すべき放電セルに対しては、選択消去放電を生起させる画素データパルスを、連続したサブフィールド各々の画素データ書込行程Ｗｃにて繰り返し印加することにより選択消去放電の機会を増加させて、この放電を確実に生起させるようにした駆動方法が提案された（例えば特許文献１の図２９参照）。

ところが、選択消去放電を生起させるべき画素データパルスが連続したサブフィールド各々において周期的に列電極に印加されると、各サブフィールドの周期によっては、この列電極が形成されている背面基板（図示せぬ）と、行電極が形成されている前面透明基板（図示せぬ）とが振動する場合がある。この際、これら前面透明基板及び背面基板の振動に伴う耳障りな異常音が発生するという問題が生じた。
特開２０００−２３１３６２号公報

本発明は、上記の問題を解決するためになされたものであり、プラズマディスプレイパネル自体が振動することによる異常音を除去することが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。

請求項１記載によるプラズマディスプレイパネルの駆動方法は、複数の行電極対と前記行電極対の各々に交叉した方向に伸張する複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々は、入力映像信号に基づく各画素毎の画素データに応じて前記放電セルを点灯モードの状態から消灯モードの状態に遷移させる場合には高電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の走査パルスを印加する一方、前記放電セルの状態を維持させる場合には低電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の前記走査パルスを印加するアドレス期間と、前記アドレス期間の直後に前記点灯モードに設定されている前記放電セルのみを繰り返しサスティン放電させるサスティン期間とを含み、前記単位表示期間内において最初に前記高電圧画素データパルスの印加が為されたサブフィールドに後続するサブフィールド各々の前記アドレス行程では前記走査パルスを前記行電極に印加しつつ前記高電圧画素データパルスを前記列電極に印加し、前記入力映像信号にて示される輝度レベルの平均値が所定値よりも小なる場合には大なる場合に比して前記走査パルス、前記高電圧画素データパルス及び前記低電圧画素データパルス各々の印加周期を短くすることにより前記サブフィールドの周期を短くする。

又、請求項１０記載によるプラズマディスプレイパネルの駆動方法は、複数の行電極対と前記行電極対の各々に交叉した方向に伸張する複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々は、入力映像信号に基づく各画素毎の画素データに応じて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる場合には高電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の走査パルスを印加する一方、前記放電セルの状態を維持させる場合には低電圧画素データパルスを前記列電極に印加しつつ前記行電極対の一方の行電極に低電圧の前記走査パルスを印加するアドレス期間と、前記アドレス期間の直後に前記点灯モードに設定されている前記放電セルのみを繰り返しサスティン放電させるサスティン期間とを含み、前記単位表示期間内において最初に前記高電圧画素データパルスの印加が為されたサブフィールドに後続するサブフィールド各々の前記アドレス行程では前記走査パルスを前記行電極に印加しつつ前記高電圧画素データパルスを前記列電極に印加し、前記入力映像信号にて示される輝度レベルの平均値が所定値よりも大なる場合には小なる場合に比して前記走査パルス、前記高電圧画素データパルス及び前記低電圧画素データパルス各々の印加周期を短くすることにより前記サブフィールドの周期を短くする。

入力映像信号に基づく各画素毎の画素データに応じて放電セル各々を点灯モードの状態から消灯モードの状態に遷移させるアドレス期間を、入力映像信号によって示される輝度レベルの平均値が所定値よりも小なる場合には大なる場合に比して短くすることにより、サブフィールドの周期を短くする。

以下、本発明の実施例を図を参照しつつ説明する。

図１は、本発明による駆動方法に基づいてプラズマディスプレイパネル（以下、ＰＤＰと称する）を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。

図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ₁〜Ｄ_m、横方向（水平方向）に夫々伸張して配列された行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_nが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。これら行電極Ｘ₁〜Ｘ_n及びＹ₁〜Ｙ_nと、列電極Ｄ₁〜Ｄ_mとの間には放電ガスが封入された放電空間が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。

図２は、表示面側から眺めたＰＤＰ１０の内部構造を模式的に示す正面図である。

図２においては、ＰＤＰ１０の列電極Ｄ₁〜Ｄ₃各々と、第１表示ライン（Ｙ₁，Ｘ₁）及び第２表示ライン（Ｙ₂，Ｘ₂）との各交叉部を抜粋して示すものである。 図３は、図２のＶ３−Ｖ３線におけるＰＤＰ１０の断面を示す図であり、図４は、図２のＷ２−Ｗ２線におけるＰＤＰ１０の断面を示す図である。

図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ１０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、１対の行電極対（Ｘ₁、Ｙ₁）とこの行電極対に隣接する行電極対（Ｘ₂、Ｙ₂）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。この誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、後述するような電子線の照射によって励起されて波長域２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を含む酸化マグネシウム層１３が形成されている。

一方、前面透明基板１０と平行に配置された背面基板１４上には、列電極Ｄの各々が、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において各々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。尚、ＰＤＰ１０の各表示ライン毎に、図２に示す如き梯子形状の隔壁１６が各々形成されており、互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６によって、各々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、図３に示す如くこれらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。一方、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒ１が存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒ１を介して互いに連通しているのである。

Ａ／Ｄ変換器１は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換し、これを平均輝度演算回路２及び画素駆動データ生成回路３の各々に供給する。

平均輝度演算回路２は、上記画素データＰＤに基づき、入力映像信号による画像１フレーム分（又は１フィールド分）毎の平均輝度レベルを算出し、その平均輝度レベルを示す平均輝度信号ＡＰＬを駆動制御回路４に供給する。

画素駆動データ生成回路３は、画素データＰＤに対して多階調化処理を施した後、ＰＤＰ１０の各放電セルを各サブフィールド毎に点灯モード及び消灯モードのいずれか一方に設定すべき１４ビットの画素駆動データＧＤに変換し、これをメモリ５に供給する。

図５は、かかる画素駆動データ生成回路３の内部構成の一例を示す図である。

図５において、多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、上記誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３１は、上記ディザ加算画素データの上位４ビット分を多階調化画素データＰＤ_Sとしてデータ変換回路３２に供給する。

データ変換回路３２は、図６に示すデータ変換テーブルに従って上記多階調化画素データＰＤ_Sを１４ビットの画素駆動データＧＤに変換する。尚、画素駆動データＧＤの第１〜第１４ビットは、夫々後述するサブフィールドＳＦ１〜ＳＦ１４各々に対応している。

メモリ５は、駆動制御回路４から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ₁₁から、第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤ_nmまでの(ｎ×ｍ)個分の画素駆動データＧＤの書き込みが終了すると、メモリ５は、以下の如き読み出し動作を行う。

先ず、メモリ５では、書き込まれた１画面分の画素駆動データＧＤ_(1,1)〜ＧＤ_(n,m)各々を、各ビット桁(第１ビット〜第１４ビット)毎に分割した画素駆動データビットＤＢ１〜ＤＢ１４と捉える。そして、メモリ５は、後述するサブフィールドＳＦ１のアドレス行程Ｗにおいて、画素駆動データビットＤＢ１_(1,1)〜ＤＢ１_(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。又、後述するサブフィールドＳＦ２のアドレス行程Ｗでは、メモリ５は、上記画素駆動データビットＤＢ２_(1,1)〜ＤＢ２_(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ５は、後述するサブフィールドＳＦ３〜ＳＦ１４の各アドレス行程Ｗにて、画素駆動データビットＤＢ３〜ＤＢ１４を１表示ライン分ずつ読み出してアドレスドライバ６に供給するのである。

駆動制御回路４は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に供給すべきクロック信号、及びメモリ５に供給すべき書込及び読出信号を生成する。更に、駆動制御回路４は、図７に示す如き発光駆動シーケンスに従ってＰＤＰ１０を階調駆動させるべき各種タイミング信号を、アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８各々に供給する。尚、図７に示す発光駆動シーケンスにおいては、１フレーム又は１フィールド表示期間（以下、単位表示期間と称する）毎に、１４個のサブフィールドＳＦ１〜ＳＦ１４各々に基づく駆動を実施する。これらサブフィールドＳＦ１〜ＳＦ１４各々は、アドレス行程Ｗ及びサスティン行程Ｉを夫々含む。アドレス行程Ｗでは、入力映像信号に応じてＰＤＰ１０の各放電セルを点灯モード及び消灯モードのいずれか一方に設定する。サスティン行程Ｉでは、点灯モードに設定されている放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持させる。尚、先頭のサブフィールドＳＦ１に限りアドレス行程Ｗの直前において、全ての放電セルを点灯モードの状態に初期化するリセット行程Ｒを実行する。

アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８各々は、駆動制御回路４から供給された各種タイミング信号に応じて、各サブフィールドにおいて図８に示す如き各種駆動パルスを発生し、ＰＤＰ１０の行電極Ｘ及びＹに印加する。尚、図８においては、サブフィールドＳＦ１〜ＳＦ１４の内からＳＦ１〜ＳＦ３のみを抜粋して、各駆動パルスの印加動作を示す。

先ず、図８に示されるリセット行程Ｒでは、第１サスティンドライバ７及び第２サスティンドライバ８が、ＰＤＰ１０の行電極Ｘ₁〜Ｘ_n及びＹ₁〜Ｙ_n各々に対してリセットパルスＲＰ_x及びＲＰ_Yを同時に印加する。リセットパルスＲＰ_x及びＲＰ_Yの印加に応じて、ＰＤＰ１０の全放電セルにおいてリセット放電が生起される。かかるリセット放電の終息後、各放電セル内には一様に所定量の壁電荷が形成され、ＰＤＰ１０における全ての放電セルは点灯モードに初期化される。

アドレス行程Ｗでは、アドレスドライバ６は、画素駆動データビットＤＢが論理レベル０である場合には０ボルト、論理レベル１である場合には正極性の所定電圧を有する画素データパルスを発生し、これを１表示ライン分（ｍ個）ずつ列電極Ｄ₁〜Ｄ_mに印加して行く。例えば、サブフィールドＳＦ１のアドレス行程Ｗでは、アドレスドライバ６は、先ず、図８に示す如くＰＤＰ１０の第１表示ラインに対応したｍ個の画素駆動データビットＤＢ１_(1,1)〜ＤＢ１_(1,m)各々の論理レベルに応じたｍ個の画素データパルスＤＰ１₁を生成し、夫々列電極Ｄ₁〜Ｄ_mに同時に印加する。次に、ＰＤＰ１０の第２表示ラインに対応したｍ個の画素駆動データビットＤＢ１_(2,1)〜ＤＢ１_(2,m)各々の論理レベルに応じたｍ個の画素データパルスＤＰ１₂を生成し、夫々列電極Ｄ₁〜Ｄ_mに同時に印加する。以下同様にして、アドレスドライバ６は、ＰＤＰ１０の第３，第４，・・・，第ｎ表示ライン各々に対応した画素駆動データビットＤＢ１_(3,1)〜ＤＢ１_(3,m)，ＤＢ１_(4,1)〜ＤＢ１_(4,m)，・・・，ＤＢ１_(n,1)〜ＤＢ１_(n,m)各々の論理レベルに応じた夫々ｍ個の画素データパルス群ＤＰ１₃，ＤＰ１₄，・・・，ＤＰ１_nを順次、列電極Ｄ₁〜Ｄ_mに印加して行く。この間、Ｙ電極ドライバ８は、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図８に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ₁〜Ｙ_nへと順次印加して行く。この際、走査パルスＳＰが印加された行電極Ｙと、正極性の所定電圧の画素データパルスが印加された列電極との交叉部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。従って、この放電セルは、消灯モードに設定される。一方、上記の如き正極性の所定電圧の画素データパルスが印加されなかった列電極に属する放電セルには選択消去放電は生起されないので、この放電セルは直前までの状態を維持する。つまり、所定量の壁電荷が残存する放電セルは点灯モード、一方、壁電荷の量が所定量に充たない放電セルは消灯モードの状態をそのまま維持する。

尚、上記アドレス行程ＷにおいてＰＤＰ１０に印加される図８に示す如き画素データパルス及び走査パルスＳＰ各々の印加周期Ｔ_Pは、入力映像信号における画像１フレーム（又は１フィールド）毎の平均輝度レベルに応じた周期に設定される。例えば、駆動制御回路４は、先ず、上記平均輝度信号ＡＰＬによって示される平均輝度レベルが所定輝度レベルＬＬよりも大であるか否かを判定する。ここで、平均輝度レベルが所定輝度レベルＬＬよりも高い場合、駆動制御回路４は、上記印加周期Ｔ_Pを所定の周期Ｔ_P1とし、この周期Ｔ_P1にて順次画素データパルス及び走査パルスＳＰをＰＤＰ１０に印加させるべきタイミング信号をアドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８各々に供給する。一方、平均輝度レベルが所定輝度レベルＬＬよりも低い場合には、駆動制御回路４は、上記印加周期Ｔ_Pを上記周期Ｔ_P1よりも小なる周期Ｔ_P2とし、この周期Ｔ_P2にて順次画素データパルス及び走査パルスＳＰをＰＤＰ１０に印加させるべきタイミング信号をアドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８各々に供給する。

サスティン行程Ｉでは、Ｘ電極ドライバ７及びＹ電極ドライバ８各々が、以下の如き、各サブフィールドに割り当てられている輝度重み付け値に対応した数だけ、図８に示す如きサスティンパルスＩＰ_X及びＩＰ_Yを行電極Ｘ₁〜Ｘ_n及びＹ₁〜Ｙ_nに繰り返し印加する。

ＳＦ１：１
ＳＦ２：３
ＳＦ３：５
ＳＦ４：８
ＳＦ５：１０
ＳＦ６：１３
ＳＦ７：１６
ＳＦ８：１９
ＳＦ９：２２
ＳＦ10：２５
ＳＦ11：２８
ＳＦ12：３２
ＳＦ13：３５
ＳＦ14：３９
すると、上記サスティンパルスＩＰ_X及びＩＰ_Yが印加される度に点灯モードに設定されている放電セルのみが放電（サスティン放電）し、その放電に伴う発光状態が維持される。

ここで、サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉにおいて各放電セルをサスティン放電させるか否かは、図６に示す如き画素駆動データＧＤに応じて決定される。

すなわち、図６の発光駆動パターンＡに示されるように、表現すべき輝度レベルに応じた１のサブフィールド（黒丸印にて示す）のアドレス行程Ｗにて、第１回目の選択消去放電を生起させるべき画素データパルスが列電極に印加される。かかる選択消去放電により放電セルは消灯モードの状態に遷移する。よって、先頭のサブフィールドＳＦ１のリセット行程Ｒにおいて点灯モードに初期化された放電セルは、この第１回目の選択消去放電が生起されるまでの間に存在する各サブフィールド（白丸印にて示す）で点灯モードとなり、これらサブフィールド各々において連続して放電セルがサスティン放電するのである。

この際、単位表示期間内のサブフィールド各々のサスティン行程Ｉにおいて生起されたサスティン放電の総数に対応した中間輝度が視覚される。つまり、図６発光駆動パターンＡにて示される１５種類の駆動の内の１が、画素駆動データＧＤに応じて選択的に実施される。

これにより、夫々の発光輝度比が、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５階調分の中間輝度が表現されるのである。

ここで、図６に示される駆動では、表現すべき輝度階調レベルに応じた１のサブフィールド（黒丸印にて示す）にて第１回目の選択消去放電を生起させるべき画素データパルスを列電極に印加しているが、この画素データパルスを印加しても第１回目の選択消去放電が生起されない場合があった。そこで、図６に示すように、第１回目の選択消去放電（黒丸印にて示す）を生起させるべき駆動を実施した後も、最後尾のサブフィールドＳＦ１４までの各サブフィールドのアドレス行程Ｗにおいて第２回目以降の選択消去放電（黒三角印にて示す）を生起させるべき駆動を実施するようにしている。

しかしながら、第２回目以降の選択消去放電を生起させるべく、連続したサブフィールド各々において周期的に画素データパルスを列電極に印加すると、ＰＤＰ１０の前面透明基板及び背面基板が振動（以下、パネル振動と称する）する場合がある。よって、各サブフィールドの周期によっては、このパネル振動による耳障りな異常音が発生するという問題が生じる。例えば、各サブフィールドの周期が８３［μｓ］であると、可聴帯域の周波数１２［ＫＨｚ］にてパネル振動が生じ、これが耳障りな異常音となるのである。

そこで、図１に示すプラズマディスプレイ装置では、画像１フレーム分の入力映像信号の平均輝度レベルが所定輝度レベルよりも高い場合には図８に示す如き画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1とする一方、低い場合にはこの周期Ｔ_P1よりも短い周期Ｔ_P2に切り替えるようにしている。要するに、入力映像信号の平均輝度レベルが低い場合には高い場合に比して、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを短くすることにより、アドレス行程Ｗに費やされる時間を短縮させるのである。

これにより、例えば図９に示す如く、平均輝度レベルが所定輝度レベルよりも低い場合のサブフィールドＳＦ７〜ＳＦ９各々の周期Ｔ_b7〜Ｔ_b9は、高い場合の周期Ｔ_a7〜Ｔ_a9よりも短くなる。この際、かかる周期Ｔ_b7〜Ｔ_b9各々を例えば６６［μｓ］よりも短く設定すれば、サブフィールドＳＦ７〜ＳＦ９各々のアドレス行程Ｗにおいて選択消去放電を生起させるべき画素データパルスの印加が為されても、パネル振動の周波数が聴覚的に聞き取りづらい１５［KHz］以上の高周波数となるので、異常音として認識されなくなる。

要するに、このようなパネル振動に伴う異常音が顕著となる際の入力映像信号の輝度レベルを予め測定しておき、この輝度レベルよりも低輝度な平均輝度レベルを有する映像信号が供給された場合に各サブフィールドの周期を短くすることにより、パネル振動時の周波数を可聴帯域外の高い周波数にするのである。

ところで、図６の黒丸にて示されるが如き第１回目の選択消去放電を生起させる為の画素データパルス及び走査パルスＳＰのパルス幅を狭めると、この第１回目の選択消去放電を失敗する確率が高くなる。

そこで、第１回目の選択消去放電を生起させる際には、入力映像信号の平均輝度レベルに拘わらず、画素データパルス及び走査パルスＳＰの印加周期をＴ_P1固定にする。つまり、平均輝度レベルが所定輝度レベルＬＬよりも低い場合には図６の黒丸にて示すサブフィールドでは印加周期Ｔ_P1にて画素データパルス及び走査パルスＳＰの印加を行い、この黒丸に示すサブフィールドに後続するサブフィールド各々では印加周期Ｔ_P2にて画素データパルス及び走査パルスＳＰの印加を行うのである。尚、各表示ラインに属するｍ個の放電セルの各々は、必ずしも同一のサブフィールドにて第１回目の選択消去放電が生起されるわけではない。例えば、１つの表示ライン上には、サブフィールドＳＦ４で第１回目の選択消去放電が生起される放電セル、ＳＦ５にて第１回目の選択消去放電が生起される放電セル、ＳＦ６にて第１回目の選択消去放電が生起される放電セルが混在する。この際、走査パルスＳＰは１表示ライン上の各放電セルに共通に印加されるので、放電セル各々に対して個別に走査パルスＳＰの印加周期を変更することはできない。そこで、実際には、駆動制御回路４は、先ず、１表示ライン分毎の画素駆動データＧＤに基づき、この１表示ライン上の放電セル各々に対して第１回目の選択消去放電を生起させるべきサブフィールドを夫々検出する。次に、駆動制御回路４は、この第１回目の選択消去放電が為されるべきサブフィールド各々の内で最も最後尾のサブフィールドに近いサブフィールドを選出する。そして、駆動制御回路４は、この選出したサブフィールドよりも後方に配置されているサブフィールド各々のアドレス行程において画素データパルス及び走査パルスＳＰの印加周期を短くすべき制御を、各表示ライン毎に実施するのである。

又、上述した如き第１回目の選択消去放電を確実に生起させるべく、１画像フレームの平均輝度レベルが低く且つこの１画像フレーム内に高輝度な領域が存在しない場合に限り、画素データパルス及び走査パルスＳＰの印加周期の短縮を行うようにしても良い。すなわち、体的に暗いがその一部に高輝度な部分が存在する画像を表示する場合に、画素データパルス及び走査パルスＳＰの印加周期を短くすると、この高輝度な部分に対応した放電セルに対してはパルス幅の短い画素データパルス及び走査パルスＳＰにて第１回目の選択消去放電を生起させなければならなくなる。そこで、駆動制御回路４は、先ず、入力映像信号における１画像フレーム分の平均輝度レベルが所定輝度レベルＬＬよりも低いか否かを判定すると共に、この１画像フレーム分の入力映像信号中に所定の基準高輝度レベルよりも高輝度な領域が存在するか否かを判定する。そして、平均輝度レベルが所定輝度レベルＬＬよりも低く且つ高輝度な領域が存在しないと判定された場合に限り、各サブフィールドのアドレス行程Ｗにおいて画素データパルス及び走査パルスＳＰの印加周期の短縮を実行させるべき制御を行うのである。

ここで、１画像フレームの平均輝度レベルが低いほど、特に平均輝度レベルが０となる、いわゆる黒表示時には、図６の発光駆動パターンＡにて示されるように、全てのサブフィールドにおいて選択消去放電（黒丸及び黒三角印にて示す）を生起させるべき駆動が為されるので、異常音の発生確率が最も高くなる。

そこで、入力映像信号に基づく平均輝度レベルが０以外である場合には各サブフィールドのアドレス行程Ｗにおいて印加する画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1とする一方、平均輝度レベルが０である場合には画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1よりも短い周期Ｔ_P2にする。すなわち、入力映像信号に基づく平均輝度レベルが０である場合に限り、各サブフィールドの周期を図９に示す如く短縮させて、パネル振動に伴う異常音の発生を抑制させるのである。この際、先頭のサブフィールドＳＦ１のアドレス行程Ｗに限り、入力映像信号の平均輝度レベルに拘わらず、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1に固定する。つまり、平均輝度レベルが０となるような、いわゆる黒表示を行う場合に、先頭のサブフィールドＳＦ１において第１回目の選択消去放電に失敗すると、少なくともこのＳＦ１のサスティン行程Ｉでは放電セルが発光してしまい、黒表示とはならなくなってしまう。この際、画素データパルス及び走査パルスＳＰのパルス幅を狭めるほど放電失敗の可能性が高くなるので、先頭のサブフィールドＳＦ１に限り、印加周期Ｔ_Pを周期Ｔ_P2よりも大なる周期Ｔ_P1に固定することにより、選択消去放電を確実に生起させ得るパルス幅を確保させるようにしたのである。但し、選択消去放電を確実に生起させ得るパルス幅を確保できるのならば、先頭のサブフィールドＳＦ１においてもＳＦ２〜ＳＦ１４と同様に、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P2に切り替えるようにしても良い。

又、上記実施例では、図７に示す如き発光駆動シーケンスに基づきＰＤＰ１０を階調駆動させる場合を一例にとって、本願発明の動作を説明したが、他の発光駆動シーケンスに基づく駆動を実施する際にも同様に適用可能である。

図１０は、図１に示されるＰＤＰ１０を階調駆動する際に用いられる発光駆動シーケンスの他の一例を示す図である。

図１０において、単位表示期間内に設けられたＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）の各々には、リセット行程Ｒ、アドレス行程Ｗ及びサスティン行程Ｉが含まれている。

図１０に示されるリセット行程Ｒでは、図７に示されるリセット行程Ｒと同様にＰＤＰ１０の全放電セルにおいてリセット放電が生起され、全ての放電セルは点灯モードに初期化される。

次に、アドレス行程Ｗでは、図７に示されるアドレス行程Ｗと同様に、アドレスドライバ６が、画素駆動データビットＤＢの論理レベルに応じた電圧を有する画素データパルスを発生し、これを１表示ライン分（ｍ個）ずつの画素データパルス群ＤＰとして列電極Ｄ₁〜Ｄ_mに印加して行く。この間、Ｙ電極ドライバ８は、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図８に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ₁〜Ｙ_nへと順次印加して行く。この際、走査パルスＳＰが印加された行電極Ｙと、正極性の所定電圧の画素データパルスが印加された列電極との交叉部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が消去される。従って、この放電セルは、消灯モードに設定される。一方、上記の如き正極性の所定電圧の画素データパルスが印加されなかった列電極に属する放電セルには選択消去放電は生起されないので、この放電セルは点灯モードの状態を維持する。

そして、サスティン行程Ｉでは、図７に示されるサスティン行程Ｉと同様に、上記点灯モードに設定されている放電セルのみを、各サブフィールドの輝度重み付けに対応した数だけ繰り返しサスティン放電させ、その放電に伴う発光状態を維持させる。

かかる図１０に示される発光駆動シーケンスによれば、Ｎ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）内において、放電セルがサスティン放電することになるサブフィールドの組み合わせに応じた図１１に示す如き２^N通りの駆動が為される。これにより、放電セルに選択消去放電の生起されなかったサブフィールドのサスティン行程Ｉにおいて、そのサブフィールドの輝度重み付けに対応した回数だけサスティン放電が生起され（白丸にて示す）、サブフィールドＳＦ１〜ＳＦ（Ｎ）に亘り生起されたサスティン放電の総数に応じた中間輝度が視覚される。すなわち、図１１に示す如き２^N通りの駆動により、夫々輝度レベルが異なる２^N階調の中間輝度が表現可能になるのである。

この際、入力映像信号における画像１フレーム分の平均輝度レベルが低い場合には高い場合に比して、図１１の黒丸印にて示す如く、選択消去放電の生起が為されるサブフィールドの数が多くなるので、パネル振動に伴う異常音の発生確率が高くなる。

そこで、かかる２^N階調の駆動を行う際にも、同様に、所定の輝度レベルよりも低輝度な平均輝度レベルを有する映像信号が供給された場合には、各サブフィールドのアドレス行程Ｗでの画素データパルス及び走査パルスＳＰ各々の印加周期を短くすることにより、各サブフィールドの周期を短縮させる。これにより、パネル振動時の周波数を可聴帯域外の高周波数にすることが可能となるので、異常音の抑制が為される。

尚、上記の如き２^N階調の駆動を行う際にも、黒表示を行う場合、つまり１画像フレーム分の平均輝度レベルが０となる場合には、図１１に示す如く全サブフィールドにおいて周期的に選択消去放電（黒丸にて示す）が為されることになるので、異常音が際だつことになる。そこで、入力映像信号における画像１フレーム分の平均輝度レベルが０である場合に限り、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1よりも短い周期Ｔ_P2に切り替えることにより、各サブフィールドの周期を図９に示す如く短縮させた駆動を実施するようにしても良い。すなわち、入力映像信号における画像１フレーム分の平均輝度レベルが０以外の値となる場合には、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1として、各サブフィールドの周期を図９に示す如く伸長させた駆動が実施される。

尚、図６に示される発光駆動パターンＡでは、第２回目以降の選択消去放電（黒三角印にて示す）を最後尾のサブフィールドＳＦ１４まで連続して生起させるべき駆動を実施するようにしているが、必ずしも最後尾のサブフィールドに到るまで連続して第２回目以降の選択消去放電を生起させる必要はない。要するに、第１回目の選択消去放電を生起させるべき駆動を実施するサブフィールドに後続する少なくとも１のサブフィールドにおいて、放電を確実に生起させる為の第２回目以降の選択消去放電を生起させるべき駆動を実施すれば良いのである。

又、上記実施例においては、入力映像信号の平均輝度レベルが低い場合には、図９に示す如く先頭のサブフィールドＳＦ１を除く全てのサブフィールド各々の周期を短くするようにしているが、必ずしも全サブフィールドの周期を短くする必要はない。要するに、第２回目以降の選択消去放電を生起させるべき画素データパルスの印加を行った際に、前述した如きパネル振動に伴う異常音の発生要因となる所定のサブフィールド又はサブフィールド群のみを対象として周期の短縮を行うようにすれば良いのである。

又、上記実施例においては、ＰＤＰ１０を階調駆動させる駆動方法として、予め全放電セル内に所定量の壁電荷を形成させ、入力映像信号に基づいて選択的に各放電セル内に形成されている壁電荷を消去させる、いわゆる選択消去アドレス法を採用した場合の動作について述べた。しかしながら、全放電セル内から壁電荷を消去し（リセット行程Ｒ）、入力映像信号に基づき選択的に各放電セル内に放電（選択書込放電）を生起させて所定量の壁電荷を形成させる（アドレス行程Ｗ）、いわゆる選択書込アドレス法を採用した場合についても同様に実施可能である。

図１２は、かかる選択書込アドレス法に基づく発光駆動シーケンスの一例を示す図である。又、図１３は、図１２に示される発光駆動シーケンスに基づく駆動による発光駆動パターンを示す図である。

図１２及び図１３に示される駆動を実施するにあたり、駆動制御回路４は、入力映像信号の平均輝度レベルが所定輝度レベルＬＬよりも低い場合には、図８に示す如く、アドレス行程ＷにおいてＰＤＰ１０に印加すべき画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを周期Ｔ_P1に設定する。一方、かかる平均輝度レベルが所定輝度レベルＬＬよりも高い場合には、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを、上記周期Ｔ_P1よりも短い周期Ｔ_P2に切り替える。すなわち、図１３に示す如き発光駆動パターンによれば、高輝度を表現する場合には低輝度を表現する場合に比して、選択書込放電の生起されるサブフィールドの数が多くなり、パネル振動に伴う異常音の発生確率が高くなる。そこで、入力映像信号の平均輝度レベルが所定輝度レベルよりも高い場合には、画素データパルス及び走査パルスＳＰの印加周期Ｔ_Pを小にすることにより各サブフィールドの周期を短くするのである。これにより、パネル振動の周波数を聴覚的に認識できない程度に高周波数にすることが可能になるので、異常音が抑制されることになる。

又、上記実施例においては、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を実行するサブフィールド群（ＳＦ１〜ＳＦ１４）を１フレーム（１フィールド）表示期間内に１つだけ設けるようにしている。しかしながら、このような特定サブフィールド群を１フレーム（１フィールド）表示期間内において複数個設けるようにした場合にも同様に適用可能である。すなわち、単位表示期間内のＮ個（Ｎ：２以上の整数）のサブフィールドの内で連続配置されたＭ個（Ｍ：Ｎ以下の整数）のサブフィールドからなる特定サブフィールド群内において、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を生起させるような駆動であれば、同様に適用可能なのである。

又、上記実施例においては、平均輝度レベルに応じてサブフィールドの周期を短くすることにより異常音の発生を抑制させるようにしているが、サブフィールドの周期を短くすることなく、この異常音の発生を防止することができる。すなわち、ＰＤＰ１０の酸化マグネシウム層１３内に、マグネシウムを加熱した際に発生するマグネシウム蒸気を気相酸化して得られる気相法酸化マグネシウム結晶体を含ませることによってもこの異常音を抑制させることができる。かかる気相法酸化マグネシウム結晶体は、２０００オングストローム以上の粒径を有するものであり、図１４ＡのＳＥＭ写真像に示す如き立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは図１４ＢのＳＥＭ写真像に示す如き立方体の単結晶構造を有する。更に、かかる気相法酸化マグネシウム結晶体は、電子線の照射により励起されて図１５に示す如き波長域２００〜３００ｎｍ内（特に、２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を行うという性質を有するものである。このようなマグネシウム単結晶体は、他の方法によって生成された酸化マグネシウムと比較すると高純度であると共に微粒子であり、粒子の凝集が少ない等の特徴を備えている。又、図１６に示す如く、気相法酸化マグネシウム結晶体の粒径が大なるほどＣＬ発光のピーク強度が大となる。すなわち、気相酸化マグネシウム結晶体を生成する際に、通常よりも高い温度でマグネシウムを加熱すると、平均粒径５００オングストロームの気相酸化マグネシウム単結晶体と共に、図１４Ａ或いは図１４Ｂに示される形態の粒径２０００オングストローム以上の比較的大なる単結晶体が形成される。この際、マグネシウムを加熱する際の温度が通常よりも高温であるので、マグネシウムと酸素が反応する火炎の長さも長くなる。従って、かかる火炎と周囲との温度差が大になり、それ故に、粒径が大なる気相酸化マグネシウム単結晶体のグループほど、２００〜３００ｎｍ（特に２３５ｎｍ付近）に対応したエネルギー準位の高い単結晶体が多く含まれることになると推測される。従って、気相法酸化マグネシウム結晶体としては、ＢＥＴ法によって測定した平均粒径が５００オングストローム以上、好ましくは２０００オングストローム以上のものが好ましい。

図１７は、放電セルＰＣ内に酸化マグネシウム層を設けなかった場合の放電確率、従来の蒸着法によって酸化マグネシウム層を構築した場合の放電確率、電子線の照射により２００〜３００ｎｍ（特に２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を生起する気相酸化マグネシウム単結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を示す図である。尚、図１７中において横軸は、放電の休止時間、つまり放電が生起されてから次の放電が生起されるまでの時間間隔を表すものである。

このように、各放電セルＰＣの放電空間Ｓに、電子線の照射により２００〜３００ｎｍ（特に２３０〜２５０ｎｍ内の２３５ｎｍ付近）にピークを有するＣＬ発光を行う気相酸化マグネシウム単結晶体を含む酸化マグネシウム層１３を形成すると、従来の蒸着法によって酸化マグネシウム層を形成させた場合に比して放電確率が高まるのである。尚、図１８に示す如く、上記気相酸化マグネシウム単結晶体としては、電子線を照射した際の特に２３５ｎｍにピークを有するＣＬ発光の強度が大なるものほど、放電空間Ｓ内において生起される放電遅れを短縮させることができる。

従って、放電確率が高くなる（放電遅れが少なくなる）ことにより、上記リセット行程Ｒでの書込リセット放電及び消去リセット放電によるプライミング効果が長く持続することになる。これにより、アドレス行程Ｗにおいて生起されるアドレス放電、サスティン行程Ｉにおいて生起されるサスティン放電、並びに消去行程Ｅにおいて生起される消去放電の如き各種放電が高速化する。

よって、アドレス放電を生起させるべく列電極Ｄ及び行電極Ｙに夫々印加される図８に示す如き画素データパルス及び走査パルスＳＰ各々のパルス幅を短くすることが可能となり、その分だけ、このアドレス行程Ｗに費やす処理時間を短縮させることができる。従って、各サブフィールドのアドレス行程Ｗに費やされる時間を短縮することにより、サブフィールドの周期を６６μsec以下の長さに設定すれば、パネル振動時の周波数が可聴帯域外の高周波数となり、異常音の発生が抑制されるのである。

尚、上記実施例において、各サブフィールドに含まれるアドレス行程Ｗでは、ＰＤＰ１０の第１表示ラインから第ｎ表示ラインに向けて１表示ライン分ずつ、その表示ラインに属する放電セルに対してアドレス放電を生起させるようにしているが、２表示ライン分ずつ実施するようにしても良い。例えば、図１に示す如きＰＤＰ１０の表示画面上端のみならず、表示画面下端にもアドレスドライバ６を夫々設ける。表示画面上端に設けたアドレスドライバ６はＰＤＰ１０の第１〜第（ｎ／２）表示ライン各々に属する放電セルに対して１表示ライン分ずつ順次画素データパルスの印加を行う。かかる動作と平行して、表示画面下端に設けたアドレスドライバ６が第［（ｎ／２）＋１］〜第ｎ表示ライン各々に属する放電セルに対して１表示ライン分ずつ順次画素データパルスの印加を行う。かかる構成を採用することにより、アドレス期間の長さが１／２となるので、更に余裕度が増えて、サブフィールドの周期を６６μsec以下の周期にすることが容易となる。よって、異常音の発生が抑制されるＰＤＰを製造するに当たり、余裕度（マージン）が広がり、製品歩留が向上する。

本発明による駆動方法によってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。 図１のプラズマディスプレイ装置に搭載されているＰＤＰ５を表示面側から眺めた場合の内部構造を模式的に示す正面図である。 図２に示されるＶ３−Ｖ３線上での断面を示す図である。 図２に示されるＷ２−Ｗ２線上での断面を示す図である。 図１に示される画素駆動データ生成回路３の内部構成を示す図である。 データ変換回路３によるデータ変換テーブル、並びに単位表示期間内での発光駆動パターンを示す図である。 図１に示されるＰＤＰ１０を駆動する際の発光駆動シーケンスの一例を示す図である。 図１に示されるＰＤＰ１０に印加される各種駆動パルスの印加タイミングを示す図である。 平均輝度レベルに応じて変更される各サブフィールドの周期を示す図である。 発光駆動シーケンスの他の一例を示す図である。 図１０に示される発光駆動シーケンスに基づく発光駆動パターンを示す図である。 選択書込アドレス法に基づく発光駆動シーケンスの一例を示す図である。 選択書込アドレス法を採用した場合におけるデータ変換回路３２のデータ変換テーブル、及び発光駆動パターンを示す図である。 多重結晶構造を有する酸化マグネシウム単結晶体のＳＥＭ写真像を示す図である。 立方体の単結晶構造を有する酸化マグネシウム単結晶体のＳＥＭ写真像を示す図である。 酸化マグネシウム単結晶体の粒径とＣＬ発光の波長との関係を示すグラフである。 酸化マグネシウム単結晶体の粒径と２３５ｎｍのＣＬ発光の強度との関係を示すグラフである。 放電セル内に酸化マグネシウム層を設けなかった場合の放電確率、従来の蒸着法によって酸化マグネシウム層を構築した場合の放電確率、気相酸化マグネシウム単結晶体を含む酸化マグネシウム層を設けた場合各々での放電確率を示す図である。 ２３５ｎｍピークのＣＬ発光強度と放電遅れ時間との対応関係を示す図である。

主要部分の符号の説明

２ 平均輝度演算回路
３ 画素駆動データ生成回路
４ 駆動制御回路
１０ ＰＤＰ

Claims (11)

1. 複数の行電極対と前記行電極対の各々に交叉した方向に伸張する複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
   前記サブフィールドの各々は、入力映像信号に基づく各画素毎の画素データに応じて前記放電セルを点灯モードの状態から消灯モードの状態に遷移させる場合には高電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の走査パルスを印加する一方、前記放電セルの状態を維持させる場合には低電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の前記走査パルスを印加するアドレス期間と、前記アドレス期間の直後に前記点灯モードに設定されている前記放電セルのみを繰り返しサスティン放電させるサスティン期間とを含み、
   前記単位表示期間内において最初に前記高電圧画素データパルスの印加が為されたサブフィールドに後続するサブフィールド各々の前記アドレス行程では前記走査パルスを前記行電極に印加しつつ前記高電圧画素データパルスを前記列電極に印加し、
   前記入力映像信号にて示される輝度レベルの平均値が所定値よりも小なる場合には大なる場合に比して前記走査パルス、前記高電圧画素データパルス及び前記低電圧画素データパルス各々の印加周期を短くすることにより前記サブフィールドの周期を短くすることを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記Ｎ個のサブフィールドの内の連続配置されたＭ個(２≦Ｍ≦Ｎ)のサブフィールドからなる特定サブフィールド群内の先頭のサブフィールドの前記アドレス期間の直前のみに全ての前記放電セルを前記点灯モードの状態に初期化するリセット期間を備え、
   前記入力映像信号に基づき前記特定サブフィールド群内のいずれか１の前記サブフィールドのアドレス期間にて、前記放電セルを前記消灯モードに遷移させるべき前記高電圧画素データパルスを前記列電極に印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記特定サブフィールド群内における前記１のサブフィールドに後続するサブフィールドの前記アドレス期間において、前記高電圧画素データパルスを印加することを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
4. 前記特定サブフィールド群内において前記先頭のサブフィールドに後続するサブフィールド各々の周期を短縮することを特徴とする請求項２及び３のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
5. 前記特定サブフィールド群内において前記先頭のサブフィールドに後続するサブフィールド各々の内で異常音の発生要因となる所定のサブフィールド又はサブフィールド群に対してのみ周期の短縮を行うことを特徴とする請求項２及び３のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
6. 前記Ｎ個のサブフィールド各々の前記アドレス期間の直前に全ての前記放電セルを前記点灯モードに初期化するリセット期間を備え、
   前記Ｎ個のサブフィールド各々の前記アドレス期間において、前記放電セルを前記消灯モードに遷移させるべき前記高電圧画素データパルスを前記列電極に印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
7. 前記入力映像信号にて示される輝度レベルの平均値が所定値よりも小なる場合には大なる場合に比して、前記高電圧画素データパルス及び低電圧画素データパルスに同期して前記行電極対の一方の行電極に印加される走査パルス各々の印加周期を短くすることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
8. 前記所定値は全黒表示に対応する輝度レベルであることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
9. 前記サブフィールドの周期を６６μsec以下の長さに短縮することを特徴とする請求項１、４及び５のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
10. 複数の行電極対と前記行電極対の各々に交叉した方向に伸張する複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
    前記サブフィールド各々は、入力映像信号に基づく各画素毎の画素データに応じて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる場合には高電圧画素データパルスを前記列電極の各々に印加しつつ前記行電極対の一方の行電極に低電圧の走査パルスを印加する一方、前記放電セルの状態を維持させる場合には低電圧画素データパルスを前記列電極に印加しつつ前記行電極対の一方の行電極に低電圧の前記走査パルスを印加するアドレス期間と、前記アドレス期間の直後に前記点灯モードに設定されている前記放電セルのみを繰り返しサスティン放電させるサスティン期間とを含み、
    前記単位表示期間内において最初に前記高電圧画素データパルスの印加が為されたサブフィールドに後続するサブフィールド各々の前記アドレス行程では前記走査パルスを前記行電極に印加しつつ前記高電圧画素データパルスを前記列電極に印加し、
    前記入力映像信号にて示される輝度レベルの平均値が所定値よりも大なる場合には小なる場合に比して前記走査パルス、前記高電圧画素データパルス及び前記低電圧画素データパルス各々の印加周期を短くすることにより前記サブフィールドの周期を短くすることを特徴とするプラズマディスプレイパネルの駆動方法。
11. 前記サブフィールドの周期を６６μsec以下の長さに短縮することを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。