JP2008268443A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2008268443A JP2008268443A JP2007109650A JP2007109650A JP2008268443A JP 2008268443 A JP2008268443 A JP 2008268443A JP 2007109650 A JP2007109650 A JP 2007109650A JP 2007109650 A JP2007109650 A JP 2007109650A JP 2008268443 A JP2008268443 A JP 2008268443A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- subfield
- pulse
- row electrode
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】書込放電を安定して生起させることが可能なプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】単位表示期間内の第1サブフィールドSF1及び第2サブフィールドSF2では、負極性の各書込走査パルスSPW、SPWWを各行電極対の一方の行電極に印加しつつ画素データパルスDPを列電極に印加してこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。又、第3サブフィールドSF3では、負極性の消去走査パルスSPDを各行電極対の一方の行電極に印加しつつ画素データパルスDPをその列電極に印加してこの放電セルを点灯モードから消灯モードの状態に遷移させる消去アドレス行程を実行する。この際、上記SF1の書込走査パルスSPWWにおける負極性のピーク電位を、上記SF2の書込走査パルスSPWにおける負極性のピーク電位よりも高くする。
【選択図】図8
【解決手段】単位表示期間内の第1サブフィールドSF1及び第2サブフィールドSF2では、負極性の各書込走査パルスSPW、SPWWを各行電極対の一方の行電極に印加しつつ画素データパルスDPを列電極に印加してこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。又、第3サブフィールドSF3では、負極性の消去走査パルスSPDを各行電極対の一方の行電極に印加しつつ画素データパルスDPをその列電極に印加してこの放電セルを点灯モードから消灯モードの状態に遷移させる消去アドレス行程を実行する。この際、上記SF1の書込走査パルスSPWWにおける負極性のピーク電位を、上記SF2の書込走査パルスSPWにおける負極性のピーク電位よりも高くする。
【選択図】図8
Description
プラズマディスプレイパネルの駆動方法に関する。
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されてきている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各放電セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。この際、所定量の壁電荷が形成された放電セルは点灯モード、壁電荷量が所定量に満たない放電セルは消灯モードに設定される。サスティン行程では、所定量の壁電荷が形成されている放電セル、つまり点灯モードに設定されている放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての放電セル内において、対を為す行電極間にリセット放電を生起させることにより全放電セル内に残留する壁電荷の量を初期化して、全放電セルを上記点灯モード及び消灯モードの内の一方の状態にする。
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
そこで、黒表示を行う場合、つまり1フィールド表示期間に亘り放電セルを消灯状態に維持させる場合に限り、リセット放電を生起させないようにした駆動方法が提案された(特許文献1の図9参照)。かかる駆動では、14個のサブフィールドにて最低輝度(黒表示)〜最高輝度なる輝度範囲を15段階(第1〜第15階調)で表現するようにしている。この際、最低輝度(黒表示)の表示を担う第1階調駆動を除く第2〜第15階調駆動では、先頭のサブフィールドSF1のみで上記リセット放電に相当する選択書込放電(二重丸にて示す)を生起さて、各放電セルを点灯モードの状態に初期化させるようにしている。そして、サブフィールドSF2〜SF14の内のいずれか1のSFのみで放電セルを消灯モードに遷移させるべき選択消去放電(黒丸にて示す)を生起させることにより、各階調に対応した数だけ連続したSF各々でサスティン放電(白丸にて示す)が生起される。
上記の如き駆動を採用すれば、放電セルの状態を初期化すべき書込放電の機会は、先頭サブフィールドSF1だけであり、且つ黒表示を行う場合にはこの書込放電さえ実施しないようにしたので、コントラストが向上する。
ところが、かかる駆動によると、放電セルを消灯モードから点灯モード状態に遷移させることができる機会は先頭サブフィールドSF1の書込放電だけである。よって、サブフィールドSF1で書込放電が失敗すると、入力映像信号に拘わらず黒表示となってしまい、画質劣化が顕著に表れてしまうという問題が生じた。
特開2001−312244号公報
本発明は、入力映像信号に基づき各放電セルを選択的に消灯モード状態から点灯モード状態に遷移させるべき書込放電を安定して生起させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位を、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位よりも高くする。
又、請求項3記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にする。
又、請求項23記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第1のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、前記第2のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記他方の行電極に正極性のベースパルスを印加する。
単位表示期間内の第1サブフィールド及びこれに後続する第2サブフィールド各々では、負極性の書込走査パルスをプラズマディスプレイパネルの各行電極対の一方の行電極に印加しつつ画素データパルスを列電極に印加することにより放電セルを選択的に書込アドレス放電させてこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。又、第2サブフィールドに後続する第3サブフィールドでは、負極性の消去走査パルスを各行電極対の一方の行電極に印加しつつ画素データパルスをその列電極に印加することにより放電セルを選択的に消去アドレス放電させてこの放電セルを点灯モードから消灯モードの状態に遷移させる消去アドレス行程を実行する。この際、上記第1サブフィールドの書込アドレス行程にて印加される書込走査パルスにおける負極性のピーク電位を、上記第2サブフィールドの書込アドレス行程にて印加される書込走査パルスにおける負極性のピーク電位よりも高くする。
又、上記第1サブフィールドの書込アドレス行程にて印加される書込走査パルスのパルス幅を、上記第2サブフィールドの書込アドレス行程にて印加される書込走査パルスのパルス幅よりも小にする。
又、上記第1サブフィールドの書込アドレス行程の実行期間中は行電極対の他方の行電極に負極性のベースパルスを印加し、第2サブフィールドの書込アドレス行程の実行期間中は上記他方の行電極に正極性のベースパルスを印加する。
かかる駆動によれば、第1サブフィールドの書込アドレス行程で生起される書込アドレス放電に誘発されて行電極間で生起されてしまうという誤放電が防止されるので、次の第2サブフィールドの書込アドレス行程において確実に書込放電を生起させることが可能となる。
図1は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御回路56から構成される。
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との各交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セルPCが形成されている。すなわち、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。尚、酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。
平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
尚、蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。この際、少なくとも蛍光体層17の表面上、すなわち放電空間Sと接する面上には、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出している。
ここで、各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通しているのである。
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路56は、上記ディザ加算画素データ中の上位4ビット分を、図6に示す如く全輝度範囲を16段階の階調(第1〜第16階調)にて表す多階調化画素データPDSとする。そして、駆動制御回路56は、多階調化画素データPDSを図6に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御回路56は、図7に示す如き発光駆動シーケンスに従って上記構造を有するPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御回路56は、図7に示す如き1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御回路56から供給された各種制御信号に応じて、図8に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
尚、図8においては、図7に示されるサブフィールドSF1〜SF14の内のSF1〜SF3、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
先ず、サブフィールドSF1の第1リセット行程R1の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP1Y1を全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP1Y1のピーク電位は、サスティンパルスのピーク電位よりも高電位であり、且つ後述するリセットパルスRP2Y1のピーク電位よりも低電位である。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。更に、この間、X電極ドライバ51は、かかるリセットパルスRP1Y1と同一極性であり、且つ、上記リセットパルスRP1Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRP1Xを全ての行電極X1〜Xn各々に印加する。尚、この間、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、リセットパルスRP1Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。ここで、第1リセット行程R1の前半部では、上述した如きリセットパルスRP1Y1の印加に応じて、全ての放電セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、第1リセット行程R1の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる放電(以下、列側陰極放電と称する)を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
次に、サブフィールドSF1の第1リセット行程R1の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP1Y2を発生し、これを全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP1Y2における負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。この間、X電極ドライバ51は、全ての行電極X1〜Xnを接地電位(0ボルト)に設定する。尚、リセットパルスRP1Y2のピーク電位は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に放電を生起させることができる最低の電位である。ここで、第1リセット行程R1の後半部では、上述した如きリセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。すなわち、第1リセット行程R1の後半部では、行電極Yが陰極側、列電極Dが陽極側となるように両電極間に電圧を印加することにより、列電極Dから行電極Yに向けて電流が流れる放電(以下、列側陽極放電と称する)を上記第2リセット放電として生起させるのである。かかる第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起される。この微弱な放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
このように、第1リセット行程R1では、全行電極Yに、リセットヘッドパルスとしてのリセットパルスRP1Y1及びリセットテイルパルスとしてのリセットパルスRP1Y2を連続印加することにより各放電セル内において第1及び第2リセット放電を順次生起させ、全放電セルを消灯モードに初期化する。
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図8に示す如き負極性の所定電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。尚、この間、行電極X及びY間にも書込走査パルスSPWに応じた電圧が印加されることになるが、この段階では全ての放電セルPCは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスSPWの印加だけでは行電極X及びY間には放電が生じない。従って、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、書込走査パルスSPW及び高電圧の画素データパルスDPの印加に応じて、放電セルPC内の列電極D及び行電極Y間のみに選択書込アドレス放電が生起される。これにより、放電セルPC内の行電極X近傍には壁電荷が存在していないものの、行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPCは、第1リセット行程R1において初期化された消灯モードの状態、つまり、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態を維持する。
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図8に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程WDにおいて行電極Yに印加されるベース電位と同一である。又、図8に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス(RP1Y1,RP2Y1)における立ち上がり区間での変化率よりも高くしている。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1及び第2リセット行程R2で生起される第1リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのパルス電圧が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電(後述する)よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、第1リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。
尚、上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP2Y1を全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP2Y1のピーク電位は、上記リセットパルスRP1Y1のピーク電位よりも高い。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。上記リセットパルスRP2Y1の印加に応じて、放電セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった放電セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された放電セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
次に、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP2Y2を行電極Y1〜Ynに印加する。尚、リセットパルスRP2Y2における負極性のピーク電位は、図8に示す如く、第1リセット行程R1にて全行電極Yに印加されたリセットパルスRP1Y2における負極性のピーク電位よりも低く、且つ第1選択書込アドレス行程W1Wにて行電極Yに印加された書込走査パルスSPWにおける負極性のピーク電位よりも高い。
更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性の所定電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。すなわち、第2リセット行程R2の後半部では、行電極Yが陰極側、列電極Dが陽極側となるように両電極間に電圧を印加することにより、列電極Dから行電極Yに向けて電流が流れる列側陽極放電を上記第2リセット放電として生起させるのである。尚、リセットパルスRP2Y2及びベースパルスBP+各々のピーク電位は、上記第1リセット放電によって行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP2Y2における負のピーク電位は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP2Y2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。ここで、第2リセット行程R2の後半部において生起された第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRP2Y2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
このように、第2リセット行程R2では、全行電極Yに、リセットヘッドパルスとしてのリセットパルスRP2Y1及びリセットテイルパルスとしてのリセットパルスRP2Y2を連続印加することにより各放電セル内において第1及び第2リセット放電を順次生起させ、全放電セルを消灯モードに初期化する。
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図8に示す如き負極性の所定電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWWを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、かかる書込走査パルスSPWWにおける負極性のピーク電位は、図8に示す如く、第1選択書込アドレス行程W1Wにて各行電極Yに印加された書込走査パルスSPWにおける負極性のピーク電位よりも低い。X電極ドライバ51は、第2リセット行程R2の後半部で行電極X1〜Xnに印加したベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいても引き続き行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP-及びベースパルスBP+各々の電位は、書込走査パルスSPWWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWWが印加された後、行電極X及びY間にはベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+による電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されることのない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図8に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図8に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図6に示す如き16通りの画素駆動データGDに基づいて実行する。
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図6に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
すなわち、図6に示す如き駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図6に示す如き16段階にて表すことが可能となるのである。
かかる駆動によれば、1フィールド表示期間内においてその発光パターン(点灯状態、消灯状態)が互いに反転している領域が1画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
ここで、図8に示される駆動では、サブフィールドSF1の第1リセット行程R1及びSF2の第2リセット行程R2各々において、列電極Dを陰極側、行電極Yを陽極側とした電圧を両電極間に印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を第1リセット放電として生起させている。よって、かかる第1リセット放電時には、放電ガス内の陽イオンが列電極Dへ向かう際に、図5に示す如き蛍光体層17内に含まれている二次電子放出材料としてのMgO結晶体に衝突して、このMgO結晶体から二次電子を放出させる。特に、図1に示されるプラズマディスプレイ装置のPDP50では、MgO結晶体を図5に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により放電セルPCの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させた表示が可能となる。
更に、図8に示される駆動では、図3に示す如き前面透明基板10側に形成されている行電極Y、及び背面基板14側に形成されている列電極D間で第1リセット放電を生起させている。よって、共に前面透明基板10側に形成されている行電極X及びY間でリセット放電を生起させる場合に比して、前面透明基板10側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
又、図6〜図8に示す駆動では、先頭のサブフィールドSF1において、全放電セルPCを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある放電セルPCを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、SF2に後続するサブフィールドSF3〜SF14各々の内の1のサブフィールドにおいて、点灯モード状態にある放電セルPCを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、図6に示す如き第1階調に従った駆動によって黒表示(輝度レベル0)を行うと、1フィールド表示期間を通して生起される放電は、先頭サブフィールドSF1でのリセット放電だけとなる。従って、サブフィールドSF1において全放電セルPCを点灯モード状態に初期化するリセット放電を生起させてから、消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を採用した場合に比して、1フィールド表示期間を通して生起される放電回数が少なくなる。よって、暗コントラストを向上させることが可能となる。
又、図6〜図8に示される駆動においては、最も輝度重みが小なるサブフィールドSF1では、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
又、図8に示される駆動では、サブフィールドSF1の第1リセット行程R1で第1リセット放電を生起させるべく行電極Yに印加するリセットパルスRP1Y1のピーク電位を、SF2の第2リセット行程R2で第1リセット放電を生起させるべく行電極Yに印加するリセットパルスRP2Y1のピーク電位よりも低くしている。これによりサブフィールドSF1の第1リセット行程R1において、全放電セルPCを一斉にリセット放電させた際の発光を弱めて、暗コントラストの低下を抑制させている。
又、図6〜図8に示される駆動においては、輝度重みが第2番目に小なるサブフィールドSF2のサスティン行程Iでは、サスティン放電を1回だけ生起させることにより、低輝度画像を表現する際の階調表現能力が高めている。尚、サブフィールドSF2のサスティン行程Iでは、サスティン放電を生起させるべく印加されるサスティンパルスIPが1回だけなので、この1回分のサスティンパルスIPに応じて生起されたサスティン放電の終息後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドSF3の選択消去アドレス行程WDでは、列電極D及び行電極Y間において列電極Dを陽極側とした放電(以降、列側陽極放電と称する)を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドSF3〜SF14各々のサスティン行程Iでは、サスティンパルスIPの印加回数を偶数としている。よって、各サスティン行程Iの終了直後は、行電極Y近傍に負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Iに引き続き実施される選択消去アドレス行程WDでは、列側陽極放電が可能となる。従って、列電極Dに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ55の高コスト化が抑制される。
又、図1に示されるPDP50においては、各放電セルPC内の前面透明基板10側に形成されている酸化マグネシウム層13内のみならず、背面基板14側に形成されている蛍光体層17内にも、二次電子放出材料としてのCL発光MgO結晶体を含ませるようにしている。
以下に、かかる構成を採用したことによる作用効果について図9及び図10を参照しつつ説明する。
尚、図9は、上述した如き酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた、いわゆる従来のPDPに図8に示す如きリセットパルスRP1Y1又はRP2Y1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
一方、図10は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませた、本発明によるPDP50に、リセットパルスRP1Y1又はRP2Y1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
図9に示されるように、従来のPDPによると、リセットパルスRP1Y1又はRP2Y1の印加に応じて比較的強い列側陰極放電が1[ms]以上に亘って継続してしまうが、本発明によるPDP50によると、図10に示す如く列側陰極放電が約0.04[ms]以内に終息する。すなわち、従来のPDPに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。
従って、図8の如き、立ち上がり区間での電位推移が緩やかな波形を有するリセットパルスRP1Y1又はRP2Y1をPDP50の行電極Yに印加することにより列側陰極放電を生起させると、行電極Yの電位がパルスのピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図10に示す如く、その放電強度も図9の場合よりも大幅に低下する。
すなわち、立ち上がり時の電位推移が緩やかな波形を有する図8に示す如きリセットパルスRP1Y1又はRP2Y1を、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体が含まれているPDP50に印加することにより、放電強度が弱い列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
更に、図8に示される駆動では、サブフィールドSF1の選択書込アドレス行程W1Wにて行電極Yに印加する書込走査パルスSPW、及びサブフィールドSF2の選択書込アドレス行程W2Wにて行電極Yに印加する書込走査パルスSPWW各々における負極性のピーク電位を、
SPWW<SPW
なる大小関係にすることにより、第2選択書込アドレス行程W2Wにおいて確実に選択書込アドレス放電が生起されるようにしている。
SPWW<SPW
なる大小関係にすることにより、第2選択書込アドレス行程W2Wにおいて確実に選択書込アドレス放電が生起されるようにしている。
以下に、書込走査パルスSPW及びSPWW各々における負極性のピーク電位を上記の如き大小関係とすることにより、選択書込アドレス放電が確実に生起されるようになる理由について述べる。
図8に示す駆動によれば、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、高電圧の画素データパルスDP及び書込走査パルスSPWの印加に応じて列電極D及び行電極Y間において選択書込アドレス放電が生起される。この際、行電極X及びY間での誤放電を防止する為に、図8に示す如く行電極Xを接地電位に設定している。一方、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、高電圧の画素データパルスDP及び書込走査パルスSPWWの印加に応じて列電極D及び行電極Y間において選択書込アドレス放電が生起される。更に、かかる第2選択書込アドレス行程W2Wでは、この列電極D及び行電極Y間のみならず行電極X及びY間でも放電を生起させることにより、放電セル内の壁電荷の形成状態を点灯モードに対応した状態に遷移させるべく、図8に示すように行電極Xには正極性のベースパルスBP+を印加するようにしている。
ここで、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、書込走査パルスSPWにおける負極性のピーク電位が低いと、その分だけ行電極X及びY間の電圧が高くなるので、上記選択書込アドレス放電に誘発されて行電極X及びY間で微弱な誤放電が生起されてしまう可能性がある。かかる誤放電に伴い、行電極X近傍では、微量に存在する正極性の壁電荷が削られ逆に負極性の壁電荷が帯電してしまう。そして、引き続き実施されるサブフィールドSF2の第2リセット行程R2の前半部では、行電極X及びY間での誤放電を防止すべく、行電極Y及びX各々に対して互いに同極性のリセットパルス(RP2Y1、RP2X)を印加する。よって、行電極Xでは放電が生起されず、この行電極X近傍には正極性の壁電荷が削られたままの状態で、次の第2選択書込アドレス行程W2Wを実行しなければならなくなる。
このように、書込走査パルスSPWにおける負極性のピーク電位が低いと、行電極X及びY間において誤放電が生起され、この誤放電に伴い、行電極X近傍は、理想の状態に比べて負極性寄りの壁電荷形成状態となる。従って、この状態でSF2の第2選択書込アドレス行程W2Wでは、行電極X及びY間で放電が生起されない、すなわち、書込放電が正しく生起されない可能性がある。この際、サブフィールドSF3以降の各サブフィールドのアドレス行程は、全て、放電セルの状態を点灯モードから消灯モードに遷移させる選択消去アドレス行程WDである。よって、SF2の段階で選択書込アドレス放電が失敗してしまった放電セルは、SF3以降の各サスティン行程Iでは一切サスティン放電が生起されず、黒表示の状態となってしまい、表示品質を著しく悪化させる。
そこで、図8に示す如く、SF1の第1選択書込アドレス行程W1Wで行電極Yに印加する書込走査パルスSPWの負極性ピーク電位を、SF2の第2選択書込アドレス行程W2Wで行電極Yに印加する書込走査パルスSPWWの負極性ピーク電位よりも高くする。つまり、第1選択書込アドレス行程W1Wでは、選択書込アドレス放電が生起された際にもこの放電に誘発して行電極X及びY間で誤放電が生起されない程度に負極性のピーク電位を高めた書込走査パルスSPWを、行電極Yに印加するようにしたのである。一方、第2選択書込アドレス行程W2Wでは、行電極X及びY間において確実に放電が生起されるように、書込走査パルスSPWWの負極性ピーク電位を書込走査パルスSPWの負極性ピーク電位よりも低くしてある。
従って、第1選択書込アドレス行程W1Wでの選択書込アドレス放電に誘発されて行電極X及びY間で生起されてしまうという誤放電が防止されるので、放電セル内では理想の壁電荷形成状態が維持され、次の第2選択書込アドレス行程W2Wにおいて確実に選択書込アドレス放電を生起させることが可能となる。
尚、上述した如く、書込走査パルスSPWの負極性ピーク電位を書込走査パルスSPWWの負極性ピーク電位よりも高くすることに伴い、第1リセット行程R1でのリセットパルスRP1Y2に対しても、その負極性ピーク電位の設定に配慮が必要になる。すなわち、リセットテイルパルスとしてのリセットパルスRP1Y2の負極性ピーク電位を、リセットヘッドパルスとしてのリセットパルスRP2Y2の負極性ピーク電位よりも低くしてしまうと、以下の如き弊害が生じるからである。
つまり、リセットテイルパルスとしてのリセットパルスRP1Y2及びRP2Y2各々は、その直後の書込アドレス行程(W1W、W2W)において安定して選択書込アドレス放電を生起させる為の壁電荷量調整を行うべく印加されるものである。
ところが、上述した如く、SF1の第1選択書込アドレス行程W1Wでは書込走査パルスSPWの負極性ピーク電位を高めに設定している為、その直前の段階(R1の後半部)で、リセットパルスRP1Y2によって比較的強い放電を生起させてしまうと、選択書込アドレス放電が失敗する可能性が高まる。
そこで、リセットパルスRP1Y2の印加に応じて生起される放電を弱めるべく、リセットパルスRP1Y2における負極性ピーク電位を高めに設定する。具体的には、SF1の第1リセット行程R1でのリセットパルスRP1Y2の負極性ピーク電位、及びSF2の第2リセット行程R2でのリセットパルスRP2Y2の負極性ピーク電位を、
RP2Y2≦RP1Y2
なる大小関係にする。
RP2Y2≦RP1Y2
なる大小関係にする。
これにより、図8に示す如く第1選択書込アドレス行程W1Wでの書込走査パルスSPWの負極性ピーク電位を比較的高めに設定していても、確実に選択書込放電を生起させることが可能となる。更に、リセットパルスRP1Y2の負極性ピーク電位をリセットパルスRP2Y2の負極性ピーク電位よりも高めに設定することにより、リセットパルスRP1Y2の印加に応じて生起される放電も弱まり、暗コントラストを更に向上させることが可能となる。
ところで、リセットパルスRP1Y2及びRP2Y2の負極性ピーク電位が、書込走査パルスSPW及びSPWW各々の負極性ピーク電位よりも低いと、書込アドレス行程(W1W、W2W)にて確実に選択書込アドレス放電を生起させることができなくなる。
そこで、かかる点をも考慮して、図8に示される駆動では、サブフィールドSF1でのリセットパルスRP1Y2及び書込走査パルスSPW、サブフィールドSF2でのリセットパルスRP2Y2及び書込走査パルスSPWW各々の負極性ピーク電位を、
SPWW<SPW≦RP2Y2≦RP1Y2
なる大小関係にすることにより、第2選択書込アドレス行程W2Wにおいて確実に選択書込アドレス放電が生起されるようにしているのである。
SPWW<SPW≦RP2Y2≦RP1Y2
なる大小関係にすることにより、第2選択書込アドレス行程W2Wにおいて確実に選択書込アドレス放電が生起されるようにしているのである。
尚、上記実施例では、書込走査パルスSPWの負極性ピーク電位を書込走査パルスSPWWの負極性ピーク電位よりも高くしているが、図11に示すように、両者の負極性ピーク電位を同一とし、書込走査パルスSPWのパルス幅T1を書込走査パルスSPWのパルス幅T2より小にしても良い。この際、リセットパルスRP1Y2、RP2Y2、書込走査パルスSPW、SPWW各々の負極性ピーク電位は、
SPWW=SPW≦RP2Y2≦RP1Y2
なる大小関係を有するものとなる。
SPWW=SPW≦RP2Y2≦RP1Y2
なる大小関係を有するものとなる。
かかる図11に示す如き駆動によっても、図8に示される駆動方法を採用した場合と同様に、選択書込アドレス放電に誘発されて行電極X及びY間で生起されてしまうという誤放電が防止される。
又、図12に示すように、書込走査パルスSPWの負極性ピーク電位を書込走査パルスSPWWの負極性ピーク電位よりも高くすると共に、書込走査パルスSPWのパルス幅T1を書込走査パルスSPWのパルス幅T2より小にしても良い。
又、図13に示すように、書込走査パルスSPW及びSPWW各々の負極性ピーク電位を互いに同一とすると共に両者のパルス幅も同一とし、第1選択書込アドレス行程W1Wの実行期間中に亘り、行電極Y1〜Ynのみならず行電極X1〜Xn各々にも負極性のベースパルスBP-を印加するようにしても良い。すなわち、行電極Y1〜Ynに印加されているベースパルスBP-と同一極性のベースパルスを行電極X1〜Xnにも印加することにより、行電極X及びY間での誤放電を防止するのである。
又、図13に示す如き、第1選択書込アドレス行程W1Wの実行期間中に亘り行電極X1〜Xn各々に負極性のベースパルスBP-を印加する駆動を、図8、図11又は図12に示される駆動に組み合わせて実行するようにしても良い。
要するに、第1選択書込アドレス行程W1Wの実行期間中に亘り行電極X1〜Xn各々に負極性のベースパルスBP-を印加すると共に、図8に示す如く書込走査パルスSPWの負極性ピーク電位を書込走査パルスSPWWの負極性ピーク電位よりも高くする、或いは、図11に示す如く書込走査パルスSPWのパルス幅を書込走査パルスSPWWのパルス幅よりも小にした駆動を実施すれば良いのである。
又、上記実施例においては、リセットパルスRP1X、RP2X、RP1Y1、RP1Y2、RP2Y1、RP2Y2各々のパルス立ち上がり(又は立ち下がり)区間では、時間経過に伴う電位変化量が一定であるが、図14に示す如く、時間経過に伴い徐々に電位変化量が変化するものであっても良い。
又、図8、図11〜図13に夫々示される第1リセット行程R1では、その前半部においてリセットパルスRP1Y1を行電極Y1〜Ynへ印加することにより列側陰極放電としての第1リセット放電を生起させるようにしているが、これを省略しても良い。
例えば、図8、図11〜図13において夫々示される第1リセット行程R1に代わり、図15に示す如き第1リセット行程R1を採用する。図15に示すように、第1リセット行程R1の前半部では行電極Y1〜Ynを接地電位に固定する。つまり、第1リセット行程R1の前半部での行電極Yから列電極Dへの列側陰極放電の目的は、第1選択書込アドレス行程W1Wにおける書込放電を安定化させる為の荷電粒子を放出されることにある。ここで、PDPの構造として、例えば図5に示す如きCL発光MgO結晶を含むMgO結晶体を蛍光体層内に含ませた場合には、このような構成を採用しない場合に比べて書込放電が安定化する。従って、第1リセット行程R1の前半部では、行電極Y及び列電極Dを共に接地電位として列側陰極放電を生起させない構成を採用することが可能となる。この場合には行電極Xについても図15の如く接地電位レベルとする。
又、上記実施例においては、先頭のサブフィールドSF1及び第2番目のサブフィールドSF2のみでリセット行程(R1,R2)及び選択書込アドレス行程(W1W,W2W)を順次実行するようにしているが、これら一連の動作を第3番目以降のサブフィールドにおいても同様に実行しても良い。
又、図8、図11〜図13に示される第1リセット行程R1及び第2リセット行程R2では、全ての放電セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の放電セルからなる放電セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
又、上記実施例では、先頭のサブフィールドSF1に限り、表示画像に関与する発光を行う行程として、サスティン行程Iに代わり微小発光行程LLを実施するようにしている。しかしながら、先頭のサブフィールド以外のサブフィールド、或いは先頭のサブフィールドを含む複数のサブフィールドにおいて、サスティン行程Iに代わり微小発光行程LLを実行するようにしても良い。
又、図6に示される駆動では、第4階調以降の階調においてもサブフィールドSF1の微小発光行程LLにて、輝度レベルαの発光を伴う微小発光放電を生起するようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)であるため、これよりも高輝度な発光を伴うサスティン放電と併用する場合、つまり第3階調以降の階調において、「輝度レベルα」の輝度増加分を視覚することができない場合には、この微小発光放電を生起させる必要がなくなるからである。
又、図8、図11〜図13に示す実施例においては、微小発光パルスLP及びリセットパルスRP2Y1を連結させて行電極Yに印加するようにしているが、図16に示す如く、両者を時間的に分散させて行電極Yに順次印加するようにしても良い。
又、図5に示す一例では、PDP50の背面基板14側に設けられている蛍光体層17内にMgO結晶体を含ませるようにしているが、図17に示されるように、蛍光体層17の表面を覆うように二次電子放出材からなる二次電子放出層18を設けるようにしても良い。この際、二次電子放出層18としては、蛍光体層17の表面上に、二次電子放出材からなる結晶(例えば、CL発光MgO結晶体を含んだMgO結晶)を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
Claims (23)
- 放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位を、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位よりも高くすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にすることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記第1のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位と、前記第2のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位とが同一であることを特徴とする請求項3記載のプラズマディスプレイパネルの駆動方法
- 前記第3のサブフィールドに後続する全ての前記サブフィールド各々では、前記消去アドレス行程を実行することを特徴とする請求項1又は3に記載のプラズマディスプレイパネルの駆動方法。
- 前記第1及び第2のサブフィールド各々では前記書込アドレス行程の直前において、前記列電極を陽極側としたリセット放電を前記列電極及び前記一方の行電極間に生起させるべきリセットテイルパルスを前記一方の行電極に印加するリセット行程を含み、
前記第1のサブフィールドで印加される前記リセットテイルパルスにおける負極性のピーク電位が、前記第2のサブフィールドで印加される前記リセットテイルパルスにおける負極性のピーク電位以上の電位であることを特徴とする請求項1又は3に記載のプラズマディスプレイパネルの駆動方法。 - 前記蛍光体層には、蛍光体材料と二次電子放出材料とが含まれることを特徴とする請求項1又は3に記載のプラズマディスプレイパネルの駆動方法。
- 前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項7記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項8記載のプラズマディスプレイパネルの駆動方法。
- 前記酸化マグネシウム結晶体が、気相酸化法によって生成された酸化マグネシウム単結晶体であることを特徴とする請求項9記載のプラズマディスプレイパネルの駆動方法。
- 前記放電空間内において前記二次電子放出材料が前記放電ガスに接触していることを特徴とする請求項7に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、全ての前記放電セルを前記消灯モードの状態に初期化することを特徴とする請求項6に記載のプラズマディスプレイパネルの駆動方法。
- 前記第2のサブフィールドのリセット行程では、前記リセットテイルパルスの印加直前に、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に生じさせるべきリセットヘッドパルスを前記一方の行電極に印加することにより、前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項6に記載のプラズマディスプレイパネルの駆動方法。
- 前記第1及び第2のサブフィールド各々のリセット行程では、前記リセットテイルパルスの印加直前に、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に生じさせるべきリセットヘッドパルスを前記一方の行電極に印加することにより、前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項6に記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記リセット放電が生起されている間に亘り、前記行電極対の他方の行電極及び前記一方の行電極間での放電を防止させる電位を前記他方の行電極に印加することを特徴とする請求項13又は14に記載のプラズマディスプレイパネルの駆動方法。
- 前記第1のサブフィールドは前記単位表示期間中の先頭のサブフィールドであり、前記第2のサブフィールドは前記先頭のサブフィールドの直後に設けられたサブフィールドであることを特徴とする請求項1又は3に記載のプラズマディスプレイパネルの駆動方法。
- 前記単位表示期間内の前記サブフィールド各々の内の前記第1のサブフィールド及び前記第2のサブフィールドのみに前記リセット行程を含むことを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では、前記リセットヘッドパルスの前縁部の電位を時間経過に伴い徐々に増加することにより、前記リセット放電を生起させ得る電圧を前記列電極及び前記一方の行電極間に生じさせることを特徴とする請求項13又は14記載のプラズマディスプレイパネルの駆動方法。
- 前記リセットヘッドパルスは正極性のピーク電位を有し、
前記リセット行程では、前記リセットヘッドパルスを前記一方の行電極に印加している間に亘り正極性の電位を前記他方の行電極に印加することを特徴とする請求項13又は14記載のプラズマディスプレイパネルの駆動方法。 - 前記第1のサブフィールドにおいて、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより、前記点灯モードの状態に設定されている前記放電セル内の前記列電極及び前記一方の行電極間にて微小発光放電を生起させる微小発光行程を更に備えたことを特徴とする請求項1又は3記載のプラズマディスプレイパネルの駆動方法。
- 前記微小発光放電は、輝度レベル0よりも1段階だけ高輝度な階調に対応した発光を伴う放電であることを特徴とする請求項20記載のプラズマディスプレイパネルの駆動方法。
- 前記第1のサブフィールドでは前記書込アドレス行程の実行期間中に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、
前記第2のサブフィールドでは前記書込アドレス行程の実行期間中に亘り前記他方の行電極に正極性のベースパルスを印加することを特徴とする請求項1又は3に記載のプラズマディスプレイパネルの駆動方法。 - 放電ガスが封入された放電空間を挟んで対向配置されている第1及び第2基板の内の第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第1のサブフィールド及び前記第1のサブフィールドに後続する第2のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第2のサブフィールドに後続する第3のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第1のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、前記第2のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記他方の行電極に正極性のベースパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109650A JP2008268443A (ja) | 2007-04-18 | 2007-04-18 | プラズマディスプレイパネルの駆動方法 |
EP08003932A EP1968036A3 (en) | 2007-03-06 | 2008-03-03 | Method of driving plasma display panel |
US12/042,909 US20080252563A1 (en) | 2007-03-06 | 2008-03-05 | Method of driving plasma display panel |
KR1020080020953A KR100949749B1 (ko) | 2007-03-06 | 2008-03-06 | 플라즈마 디스플레이 패널의 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109650A JP2008268443A (ja) | 2007-04-18 | 2007-04-18 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008268443A true JP2008268443A (ja) | 2008-11-06 |
Family
ID=40048054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007109650A Pending JP2008268443A (ja) | 2007-03-06 | 2007-04-18 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008268443A (ja) |
-
2007
- 2007-04-18 JP JP2007109650A patent/JP2008268443A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100888576B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동 방법 | |
JP4636857B2 (ja) | プラズマディスプレイ装置 | |
JP4801914B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5134264B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5355843B2 (ja) | プラズマディスプレイ装置 | |
JP2009008806A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4928211B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008281928A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008107626A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203458A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009210727A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070538A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008268443A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100949749B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100956564B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP2008070442A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304893A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008170780A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009025547A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203459A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008286988A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203328A (ja) | プラズマディスプレイ装置 | |
JP2008286999A (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
JP2008304756A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |