JP2008216615A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】相対的に低いデューティ比から相対的に高いデューティ比にデューティ比を切り替える際に起きるフラッシュ現象を目立たなくする。
【解決手段】相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂにデューティ比を切り替えるときに、デューティ比Ａからデューティ比Ｂに直接に切り替えるのではなく、途中に少なくとも１つのデューティ比Ｃを介在させて、デューティ比Ａからデューティ比Ｃへ（ステップＳ１４）、次にデューティ比Ｃからデューティ比Ｂへ（ステップＳ１６）へ、という具合に小さな幅（デューティ比の幅）を持って段階的に切り替えるようにする。
【選択図】図９

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、有機ＥＬ表示装置の電源投入（ＯＮ）時には、有機ＥＬ素子の発光期間と非発光期間の比であるデューティ比を０％から５０％程度乃至９０％程度に上げることによって装置の立ち上げ処理が行われる。また、有機ＥＬ表示装置の動作状態においては、明るい画面のときにはデューティ比を相対的に下げて、有機ＥＬ素子に流れる電流を抑えることによって消費電力の低減を図る一方、暗い画面になったときには、デューティ制御によってデューティ比を相対的に上げ、有機ＥＬ素子の発光時間を長くすることによって高輝度化を図るようにしている（例えば、特許文献１参照）。

特開２００３−１２２３０５号公報

しかしながら、上述したように、有機ＥＬ表示装置の電源投入のときや、表示画面が明るい画面から暗い画面に移行したときなどのように、デューティ比を相対的に低いデューティ比から相対的に高いデューティ比に一気に上げたときには、有機ＥＬ素子のカソード側の電源電位に流れ込む電流が増加することによって当該電源電位が上昇する（そのメカニズムの詳細については後述する）。

カソード側の電源電位が上昇すると、画素内の各ノードの電位がその電位変動によるカップリング（電源電位の変動による電位の飛び込み）の影響を受けることになる。特に、有機ＥＬ素子を駆動する駆動トランジスタのゲート電位は、デューティ制御時にフローティング状態にあることによってカソード側の電源電位Ｖｃａｔの変動によるカップリングの影響を受けて上昇する。

このとき、発光期間中であることから、有機ＥＬ素子には駆動トランジスタを通して電流が流れており、駆動トランジスタのソース電位が固定された状態にあるために、駆動トランジスタのソース電位は、カソード側の電源電位Ｖｃａｔの変動によるカップリングの影響を受けない。

このように、デューティ比を相対的に低い状態から相対的に高い状態に一気に上げたときに、駆動トランジスタのソース電位が固定状態にあるのに対して、ゲート電位が電源電位Ｖｃａｔの変動によるカップリングの影響を受けて上昇すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが、カップリングの影響を受ける前よりも大きくなるために、デューティ比を切り替えた瞬間だけ有機ＥＬ素子の発光輝度が上がる、即ち瞬間的に明るくなる、いわゆるフラッシュ現象が起こることになる。

そこで、本発明は、相対的に低いデューティ比（即ち、短い発光期間）から相対的に高いデューティ比（即ち、長い発光期間）にデューティ比（発光期間）を切り替える際に起きるフラッシュ現象を目立たなくすることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、電気光学素子と、映像信号をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた映像信号を保持する保持容量と、前記保持容量に保持された映像信号に基づいて電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる表示装置において、前記電気光学素子の発光期間を第１発光期間から当該第１発光期間よりも長い第２発光期間に切り替えるときに、前記第１発光期間よりも長く前記第２発光期間よりも短い第３発光期間を経由して段階的に切り替えることを特徴としている。

上記構成の表示装置および当該表示装置を有する電子機器において、電気光学素子の発光期間を第１発光期間から第２発光期間に直接切り替えるのではなく、第１発光期間から第３発光期間へ、次に第３発光期間から第２発光期間へ、という具合に第３発光期間を経由して段階的に発光期間を切り替えることで、各切り替え段階で発光期間を決める回路素子が同時に導通状態となるライン数（行数）を少なくできる。これにより、発光期間を切り替えたときに、電気光学素子のカソード側の電源電位に流れる電流の増加を抑えることができるために、電源電位の変動を抑えることができる。

本発明によれば、相対的に短い発光期間から相対的に長い発光期間に発光期間を切り替えるときに、その切り替えを段階的に行うことにより、電気光学素子のカソード側の電源電位の変動を抑えることができるために、当該電源電位の変動に起因して発生するフラッシュ現象を目立たなくすることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、画素アレイ部３０の各画素２０を駆動する駆動部、例えば書き込み走査回路４０、駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０とを有する構成となっている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと駆動線３２−１〜３２−ｍと第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍがそれぞれ配線され、また画素列ごとに信号線（データ線）３５−１〜３５−ｎが配線されている。

画素アレイ部３０の各画素２０については、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合は、書き込み走査回路４０、駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０についても、画素アレイ部３０を形成する表示パネル上に実装することができる。

書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに対して順次書き込み信号（走査信号）ＷＳ１〜ＷＳｍを供給して画素２０を行単位で順番に走査（線順次走査）する。

駆動走査回路５０は、シフトレジスタ等によって構成され、画素２０の発光駆動に際して、駆動線３２−１〜３２−ｍに対して順次駆動信号ＤＳ１〜ＤＳｍを供給する。第一，第二補正用走査回路６０，７０は、シフトレジスタ等によって構成され、後述する補正動作に当たって、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍに対して第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜供給する。

水平駆動回路８０は、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、単に「信号電圧Ｖｓｉｇ」と記述する場合もある）を、書き込み走査回路４０による走査に同期して信号線３５−１〜３５−ｎに供給する。この水平駆動回路８０は、例えば、信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込み（サンプリング）トランジスタ２３、スイッチングトランジスタ２４〜２６および保持容量２７を構成素子として有する回路構成となっている。

かかる構成の画素２０では、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２４としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２４〜２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、カソード電極が第１の電源電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。

書き込みトランジスタ２３は、一方の電極（ソース電極／ドレイン電極）が信号線３５（３５−１〜３５−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続され、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続されている。

スイッチングトランジスタ２４は、ソース電極が第２の電源電位Ｖｃｃｐ（ここでは、正の電源電位）に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続され、ゲート電極が駆動線３２（３２−１〜３２−ｍ）に接続されている。

スイッチングトランジスタ２５は、ドレイン電極が書き込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極が第３の電源電位Ｖｏｆｓに接続され、ゲート電極が第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。

スイッチングトランジスタ２６は、ドレイン電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソース電極が第４の電源電位Ｖｉｎｉ（ここでは、負の電源電位）に接続され、ゲート電極が第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。

保持容量２７は、一端が駆動トランジスタ２２のゲート電極と書き込みトランジスタ２３のドレイン電極との接続ノードＮ１２に接続され、他端が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。

上述した接続関係にて各構成素子が接続されてなる画素２０において、各構成素子は次のような作用をなす。

すなわち、書き込みトランジスタ２３は、導通状態（ＯＮ状態）となることにより、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。書き込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇは保持容量２７に保持される。スイッチングトランジスタ２４は導通状態になることにより、電源電位Ｖｃｃｐから駆動トランジスタ２２に電流を供給する。

駆動トランジスタ２２は、スイッチングトランジスタ２４が導通状態にあるときに、第２の電源電位Ｖｃｃｐから電流の供給を受けて、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２１には、駆動トランジスタ２２から次式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）

ここに、Ｖｔｈは駆動トランジスタ２２の閾値電圧、μは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。

スイッチングトランジスタ２５，２６は適宜導通状態になることで、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈを保持容量２７に保持する。保持容量２７は、表示期間に亘って駆動トランジスタ２２のゲート−ソース間の電位差を保持する。

画素２０では、正常な動作を保証するための条件として、第４の電源電位Ｖｉｎｉは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。

また、有機ＥＬ素子２１のカソード電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｉｎｉ）のレベル関係となっている。

（画素構造）
図３に、画素２０の断面構造の一例を示す。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２およびウインド絶縁膜２０３が形成され、当該ウインド絶縁膜２０３の凹部２０３Ａに有機ＥＬ素子２１が設けられた構成となっている。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０３の凹部２０３Ａの底部に形成された金属等からなるアノード電極２０４と、当該アノード電極２０４上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０５と、当該有機層２０５上に全画素共通に形成された透明導電膜等からなるカソード電極２０６とから構成されている。

この有機ＥＬ素子２１において、有機層２０８は、アノード電極２０４上にホール輸送層/ホール注入層２０５１、発光層２０５２、電子輸送層２０５３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０４を通して有機層２０５に電流が流れることで、当該有機層２０５内の発光層２０５２において電子と正孔が再結合する際に発光するようになっている。

そして、図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２およびウインド絶縁膜２０３を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０７を介して封止基板２０８が接着剤２０９によって接合され、当該封止基板２０８によって有機ＥＬ素子２１が封止されることにより、表示パネルが形成される。

［基本的な回路動作の説明］
続いて、上記構成の画素２０を行列状に２次元配置してなる本実施形態に係るアクティブマトリックス型有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を用いて説明する。

図４には、ある画素行の各画素２０を駆動する際に、書き込み走査回路４０から画素２０に与えられる書き込み信号ＷＳ（ＷＳ１〜ＷＳｍ）、駆動走査回路５０から画素２０に与えられる駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。

ここで、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６がＮチャネル型であるために、書き込み信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２については、高レベル（本例では、電源電位Ｖｃｃｐ；以下、「“Ｈ”レベル」と記述する）の状態をアクティブ状態とし、低レベル（本例では、電源電位Ｖｃａｔ（ＧＮＤ）；以下、「“Ｌ”レベル」と記述する）の状態を非アクティブ状態とする。また、スイッチングトランジスタ２４がＰチャネル型であるために、駆動信号ＤＳについては、“Ｌ”レベルの状態をアクティブ状態とし、“Ｈ”レベルの状態を非アクティブ状態とする。

時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２４が非導通（ＯＦＦ）になった状態で、時刻ｔ２で第二補正用走査信号ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２６が導通状態になることにより、駆動トランジスタ２２のソース電極にはスイッチングトランジスタ２６を介して電源電位Ｖｉｎｉが印加される。

このとき、先述したように、Ｖｉｎｉ＜Ｖｃａｔ＋Ｖｔｈｅｌのレベル関係にあるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１には電流が流れず、非発光状態にある。

次に、時刻ｔ３で第一補正用走査信号ＡＺ１が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２５が導通状態になることにより、駆動トランジスタ２２のゲート電極にはスイッチングトランジスタ２５を介して電源電位Ｖｏｆｓが印加される。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｉｎｉという値をとる。ここで、先述したように、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈのレベル関係を満たしている。

（閾値補正期間）
次に、時刻ｔ４で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２６が非導通状態になり、その後、時刻ｔ５で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２４が導通状態になることにより、駆動トランジスタ２２にはそのゲート−ソース間電圧Ｖｇｓに応じた電流が流れる。

このとき、駆動トランジスタ２２のソース電位Ｖｓよりも有機ＥＬ素子２１のカソード電位Ｖｃａｔが高く、有機ＥＬ素子２１が逆バイアス状態にあり、駆動トランジスタ２２から流れる電流がノードＮ１１→保持容量２７→ノードＮ１２→スイッチングトランジスタ２５→電源電位Ｖｏｆｓの経路で流れるために、当該電流に応じた電荷が保持容量２７に充電される。また、保持容量２７の充電に伴って駆動トランジスタ２２のソース電位Ｖｓが電源電位Ｖｉｎｉから時間の経過とともに徐々に上昇する。

そして、一定時間が経過し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈと等しくなったところで、駆動トランジスタ２２がカットオフする。これにより、駆動トランジスタ２２に電流が流れなくなるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち閾値電圧Ｖｔｈが閾値補正用の電位として保持容量２７に保持される。

その後、時刻ｔ６で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２４が非導通状態になる。この時刻ｔ５から時刻ｔ６までの期間が駆動トランジスタ２２の閾値電圧Ｖｔｈを検出して保持容量２７に保持する期間である。ここでは、便宜上、この一定期間ｔ５−ｔ６を閾値補正期間と呼ぶこととする。その後、時刻ｔ７で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２５が非導通状態になる。

（書き込み期間）
続いて、時刻ｔ８で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移することにより、書き込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素内に書き込まれるために、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。この信号電圧Ｖｓｉｇは保持容量２７に保持される。

このとき、駆動トランジスタ２２のソース電位Ｖｓは、書き込みトランジスタ２３によるサンプリング時の駆動トランジスタ２２のゲート電位Ｖｇの振幅に対して、保持容量２７と有機ＥＬ素子２１との容量カップリングによって上昇する。

ここで、保持容量２７の容量値をＣｃｓ、有機ＥＬ素子の容量値をＣｏｌｅｄ、駆動トランジスタ２２のゲート電位Ｖｇの上昇分をΔＶｇとすると、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、次式（２）で与えられる。
ΔＶｓ＝ΔＶｇ×｛Ｃｃｓ／（Ｃｏｌｅｄ＋Ｃｃｓ）｝ ……（２）

また、書き込みトランジスタ２３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇは、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。このとき、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｏｆｓ＝０Ｖとすると、ゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖｔｈとなる。

このように、保持容量２７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化を補正することが可能になる。すなわち、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。

この閾値電圧Ｖｔｈの補正動作により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に対する閾値電圧Ｖｔｈの影響をキャンセルすることができる。その結果、閾値電圧Ｖｔｈにばらつきや経時変化の影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正期間）
その後、書き込みトランジスタ２３が導通したまま、時刻ｔ９で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２４が導通状態になることで、電源電位Ｖｃｃｐから駆動トランジスタ２２への電流供給が開始される。ここで、Ｖｏｆｓ−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことにより、有機ＥＬ素子２１が逆バイアス状態におかれる。

有機ＥＬ素子２１が逆バイアス状態にあることで、当該有機ＥＬ素子２１はダイオード特性ではなく単純な容量特性を示すようになる。したがって、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓは、保持容量２７の容量値Ｃｃｓと有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄとを合成した容量Ｃ（＝Ｃｃｓ＋Ｃｏｌｅｄ）に書き込まれていく。この書き込みにより、駆動トランジスタ２２のソース電位Ｖｓが上昇する。

駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるので、負帰還をかけられたことになる。すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈとなる。

このように、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を当該駆動トランジスタ２２のゲート入力（ゲート−ソース間の電位差）に負帰還することで、各画素２０における駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ２２の移動度μのばらつきを補正することが可能になる。

書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間Ｔ（ｔ９−ｔ１０）、即ち書き込みトランジスタ２３とスイッチングトランジスタ２４とが共に導通状態となるオーバーラップ期間を移動度補正期間とする。

ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間Ｔに移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなり、電流が流れにくくなる。

つまり、移動度補正期間Ｔを調整することで、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間Ｔで決めた駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを保持容量２７で維持して、当該ゲート−ソース間電圧Ｖｇｓに応じた電流（ドレイン−ソース間電流Ｉｄｓ）を駆動トランジスタ２２が有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１が発光する。

（発光期間）
時刻ｔ１０で書き込み信号ＷＳが“Ｌ”レベルになり、書き込みトランジスタ２３が非導通状態になることで、移動度補正期間Ｔが終了し、発光期間に入る。この発光期間では駆動トランジスタ２２のソース電位Ｖｓは、有機ＥＬ素子２１の駆動電圧まで上昇する。ソース電位Ｖｓの上昇により、駆動トランジスタ２２のゲート電極が信号線３５（３５−１〜３５−ｎ）から切り離されてフローティング状態にあるために、保持容量２７によるブートストラップ動作により、ゲート電位Ｖｇもソース電位Ｖｓに連動して上昇する。

このとき、駆動トランジスタ２２のゲート電極の寄生容量をＣｇとすると、ゲート電位Ｖｇの上昇分ΔＶｇは次式（３）で表される。
ΔＶｇ＝ΔＶｓ×｛Ｃｃｓ／（Ｃｃｓ＋Ｃｇ）｝ ……（３）
その間、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈの値を維持する。

そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴って、有機ＥＬ素子２１の逆バイアス状態が解消され、駆動トランジスタ２２から有機ＥＬ素子２１に対して先述した式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子２１は実際に発光を開始する。

このときのドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの関係は、先述した式（１）のＶｇｓにＶｓｉｇ−ΔＶｓ＋Ｖｔｈを代入することで、次式（４）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）²
＝ｋμ（Ｖｓｉｇ−ΔＶ）² ……（４）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。

この式（４）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。基本的に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは、映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。

このように、映像信号の信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ２２の閾値電圧Ｖｔｈをあらかじめ保持容量２７に保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ２２のＶｔｈ変動に対する補償機能）。

また、上記の式（４）から明らかなように、映像信号の信号電圧Ｖｓｉｇは、ドレイン−ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（４）の係数部に位置する移動度μの効果を打ち消すように作用する。

したがって、ドレイン−ソース間電流Ｉｄｓは、実質的に、映像信号の信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μのばらつきや経時変化の影響を受けることなく、信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。

このように、移動度補正期間ｔ９−ｔ１０において、ドレイン−ソース間電流Ｉｄｓを駆動トランジスタ２２のゲート入力へ負帰還し、その帰還量ΔＶｓによって入力信号電圧Ｖｓｉｇを補正することで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、信号電圧Ｖｓｉｇのみに依存するドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、駆動トランジスタ２２の移動度μのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ２２の移動度μに対する補償機能）。

ここで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなる有機ＥＬ表示装置１０においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソースとの接続ノードＮ１１の電位も変化する。

これに対して、上記構成のアクティブマトリクス型有機ＥＬ表示装置１０では、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれているために、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度が変化することはない（有機ＥＬ素子２１の特性変動に対する補償機能）。

以上説明した回路動作の説明から明らかなように、図４のタイミング波形図において、時刻ｔ１０から次のフィールドの時刻ｔ１までの期間、即ち第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ）が共に非アクティブ（“Ｌ”レベル）状態にあるときに駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）がアクティブ（“Ｈ”レベル）状態になる期間が、移動度補正期間を含む有機ＥＬ素子２１の発光期間となる。

したがって、駆動走査回路５０から出力される駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）がアクティブ状態になるタイミングを制御することにより、有機ＥＬ素子２１の発光期間、即ち発光期間と非発光期間の比であるデューティ比を制御できることがわかる。このデューティ制御は、有機ＥＬ表示装置１０の制御回路によって行われる。

［有機ＥＬ表示装置の制御回路］
図５は、有機ＥＬ表示装置１０の制御回路の構成の一例を示すブロック図である。本例に係る制御回路９０は、電流検出回路９１、電流−電圧変換回路９２、比較回路９３およびデューティ制御回路９４を有する構成となっている。

電流検出回路９１は、全画素共通に接続された有機ＥＬ素子２１のカソード共通ノードに入力端が接続され、当該カソード共通ノードから入力される全画素に流れる電流（有機ＥＬ素子２１のカソード側の電源電位Ｖｃａｔに流れる電流とも言える）を映像信号の垂直周期、即ち１フィールド期間に亘って検出し、その検出した電流値を電流−電圧変換回路９２に供給する。電流−電圧変換回路９２は、電流検出回路９１で検出された電流値を電圧値に変換し、その電圧値の検出電圧Ｖｄｅｔを比較回路９３に供給する。

比較回路９３は、電流−電圧変換回路９２から供給される検出電圧Ｖｄｅｔを所定の基準電圧Ｖｒｅｆと比較し、例えば、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆよりも高いときに“Ｈ”レベル（論理“１”）となり、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ以下のときに“Ｌ”レベル（論理“０”）となる２値の比較結果を出力する。

ここで、所定の基準電圧Ｖｒｅｆとしては、例えば、有機ＥＬ表示装置１０の表示画面が所定の明るさのときに電流検出回路９１が検出する電流値に対応した電圧値が設定される。これにより、比較回路９３の比較結果は、表示画面が所定の明るさよりも明るいときに“Ｈ”レベル（論理“１”）となり、表示画面が所定の明るさ以下のときに“Ｌ”レベル（論理“０”）となる。

デューティ制御回路９４は、先ず、有機ＥＬ表示装置１０の電源投入（ＯＮ）時には、有機ＥＬ素子２１のデューティ比を０％から５０％程度乃至９０％程度に上げるべく、駆動走査回路５０から出力される駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）がアクティブ状態になるタイミングを制御するデューティ制御によって装置の立ち上げ処理を行う。

デューティ制御回路９４はさらに、有機ＥＬ表示装置１０の動作状態においては、表示画面が所定の明るさよりも明るいときにはデューティ比を相対的に下げ、表示画面が所定の明るさ以下のときにはデューティ比を相対的に上げるべく、駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）がアクティブ状態になるタイミングを制御するデューティ制御を行う。

このように、表示画面が所定の明るさよりも明るいときは、デューティ比を相対的に下げることにより、有機ＥＬ素子２１に流れる電流を抑えることができるために、有機ＥＬ表示装置１０の消費電力の低減を図ることができる。また、表示画面が所定の明るさ以下のときは、デューティ比を相対的に上げ、有機ＥＬ素子２１の発光時間が長くすることにより、高輝度化を図ることができるために、例えば夜空の星を表示するような場合に星を鮮明に表示することができる。

［フラッシュ現象］
ここで、先述したように、有機ＥＬ表示装置１０の電源投入のときや、デューティ制御の下に、例えば表示画面が明るい画面から暗い画面に移行した際に、デューティ比を相対的に低い状態から相対的に高い状態に大きな幅をもって直接に（一気に）切り替えたときに、有機ＥＬ素子２１のカソード側の電源電位Ｖｃａｔに流れ込む電流の増加によって当該電源電位Ｖｃａｔが上昇する。

そして、駆動トランジスタ２２のゲート電位Ｖｇが電源電位Ｖｃａｔの変動によるカップリング（図３のカソード電極（カソード層）２０６からの電位の飛び込み）の影響を受けて上昇することにより、デューティ比を切り替えたときに瞬間的に明るくなるフラッシュ現象が起こる。このことについて以下に具体的に説明する。

（電源電位Ｖｃａｔが上昇するメカニズム）
先ず、デューティ比を大きな幅をもって一気に引き上げたときに、有機ＥＬ素子２１のカソード側の電源電位Ｖｃａｔが１フィールド期間中だけ上昇するメカニズムについて説明する。

一例として、図６に示すように、駆動走査回路５０から出力される駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）がアクティブ状態になる期間、即ち有機ＥＬ素子２１の発光期間を、相対的に低いデューティ比のときに２Ｈ期間、相対的に高いデューティ比のときに１０Ｈ期間とする。ここでは、理解を容易にするために、第１ライン（行）Ｌｉｎｅ１から第１０ラインＬｉｎｅ１０までを例に挙げて示している。

図６から明らかなように、デューティ比が相対的に低いときには、発光期間が２Ｈ期間であることから、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数は最大で２ライン（２Ｌ）である。

これに対して、デューティ比が相対的に高いときには、発光期間が１０Ｈ期間であることから、デューティ比を切り替えた次のフィールドだけ、スイッチングトランジスタ２４が同時に導通状態となるライン数１Ｈごとに増加し、最大１０ラインとなる。その次のフィールドでは、スイッチングトランジスタ２４が同時に導通状態となるライン数の増減はなく７ラインで安定する。

図７は、画素アレイ部３０の要部の内部抵抗を示すモデル図である。図７では、ライン（行）を単位としてスイッチングトランジスタ２４をスイッチのシンボルで示している。また、電源電位Ｖｃｃｐからスイッチングトランジスタ２４を通して電源電位Ｖｃａｔに至る経路のラインごとの抵抗をＲａ、当該抵抗Ｒａを流れる電流をＩａ、電源電位Ｖｃａｔから外部電源に至る経路の配線等の抵抗をＲｂ、当該抵抗Ｒｂを流れる電流をＩｂとしている。

上述したように、デューティ比が相対的に低い状態では、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数が少ない（上記の例では、２ライン）。理解を容易にするために、スイッチングトランジスタ２４が例えば１ラインしか導通状態にないとしたら、
Ｉｂ＝Ｉａ
となる。

よって、このとき抵抗Ｒａ，Ｒｂにかかる電圧Ｖａ，Ｖｂは、
Ｖａ＝Ｒａ×Ｉａ
Ｖｂ＝Ｒｂ×Ｉｂ＝Ｒｂ×Ｉａ
となる。

一方、デューティ比が相対的に高い状態、例えばスイッチングトランジスタ２４が例えば１０ライン分同時に導通する状態では、それぞれのラインの画素に電流Ｉａが固定して流れるとすると、
Ｉｂ＝Ｉａ×１０
Ｖａ＝Ｒａ×Ｉａ
Ｖｂ＝Ｒｂ×１０Ｉａ
となり、抵抗Ｒｂにかかる電圧Ｖｂが上昇する。

このように、抵抗Ｒｂに流れる電流Ｉａの増加によって抵抗Ｒｂにかかる電圧Ｖｂが上昇する現象が、デューティ比を相対的に低い状態から相対的に高い状態に切り替えた次の１フィールドにおいて、スイッチングトランジスタ２４が導通するたび、即ち１Ｈごとに起こる。そして、相対的に高いデューティ比の値が大きいほど、抵抗Ｒｂにかかる電圧Ｖｂの上昇値も増加する。

抵抗Ｒｂにかかる電圧Ｖｂが上昇すると、当然のことながら、有機ＥＬ素子２１のカソード側の電源電位Ｖｃａｔも上昇する。そして、この電源電位Ｖｃａｔの変動によるカップリングの影響が画素内のどの部位（ノード）の電位にも及ぶ。当然、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓにもカップリングの影響が及ぶ。

ただし、発光期間中の駆動トランジスタ２２のソース部分には電流が流れており、ソース電位Ｖｓが固定されるために、ソース電位Ｖｓはカップリングの影響を受けにくいが、書き込みトランジスタ２３が非導通状態にあり、駆動トランジスタ２２のゲート部分がフローティング状態にあるために、ゲート電位Ｖｇはカップリングの影響を受ける。

このとき、他の電源電位Ｖｉｎｉ，Ｖｏｆｓ等に関しては、カップリングの影響を受けたとしても、直接電源に繋がっているために元の電位に戻る。したがって、カップリングの影響を受けにくい。

このように、デューティ比を相対的に低い状態から相対的に高い状態に一気に上げたときに、駆動トランジスタ２２のソース電位Ｖｓがカップリングの影響を受けずに固定状態にあるのに対して、ゲート電位Ｖｇがカップリングの影響を受けて上昇すると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、カップリングの影響を受ける前よりも大きくなるために、デューティ比を切り替えた次の１フィールドで有機ＥＬ素子２１の発光輝度が上がる、即ち瞬間的に明るくなる。これがフラッシュ現象である。

［本実施形態の特徴部分］
そこで、本実施形態では、有機ＥＬ表示装置１０の電源投入のときや、デューティ制御の下に、例えば表示画面が明るい画面から暗い画面に移行した際に、デューティ比を相対的に低い状態（第１発光期間）から相対的に高い状態（第２発光期間）に切り替えるときに、デューティ比を相対的に低い状態から相対的に高い状態に大きな幅を持って直接に切り替えるのではなく、途中に少なくとも１つのデューティ比（第１発光期間よりも長く第２発光期間よりも短い第３発光期間）を介在させて、当該デューティ比で有機ＥＬ素子２１を発光させた後、相対的に高いデューティ比に変化させる、という具合にデューティ比を相対的に低い状態から相対的に高い状態に小さな幅（デューティ比の幅）を持って段階的に切り替えるようにする。

図８に、デューティ比を相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂに切り替えたときの視認測定によるフラッシュ現象の判定結果を示す。ここでは、一例として、電源電位Ｖｏｆｓを０．２Ｖに設定し、電源電位Ｖｉｎｉを０．５Ｖに設定した場合の判定結果を示して降り、フラッシュ現象が視認されない場合を「ＯＫ」とし、フラッシュ現象が視認された場合を「ＮＧ」としている。

また、図８の判定結果は視認測定による判定結果である。このとき、一例として、判定基準を０．１ｎｉｔに設定し、当該判定基準以下を「ＯＫ」とする。ただし、このように判定基準を定めたとしても、人による視認測定であることから、フラッシュ現象の判定については測定者によってばらつきがある。したがって、図８の判定結果はあくまでも一例に過ぎず、参考例的な位置付けとなる。

図８の判定結果の場合、デューティ比Ａ＝０％からデューティ比Ｂ＝４．８％〜３３．３％のいずれかに直接切り替える場合は「ＯＫ」、即ちフラッシュ現象が視認されないことになるが、デューティ比Ａ＝０％からデューティ比Ｂ＝３８．１％〜９０．５％のいずれかに直接切り替える場合は「ＮＧ」、即ちフラッシュ現象が視認されることになる。

また、デューティ比Ａ＝４．８％からデューティ比Ｂ＝９．５％〜４２．９％のいずれかに直接切り替える場合は「ＯＫ」、デューティ比Ｂ＝４７．６％〜９０．５％のいずれかに直接切り替える場合は「ＮＧ」、デューティ比Ａ＝９．５％からデューティ比Ｂ＝１４．３％〜６１．９％のいずれかに直接切り替える場合は「ＯＫ」、デューティ比Ｂ＝６６．７％〜９０．５％のいずれかに直接切り替える場合は「ＮＧ」、デューティ比Ａ＝１４．３％からデューティ比Ｂ＝１９．０％〜８１．０％のいずれかに直接切り替える場合は「ＯＫ」、デューティ比Ｂ＝８５．７％〜９０．５％のいずれかに直接切り替える場合は「ＮＧ」となる。

また、デューティ比Ａが１９．０％の場合は、デューティ比Ｂ＝２３．８％〜９０．５％のいずれに直接切り替えても、デューティ比Ａが２３．８％の場合は、デューティ比Ｂ＝２８．６％〜９０．５％のいずれに直接切り替えても、「ＯＫ」であり、フラッシュ現象が所定の判定基準以下となる。

このような視認測定による判定結果を基に、デューティ比を段階的に切り替える際の途中のデューティ比としてその数値が設定されることになる。なお、ここでは、視認測定による判定結果を基にしていることから、設定する数値は絶対的なものであるということはできない。

ただし、電気的・光学的な装置による測定によってフラッシュ現象の判定を行うことができれば、その判定基準を一定に設定できるために、デューティ比を段階的に切り替える際の途中のデューティ比として設定する数値は絶対的なものとなる。

（実施例１）
先ず、有機ＥＬ表示装置１０の電源投入のときに、デューティ比を相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂに小さな幅（デューティ比の幅）を持って段階的に切り替える場合について実施例１として説明する。

有機ＥＬ表示装置１０の電源投入（ＯＮ）前は、当然のことながら、デューティ比Ａ＝０％である。そして、電源投入によって有機ＥＬ表示装置１０が立ち上がったときには、一般的に、５０％程度乃至９０％程度の範囲内の適当な数値のデューティ比Ｂに設定される。デューティ比Ｂを５０％程度乃至９０％程度の範囲内のどの数値に設定するかは自由であり、有機ＥＬ表示装置１０の仕様によって異なる。

この電源投入時のデューティ比のデューティ比Ａからデューティ比Ｂへの切り替えは、先述したように、図５に示すデューティ制御回路９４によるデューティ制御の下に実行される。デューティ制御回路９４は、電源投入に応答して、デューティ比をあらかじめ設定された数値のデューティ比Ｂに切り替えるデューティ制御を行う。

このとき、デューティ制御回路９４は、デューティ比Ａ（０％）からデューティ比Ｂに直接切り替えるのではなく、デューティ比Ａからデューティ比Ｂの間の少なくとも１つのデューティ比Ｃを経由して段階的に切り替えるようにする。したがって、デューティ制御回路９４にはあらかじめ、デューティ比Ｂの数値に加えて、デューティ比Ｃの数値も設定されていることになる。

電源投入時のデューティ制御のとき、即ちデューティ比Ａ（０％）から５０％程度乃至９０％程度の範囲内の適当な数値のデューティ比Ｂに切り替えるときは、図８の判定結果から明らかなように、必ずフラッシュ現象が発生することになる。したがって、図８の判定結果の場合には、デューティ比Ｃの数値として、例えば、１９．０％または２３．８％を設定するようにする。

以下に、デューティ比Ｃの数値として２３．８％を設定した場合のデューティ制御回路９４による制御手順の一例について、図９のフローチャートを用いて説明する。

デューティ制御回路９４は、電源が投入（ＯＮ）されると（ステップＳ１１）、先ず、デューティ比Ａ（０％）からデューティ比Ｃ（２３．８％）にデューティ比を切り替える（ステップＳ１２）。このデューティ比０％からデューティ比２３．８％への切り替えの際には、図８の判定結果から明らかなように、フラッシュ現象は視認されない。

すなわち、デューティ比０％からデューティ比２３．８％の小さい幅でデューティ比を切り替えることにより、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数を少なくできるために、デューティ比を切り替えたときに、有機ＥＬ素子２１のカソード側の電源電位Ｖｃａｔに流れる電流の増加を抑えることができる。これにより、電源電位Ｖｃａｔの変動を抑えることができるために、フラッシュ現象を例えば０．１ｎｉｔ以下に抑えて目立たないようにすることができる。

次に、デューティ制御回路９４は、１フィールド期間が経過したか否かを判断し（ステップＳ１３）、１フィールド期間が経過したら、デューティ比Ｃ（２３．８％）からデューティ比Ｂ（例えば、９０．５％）にデューティ比を切り替える（ステップＳ１４）。このデューティ比２３．８％からデューティ比９０．５％への切り替えの際にも、図８の判定結果から明らかなように、フラッシュ現象は視認されない。

すなわち、デューティ比２３．８％からデューティ比９０．５％の小さい幅でデューティ比を切り替えることにより、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数を少なくできるために、デューティ比を切り替えたときに、電流の増加による電源電位Ｖｃａｔの変動を抑えることができる。その結果、フラッシュ現象を例えば０．１ｎｉｔ以下に抑えることができる。

なお、デューティ比０％からデューティ比２３．８％、デューティ比２３．８％からデューティ比９０．５％という、デューティ比０％からデューティ比９０．５％に比べて小さいデューティ比の幅は、フラッシュ現象を判定基準（本例では、０．１ｎｉｔ）以下に抑えることが可能な幅と言うこと事ができる。このデューティ比の幅は、発光期間の期間幅とも言える。

上述したように、有機ＥＬ表示装置１０の電源投入時をデューティ制御対象とした実施例１では、有機ＥＬ表示装置１０の仕様によってデューティ制御回路９４に対してあらかじめ設定されたデューティ比Ｂ，Ｃの各数値を基に、デューティ比Ａからデューティ比Ｃを経由してデューティ比Ｂに段階的にデューティ比を切り替える制御を行うことで、各切り替え段階での電流の増加による電源電位Ｖｃａｔの変動を抑えることができるために、デューティ比を切り替えたときの次の１フィールド期間で発生するフラッシュ現象を判定基準以下に抑えることができる。

また、上述した動作説明から明らかなように、デューティ比０％からデューティ比２３．８％へのデューティ比の切り替え、デューティ比２３．８％からデューティ比９０．５％へのデューティ比の切り替えは、１フィールド期間の周期（フィールド周期）で行われることになる。したがって、各切り替え段階で電源電位Ｖｃａｔに流れる電流の増加を抑えることができることになる。

（実施例２）
次に、表示画面が明るい画面から暗い画面に移行した際に、デューティ比を相対的に低い状態から相対的に高い状態に切り替えるときに、デューティ比を相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂに小さな幅を持って段階的に切り替える場合について実施例２として説明する。

ここで、制御対象の有機ＥＬ表示装置１０は、表示画面が所定の明るさよりも明るいときは、消費電力の低減を目的としてデューティ比を相対的に下げて、表示画面が所定の明るさ以下のときは、高輝度化を目的としてデューティ比を相対的に上げるようなデューティ制御が行われる仕様になっていることを前提とする。

一例として、表示画面が所定の明るさよりも明るいときのデューティ比Ａの数値として１４．３％が、表示画面が所定の明るさ以下のときのデューティ比Ｂの数値として９０．５％があらかじめデューティ制御回路９４に設定されているものとする。

そして、デューティ制御回路９４は、表示画面が所定の明るさよりも明るい通常の表示状態では消費電力の低減を図るためにデューティ比Ａ（１４．３％）で有機ＥＬ素子２１の発光制御を行い、表示画面が明るい画面から暗い画面に移行したときに、デューティ比をデューティ比Ａ（１４．３％）からデューティ比Ｂ（９０．５％）に切り替える制御を行う。

このとき、デューティ制御回路９４は、デューティ比Ａからデューティ比Ｂに直接切り替えるのではなく、実施例１の場合と同様に、デューティ比Ａからデューティ比Ｂの間の少なくとも１つのデューティ比Ｃを経由してデューティ比を段階的に切り替えるようにする。したがって、デューティ制御回路９４にはあらかじめ、デューティ比Ａ，Ｂの数値に加えて、デューティ比Ｃの数値も設定されていることになる。

表示画面が明るいが所定の明るさよりも明るい状態から所定の明るさよりも暗い状態に移行したとき、即ちデューティ比Ａ（１４．３％）からデューティ比Ｂ（９０．５％）に切り替えるときは、図８の判定結果から明らかなように、必ずフラッシュ現象が発生することになる。したがって、図８の判定結果の場合には、デューティ比Ｃの数値として、例えば、１９．０％または２３．８％を設定するようにする。

以下に、デューティ比Ｃの数値として２３．８％を設定した場合のデューティ制御回路９４による制御手順の一例について、図１０のフローチャートを用いて説明する。

デューティ制御回路９４は先ず、比較回路９３の比較結果（論理“１”／“０”）を取り込み（ステップＳ２１）、次いで、その比較結果が論理“１”であるか、論理“０”であるか、即ち表示画面が所定の明るさよりも明るいか、所定の明るさ以下であるかを判定する（ステップＳ２２）。

このとき、比較結果が論理“１”であれば、もともと消費電力の低減を目的としてデューティ比としてデューティ比Ａ（１４．３％）が設定されていることから、デューティ比を変更せずにデューティ比Ａのままとする（ステップＳ２３）。

一方、比較結果が論理“０”であれば、デューティ比をデューティ比Ａ（１４．３％）からデューティ比Ｃ（２３．８％）に切り替える（ステップＳ２４）。このデューティ比１４．３％からデューティ比２３．８％への切り替えの際には、図８の判定結果から明らかなように、フラッシュ現象は視認されない。

すなわち、デューティ比１４．３％からデューティ比２３．８％の小さい幅でデューティ比を切り替えることにより、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数を少なくできるために、デューティ比を切り替えたときに、電流の増加による電源電位Ｖｃａｔの変動を抑えることができる。その結果、フラッシュ現象を例えば０．１ｎｉｔ以下に抑えることができる。

次に、デューティ制御回路９４は、１フィールド期間が経過したか否かを判断し（ステップＳ２５）、１フィールド期間が経過したら、デューティ比をデューティ比Ｃ（２３．８％）からデューティ比Ｂ（例えば、９０．５％）に切り替える（ステップＳ２６）。このデューティ比２３．８％からデューティ比９０．５％への切り替えの際にも、図８の判定結果から明らかなように、フラッシュ現象は視認されない。

すなわち、デューティ比２３．８％からデューティ比９０．５％の小さい幅でデューティ比を切り替えることにより、駆動信号ＤＳによってスイッチングトランジスタ２４が同時に導通状態となるライン数を少なくできるために、デューティ比を切り替えたときに、電流の増加による電源電位Ｖｃａｔの変動を抑えることができる。その結果、フラッシュ現象を例えば０．１ｎｉｔ以下に抑えることができる。

なお、デューティ比１４．３％からデューティ比２３．８％、デューティ比２３．８％からデューティ比９０．５％という、デューティ比１４．３％からデューティ比９０．５％に比べて小さいデューティ比の幅は、フラッシュ現象を判定基準（本例では、０．１ｎｉｔ）以下に抑えることが可能な幅と言うこと事ができる。

上述したように、有機ＥＬ表示装置１０の表示画面が明るい画面から暗い画面に移行したときをデューティ制御対象とした実施例２では、有機ＥＬ表示装置１０の仕様によってデューティ制御回路９４に対してあらかじめ設定されたデューティ比Ａ，Ｂ，Ｃの各数値を基に、デューティ比Ａからデューティ比Ｃを経由してデューティ比Ｂに段階的にデューティ比を切り替える制御を行うことで、各切り替え段階での電流の増加による電源電位Ｖｃａｔの変動を抑えることができるために、デューティ比を切り替えたときの次の１フィールド期間で発生するフラッシュ現象を判定基準以下に抑えることができる。

また、上述した動作説明から明らかなように、デューティ比１４．３％からデューティ比２３．８％へのデューティ比の切り替え、デューティ比２３．８％からデューティ比９０．５％へのデューティ比の切り替えは、フィールド周期で行われることになる。したがって、各切り替え段階で電源電位Ｖｃａｔに流れる電流の増加を抑えることができることになる。

本実施例２では、デューティ比Ａ，Ｂをそれぞれ１つの数値に固定的に設定した場合を例に挙げて説明したが、デューティ制御回路９４による制御の下に、デューティ比Ａ，Ｂを画面の明るさに応じて、デューティ比Ａ１，Ａ２，…、デューティ比Ｂ１，Ｂ２，…という具合に可変的に設定することも可能である。

この場合は、デューティ比Ａ１，Ａ２，…、デューティ比Ｂ１，Ｂ２，…の各数値があらかじめデューティ制御回路９４に設定するとともに、これら数値に加えて、中間的なデューティ比Ｃ１，Ｃ２，…の各数値についても、フラッシュ現象を判定基準（本例では、０．１ｎｉｔ）以下に抑えることが可能なデューティ比の幅で設定することになる。

また、図８の判定結果において、デューティ比Ａが１９．０％および２３．８％のときは、いずれのデューティ比Ｂへの切り替えでも「ＯＫ」、即ちフラッシュ現象が判定基準以下という結果になっているが、これはラッシュ現象が判定基準以下ということであってラッシュ現象が全く発生していないということではない。

したがって、デューティ比Ａが１９．０％および２３．８％の場合でも、デューティ比を切り替えるときに、上述したように、デューティ比Ａからデューティ比Ｂに直接切り替えるのではなく、中間的なデューティ比Ｃを経由して段階的に切り替えることにより、少なからず発生するフラッシュ現象をより目立たないものにすることができる。

また、図５に示した制御回路９０では、電流−電圧変換回路９２の検出電圧Ｖｄｅｔを比較回路９３で基準電圧Ｖｒｅｆと比較して２値の比較結果を得、その比較結果を基にデューティ制御回路９４がデューティ比をデューティ比Ａとデューティ比Ｂで切り替える場合を前提としたが、デューティ比切り替えの制御の仕方として次のような方法も考えられる。

すなわち、図８の測定結果を示すデータを、デューティ制御回路９４にその制御の基準となるデータとして格納しておく一方、電流−電圧変換回路９２の検出電圧Ｖｄｅｔを直接デューティ制御回路９４に与えるようにする。そして、デューティ制御回路９４は、電流−電圧変換回路９２の検出電圧Ｖｄｅｔに応じてデューティ比Ａ，Ｂを設定する。

この場合、相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂに切り替えるときは、図８の測定結果を示すデータを基に、デューティ比Ａとデューティ比Ｂの各数値から中間的なデューティ比Ｃの数値を設定し、当該デューティ比Ｃを経由して段階的にデューティ比を切り替えるようにすればよい。

なお、図８の測定結果の場合には、デューティ比１９．０％，２３．８％を相対的に低いデューティ比Ａとし、当該デューティ比Ａから相対的に高いデューティ比Ｂに切り替えるときは、フラッシュ現象が所定の判定基準以下、即ち「ＯＫ」となることから、デューティ比Ａの数値を１９．０％よりも低い数値に設定する場合は、中間的なデューティ比Ｃの数値を１９．０％または２３．８％に固定的に設定することで、デューティ比を切り替えたときの次の１フィールド期間で発生するフラッシュ現象を判定基準以下に抑えることができる。

また、上記実施例１，２では、デューティ比をデューティ比Ａからデューティ比Ｃ、デューティ比Ｃからデューティ比Ｂという具合に２段階で切り替える場合を例に挙げて説明したが、２段階の切り替えに限られるものではなく、デューティ比Ｃとして複数の数値を設定して３段階以上の多段階で切り替えるようにすることも可能である。上述した動作説明から明らかなように、切り替え段数が多ければ多いほど、フラッシュ現象をより目立たないようにすることができる。

［変形例］
上記実施形態では、有機ＥＬ表示装置の画素（画素回路）として、５つのトランジスタ２２〜２６を含む回路構成の画素２０を用いた場合を例に挙げて説明したが、この回路構成に限られるものではなく、映像信号の信号電圧Ｖｓｉｇをサンプリングして書き込む書き込みトランジスタ２３と、この書き込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇに基づいて有機ＥＬ素子２１を駆動する駆動トランジスタ２２の少なくとも２つのトランジスタを含む回路構成に対して適用可能である。

また、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明に係る表示装置は、図１１〜図１５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、本発明に係る表示装置を用いることにより、当該表示装置は電源投入のときや、表示画面が明るい画面から暗い画面に移行した際に、デューティ比を相対的に低い状態から相対的に高い状態に切り替えるときに、フラッシュ現象を目立たなくすることができるために、良質な画像表示を行うことができる利点がある。以下に、本発明が適用される電子機器の一例について説明する。

なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

図１１は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図１２は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図１３は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図１４は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミングは系図である。 有機ＥＬ表示装置の制御回路の構成の一例を示すブロック図である。 デューティ比を切り替えたときに発光期間を制御するトランジスタが同時に導通状態となるライン数の関係を示すタイミングチャートである。 画素アレイ部の要部の内部抵抗を示すモデル図である。 デューティ比を相対的に低いデューティ比Ａから相対的に高いデューティ比Ｂに切り替えたときの視認測定によるフラッシュ現象の判定結果を示す図である。 実施例１に係るデューティ制御の処理手順の一例を示すフローチャートである。 実施例２に係るデューティ制御の処理手順の一例を示すフローチャートである。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込み（サンプリング）トランジスタ、２４〜２６…スイッチングトランジスタ、２７…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…駆動線、３３（３３−１〜３３−ｍ）…第一補正用走査線、３４（３４−１〜３４−ｍ）…第二補正用走査線、３５（３５−１〜３５−ｎ）…信号線（データ線）、４０…書き込み走査回路、５０…駆動走査回路、６０…第一補正用走査回路、７０…第二補正用走査回路、８０…水平駆動回路、９０…制御回路、９１…電流検出回路、９２…電流−電圧変換回路、９３…比較回路、９４…デューティ制御回路

Claims (9)

1. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素を行列状に配置した画素アレイ部と、
   前記電気光学素子の発光期間を第１発光期間から当該第１発光期間よりも長い第２発光期間に切り替えるときに、前記第１発光期間よりも長く前記第２発光期間よりも短い第３発光期間を経由して段階的に切り替える制御手段と
   を備えたことを特徴とする表示装置。
2. 前記制御手段は、前記第１発光期間から前記第３発光期間への切り替えおよび前記第３発光期間から前記第２発光期間への切り替えをフィールド周期で実行する
   ことを特徴とする請求項１記載の表示装置。
3. 前記第３発光期間は、前記第１発光期間からの切り替えおよび前記第２発光期間への切り替えにおいて、前記電気光学素子のカソード側の電源電位に流れる電流の増加に起因して発生するフラッシュ現象が所定の判定基準以下になるように設定される
   ことを特徴とする請求項１記載の表示装置。
4. 前記第１発光期間、前記第２発光時間および前記第３発光期間は、あらかじめ前記制御手段に設定されている
   ことを特徴とする請求項３記載の表示装置。
5. 前記制御手段は、前記画素アレイ部の全画素に流れる電流に基づいて、前記第１発光期間、前記第２発光時間および前記第３発光期間を設定する
   ことを特徴とする請求項３記載の表示装置。
6. 前記制御手段は、前記表示装置の電源投入時に前記電気光学素子の発光期間を前記第１発光期間から前記第３発光期間に切り替える
   ことを特徴とする請求項１記載の表示装置。
7. 前記制御手段は、前記表示装置の表示画面が所定の明るさよりも明るい状態から当該所定の明るさ以下の状態になったときに、前記電気光学素子の発光期間を前記第１発光期間から前記第３発光期間に切り替える
   ことを特徴とする請求項１記載の表示装置。
8. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる表示装置の駆動方法であって、
   前記電気光学素子の発光期間を第１発光期間から当該第１発光期間よりも長い第２発光期間に切り替えるときに、前記第１発光期間よりも長く前記第２発光期間よりも短い第３発光期間を経由して段階的に切り替える
   ことを特徴とする表示装置の駆動方法。
9. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素を行列状に配置した画素アレイ部と、
   前記電気光学素子の発光期間を第１発光期間から当該第１発光期間よりも長い第２発光期間に切り替えるときに、前記第１発光期間よりも長く前記第２発光期間よりも短い第３発光期間を経由して段階的に切り替える制御手段と
   を備えた表示装置を有することを特徴とする電子機器。