JP2008211930A - モータ制御方法及びモータ制御装置 - Google Patents

Abstract

【課題】 エンコーダからのパルス信号に基づきモータをフィードバック制御する際、モータの負荷変動等によりモータが急減速してエンコーダからパルス信号が出力されない状態が長時間継続しても、モータが速やかに目標速度に復帰できるようにする。
【解決手段】 エッジパルスが入力される度に、周期カウンタ６１による計測結果（エッジ周期）がメモリ６２に記憶される。一方、演算サンプリングパルスが入力される毎に、スイッチ６５が、比較器６４の比較結果に基づき、メモリ６２に記憶されているエッジ周期α又は周期カウンタ６１の計測値βのいずれか一方を演算用検出周期として出力する。即ち、演算サンプリングパルスの入力時、その時点での周期カウンタ６１の計測値βが目標周期以下ならばメモリ６２のエッジ周期αを、周期カウンタ６１の計測値βが目標周期を超えていたならばその計測値βを、演算用検出周期として出力する。
【選択図】 図４

Description

本発明は、駆動対象が一定量駆動される度に検出信号を出力するエンコーダ等の駆動検出手段からの検出信号に基づき、モータにより駆動される駆動対象の駆動速度を演算し、その駆動速度が目標速度となるようにモータを駆動制御するモータ制御方法及びモータ制御装置に関する。

従来より、例えば、イメージスキャナ等の画像読取装置には、原稿に形成された画像を読み取るイメージセンサが備えられている。このイメージセンサは、通常、ガイド軸に沿って往復動可能に配置されたキャリッジに搭載されている。そして、モータによってキャリッジが駆動（延いてはイメージセンサが駆動）されつつ、イメージセンサによる画像の読み取りが行われる。

この種の画像読取装置において、イメージセンサによる画像の読み取りの際には、高精度で画像を読み取るために、キャリッジを一定速度（目標速度）で駆動させる必要がある。キャリッジが一定の目標速度で駆動されるようモータを制御しつつ、その駆動中に一定タイミング毎に１ラインずつ画像読取を行うことで、精度良く画像を読み取ることができる。

ところで、上記のようにモータを駆動制御する場合には、一般に、駆動対象であるキャリッジが一定量移動する度（若しくはモータの回転軸が一定量回転する度）にパルス信号を発生するエンコーダが用いられる。モータは、このエンコーダから出力されるパルス信号に基づき離散的に算出されるキャリッジの移動速度（駆動対象の駆動速度）が予め設定された目標速度となるようにフィードバック制御される（例えば、特許文献１参照。）。

即ち、上記のようなフィードバック制御においては、エンコーダから出力されるパルス信号のエッジ（立ち上がりエッジ又は立ち下がりエッジ）の時間間隔（以下「エッジ周期」ともいう）を計測すると共にその計測したエッジ周期に基づいて駆動対象の駆動速度を演算する。そして、予め設定された周期で発生する演算タイミング毎に、その駆動速度が目標速度となるようにモータの操作量を演算し、その演算結果（操作量）に基づいてモータを駆動制御する。

エッジ周期の計測・出力について、図１７及び図１８に基づいて説明する。図１７は、エッジ周期を計測するための具体的構成例であり、図１８は、駆動対象の定速駆動中において演算タイミング（演算サンプリングパルス出力）毎にその時点でのエッジ周期が演算用検出周期として用いられることを示すタイムチャートである。

図示の如く、エンコーダからパルス信号が出力されるとそのエッジタイミング(本例ではエッジ立ち上がりタイミング)にてエッジパルスが生成され、そのエッジパルスが周期カウンタ２０１に入力される。周期カウンタ２０１は、エッジパルスが入力される度に、そのエッジパルス入力時から次に再びエッジパルスが入力されるまでの時間（エッジ周期）を計測する。この計測は、周期カウンタ２０１に入力されるシステムクロックをカウントすることにより行われる。そして、エッジパルスが入力された時点での周期カウンタ２０１の計測結果が、エッジ周期としてメモリ２０２に記憶される。

一方、図１８に示すように、所定周期で演算サンプリングパルスが出力される度（つまり演算タイミング時）に、その演算タイミング時においてメモリ２０２に記憶されているエッジ周期が、演算用検出周期として、駆動速度の演算等（延いてはモータのフィードバック制御）に用いられる。即ち、図１８に示すように、例えば時刻ｔ１における演算サンプリングパルス出力時には、その直前のエッジパルス出力時の周期カウンタの値ａがエッジ周期としてメモリ２０２に記憶されているため、このエッジ周期ａが演算用検出周期として駆動速度の演算等に用いられる。時刻ｔ２，ｔ３，ｔ４における各演算サンプリングパルス出力時についても同様に、各演算タイミング時においてメモリ２０２に記憶されているエッジ周期ｃ，ｅ，ｇがそれぞれ演算用検出周期として駆動速度の演算等に用いられる。
特開２００６−５６６２３号公報

しかしながら、このようにモータをフィードバック制御する場合、モータに加わる負荷は常時一定とは限らず、駆動系の摩擦や組み付けバラツキ、駆動対象の摺接部（上記例ではキャリッジにおけるガイド軸との摺接部）のグリス塗布状態や微小異物の付着状態などの不確かな変動要因によって変動する。そのため、特にモータを低速で駆動する際には、モータに加わる負荷の変動等によって、モータの回転速度が一時的に急減速し、場合によっては停止してしまうこともあった。

即ち、上記のようにモータをフィードバック制御する場合、エンコーダから出力されるパルス信号のエッジ立ち上がりタイミング毎（エッジパルス入力タイミング毎）に演算用検出周期が更新されると共に駆動速度の演算結果も更新される。そのため、図１９に示すように、例えば時刻ｔ１の演算タイミングにおいて演算用検出周期がそのときのメモリ２０２の記憶値であるａに更新（駆動速度も更新）された後、次の演算タイミングｔ２までの期間は、その更新された駆動速度に基づいて演算された操作量によってモータが駆動制御される。そして、時刻ｔ２の演算タイミングで再び演算用検出周期がそのときのメモリ２０２の記憶値であるｃに更新され、これに伴い駆動速度、操作量も更新されることとなる。

ところが、図１９に例示するように、メモリ２０２にエッジ周期ｃが記憶されるタイミング（時刻ｔ２の直前のエッジパルス出力タイミング）までは駆動対象が一定速度で駆動されていたものの、その後負荷の変動（増大）によって急減速すると、次のエッジパルスが入力されずメモリ２０２に記憶されるエッジ周期も更新されない状態が長期間継続する。この場合、駆動対象を元の一定速度（目標速度）に戻すべく、モータの操作量を上昇させる必要がある。しかし、急減速により次のエッジパルスがなかなか入力されないまま次の演算タイミングｔ３が到来してしまい、この演算タイミングｔ３においても、そのときにメモリ２０２に記憶されているエッジ周期ｃ（時刻ｔ２において記憶されていたエッジ周期と同じ）に基づいて駆動速度の演算及び操作量の演算がなされてしまう。

この時刻ｔ３においてエッジ周期ｃに基づき演算された駆動速度というのは、当然ながら、急減速した駆動対象の実際の速度よりも速い速度である。そのため、実際には急減速しているにもかかわらず、制御システム上は正常な速度で駆動されているものと判断してしまい、モータの操作量が上昇しない。

図２０に、モータにより駆動対象を定速駆動制御した場合の速度・エンコーダカウント値（エッジパルスのカウント値）・操作量の変化（実験例）を示す。なお、図２０（ａ）では、駆動対象の速度として、速度を間接的に表すエッジパルスの周波数が示されている。図示の如く、モータの負荷変動（増大）等によって駆動対象が急減速しても、上述したようにその急減速したという情報は制御システム上にすぐには反映されないため、急減速した状態から元の一定速度まではなかなか復帰できない。

即ち、図２０において例えば１．６ｓｅｃの時点で、駆動対象が急減速している（図２０（ｂ）の１．６ｓｅｃ〜１．８ｓｅｃ参照）。このとき、本来ならば元の速度に戻すべく操作量を上昇させるべきなのであるが、メモリ２０２に記憶されているエッジ周期が更新されない限り制御システム上では急減速したという事実はわからず、あくまでも、演算タイミングにおいてメモリ２０２に記憶されているエッジ周期に基づいて駆動速度を演算する。そのため、急減速していることがすぐには駆動速度の演算結果として現れない（図２０（ａ）の１．６ｓｅｃ〜１．８ｓｅｃ参照）。そのため、上昇させるべき操作量も逆に減少してしまい（図２０（ｃ）の１．６ｓｅｃ〜１．８ｓｅｃ参照）、駆動速度の復帰が大きく遅れてしまう。

本発明は上記課題に鑑みなされたものであり、エンコーダ等の駆動検出手段からの出力パルス（検出信号）に基づきモータをフィードバック制御する際、モータの負荷変動等によりモータが急減速して駆動検出手段から検出信号が出力されない状態が長時間継続しても、モータが速やかに目標速度に復帰できるようにすることを目的とする。

上記課題を解決するためになされた請求項１記載の発明は、駆動対象がモータにより一定量駆動される度に駆動検出信号を出力する駆動検出手段から駆動検出信号が出力される度に、該出力から次に再び駆動検出信号が出力されるまでの時間を計測し、駆動検出手段から駆動検出信号が出力される度に該出力時点での計測結果を計測周期として記憶すると共に、該記憶した計測周期に基づいて駆動対象の駆動速度を演算し、予め設定された周期の演算タイミング毎に、その演算された駆動速度が予め設定された目標速度となるようにモータの操作量を演算し、その演算結果に基づきモータを駆動制御するモータ制御方法であって、上記演算タイミング時、駆動対象の実際の速度が目標速度よりも低い速度低下状態となっているか否かを判断し、速度低下状態ならば、駆動対象の駆動速度の演算を、上記記憶した計測周期に代えてその演算タイミングにおける計測中の計測値に基づいて行うことを特徴とする。

このモータ制御方法では、駆動検出手段から駆動検出信号が出力される度にその時点での計測結果が計測周期として記憶（更新）され、その記憶された最新の計測周期に基づいて駆動対象の駆動速度が演算される。そして、演算タイミング毎に、そのときの駆動速度（演算値）に基づいて操作量が演算される。このとき（演算タイミング時）、本発明では、駆動対象の実際の速度が目標速度よりも低い速度低下状態となっているならば、その時点で記憶されている計測周期に代えて、その時点で計測中の計測値に基づいて、駆動対象の駆動速度を演算する。

つまり、駆動対象が実際には目標速度よりも低い速度低下状態となっているにもかかわらず、記憶されている計測周期から演算される駆動速度に基づいて操作量の演算が行われると、操作量が上昇せずに速度低下状態から目標速度への復帰が遅れる（場合によっては停止に至る）おそれがある。そこで、速度低下状態になっている場合には、計測中の計測値（目標速度よりも低くなった実際の速度が反映された値）を用いて駆動速度を演算し、さらにはその駆動速度を用いて操作量を演算するのである。

従って、本発明のモータ制御方法によれば、モータの負荷変動等によりモータ（駆動対象）が急減速して駆動検出手段から検出信号が出力されない状態が長時間継続しても、モータ（駆動対象）が速やかに目標速度に復帰することが可能となる。

演算タイミング時における速度低下状態となっているか否かの判断は、例えば請求項２に記載のように行うことができる。即ち、演算タイミングにおける計測中の計測値と、駆動対象が目標速度で駆動されている場合に得られる計測結果である目標周期とを比較し、計測中の計測値が目標周期よりも大きい場合に、速度低下状態であると判断するのである。駆動対象が速度低下状態でなければ、演算タイミングにおける計測中の計測値は目標周期以下となっているはずである。逆に、演算タイミングにおいて計測中の計測値が目標周期を超えている場合というのは、駆動対象が速度低下状態となっていることを意味する。そのため、演算タイミングにおいて計測中の計測値と目標周期を比較することで、速度低下状態か否かの判断を行うことができる。

次に、請求項３記載の発明は、上述した請求項１記載のモータ制御方法によってモータを駆動制御するモータ制御装置に関する発明である。
即ち、請求項３記載の発明は、駆動対象がモータにより一定量駆動される度に駆動検出信号を出力する駆動検出手段と、この駆動検出手段により駆動検出信号が出力されてから次に再び駆動検出信号が出力されるまでの時間を計測する計測手段と、駆動検出手段から駆動検出信号が出力される度に、計測手段による計測結果を計測周期として記憶する計測周期記憶手段と、予め設定された周期の演算タイミング毎に、計測周期記憶手段に記憶されている計測周期を検出周期として出力する検出周期出力手段と、この検出周期出力手段から出力された検出周期から駆動対象の駆動速度を演算する速度演算手段と、演算タイミング毎に、速度演算手段により演算された駆動速度が予め設定された目標速度となるようにモータの操作量を演算し、その演算結果に基づきモータを駆動制御する駆動制御手段と、演算タイミング毎に、駆動対象の実際の速度が前記目標速度よりも低い速度低下状態となっているか否かを判断する速度低下状態判断手段とを備えている。そして、検出周期出力手段は、演算タイミング時、速度低下状態判断手段により速度低下状態と判断された場合は、計測周期記憶手段に記憶されている計測周期に代えて、その演算タイミングにおける計測手段による計測中の計測値を、検出周期として出力する。

従って、この請求項３に記載のモータ制御装置によれば、請求項１に記載のモータ制御方法に従ってモータを駆動制御することができ、請求項１と同様の効果を得ることができる。

速度低下状態判断手段による判断は、例えば請求項４記載のように、演算タイミング時、その演算タイミングにおける計測手段の実際の計測値と所定の判断基準周期とを比較することにより行うことができる。判断基準周期は、駆動対象が目標速度で駆動されている場合に計測手段にて得られる計測値である目標周期以上の所定の値である。そして、演算タイミング時に計測手段による計測中の実際の計測値が判断基準周期よりも大きい場合に、速度低下状態であると判断する。

このようにすることで、速度低下状態であるか否かの判断を簡易的に行うことができる。
ここで、判断基準周期をどのように設定するかは種々考えられるが、例えば請求項５記載のように、モータ制御装置が、計測手段による計測中の計測値が予め設定した計測上限値を超えた場合に異常を検知するよう構成されている場合には、目標周期以上であって計測上限値以下の範囲内において判断基準周期を設定するとよい。

また例えば、請求項６記載のように、モータ制御装置が、駆動速度が目標速度を含む所定の速度変動範囲を超えないよう駆動制御手段がモータの駆動制御を行うよう構成されている場合には、目標周期以上であって、駆動対象が上記速度変動範囲における下限値の速度で駆動されている場合に計測手段にて得られる計測値以下の範囲内において、判断基準周期を設定するとよい。

また例えば、請求項７記載のように、目標周期そのものを判断基準周期として用いるようにしてもよい。このようにすれば、請求項２に記載のモータ制御方法に従ってモータを駆動制御することができ、速度低下状態であるか否かの判断を簡易的且つ確実に行うことができる。

一方、請求項３記載のモータ制御装置において、演算タイミングの周期が目標周期以上に設定されている場合には、例えば請求項８記載のように、速度低下状態判断手段は、演算タイミング時、前回の演算タイミング時に計測周期記憶手段に記憶されていた計測周期と今回の演算タイミング時に計測周期記憶手段に記憶されている計測周期とを比較し、両者が一致した場合に、速度低下状態であると判断するようにしてもよい。なお、目標周期とは、駆動対象が目標速度で駆動されている場合に計測手段にて得られる計測値である。

演算タイミングの周期が目標周期以上の場合、駆動対象が目標速度に従って駆動されているならば、演算タイミング毎に、計測周期記憶手段に記憶されている計測周期は更新されているはずである。逆に、例えばモータの負荷変動等によって駆動対象が急減速し、駆動検出手段から駆動検出信号が出力されない時間が継続すると、計測周期記憶手段に記憶されている計測周期も更新されず、ある演算タイミングにおける記憶中の計測周期が前回の演算タイミングにおける記憶中の計測周期と同じ、という状況が発生する。

そこで、演算タイミング毎に、前回の演算タイミング時と今回の演算タイミング時における計測周期記憶手段に記憶中の計測周期を比較し、両者が一致した場合は、計測周期記憶手段の計測周期が更新されていない、即ち駆動対象が速度低下状態にある、と判断することができる。

従って、請求項８記載のモータ制御装置によれば、計測周期記憶手段に記憶されている計測周期を前回の演算タイミング時の値と比較するという簡易的な方法で、速度低下状態か否かの判断を行うことができる。

また、請求項３記載のモータ制御装置において、演算タイミングの周期が目標周期以上に設定されている場合には、例えば請求項９記載のように、速度低下状態判断手段は、演算タイミング時、前回の演算タイミングから今回の演算タイミングまでの間に駆動検出手段から駆動検出信号が出力されたか否かを判断し、駆動検出信号が出力されていない場合に、速度低下状態であると判断するようにしてもよい。

これも、基本的な考え方としては上記請求項８と同じである。即ち、駆動対象が目標速度に従って駆動されているならば、ある演算タイミングから次の演算タイミングまでの間に少なくとも一度は駆動検出手段から駆動検出信号が出力されるはずである。逆に、モータの負荷変動等によって駆動対象が急減速し、駆動検出手段から駆動検出信号が出力されない時間が継続すると、ある演算タイミングから次の演算タイミングまでの間に駆動検出信号が全く出力されない、という状況が発生する。そのため、演算タイミング毎に、前回の演算タイミングから今回の演算タイミングまでの間に駆動検出信号が出力されていなければ、駆動対象が速度低下状態にあると判断することができる。

従って、請求項９記載のモータ制御装置によれば、前回の演算タイミングから今回の演算タイミングまでの間の駆動検出信号の出力有無を判断するという簡易的な方法で、速度低下状態か否かの判断を行うことができる。

また、請求項３記載のモータ制御装置において、演算タイミングの周期が目標周期以上に設定されている場合には、例えば請求項１０記載のように、速度低下状態判断手段は、演算タイミング時、その演算タイミングにおける計測手段の実際の計測値と演算タイミングの周期とを比較し、実際の計測値が演算タイミングの周期よりも大きい場合に、速度低下状態であると判断するようにしてもよい。

演算タイミングの周期が目標周期以上に設定されている場合において、駆動対象が目標速度に従って駆動されているならば、演算タイミングの時点での計測手段の計測値は、演算タイミングの周期以下となっているはずである。逆に、モータの負荷変動等によって駆動対象が急減速し、駆動検出手段から駆動検出信号が出力されない時間が継続すると、その間は計測手段による計測も継続するため、ある演算タイミングの時点での計測手段の計測値が演算タイミングの周期を超えている、という状況が発生する。

そこで、演算タイミング毎に、その時点での計測手段による計測中の計測値と演算タイミングの周期を比較し、計測値が演算タイミングより大きい場合は、駆動対象が速度低下状態にあると判断することができる。

従って、請求項１０記載のモータ制御装置によれば、演算タイミング時における計測手段の計測値を演算タイミングの周期と比較するという簡易的な方法で、速度低下状態か否かの判断を行うことができる。

以下に、本発明の好適な実施形態を図面に基づいて説明する。
［第１実施形態］
（１）多機能装置の全体構成
図１は、本発明が適用された多機能装置（ＭＦＤ：Multi Function Device ）１の断面図である。

本実施形態の多機能装置１は、原稿に形成された画像を読み取る画像読取装置（スキャナ）とインクジェットプリンタ等の画像形成装置とが一体化されると共にコピー機能及びファクシミリ機能等も備えたものである。この多機能装置１は、具体的には、図１に示すように、上方側に画像読取装置１００が配置され、下方側に電子写真方式の画像形成装置２００が配置されている。また、上部前面側（図１紙面垂直方向における手前側）には、多機能装置１を操作設定するための操作パネル部（図示略）が設けられている。

なお、画像形成装置２００は、プリンタ機能やコピー機能、ファクシミリ機能の実現時に利用され、記録紙への画像形成を行う。一方、画像読取装置１００は、スキャナ機能やコピー機能、ファクシミリ機能の実現時に利用され、原稿上の画像の読取を行う。

本実施形態の多機能装置１が備える画像読取装置１００は、原稿を自動的に搬送しながら原稿に形成された画像を読取ユニット（後述するＣＩＳ１０５）にて読み取る自動搬送読取機能、及び、静止載置された原稿に沿って読取ユニットを副走査方向へ搬送（移動）させながら原稿に形成された画像を読み取る静止原稿読取機能を兼ね備えたものである。

（２）画像読取装置の概略構成
画像読取装置１００の本体部１０１には、図１に示すように、静止原稿読取機能用の画像読取窓（以下、静止読取窓という。）１０２、及び自動搬送読取機能用の画像読取窓（以下、自動読取窓という。）１０３が設けられており、両読取窓１０２、１０３は、ガラスやアクリル等の透明なプラテン１０２Ａ、１０３Ａにて閉塞されている。

また、本体部１０１の上面側には、両読取窓１０２、１０３を覆う原稿カバー１０４が揺動可能に組み付けられており、静止読取窓１０２にて原稿読取を行う場合には、この原稿カバー１０４を手動操作にて上方側に開いて原稿を静止読取窓１０２に載置する。

一方、本体部１０１内には、原稿の画像を１ラインずつ読み取ってその読み取り結果（画素信号）を出力する読取ユニットとしてのＣＩＳ（Contact Image Sensor）１０５が配設されている。このＣＩＳ１０５により、原稿に形成された文字等の画像を画素信号に変換して画像を読み取っていく。ＣＩＳ１０５を構成する撮像デバイス、ＬＥＤ、レンズ（いずれも図示略）は、その移動方向（図１における左右方向）と直交する方向（図１の紙面に垂直な方向）にライン状に配列されている。これにより、主走査方向１ライン分の画像を同時に読み取ることができる。

また、ＣＩＳ１０５は、キャリッジ１０６を介して本体部１０１の長手方向（図１の左右方向）に移動可能に本体部１０１に組み付けられており、自動搬送読取機能作動時には、自動読取窓１０３の直下に停止配置された状態で画像を読み取り、静止原稿読取機能作動時には、静止読取窓１０２の直下で移動しながら画像を読み込んでいく。

なお、本実施形態では、キャリッジ１０６は駆動プーリ１０７及び従動プーリ１０８に掛けられたベルト１０９に連結されている。このベルト１０９が読取モータＭＴ１にて回転されることにより、キャリッジ１０６（ＣＩＳ１０５）は、ガイド軸１１１に案内されながら移動させられる。なお、本実施形態の読取モータＭＴ１はＤＣモータである。

そして、静止原稿読取機能作動時には、ＣＩＳ１０５は、読取モータＭＴ１によって所定の原稿設置基準位置を起点として原稿を走査（副走査）する方向（以下、順方向ともいう）に定速移動されつつ、原稿に形成された画像を読み取る。そして、読み取り終了後は読取モータＭＴ１によってその逆方向に移動され、元の原稿設定基準位置に戻る。

また、読取モータＭＴ１には、この読取モータＭＴ１が所定量回転する度に（ひいてはＣＩＳ１０５が所定量移動する度に）パルス信号を出力する読取エンコーダ（光学式ロータリエンコーダ）ＥＮ１が設けられており、ＣＩＳ１０５の移動はこの読取エンコーダＥＮ１からのパルス信号に基づいて制御される。

この読取エンコーダＥＮ１は、より詳しくは、円周方向に所定の間隔でエンコーダスリットが形成された回転スリット盤１１と、その回転量や回転方向を検出するための検出部１２等を備えている。回転スリット盤１１は、読取モータＭＴ１の回転軸（出力軸）と同軸に取り付けられ、読取モータＭＴ１の回転と共にこの回転スリット盤１１も回転するように構成されている。

検出部１２は、投光素子と受光素子（いずれも図示略）を備え、この両者の間に回転スリット盤１１のスリット形成部分が位置するよう配設されており、読取モータＭＴ１の回転に応じて、互いに一定周期（本実施形態においては１／４周期）ズレた２種類のパルス信号（Ａ相信号，Ｂ相信号）を出力する。Ａ，Ｂ各相の信号は、キャリッジ１０６の移動方向が順方向である場合は、Ａ相信号がＢ相信号に対して位相が一定周期進み、キャリッジ１０６の移動方向が逆方向である場合は、Ａ相信号がＢ相信号に対して位相が一定周期遅れるようにされている。

原稿カバー１０４のうち自動読取窓１０３に対応する部位及びその近傍には、読み取り用の原稿を自動読取窓１０３に搬送するオートドキュメントフィーダ装置（以下「ＡＤＦ装置」と称す）１５０が設けられている。このＡＤＦ装置１５０は、原稿トレイ１６５に載置された自動読み取り用の原稿を自動読取窓１０３へ搬送するものであり、積層された原稿を１枚ずつ分離する分離機構１５１や、分離機構１５１にて分離された原稿を自動読取窓１０３に搬送する搬送機構１５２、画像読み取りが終了した原稿を排出トレイ１６６に排出する排紙ローラ１６２等から構成されている。

分離機構１５１は、上下方向に積層された多数枚の原稿のうち積層方向上端に載置された原稿に搬送力を付与する分離ローラ１５３、分離ローラ１５３に対して対向配置されて分離ローラ１５３と反対側から原稿に接触してシートに所定の搬送抵抗を付与する分離パッド１５４、及び原稿トレイ１６５に積層された原稿を吸引するようにして分離ローラ１５３に原稿を送り出す吸入ローラ１５５等から構成されている。

搬送機構１５２は、分離機構１５１から分離搬送されてきた原稿の搬送方向を自動読取窓１０３側に向けて転向させながら搬送力を付与する給紙ローラ１５９、及び原稿を給紙ローラ１５９に押し付ける一対のピンチローラ１６０等から構成されている。

ＡＤＦ装置１５０を構成する各ローラは、読取搬送モータ（図示略）の回転駆動力を受けて回転し、原稿を原稿トレイ１６５から排紙トレイ１６６へと搬送する。なお、本実施形態の読取搬送モータもＤＣモータである。

そして、自動搬送読取機能作動時には、ＣＩＳ１０５が自動読取窓１０３の直下に停止配置された状態で、ＡＤＦ装置１５０が原稿を定速搬送することにより、原稿に形成された画像が読み取られる。そして、読み取り終了後の原稿は排出される。

また、読取搬送モータには、図１に示すように、この読取搬送モータが所定量回転する度に（ひいては原稿が所定量搬送される度に）パルス信号を出力する読取搬送エンコーダ（光学式ロータリエンコーダ）ＥＮ２が設けられており、原稿の搬送はこの読取搬送エンコーダＥＮ２からのパルス信号に基づいて制御される。

この読取搬送エンコーダＥＮ２も、既述の読取エンコーダＥＮ１と同様に構成されている。即ち、円周方向に所定の間隔でエンコーダスリットが形成された回転スリット盤２１と、その回転量や回転方向を検出するための検出部２２等を備えている。回転スリット盤２１は、読取搬送モータの回転軸（出力軸）と同軸に取り付けられ、読取搬送モータの回転と共にこの回転スリット盤２１も回転するように構成されている。そして、読取搬送モータの回転に応じて検出部２２から出力されるパルス信号（Ａ相信号，Ｂ相信号）に基づいて、原稿の搬送が制御される。

（３）画像読取装置の電気的構成
次に、本実施形態の多機能装置が備える画像読取装置１００の構成について、図２及び図３に基づいて説明する。図２は、画像読取装置１００のうち、特に、読取モータＭＴ１を駆動制御（延いてはキャリッジ１０６の駆動を制御）するための機構の概略構成を示す説明図であり、図３は、その機構の電気的構成を示すブロック図である。なお、図２において、ＣＩＳ１０５が搭載されるキャリッジ１０６やガイド軸１１１等（いずれも図１参照）は図示を省略している。

本実施形態の画像読取装置１００における読取モータの駆動制御機構は、図２に示すように、駆動制御全体を統括するＣＰＵ３１と、読取モータＭＴ１の回転量を検出（延いてはＣＩＳ１０５を搭載するキャリッジ１０６の移動量を検出）する読取エンコーダＥＮ１からのエンコーダ信号（パルス信号）とＣＰＵ３１からの制御指令に従って読取モータＭＴ１を駆動制御するための駆動信号を生成するＡＳＩＣ（Application Specific Integrated Circuit ）３２と、この駆動信号に基づいて読取モータＭＴ１を駆動するためのモータ駆動回路３３を備えている。

なお、ＡＳＩＣ３２は、図２に示すようにＣＩＳ１０５による画像読取結果である画信号も入力され、この画信号に基づいて各種画像処理も行うが、ここでは画像処理に関する詳細説明は省略する。

次に、読取モータＭＴ１の駆動制御について、図３に基づいてより詳しく説明する。図２でも説明したように、本実施形態では、主として、ＣＰＵ３１、ＡＳＩＣ３２、モータ駆動回路３３、及び読取エンコーダＥＮ１により読取モータＭＴ１が駆動制御され、これによりキャリッジ１０６の駆動（ＣＩＳ１０５の駆動）が制御される。

ここで、モータ駆動回路３３は、４つのスイッチング素子（例えば、ＦＥＴ：電界効果型トランジスタなどからなる素子）と、各スイッチング素子に並列接続されたフライホイールダイオードとで構成された周知のＨブリッジ回路からなり、これらスイッチング素子を外部からの駆動信号（ＰＷＭ信号）を受けてＯＮ／ＯＦＦすることにより、読取モータＭＴ１への通電を制御する回路である。

一方、ＡＳＩＣ３２の内部には、ＣＰＵ３１の動作によって読取モータＭＴ１の駆動制御に必要な各種パラメータ等が格納される動作モード設定レジスタ群３５が備えられている。

この動作モード設定レジスタ群３５には、読取モータＭＴ１を起動するための起動設定レジスタ５１、制御部３６内における各種制御演算の際に用いられる各種制御パラメータを設定するための制御パラメータ設定レジスタ５２、キャリッジ１０６の目標速度を設定するための目標速度設定レジスタ５３、制御部３６にて演算される操作量の上限値及び下限値を設定するための操作量範囲設定レジスタ５４、キャリッジ１０６の目標停止位置を設定するための目標停止位置設定レジスタ５５、読取モータＭＴ１を制御するための操作量を制御部３６が演算する演算タイミングを設定するための演算タイミング設定レジスタ５６、等が設けられている。これら各レジスタには、ＣＰＵ３１側から上記各設定値が書き込まれる。

演算タイミング設定レジスタ５６に設定される演算タイミングは、本実施形態では、制御部３６内の演算サンプリングパルス生成部４５が演算サンプリングパルスを生成・出力する周期を示すものである。演算サンプリングパルス生成部４５は、演算タイミング設定レジスタに設定された演算タイミングが示す周期で、演算サンプリングパルスを順次生成・出力する。そして、制御部３６は、この演算サンプリングパルスの出力タイミング（演算タイミング）毎に、後述するように操作量の演算等を行う。なお、この演算サンプリングパルスは、演算用検出周期生成部４０にも出力され、後述するように、演算用検出周期の出力タイミングとしても用いられる。

次に、ＡＳＩＣ３２には、上述した動作モード設定レジスタ群３５に加えて、読取エンコーダＥＮ１からのパルス信号よりも十分に周期が短いシステムクロックｃｋを生成してＡＳＩＣ３２内部の各部に供給するシステムクロック生成部４２と、読取エンコーダＥＮ１からのパルス信号に基づいてキャリッジ１０６の一や移動速度を検出するためのエンコーダエッジ検出部３８、位置カウンタ３９、演算用検出周期生成部４０、及び速度演算部４１と、位置カウンタ３９及び速度演算部４１による検出結果と動作モード設定レジスタ群３５に設定された各種パラメータ等とに基づき読取モータＭＴ１の操作量（ＰＷＭデューティ比）を演算するための制御部３６と、制御部３６にて演算された操作量に基づいて読取モータＭＴ１をデューティ駆動するための駆動信号（ＰＷＭ信号）を生成し、モータ駆動回路３３に出力する駆動用信号生成部３７と、ＡＳＩＣ３２内で生成された各種信号を処理してＣＰＵ３１に出力する各種信号処理部６５とが備えられている。

エンコーダエッジ検出部３８は、Ａ，Ｂ各相のエンコーダ信号を取り込み、Ａ相信号の各周期の開始／終了を表すエッジ及び読取モータＭＴ１の回転方向を検出するものであり、読取エンコーダＥＮ１からのＡ相信号の立ち上がりエッジ検出タイミングに同期したエッジパルス（ｅｎｃ＿ｔｒｇ）を、位置カウンタ３９及び演算用検出周期生成部４０に出力する。

また、位置カウンタ３９は、エンコーダエッジ検出部３８が検出した読取モータＭＴ１の回転方向（つまりキャリッジ１０６の移動方向）に応じて、エッジパルス（ｅｎｃ＿ｔｒｇ）にて位置カウント値（ｅｎｃ＿ｃｏｕｎｔ）をカウントアップまたはカウントダウンすることにより、キャリッジ１０６の移動量（位置）を検出するものであり、その位置カウント値（ｅｎｃ＿ｃｏｕｎｔ）は制御部３６及び各種信号処理部６５に出力される。

また、演算用検出周期生成部４０は、基本的には、エンコーダエッジ検出部３８からエッジパルス（ｅｎｃ＿ｔｒｇ）が入力される周期（エッジ周期）を計測すると共に、エッジパルス入力毎にその計測したエッジ周期を記憶・更新しておき、演算サンプリングパルス生成部４５から演算サンプリングパルスが入力されたタイミングで、そのとき記憶されているエッジ周期を演算用検出周期として出力するものである。ただし、本実施形態では、演算用検出周期として、計測され記憶されているエッジ周期を出力しない場合があるのだが、これについては後で詳述する。

そして、速度演算部４１では、読取エンコーダＥＮ１の物理解像度と、演算用検出周期生成部４０にて生成・出力された演算用検出周期とに基づき、キャリッジ１０６の移動速度（ｅｎｃ＿ｖｅｌｏｃｉｔｙ）が算出される。

位置カウンタ３９からの位置カウント値（ｅｎｃ＿ｃｏｕｎｔ）及び速度演算部４１からの移動速度（ｅｎｃ＿ｖｅｌｏｃｉｔｙ）は、操作量に対する制御対象（読取モータＭＴ１等）の実際の制御量として、制御部３６にフィードバックされる。

そして、制御部３６では、画像読取動作の開始等によってＣＰＵ３１から起動設定レジスタ５１に読取モータＭＴ１の駆動制御を開始する起動指令が設定されると、各レジスタ５２〜５６に設定された各パラメータと、位置カウンタ３９からの位置カウント値（ｅｎｃ＿ｃｏｕｎｔ）と、速度演算部４１からの移動速度（ｅｎｃ＿ｖｅｌｏｃｉｔｙ）とに基づき、読取モータＭＴ１の操作量が演算される。

つまり、制御部３６は、演算サンプリングパルス生成部４５からの演算サンプリングパルスに同期して、キャリッジ１０６の移動速度（ｅｎｃ＿ｖｅｌｏｃｉｔｙ）が目標速度設定レジスタ５３に設定されている目標速度となるようにフィードバック制御するための操作量を演算する。画像読取装置１００では、このようにして演算された操作量に基づいて読取モータＭＴ１が駆動制御されることで、キャリッジ１０６に搭載されたＣＩＳ１０５が定速移動されつつ、原稿上の画像読取が行われる。

また、制御部３６は、こうした操作量のフィードバック演算を行いつつ、位置カウンタ３９からの位置カウント値（ｅｎｃ＿ｃｏｕｎｔ）に基づき得られるキャリッジ１０６の位置が所定の減速開始位置に達したときは、その後の演算タイミングでは、キャリッジ１０６を目標停止位置設定レジスタ５５に設定された目標停止位置で停止させるのに必要な操作量を演算する。

操作量範囲設定レジスタ５４に設定された操作量範囲は、制御部３６に取り込まれ、読取モータＭＴ１の操作量を生成する際の上限値として使用される。
次に、本実施形態の演算用検出周期生成部４０の具体的構成を、図４に基づいて説明する。図４に示すように、本実施形態の演算用検出周期生成部４０は、周期カウンタ６１と、メモリ６２と、目標周期換算部６３と、比較器６４と、スイッチ６５とを備えている。

周期カウンタ６１は、エンコーダエッジ検出部３８からエッジパルス（ｅｎｃ＿ｔｒｇ）が入力される度に初期化されて、エッジパルス入力後の経過時間を、システムクロックｃｋをカウントすることにより計測するものである。つまり、エッジパルスが入力されてから次に再びエッジパルスが入力されるまでの時間を計測する。その計測値βは、メモリ６２及びスイッチ６５に入力される。

メモリ６２は、エンコーダエッジ検出部３８からエッジパルス（ｅｎｃ＿ｔｒｇ）が入力される度に、そのエッジパルス入力時点での周期カウンタ６１の計測値βをエッジ周期αとして記憶する。この記憶されるエッジ周期αは、エッジパルスが入力される度に更新される。つまり、メモリ６２には、常に、周期カウンタ６１により計測された最新のエッジ周期αが記憶されている。このエッジ周期αは、スイッチ６５に入力される。

目標周期換算部６３は、目標速度設定レジスタ５３に設定されている目標速度を目標周期に換算するものである。ここでいう目標周期とは、キャリッジ１０６が目標速度で駆動されている場合に周期カウンタ６１にて計測されメモリ６２に記憶されるエッジ周期を意味する。

比較器６４は、目標周期換算部６３にて換算された目標周期と、周期カウンタ６１における計測値とを比較し、その比較結果をスイッチ６５へ出力する。従って、エッジパルスが入力されて周期カウンタ６１が初期化された直後は、周期カウンタ６１の計測値はまだ小さく、目標周期よりも小さいため、比較器６４からはそれに応じた比較結果が出力される。その後、周期カウンタ６１による計測が進み、徐々に目標周期に近づいていくことになるが、目標周期を超える前に次のエッジパルスが入力されて周期カウンタ６１が再び初期化された場合は、結果として、比較器６４からは「周期カウンタ６１の計測値が目標周期を超えた」旨を示す比較結果は出力されない。一方、周期カウンタ６１による計測が進み、次のエッジパルスが入力される前にその計測値が目標周期を超えた場合は、比較器６４からは「周期カウンタ６１の計測値が目標周期を超えた」旨を示す比較結果が出力されることとなる。

スイッチ６５は、制御部３６内の演算サンプリングパルス生成部４５から演算サンプリングパルスが入力される毎（演算タイミング毎）に、その演算サンプリング入力時点での比較器６４の比較結果に基づき、メモリ６２に記憶されているエッジ周期α又はその時点での周期カウンタ６１の計測値βのいずれか一方を、演算用検出周期として出力する。

具体的には、スイッチ６５は、演算サンプリングパルスの入力時、比較器６４による比較結果が「周期カウンタ６１の計測値が目標周期以下である」旨を示すものであるならば、メモリ６２に記憶されているエッジ周期αをそのまま演算用検出周期として出力する。一方、演算サンプリングパルスの入力時、比較器６４による比較結果が「周期カウンタ６１の計測値が目標周期を超えている」旨を示すものであるならば、その時点における周期カウンタ６１で計測中の計測値βを、演算用検出周期として出力する。

つまり、本実施形態の演算用検出周期生成部４０による演算用検出周期の生成・出力は、図５に示すように行われる。図５は、本実施形態の演算用検出周期生成部４０において行われる演算用検出周期の生成過程を説明するためのフローチャートである。なお、図５のフローチャートは、演算用検出周期の生成過程をわかりやすく説明するための概念的な流れ図であり、厳密にこの手順の通りに処理がなされるわけではない。後述する図９，図１２，図１５の各フローチャートについても同様である。

図５に示す如く、演算用検出周期生成部４０では、演算サンプリングパルス生成部４５から演算サンプリングパルスが発生すると（Ｓ１１０：ＹＥＳ）、その時点での周期カウンタ６１の計測値βと目標周期が比較器６４にて比較される（Ｓ１２０）。そして、計測値βが目標周期以下ならば（Ｓ１２０：ＹＥＳ）、メモリ６２に記憶（保持）されている値であるエッジ周期αが演算用検出周期としてスイッチ６５から出力される（Ｓ１３０）。一方、計測値βが目標周期をこえているならば（Ｓ１２０：ＮＯ）、周期カウンタ６１による計測中の計測値βが演算用検出周期としてスイッチ６５から出力される（Ｓ１４０）。

図６に、本実施形態における演算用検出周期の出力の具体例を示す。図６は、キャリッジ１０６の移動速度が目標速度となるよう制御される定速駆動制御中において演算タイミング（演算サンプリングパルス出力）毎に演算用検出周期生成部４０から出力される演算用検出周期を説明するためのタイムチャートである
図６に示すように、エンコーダエッジ検出部３８からのエッジパルス（ｅｎｃ＿ｔｒｇ）が演算用検出周期生成部４０に入力される度に、そのエッジパルス入力時における周期カウンタ６１の計測結果（エッジ周期）がメモリ６２に記憶される。例えば、エッジパルス入力時に周期カウンタ６１の計測値がａの場合は、その値ａがメモリ６２に記憶される。

一方、演算サンプリングパルスが入力される度（つまり演算タイミング時）に、演算用検出周期生成部４０からは演算用検出周期が出力される。このとき、周期カウンタ６１による計測中の計測値が目標周期以下ならば（図６の時刻ｔ１，ｔ２，ｔ４の各演算タイミング）、そのときにメモリ６２に記憶されているエッジ周期が演算用検出周期として出力される。例えば、時刻ｔ１の演算タイミングにおいてはメモリ６２に記憶されているエッジ周期ａが演算用検出周期として出力されるわけである。

ところが、キャリッジ１０６の移動中、読取モータＭＴ１の負荷変動等によってキャリッジ１０６の移動速度が低下し、エッジパルスが長期間出力されない状態が続くと、演算タイミング時における周期カウンタ６１の計測値が目標周期を超えてしまう場合がある。図６でいうと時刻ｔ３の演算タイミングがこれに相当する。つまり、時刻ｔ３の演算タイミングでは、周期カウンタ６１の計測値であるｆ−４が目標周期を超えている。にもかかわらず、メモリ６２に記憶されているエッジ周期は、前回の演算タイミング（時刻ｔ２）での値から更新されていない。このような場合は、演算用検出周期として、メモリ６２に記憶されているエッジ周期ではなく、その時点での周期カウンタ６１の計測値であるｆ−４が出力されるのである。

ここで、図７に、本実施形態における読取モータＭＴ１の定速駆動制御時の速度・エンコーダカウント値（エッジパルスのカウント値）・操作量の変化（実験例）を示す。なお、図７（ａ）でも、既に説明した図２０（ａ）と同様、駆動対象の速度として、速度を間接的に表すエッジパルスの周波数が示されている。

従来の実験例である図２０と、本発明が適用された実験例である図７とを比較して明らかなように、従来（図２０）では駆動中にモータ負荷が変動（増大）して実際の速度が低下すると、その状態が継続してすぐには目標速度に復帰できなかったが、本実施形態（図７）では、図２０に比べると目標速度からの変動幅は大幅に減少している。つまり、本実施形態でもモータ負荷の変動（増大）が生じて一時的（極短時間）には速度が低下するものの、その速度低下が制御部３６に迅速に反映され、目標速度に復帰させるのに必要な操作量が演算される。そのため、減速した状態が長く継続したり或いは停止してしまったりすることなく、迅速に目標速度へ復帰できるのである。

（４）第１実施形態の作用・効果等
以上説明した本実施形態によれば、従来のように単にメモリ６２に記憶されているエッジ周期を演算用検出周期として用いるのではなく、演算タイミング毎に、メモリ６２に記憶されているエッジ周期α又はその時点での周期カウンタ６１の計測値βのどちらを演算用検出周期として出力するか選択するようにしている。即ち、その時点での計測値βが目標周期以下であれば、従来と同じようにメモリ６２に記憶されているエッジ周期αを演算用検出周期として出力するが、その時点での計測値βが目標周期を超えているならば、その計測値βを演算用検出周期として出力するのである。

即ち、演算タイミングにおいて、周期カウンタ６１の実際の計測値βが目標周期を超えているということは、キャリッジ１０６の実際の速度が目標速度よりも低くなっているということを意味する。その場合、本実施形態では、メモリ６２に記憶されているエッジ周期αではなく、周期カウンタ６１による計測中の計測値βが演算用検出周期として出力されるのである。この計測値βは、その時点でのキャリッジ１０６の実際の速度がより反映されている値である。

そのため、メモリ６２に記憶されているエッジ周期αに基づいて得られる移動速度に比べ、その時点での計測値βに基づいて得られる移動速度の方が低い値となり、制御部３６は、より早くキャリッジ１０６の速度が目標速度より低くなったことを知ることができる。これにより、制御部３６は、より早く、キャリッジ１０６の速度を目標速度に上昇させるための処理（制御量演算等）を行うことができ、キャリッジ１０６の速度を速やかに目標速度に復帰させることができる。

なお、本実施形態において、エンコーダエッジ検出部は本発明の駆動検出手段に相当し、周期カウンタ６１は本発明の計測手段に相当し、メモリ６２は本発明の計測周期記憶手段に相当し、スイッチ６５は本発明の検出周期出力手段に相当し、速度演算部４１は本発明の速度演算手段に相当し、制御部３６は本発明の駆動制御手段に相当し、比較器６４は本発明の速度低下状態判断手段に相当する。

［第２実施形態］
演算用検出周期を生成・出力するための構成は、上記第１実施形態で示した演算用検出周期生成部４０に限らず、種々の構成をとることができる。そこで、上記第１実施形態の演算用検出周期生成部４０とは異なる演算用検出周期生成部の具体例を、以下、第２実施形態から第４実施形態まで３種類例示する。まず、本第２実施形態の演算用検出周期生成部を、図８に示す。なお、演算用検出周期生成部以外の構成については、上記第１実施形態と同様であるため、以下の説明においては、演算用検出周期生成部の構成や機能について説明する。ただ、本実施形態では、演算タイミングの周期（即ち、演算サンプリングパルス生成部４５からの演算サンプリングパルスの出力周期）が目標周期以上に設定されているものとする。後述する第３実施形態、第４実施形態も同様である。

図８に示すように、本実施形態の演算用検出周期生成部７０は、周期カウンタ６１と、第１メモリ７１と、第２メモリ７２と、比較器７３と、スイッチ７４とを備えている。このうち、周期カウンタ６１は第１実施形態の周期カウンタ６１と同じであり、第１メモリ７１は第１実施形態のメモリ６２と同じであるため、これらについてはここでは説明を省略する。

比較器７３は、第１メモリ７１に記憶されているエッジ周期αと、第２メモリに記憶されているエッジ周期γとを比較し、その結果をスイッチ７４へ出力する。
スイッチ７４は、演算サンプリングパルスが入力される毎（演算タイミング毎）に、その演算サンプリング入力時点での比較器７３の比較結果に基づき、第１メモリ７１に記憶されているエッジ周期α又はその時点での周期カウンタ６１の計測値βのいずれか一方を、演算用検出周期として出力する。

具体的には、スイッチ７４は、演算サンプリングパルスの入力時、第１メモリ７１に記憶されているエッジ周期αが第２メモリ７２に記憶されているエッジ周期γと異なっている場合は、第１メモリ７１に記憶されているエッジ周期αをそのまま演算用検出周期として出力すると共に、その第１メモリ７１の記憶値（エッジ周期α）を第２メモリ７２に出力する。これを受け、第２メモリ７２は、スイッチ７４から出力されたエッジ周期（ここではα）を記憶する。

一方、演算サンプリングパルスの入力時、第１メモリ７１に記憶されているエッジ周期αが第２メモリ７２に記憶されているエッジ周期γと同じである場合、即ち、前回の演算タイミング時から今回の演算タイミング時まで、第１メモリ７１の記憶値が更新されていない状態であるならば、その時点における周期カウンタ６１で計測中の計測値βを、演算用検出周期として出力する。

つまり、本実施形態の演算用検出周期生成部７０による演算用検出周期の生成・出力は、図９に示すように行われる。図９は、本実施形態の演算用検出周期生成部７０において行われる演算用検出周期の生成過程を説明するためのフローチャートである。

図９に示す如く、本実施形態の演算用検出周期生成部７０では、演算サンプリングパルス生成部４５から演算サンプリングパルスが発生すると（Ｓ２１０：ＹＥＳ）、第１メモリ７１に記憶（保持）されているエッジ周期αと第２メモリ７２に記憶されている値γが比較器７３にて比較される（Ｓ２２０）。そして、両者が異なれば（Ｓ２２０：ＮＯ）、第１メモリ７１に記憶されているエッジ周期αが演算用検出周期としてスイッチ７４から出力されると共に（Ｓ２３０）、そのとき第１メモリ７１に記憶されているエッジ周期αを第２メモリ７２に格納（記憶）する（Ｓ２４０）。一方、両者が等しい場合は（Ｓ２２０：ＹＥＳ）、周期カウンタ６１による計測中の計測値βが演算用検出周期としてスイッチ７４から出力される（Ｓ２５０）。

図１０に、本実施形態における演算用検出周期の出力の具体例を示す。図１０に示すように、エンコーダエッジ検出部３８からのエッジパルス（ｅｎｃ＿ｔｒｇ）が演算用検出周期生成部７０に入力される度に、そのエッジパルス入力時における周期カウンタ６１の計測結果（エッジ周期）が第１メモリ７１に記憶される。

一方、演算サンプリングパルスが入力される度（演算タイミング時）に、演算用検出周期生成部７０からは演算用検出周期が出力されるが、このとき、第１メモリ７１に記憶されているエッジ周期αが第２メモリ７２に記憶されているエッジ周期γとは異なるならば（図１０の時刻ｔ１，ｔ２の各演算タイミング）、そのときに第１メモリ７１に記憶されているエッジ周期が演算用検出周期として出力される。

ところが、キャリッジ１０６の移動中、読取モータＭＴ１の負荷変動等によってキャリッジ１０６の移動速度が低下し、エッジパルスが長期間出力されない状態が続くと、第１メモリ７１の記憶値が更新されずに第２メモリ７２の記憶値と等しいままの状態が継続する。図１０でいうと時刻ｔ３，ｔ４の各演算タイミングがこれに相当する。このような場合は、演算用検出周期として、第１メモリ７１に記憶されているエッジ周期ではなく、その時点での周期カウンタ６１の計測値が出力されるのである。即ち、時刻ｔ３においてはそのときの計測値であるｆ−４が出力され、時刻ｔ４においてはそのときの計測値であるｇ−４が出力される。

従って、本実施形態によれば、第１メモリ７１に記憶されているエッジ周期αを前回の演算タイミング時の値（即ち、第２メモリ７２に記憶されている値γ）と比較するという簡易的な方法で、第１メモリ７１に記憶されているエッジ周期α又は周期カウンタ６１の計測値βのどちらを演算用検出周期として出力すべきかを判断することができる。

［第３実施形態］
次に、本実施形態の演算用検出周期生成部を、図１１に示す。本実施形態でも、演算用検出周期生成部以外の構成は上記第１実施形態と同様である。また、既述の通り、演算タイミングの周期（即ち、演算サンプリングパルス生成部４５からの演算サンプリングパルスの出力周期）は目標周期以上に設定されているものとする。

図１１に示すように、本実施形態の演算用検出周期生成部８０は、周期カウンタ６１と、メモリ６２と、エッジ数カウンタ８１と、スイッチ８２とを備えている。このうち、周期カウンタ６１及びメモリ６２はそれぞれ第１実施形態の周期カウンタ６１及びメモリ６２と同じであるため、これらについてはここでは説明を省略する。

エッジ数カウンタ８１は、エッジパルスの数をカウントするものであり、そのカウント値はスイッチ８２に入力される。また、エッジ数カウンタ８１は、スイッチ８２から初期化信号が入力されると初期化（クリア）される。

スイッチ８２は、演算サンプリングパルスが入力される毎（演算タイミング毎）に、その演算サンプリング入力時点でのエッジ数カウンタ８１のカウント値が０であるか否かを判断し、０でなければ（即ち１以上ならば）、メモリ６２に記憶されているエッジ周期αをそのまま演算用検出周期として出力すると共に初期化信号をエッジ数カウンタ８１へ出力する。これを受け、エッジ数カウンタ８１のカウント値は０にクリアされる。

一方、演算サンプリングパルスの入力時、エッジ数カウンタ８１のカウント値が０である場合、即ち、前回の演算タイミング時から今回の演算タイミング時までの間にエッジパルスが全く入力されなかった場合は、その時点における周期カウンタ６１で計測中の計測値βを、演算用検出周期として出力する。

つまり、本実施形態の演算用検出周期生成部８０による演算用検出周期の生成・出力は、図１２に示すように行われる。図１２は、本実施形態の演算用検出周期生成部８０において行われる演算用検出周期の生成過程を説明するためのフローチャートである。

図１２に示す如く、本実施形態の演算用検出周期生成部８０では、演算サンプリングパルス生成部４５から演算サンプリングパルスが発生すると（Ｓ３１０：ＹＥＳ）、エッジ数カウンタ８１のカウント値が０であるか否か判断される（Ｓ３２０）。そして、カウント値が０でなければ（Ｓ３２０：ＮＯ）、メモリ６２に記憶されているエッジ周期αが演算用検出周期としてスイッチ８２から出力されると共に（Ｓ３３０）、エッジ数カウンタ８１のカウント値がクリアされる（Ｓ３４０）。一方、カウント値が０の場合は（Ｓ３２０：ＹＥＳ）、周期カウンタ６１による計測中の計測値βが演算用検出周期としてスイッチ８２から出力される（Ｓ３５０）。

図１３に、本実施形態における演算用検出周期の出力の具体例を示す。図１３に示すように、演算サンプリングパルスが入力される度（演算タイミング時）に、演算用検出周期生成部８０からは演算用検出周期が出力されるが、このとき、エッジ数カウンタ８１のカウント値が０ではないならば（図１３の時刻ｔ１，ｔ２，ｔ４の各演算タイミング）、そのときにメモリ６２に記憶されているエッジ周期が演算用検出周期として出力される。

ところが、キャリッジ１０６の移動中、読取モータＭＴ１の負荷変動等によってキャリッジ１０６の移動速度が低下し、エッジパルスが長期間出力されない状態が続くと、エッジ数カウンタ８１のカウント値がカウントアップされずに０のままの状態が継続する。図１３でいうと時刻ｔ３の演算タイミングがこれに相当する。このような場合は、演算用検出周期として、メモリ６２に記憶されているエッジ周期ではなく、その時点での周期カウンタ６１の計測値が出力されるのである。即ち、時刻ｔ３においてはそのときの計測値であるｆ−４が出力される。

従って、本実施形態によれば、演算タイミング時にエッジ数カウンタ８１のカウント値が０であるか否かを判断するというごく簡易的な方法で、メモリ６２に記憶されているエッジ周期α又は周期カウンタ６１の計測値βのどちらを演算用検出周期として出力すべきかを判断することができる。

［第４実施形態］
次に、本実施形態の演算用検出周期生成部を、図１４に示す。本実施形態でも、演算用検出周期生成部以外の構成は上記第１実施形態と同様である。また、既述の通り、演算タイミングの周期（即ち、演算サンプリングパルス生成部４５からの演算サンプリングパルスの出力周期）は目標周期以上に設定されているものとする。

図１４に示すように、本実施形態の演算用検出周期生成部９０は、周期カウンタ６１と、メモリ６２と、比較器９１と、スイッチ９２とを備えている。このうち、周期カウンタ６１及びメモリ６２はそれぞれ第１実施形態の周期カウンタ６１及びメモリ６２と同じであるため、これらについてはここでは説明を省略する。

比較器９１には、演算タイミング設定レジスタ５６（図３参照）に設定された演算タイミング（即ち、演算サンプリングパルスが出力される周期Ｔｓ）が入力される。そして、この比較器９１は、演算サンプリングパルスの入力毎に、その演算タイミング時での周期カウンタ６１の計測値と演算サンプリングパルスの周期Ｔｓとを比較し、その比較結果をスイッチ９２へ出力する。

スイッチ９２は、演算サンプリングパルスの入力時、比較器９１において周期カウンタ６１の計測値が演算サンプリングパルスの周期Ｔｓ以下であると判断された場合は、メモリ６２に記憶されているエッジ周期αをそのまま演算用検出周期として出力する。一方、比較器９１において周期カウンタ６１の計測値が演算サンプリングパルスの周期Ｔｓを超えていると判断された場合、即ち、前回の演算タイミング時から今回の演算タイミング時までの間にエッジパルスが全く入力されなかった場合は、その時点における周期カウンタ６１で計測中の計測値βを、演算用検出周期として出力する。

つまり、本実施形態の演算用検出周期生成部９０による演算用検出周期の生成・出力は、図１５に示すように行われる。図１５に示す如く、本実施形態の演算用検出周期生成部９０では、演算サンプリングパルス生成部４５から演算サンプリングパルスが発生すると（Ｓ４１０：ＹＥＳ）、その時点での周期カウンタ６１の計測値βと演算サンプリングパルスの周期Ｔｓが比較器９１にて比較される（Ｓ４２０）。そして、周期カウンタ６１の計測値βが演算サンプリングパルスの周期Ｔｓ以下ならば（Ｓ４２０：ＮＯ）、メモリ６２に記憶されているエッジ周期αが演算用検出周期としてスイッチ９２から出力される（Ｓ４３０）。一方、周期カウンタ６１の計測値βが演算サンプリングパルスの周期Ｔｓを超えている場合は（Ｓ４２０：ＹＥＳ）、周期カウンタ６１による計測中の計測値βが演算用検出周期としてスイッチ９２から出力される（Ｓ４４０）。

図１６に、本実施形態における演算用検出周期の出力の具体例を示す。図１６に示すように、演算サンプリングパルスが入力される度（演算タイミング時）に、演算用検出周期生成部９０からは演算用検出周期が出力されるが、このとき、周期カウンタ６１の計測値が演算サンプリングパルスの周期Ｔｓ以下ならば（図１６の時刻ｔ１，ｔ２の各演算タイミング）、そのときにメモリ６２に記憶されているエッジ周期が演算用検出周期として出力される。

ところが、キャリッジ１０６の移動中、読取モータＭＴ１の負荷変動等によってキャリッジ１０６の移動速度が低下し、エッジパルスが長期間出力されない状態が続くと、周期カウンタ６１の計測値が演算サンプリングパルスの周期Ｔｓを超えることがある。図１６でいうと時刻ｔ３，ｔ４の各演算タイミングがこれに相当する。このような場合は、演算用検出周期として、メモリ６２に記憶されているエッジ周期ではなく、その時点での周期カウンタ６１の計測値が出力されるのである。即ち、時刻ｔ３においてはそのときの計測値であるｆ−４が出力され、時刻ｔ４においてはそのときの計測値であるｇ−４が出力される。

従って、本実施形態によれば、演算タイミングにおいてその時の周期カウンタ６１の計測値と演算サンプリングパルスの周期Ｔｓとを比較するという簡易的な方法で、メモリ６２に記憶されているエッジ周期α又は周期カウンタ６１の計測値βのどちらを演算用検出周期として出力すべきかを判断することができる。

［変形例］
本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。

例えば、上記第１実施形態では、演算用検出周期生成部４０が、演算タイミング時にメモリ６２に記憶されているエッジ周期αと周期カウンタ６１にて計測中の計測値βのどちらを演算用検出周期として出力するかの比較判断基準として、目標周期を用いた（つまり目標周期と周期カウンタ６１の計測値βとを比較した）が、これはあくまでも一例であり、目標周期とは異なる別の値と周期カウンタ６１の計測値βとを比較してもよい。

具体的には、例えば、制御部３６にも周期カウンタ６１の計測値βが入力されると共に、制御部３６が、その計測値βが予め設定した計測上限値を超えた場合に異常を検知して所定の処理（例えば読取モータＭＴ１の強制停止など）を行うよう構成されている場合には、目標周期以上であってその計測上限値以下の範囲内における所定の値を比較判断基準として用いてもよい。

また例えば、制御部３６が、キャリッジ１０６の移動速度が目標速度を含む所定の速度変動範囲（例えば目標速度の±５％の範囲）を超えないように制御するよう構成されている場合には、目標周期以上であって、上記速度変動範囲における下限値の速度に対応した周期（その下限値でキャリッジ１０６が移動している場合にメモリ６２に記憶されるエッジ周期）以下の範囲内における所定の値を、比較判断基準として用いてもよい。

ただし、キャリッジ１０６の実際の移動速度が目標速度より低くなったことをいち早く制御に反映させるためには、上記第１実施形態のように、目標周期を比較判断基準として用いるのが好ましい。

また、上記各実施形態では、演算サンプリングパルス生成部４５からの演算サンプリングパルスを演算用検出周期生成部４０に取り込み、スイッチ６５（７４，８２，９２）がこの演算サンプリングパルスに同期して演算用検出周期を出力するようにしたが、演算タイミング設定レジスタ５６に設定された演算タイミングを演算用検出周期生成部４０に取り込み、この演算タイミングが示す周期で、演算用検出周期を出力するようにしてもよい。

更に、上記各実施形態では、読取エンコーダＥＮ１からの２相（Ａ相およびＢ相）のパルス信号における一つのエッジ（Ａ相信号の立ち上がりエッジ）をもとにエッジパルスを出力し、それに同期してメモリ６２のエッジ周期を更新するようにしたが、これは一例であって、例えば、Ａ相（又はＢ相）の立ち上がり・立ち下がり両エッジをもとにエッジパルスを出力するようにしてもよいし、Ａ，Ｂ各相の立ち上がり・立ち下がり両エッジをもとにエッジパルスを出力するようにしてもよい。

更にまた、上記各実施形態では、読取エンコーダＭＴ１及び読取搬送エンコーダＥＮ２としてロータリエンコーダを用いた例を示したが、エンコーダはリニアエンコーダであってもよい。

また、上記各実施形態では、本発明を、画像読取装置１００における読取モータＭＴ１の駆動制御（延いてはキャリッジ１０６の駆動制御）に適用した場合について説明したが、ＡＤＦ装置１５０を構成する既述の読取搬送モータの駆動制御についても、上記各実施形態と同様に行うことができ、同様に本発明を適用することができる。

更に、画像読取装置１００に限らず、画像形成装置２００を構成する図示しないキャリッジ（図示しない記録ヘッドを搭載するためのもの）の駆動制御に対しても、本発明を適用することができる。つまり、エンコーダなどの、駆動対象が一定量駆動する度に検出信号を出力する手段を備え、その検出信号に基づいて駆動対象の駆動速度を検出し、その駆動速度が目標速度となるようにモータを駆動制御する装置であれば、適用することができる。

実施形態の多機能装置の断面図である。 実施形態の多機能装置が備える画像読取装置の概略構成を示す説明図である。 第１実施形態の多機能装置が備える画像読取装置の電気的概略構成を示すブロック図である。 第１実施形態の演算用検出周期生成部の構成を示すブロック図である。 第１実施形態の演算用検出周期生成部において行われる演算用検出周期の生成過程を説明するためのフローチャートである。 第１実施形態における、演算サンプリングパルス出力毎に演算用検出周期生成部から出力される演算用検出周期を説明するためのタイムチャートである。 第１実施形態の制御方法によって駆動対象を定速駆動制御した場合の実験例を示す説明図である。 第２実施形態の演算用検出周期生成部の構成を示すブロック図である。 第２実施形態の演算用検出周期生成部において行われる演算用検出周期の生成過程を説明するためのフローチャートである。 第２実施形態における、演算サンプリングパルス出力毎に演算用検出周期生成部から出力される演算用検出周期を説明するためのタイムチャートである。 第３実施形態の演算用検出周期生成部の構成を示すブロック図である。 第３実施形態の演算用検出周期生成部において行われる演算用検出周期の生成過程を説明するためのフローチャートである。 第３実施形態における、演算サンプリングパルス出力毎に演算用検出周期生成部から出力される演算用検出周期を説明するためのタイムチャートである。 第４実施形態の演算用検出周期生成部の構成を示すブロック図である。 第４実施形態の演算用検出周期生成部において行われる演算用検出周期の生成過程を説明するためのフローチャートである。 第４実施形態における、演算サンプリングパルス出力毎に演算用検出周期生成部から出力される演算用検出周期を説明するためのタイムチャートである。 従来のエッジ周期計測方法を説明するための説明図である。 駆動対象の定速駆動中における、演算サンプリングパルス出力毎にその時点でのエッジ周期が演算用検出周期として用いられることを説明するためのタイムチャートである。 駆動対象の駆動速度が低下した場合における、演算サンプリングパルス出力毎に用いられる演算用検出周期を説明するためのタイムチャートである。 従来の制御方法によって駆動対象を定速駆動制御した場合の実験例を示す説明図である。

符号の説明

１…多機能装置、１１，２１…回転スリット盤、１２，２２…検出部、３１…ＣＰＵ、３２…ＡＳＩＣ、３３…モータ駆動回路、３５…動作モード設定レジスタ群、３６…制御部、３７…駆動用信号生成部、３８…エンコーダエッジ検出部、３９…位置カウンタ、４０，７０，８０，９０…演算用検出周期生成部、４１…速度演算部、４２…システムクロック生成部、４５…演算サンプリングパルス生成部、５１…起動設定レジスタ、５２…制御パラメータ設定レジスタ、５３…目標速度設定レジスタ、５４…操作量範囲設定レジスタ、５５…目標停止位置設定レジスタ、５６…演算タイミング設定レジスタ、６１…周期カウンタ、６２…メモリ、６３…目標周期換算部、６４，７３，９１…比較器、６５，７４，８２，９２…スイッチ、７１…第１メモリ、７２…第２メモリ、８１…エッジ数カウンタ、９２…比較器、１００…画像読取装置、１０５…ＣＩＳ、１０６…キャリッジ、１５０…ＡＤＦ装置、１５９…給紙ローラ、２００…画像形成装置、ＥＮ１…読取エンコーダ、ＥＮ２…読取搬送エンコーダ、ＭＴ１…読取モータ

Claims (10)

1. 駆動対象がモータにより一定量駆動される度に駆動検出信号を出力する駆動検出手段から駆動検出信号が出力される度に、該出力から次に再び駆動検出信号が出力されるまでの時間を計測し、
   前記駆動検出手段から駆動検出信号が出力される度に該出力時点での前記計測結果を計測周期として記憶すると共に、該記憶した計測周期に基づいて前記駆動対象の駆動速度を演算し、
   予め設定された周期の演算タイミング毎に、前記演算された駆動速度が予め設定された目標速度となるように前記モータの操作量を演算し、その演算結果に基づき前記モータを駆動制御するモータ制御方法であって、
   前記演算タイミング時、前記駆動対象の実際の速度が前記目標速度よりも低い速度低下状態となっているか否かを判断し、該速度低下状態ならば、前記駆動対象の駆動速度の演算を、前記記憶した計測周期に代えて該演算タイミングにおける前記計測中の計測値に基づいて行う
   ことを特徴とするモータ制御方法。
2. 請求項１記載のモータ制御方法であって、
   前記演算タイミング時における前記速度低下状態となっているか否かの判断は、該演算タイミングにおける前記計測中の計測値と、前記駆動対象が前記目標速度で駆動されている場合に得られる前記計測結果である目標周期とを比較することにより行い、該計測中の計測値が該目標周期よりも大きい場合に、前記速度低下状態であると判断する
   ことを特徴とするモータ制御方法。
3. 駆動対象がモータにより一定量駆動される度に駆動検出信号を出力する駆動検出手段と、
   前記駆動検出手段により前記駆動検出信号が出力されてから次に再び駆動検出信号が出力されるまでの時間を計測する計測手段と、
   前記駆動検出手段から前記駆動検出信号が出力される度に、前記計測手段による計測結果を計測周期として記憶する計測周期記憶手段と、
   予め設定された周期の演算タイミング毎に、前記計測周期記憶手段に記憶されている計測周期を検出周期として出力する検出周期出力手段と、
   前記検出周期出力手段から出力された検出周期から前記駆動対象の駆動速度を演算する速度演算手段と、
   前記演算タイミング毎に、前記速度演算手段により演算された駆動速度が予め設定された目標速度となるように前記モータの操作量を演算し、その演算結果に基づき前記モータを駆動制御する駆動制御手段と、
   前記演算タイミング毎に、前記駆動対象の実際の速度が前記目標速度よりも低い速度低下状態となっているか否かを判断する速度低下状態判断手段と、
   を備え、
   前記検出周期出力手段は、前記演算タイミング時、前記速度低下状態判断手段により前記速度低下状態と判断された場合は、前記計測周期記憶手段に記憶されている計測周期に代えて、該演算タイミングにおける前記計測手段による計測値を、前記検出周期として出力する
   ことを特徴とするモータ制御装置。
4. 請求項３記載のモータ制御装置であって、
   前記速度低下状態判断手段は、
   前記演算タイミング時、該演算タイミングにおける前記計測手段の実際の計測値と、前記駆動対象が前記目標速度で駆動されている場合に前記計測手段にて得られる計測値である目標周期以上の所定の判断基準周期とを比較し、前記実際の計測値が前記判断基準周期よりも大きい場合に、前記速度低下状態であると判断する
   ことを特徴とするモータ制御装置。
5. 請求項４記載のモータ制御装置であって、
   当該モータ制御装置は、前記計測手段による計測中の計測値が予め設定した計測上限値を超えた場合に異常を検知するよう構成されており、
   前記判断基準周期は、前記目標周期以上であって前記計測上限値以下の範囲内において予め設定された値である
   ことを特徴とするモータ制御装置。
6. 請求項４記載のモータ制御装置であって、
   前記駆動制御手段は、前記駆動速度が前記目標速度を含む所定の速度変動範囲を超えないように前記モータの駆動制御を行うよう構成されており、
   前記判断基準周期は、前記目標周期以上であって、前記駆動対象が前記速度変動範囲における下限値の速度で駆動されている場合に前記計測手段にて得られる計測値以下の範囲内において、予め設定された値である。
   ことを特徴とするモータ制御装置。
7. 請求項４〜６いずれかに記載のモータ制御装置であって、
   前記判断基準周期は前記目標周期であることを特徴とするモータ制御装置。
8. 請求項３記載のモータ制御装置であって、
   前記演算タイミングの周期は、前記駆動対象が前記目標速度で駆動されている場合に前記計測手段にて得られる計測値である目標周期以上に設定されており、
   前記速度低下状態判断手段は、前記演算タイミング時、前回の前記演算タイミング時に前記計測周期記憶手段に記憶されていた計測周期と今回の該演算タイミング時に前記計測周期記憶手段に記憶されている計測周期とを比較し、両者が一致した場合に、前記速度低下状態であると判断する
   ことを特徴とするモータ制御装置。
9. 請求項３記載のモータ制御装置であって、
   前記演算タイミングの周期は、前記駆動対象が前記目標速度で駆動されている場合に前記計測手段にて得られる計測値である目標周期以上に設定されており、
   前記速度低下状態判断手段は、前記演算タイミング時、前回の前記演算タイミングから今回の該演算タイミングまでの間に前記駆動検出手段から前記駆動検出信号が出力されたか否かを判断し、該駆動検出信号が出力されていない場合に、前記速度低下状態であると判断する
   ことを特徴とするモータ制御装置。
10. 請求項３記載のモータ制御装置であって、
    前記演算タイミングの周期は、前記駆動対象が前記目標速度で駆動されている場合に前記計測手段にて得られる計測値である目標周期以上に設定されており、
    前記速度低下状態判断手段は、前記演算タイミング時、該演算タイミングにおける前記計測手段の実際の計測値と前記演算タイミングの周期とを比較し、前記実際の計測値が前記演算タイミングの周期よりも大きい場合に、前記速度低下状態であると判断する
    ことを特徴とするモータ制御装置。

Images