JPH02193585A

JPH02193585A - デジタルサーボ装置

Info

Publication number: JPH02193585A
Application number: JP1010225A
Authority: JP
Inventors: Junichiro Tabuchi; 田渕　潤一郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-01-19
Filing date: 1989-01-19
Publication date: 1990-07-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ビデオテープレコーダ（ＶＴＲ）のへラドモ
ータ等の回転系を制御するディジタルサーボ装置に関す
る。

（ロ）従来の技術通常のＶＴ、Ｒにおいては、回転ヘッドやキャプスタン
の回転制御を行うために速度制御系及び位相制御系のサ
ーボが各モータに付与される。ここで速度制御系はモー
タの回転状態、即ちモータ速度をＦＧパルスとして検出
し、このＦＧパルスの周波数が常に一定となるようにモ
ータ駆動を制御するものであり、位相制御系はＦＧパル
スを基準信号に位相同期させるものである。

ところで近年、前述の速度制御系及び位相制御系のモー
タサーボを高精度に実行するために、マイクロコンピュ
ータを用いてソフトウェア的に処理する方法、所謂ディ
ジタルサーボが賞用されている。このディジタルサーボ
の一例が、昭和６２年８月１日発行ノ’５ＡＮＹｏ　Ｔ
ＥＣＨＮＩＣＡＬ　ＲＥＶＩＥＷ　＜三洋電機技報〉第
１９巻第２号通巻３７号」の第１８頁乃至第４頁のｒＶ
ＴＲのマイコンサーボ系及びその適用」に開示されてい
る。

前記従来技術の速度制御系では、モータから発生するＦ
Ｇパルスの周期を、マイコンに搭載され、所定周期のク
ロックをカウントするタイマーカウンタにて計測して速
度検出を行い、このカウント値に基づいて速度エラー信
号を作成し、これをモータドライバーに付与してモータ
の速度制御を行っている。

第２図（Ａ）は、この時の速度検出方法を説明するもの
であり、ＦＧパルスの立下９エツジから次の立下りエツ
ジでの時間間隔をタイマーカウンタにてタイマーデータ
（Ｔ）としてカウントし、こうして得られたタイマーデ
ータ（Ｔ）を、タイマーデータ（横軸）に対して速度エ
ラーデータ（縦軸）がスロープ状に変化するようにあら
かしめ設定された関数に代入して、対応する速度エラー
データ（Ｅ）を算出する構成となっている。

ここで速度エラーデータ（Ｅ）の算出、即ちサンプリン
グは、ＦＧパルスの１周期毎に行われる。

又、このサンプリング方法を更に改良すると、第２図（
Ｂ）に示す様に、ＦＧパルスを分周（ここでは１／２分
周）して立下りエツジ間の時間間隔をタイマーカウンタ
にてカウントすることも考えられる。

（ハ）発明が解決しようとする課題上述の如＜ＦＧパルスの周期をディジタル的に計測する
場合、次に示すような問題点が生じる。

ｉｆ、第２図（Ａ）の如く、ＦＧパルスのサンプリング
周波数を高くすると、量子化ノイズは減少するが、時間
軸分解能は悪化する。即ち、アナログでは大差のない値
でも、ディジタルでは量子化されるため異なった値とな
り、アナログでは目立たない僅かな誤差もディジタルで
は明確になる。そこでサンプリング周波数を高くすると
、定期間におけるサンプル数が多くなり、誤差は時間軸
方向に平均化されやすくなる。しかし、逆にサンプリン
グ周波数を高くすると、１個のサンプルを算出するのに
要する時間は短くなり、即ち第２図（Ａ）では、ＦＧパ
ルスの１周期分のみとなり、タイマーカウンタに用いた
クロックの周波数が常に一定に維持されるのであれば、
タイマーカウンタによる１周期期間のカウント値は、２
周期期間や３周期期間を計測する場合に比べ、当然小さ
な値として維持されてしまう。

一方、第２図（Ｂ）に示すように、ＦＧパルスのサンプ
リング周波数を低くすると時間軸分解能は改善されるが
、量子化ノイズは大きくなる。即ち、サンプリング周波
数を低くすると、１個のサンプルを算出するのに要する
時間は長くなり、即ち第２図（Ｂ）では、ＦＧパルスの
２周期分となりタイマーカウンタによるカウント値は大
きくできるが、逆に一定期間におけるサンプル数は少な
くなり、誤差は時間軸方向に平均化され難くなる。又、
サンプリング周波数が低いほど、サーボ系の位相遅れが
大きくなるため、サーボゲインを高く設定できなくなる
。

（ニ）課題を解決するための手段本発明は、回転体の回転周期に応じてＦＧパルスを発生
するＦＧ検出手段と、クロック発生手段からのクロック
をカウントするカウンタと、ＦＧパルスが発生する毎に
カウンタのカウント値をラッチするラッチ手段と、この
ラッチデータを最新のものよりｎ個分保持する保持手段
と、ＦＧパルスの発生毎に保持手段のデータ中のＦＧパ
ルスｎ周期前のラッチ出力を選択する選択手段と、選択
手段により選択されたデータと現時点でのラッチ手段出
力との差を算出する減算手段と、減算手段出力より速度
検出信号を算出する速度検出信号算出手段とを備え、こ
の速度検出信号により回転体の回転制御を行うことを特
徴とする。

（ホ）作　用本発明は上述の如く構成したので、１サンプルの計測時
間はＦＧパルスのｎ周期分となり、速度検出時の時間軸
分解能は向上し、しかもサンプリングはＦＧパルスを分
周せずに行えることになり量子化ノイズを減少させるこ
とも可能となり、この速度検出結果に基づく速度制御は
極めて高精度となる。

（へ）実施例以下、図面に従い本発明の一実施例について説明する。

第３図は、ＶＴＲのシリンダサーボ系のプロ・ンク図で
ある。（１）はシリンダモータ（２）の回転状態を磁気
的に検出するＦＧ検出装置であり、第４図に示すように
回転状態に応じて周波数の変化するＦＧパルスが出力さ
れる。尚、シリンダモータ（２）が定常状態にあるとき
、ＦＧパルスの周波数は略７２０Ｈｚに維持される。こ
のＦＧパルスはアンプ（３）を経てサーボ回路（４）内
の速度検出回路（５）及び位相検出回路（６）に供給さ
れる。

速度検出回路（５）はＦＧパルスを用いてシリンダモー
タ（２）の回転速度を検出するもので、速度に対応した
速度検出データが出力される。又位相検出回路（６）は
、基準信号発生回路（７）から出力される基準信号とＦ
Ｇパルスとの位相差に応じた位相検出データを出力する
。

速度及び位相検出データは合成回路（８）に入力され、
雨検出データを適当な比にて加算し、モータ制御信号と
して出力される。このモータ制御信号はモータドライバ
ー（９）に入力されて電流増幅されシリンダモータ（２
）に供給されてモータ駆動が為される。この結果、シリ
ンダモータ（２）は速度が一定で、基準信号に同期した
回転状態が維持されることになる。尚、速度検出回路（
５）及び位相検出回路（６）を中心にして構成されるサ
ーボ回路（４）は、マイクロコンピュータを用いて構成
され、速度及び位相検出はソフトウェア的に処理される
。即ち１本実施例においては、マイコンを用いたディジ
タルサーボ方式が採用されている。

次に、上述の速度検出について更に詳述する。

第１図は、ソフトウェア的に処理される速度検出を、ハ
ードウェア的なブロック図に置き換えたものである。

（１０）はＦＧ検出装置（１）から発せられるＦＧパル
スのパルス数をカウントするＦＧカウンタで、（１１）
は発振器にて構成されるクロック発生回路（１２）から
の所定周波数のクロックパルスをカウントしてタイマー
データとして出力するフリーランのタイマーカウンタで
あり、（１３）はタイマーカウンタ（１１）からのタイ
マーデータとＦＧパルスを入力とし、ＦＧパルスの立下
りエツジにてタイマーデータをラッチするインプットキ
ャプチャレジスタ（ラッチ手段二以下ＩＣＲと記す）で
あり、このラッチ出力は第ルジスタ（１４）に保持デー
タ（Ｒ１）として保持される。

（１５）はＦＧカウンタ（１０）のカウント値が奇数か
偶数かを判断するＦＧカウンタ判別回路であり、奇数で
あればＬレベルの、偶数であればＨレベルの判別出力を
発する。

この判別出力は、第１及び第２切換回路（選択手段）　
（１６）（１７）の切換制御に用いられ、判別出力がＬ
レベルであれば可動接片（１６ａ）（１７ａ）は夫々固
定接点（１６ｂ）（１７ｂ）側に切換わり、Ｈレベルで
あれば固定接点（１６ｃ）（１７ｃ）側に切換わる。こ
こで可動接片（１６ａ）は第ルジスタ（１４）の出力端
に、可動接片（１７ａ）は減算器（１８）の入力端に、
固定接点（１６ｂ）　（１７ｂ）は夫々第２レジスタ（
保持手段”）　（１９）の入出力端に、固定接点（１６
ｃ）（１７ｃ）は夫々第４レジスタ（保持手段）　（２
０）の入出力端に接続されている。

従って、ＦＧカウンタ（１０）のカウント値が奇数時に
は、第ルジスタ（１４）の保持データ（Ｒ１）と第２レ
ジスタ（１９）の保持データ（Ｒ２）は、共に減算器（
１８）に入力され、Ｒ１−Ｒ２の減算が為され、この減
算値が後段の第３レジスタ（２１）に保持データ（Ｒ３
）として保持される。又、保持データ（Ｒ３）が保持さ
れた時点で保持データ（Ｒ１）を第２レジスタ（１９）
に入力して、この保持データ（Ｒ１）にて保持データ（
Ｒ２）を更新して新たに保持しておく。

一方、ＦＧカウンタ（１０）のカウント値が偶数時には
、保持データ（Ｒ１）と第４レジスタ（２０）の保持デ
ータ（Ｒ４）が、減算器（１８）に入力され、Ｒ１−Ｒ
４の減算が為され、第３レジスタ（２１）に保持データ
（Ｒ３）として、この減算値が保持される。保持データ
（Ｒ３）は速度検出データ算出回路（２２）に入力され
、あらかじめ設定された基準値である固定バイアス期間
（Ｔｄ）より小さい場合には速度検出データ（ＤＳＰ）
はＯ（最小値）となり、固定バイアス期間（Ｔｄ）と口
・ンクレンジ（Ｔ　ｓ　）の和より大きい場合に、速度
検出データ（Ｃ５Ｐ）はＭ（最大値）となる。また、保
持データ（Ｒ３）が固定バイアス期間（Ｔｄ）より大き
く、Ｔｄ＋Ｔｓより小さい場合には、速度検出データ（
ＤＳＰ）はＦＧパルスの周期に比例しな０乃至Ｍの間の
値となる。こうして算出された速度検出データ（ＤＳＰ
）は、ディジタル値として後段の合成回路（８）に供給
され、位相検出回路からの位相検出データ（ディジタル
値）と混合され、雨検出データに基づいてモータの回転
速度を上昇させるか降下させるかを決定し、これを実現
するためのモータ制御信号をＰＷＭ信号としてモータド
ライバー（９）に供給する。

次に、第４図の波形図を用いて第１図のブロック図の動
作を更に詳述する。

第４図（Ａ）はタイマーカウンタ（１１）出力であるタ
イマーデータの変化を示しており、（Ｂ）はＦＧカウン
タ（１０）のカウント値を示している。時点（ｔｌ）に
ついて考えてみると、この時点での保持データ（Ｒ１）
はＣであり、またＦＧカウンタ（１０）のカウント値は
３の奇数であるため、ＦＧカウンタ判別回路（１５）出
力はＬレベルを維持し、保持データ（Ｒ２）（Ｒ４）は
夫々ＦＧカウンタ（１０）のカウント値が１回前の奇数
及び偶数値、すなわち１及び２である時のタイマーカウ
ンタ（１１）のタイマーデータであるａ及びｂとなって
いる。

従って、このときの保持データ（Ｒ３）はＲ３＝Ｃ−ａ
となり、このデータを（Ｓｌ）に示すスロープ状の関数
に代入すると、速度エラーデータ（Ｃ５Ｐ）はＥｌとな
る（但しＯ≦Ｅ１≦Ｍ）。

又、保持データ（Ｒ３）の算出後に、保持データ（Ｒ２
）はＣと更新される。尚、保持データ（Ｒ４）はそのま
ま維持される。

次のサンプリングはＦＧパルスの１周期後の時点（ｔ２
）にて実行され、この時点での保持データ（Ｒ１）はｄ
であり、ＦＧカウンタのカウント値は４の偶数であるた
め、ＦＧカウンタ判別回路（１５）出力はＨレベルとな
り、保持データ（Ｒ３）は保持データ（Ｒ１）と保持デ
ータ（Ｒ４）との差となり、即ちＲ３＝ｄ−ｂとなり速
度エラーデータ（Ｃ５Ｐ）は（Ｒ２）に示すようにＲ２
どなる。また保持データ（Ｒ３）の算出後に保持データ
（Ｒ４）はｄに更新される。

以後、同様にサンプリングはＦＧパルスの１周期毎にな
され、保持データ（Ｒ１）はｅ−４ｆ→ｇと変化し、保
持データ（Ｒ３）はＦＧパルスの１周期毎にｅ　−ｃ−
４ｆ　−ｄ−４ｇ　−ｅと実質的に現時点とＦＧパルス
の２周期前の保持データ（Ｒ１）の差で求められ、これ
に応じて（Ｒ３）（Ｒ４）（Ｒ５）の如く速度検出デー
タ（ＤＳＰ）はＥ３→Ｅ４→Ｅ５と変化する。

尚、第４図（Ｓｌ）乃至（Ｒ５）において、速度検出デ
ータ（ＤＳＰ）は、Ｒ３＜Ｔｄのとき、ＤＳＰ＝０Ｒ３＞Ｔｄ＋Ｔｓの時、ＤＳＰ＝Ｍ（Ｔｄ：Ｉ定バイアス期間、　　Ｔｓ：＋７フクレンジ
　）の関係が成立する。又速度検出データ（ＤＳＰ）を
ｎビットのディジタル値で示す場合には、Ｍ＝２”−１
で表すことが可能となる。

合成回路（８）からのモータ制御信号は、位相検出デー
タを考慮しない場合には、速度検出データ（ＤＳＰ）が
ロックレンジ（Ｔｓ）の中央まで達したとき、即ちＤＳ
Ｐ＝Ｍ／２のときにはモータの回転速度を現状のまま維
持せしめ、ＤＳＰがＭ／２以上のときにはこのＭ／２と
の差に比例して回転速度を上昇させ、ＤＳＰがＭ／２以
下のときにはこのＭ／２との差に比例して回転速度を降
下させるようにモータドライバー（９）を制御する。

第５図は、第１図のブロック図の動作をソフトウェア的
に処理するためのフローチャートであり、Ｓ　Ｔ　Ｅ　
Ｐ　（１００）ＣＩＯＩ）がＦＧカウンタ（１０）及び
ＦＧカウンタ判別回路（１５）の動作に対応し、ＳＴＥ
　Ｐ　（１０２）は速度検出データ算出回路（２２）の
動作に対応する。

又、本実施例は、制御対象をシリンダモータとしたが、
キャプスタンモータからのＦＧパルスを用いてキャプス
タンモータの制御に用いることも可能であることは言う
までもない。

上述の本実施例においては、サンプリング周波数は第２
図（Ａ）の如＜ＦＧパルスの周波数（７２０Ｈｚ）に一
致させ、１サンプルの計測時間は、第２図（Ｂ）の如＜
ＦＧパルスを１／２分周した場合と同様にＦＧパルスの
２周期分に対応するため、量子化ノイズは第２図（Ａ）
の場合と同等で時間軸分解能は第２図（Ｂ）の場合と同
等になる。また、本実施例では、ＦＧパルスは１／２分
周して時間軸分解能を向上させているが、時間軸分解能
のみを更に向上させるためには、サンプリング周波数は
そのままにして、１サンプルの計測時間のみを長くする
様に工夫を施せばよい。例えば、第６図に示すように、
切換回路（５６）（５７）間に第１図の第２及び第４レ
ジスタ（１６）（１７）と同様にｎ個のレジスタ（保持
手段）　ｂｌ）（ｒ２）・・・（ｒｎ）を並列に配し、
各レジスタに保持データ（Ｒ１）を最新のものからｎ個
分保持せしめ、ＦＧカウンタ（１０）がカウントアツプ
する毎に切換回路（選択手段）　（５６）（５７）を切
換えて、ＦＧパルスのｎ周期前の保持データ（Ｒ１）を
選択し、現時点での保持データ（Ｒ１）から減算して保
持データ（Ｒ３）を算出し、これを第７図の関数に代入
することにより速度検出データ（Ｅ゛）を求めれば、時
間軸分解能が向上した速度検出データが得られることに
なる。尚、第７図は、ｎ＝３としたときの説明であり、
ｌサンプルの計測時間はＦＧパルスの３周期分に対応す
る。

（ト）発明の効果上述の如く本発明によれば、速度検出信号のサンプリン
グ周波数はＦＧパルスの周波数と一致し量子化ノイズを
最低に抑えることが可能となり、１サンプルの計測時間
はＦＧパルスのｎ周期分に設定でき時間軸分解能を向上
でき、速度検出信号を用いた速度制御は極めて高精度と
なる。

【図面の簡単な説明】

第１図、第３図乃至第５図は本発明の一実施例に係り、
第１図はサーボ回路の回路ブロック図、１３図はサーボ
系全体の回路ブロック図、第４図は速度検出データの算
出方法を示す説明図、第５図はフローチャートである。又、第６図は他の実施例の回路ブロック図、第７図は他
の実施例の速度検出データの算出方法を示す説明図であ
る。第２図は従来例のサンプリング方法を示す図である。（１）・・・ＦＧ検出装置、（１１）・・・タイマーカ
ウンタ、（１３）・・・インプットキャプチャレジスタ
（ラッチ手段”）　、（１９）（２０）・・・第１、第
２レジスタ（保持手段）　、（１６）（１７）・・・切
換回路（選択手段）、（１８）・・・減算器、（２２）
・・・速度検出データ算出手段、（５６）（５７）・・
・切換回路（選択手段）　、　ｂｌ）ｂ２）・・・（ｒ
ｎ）・・・レジスタ（保持手段）。第２図

Claims

【特許請求の範囲】

（１）回転体の回転周期に応じてＦＧパルスを発生する
ＦＧ検出手段と、クロック発生手段からのクロックをカウントするカウン
タと、前記ＦＧパルス発生毎に該カウンタの値をラッチするラ
ッチ手段と、該ラッチ手段によるラッチデータを最新のものよりｎ（
ｎ：２以上の整数）個分保持する保持手段と、前記ＦＧパルス発生毎に前記保持手段のデータ中の前記
ＦＧパルスのｎ周期前のラッチ出力を選択する選択手段
と、該選択手段により選択されたデータと現時点での前記ラ
ッチ手段出力との差を算出する減算手段と、該減算手段出力より速度検出信号を算出する速度検出信
号算出手段とを備え、前記速度検出信号により前記回転体の回転制御を行うこ
とを特徴とするディジタルサーボ装置。