JP2008205442A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法 Download PDFInfo
- Publication number
- JP2008205442A JP2008205442A JP2008004683A JP2008004683A JP2008205442A JP 2008205442 A JP2008205442 A JP 2008205442A JP 2008004683 A JP2008004683 A JP 2008004683A JP 2008004683 A JP2008004683 A JP 2008004683A JP 2008205442 A JP2008205442 A JP 2008205442A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- type
- ridge portion
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有し、しかも組立時のリッジ部への応力集中を低減する。
【解決手段】n型半導体基板上201に、n型クラッド層202および活性層203を形成し、活性層上にp型クラッド層204、206、p型コンタクト層207およびp型半導体層217を互いに接するように形成し、p型半導体層をストライプ状にエッチングして複数のリッジ部を形成し、複数のリッジ部の間であって、エッチングにより露出したp型コンタクト層上に、イオン注入用マスク316を選択的に形成し、イオン注入用マスクを通してイオン注入を行うことにより、p型クラッド層、p型コンタクト層、およびp型である複数のリッジ部を高抵抗化し、電流狭窄部314bを形成し、イオン注入用マスクを除去し、p型コンタクト層とオーミック接合する電極213を形成する。
【選択図】図5
【解決手段】n型半導体基板上201に、n型クラッド層202および活性層203を形成し、活性層上にp型クラッド層204、206、p型コンタクト層207およびp型半導体層217を互いに接するように形成し、p型半導体層をストライプ状にエッチングして複数のリッジ部を形成し、複数のリッジ部の間であって、エッチングにより露出したp型コンタクト層上に、イオン注入用マスク316を選択的に形成し、イオン注入用マスクを通してイオン注入を行うことにより、p型クラッド層、p型コンタクト層、およびp型である複数のリッジ部を高抵抗化し、電流狭窄部314bを形成し、イオン注入用マスクを除去し、p型コンタクト層とオーミック接合する電極213を形成する。
【選択図】図5
Description
本発明は半導体レーザ素子の製造方法に関し、特に光ディスクシステムや情報処理あるいは光通信用の光源として用いられる半導体レーザ素子の製造方法に関する。
光ディスクシステム等の光源に用いられる従来の半導体レーザ素子では、第一導電型半導体基板上に、少なくとも第一導電型クラッド層、活性層、および第二導電型クラッド層を形成する1回目の結晶成長を行い、活性層への電流注入を行う領域を形成するストライプ形成工程を経て、ストライプ部を埋め込むエピタキシャル成長を行い、デバイスが形成される。
例えば、図9に示すようなリッジ型の半導体レーザ素子の製造工程では、一般的に3回の結晶成長(ダブルへテロ構造形成、電流ブロック層形成、埋め込み層形成)の工程を含む。先ず図9(a)に示すように、n型基板1上に第1回目の結晶成長により、n型クラッド層2、活性層3、およびp型クラッド層4を順次堆積成長させる。次に図9(b)に示すように、フォトリソグラフ技術を用いて、p型クラッド層4をエッチングしてリッジ部4aを形成する。次に図9(c)に示すように、第2回目の結晶成長により、n型電流ブロック層8を形成する。次に図9(d)に示すように、第3回目の結晶成長により、p型埋込層9を形成する。最後に図9(e)に示すように、p型埋込層9上にp側オーミックコンタクト電極13を、n型基板1の底面にn側オーミックコンタクト電極12を形成する。
図10に示す溝型の半導体レーザ素子の場合でも、2回の結晶成長(ダブルへテロ構造形成、埋め込み層形成)が必要である。先ず図10(a)に示すように、n型基板1上に第1回目の結晶成長により、n型クラッド層2、活性層3、p型クラッド層4、およびn型電流ブロック層8を順次堆積成長させる。次に図10(b)に示すように、フォトリソグラフ技術を用いて、n型電流ブロック層8をエッチングして溝部8aを形成する。次に図10(c)に示すように、第2回目の結晶成長により、p型埋込層9を形成する。最後に図10(d)に示すように、p側オーミックコンタクト電極13、およびn側オーミックコンタクト電極12を形成する。
このような複数回の結晶成長は、レーザチップの製造コストの低減に大きな障害となっていた。そこで埋込結晶成長を省略し、1回の結晶成長で半導体レーザ素子を作製する手法として、リッジ型導波路構造を形成し、SiO2やSi3N4等の誘電体膜により電流狭窄および光の閉じ込めを行う素子が、開発、生産されている(例えば、非特許文献1を参照)。その一例を図11に示す。先ず図11(a)に示すように、1回目の結晶成長によりn型基板1上に、n型クラッド層2、活性層3、およびp型クラッド層4を順次堆積成長させ、ダブルへテロ構造を形成する。次に図11(b)に示すように、フォトリソグラフ技術を用いて、p型クラッド層4をエッチングしてリッジ部4aを形成する。次に図11(c)に示すように、絶縁膜(誘電体膜)11を形成し、更にレジストマスクを用いて絶縁膜(誘電体膜)11をエッチングしてp型クラッド層4を露出させる。最後に図11(d)に示すように、p側オーミックコンタクト電極13、およびn側オーミックコンタクト電極12を形成する。
しかし図11に示された素子では、ストライプ形成後の埋め込み結晶成長を行わないため、素子表面に形成される凹凸が、リッジ部4aの影響を受けて大きくなる。半導体レーザの組立てに際してこの凹凸面を有する電極側をボンディング面とすると、チップボンド時の応力がリッジ部4aに集中しやすくなり、半導体レーザの特性が劣化する等の問題がある。
非特許文献2に、前記リッジ部の左右にも凸部を形成することによりボンディング時のダメージを低減し、その構造を赤色の高出力半導体レーザ素子に適用して、特性の大幅な向上を実現したことが記載されている。しかし、リッジ部とその他の凸部の高さの差は、電流狭窄に用いたSiO2膜厚分(約0.1μm)であった。
また、特許文献1には、再成長を用いてリッジ部を挟むようにリッジ部より高い凸部を形成し、組み立て時のリッジ部への応力集中を回避する方法が開示されている。この例を図12に示す。まず図12(a)に示すように、一回目結晶成長によりn型基板1上に、n型クラッド層2、活性層3、およびp型クラッド層4を順次堆積成長させ、更に酸化防止層10を積層する。次に図12(b)に示すように、絶縁層である保護膜14を堆積させ、フォトリソグラフ技術を用いて外側部分の領域の保護膜14を除去した後、その領域に、1回目の選択成長によりn型電流ブロック層8を形成する。さらに図12(c)に示すように、フォトリソグラフ技術を用いて、保護膜14の中心部分にリッジ形成用の開口部を設け、その開口部および両側のn型電流ブロック層8上に、2回目の選択成長によりp型第2クラッド層15、p型コンタクト層16を順次堆積成長させる。最後に図12(d)に示すように、p側オーミックコンタクト電極13、およびn側オーミックコンタクト電極12を形成する。しかしながら、この製造方法では選択成長が必須なため、チップの低コスト化は難しい。
また、特許文献2には、埋め込み成長を行うリッジ型半導体レーザにおいて、上記凹凸によるボンディング時のダメージ低減方法として、図13に示すような構造を採用することが開示されている。すなわち、p側オーミックコンタクト電極(2)14を設けて、凹凸面側の電極の厚みを凹部で厚く、凸部で薄くすることにより、半導体表面の凹凸を相殺する。なお、凸部は、埋込成長を行う従来のリッジ型半導体レーザにおいても不具合である。
特開平12−164986号公報
特開平11−251679号公報
J. Hashimoto et. al., IEEE J. Quantum Electron, vol. 33, pp.66-70, 1997
「DVD−RAM用実屈折率型高出力・低動作電流レーザ」、応用物理学会2000年春、発表No.29a−N−7、宮下ら
図11に示した1回の結晶成長で作製される半導体レーザ素子における主な課題は、下記の四点である。
一点目は、上記のようなボンディング時のダメージによる特性劣化である。前記の非特許文献2の構造では、リッジ部とその他の凸部の高さの差が十分大きくないため、ボンディング時のダメージ低減は十分でなく、リッジ部にも大きな応力がかかる可能性は高い。更に、特許文献2記載の対策では、チップ表面で電極膜厚に数μm程の差を形成する必要があり、電極の厚膜化に伴い電極膜厚のばらつきが大きくなり、前記凹凸面を基準面として組立てを行うデバイスでは量産性が低くなる。
二点目は、当該構造の半導体レーザ素子では、従来構造の素子と比較して熱抵抗が大きくなることである。これはSiO2、SiNx等の誘電体膜が半導体膜より熱伝導率が大幅に低いため、表面の大半を誘電体膜で被覆される半導体レーザ素子では、従来構造の素子と比較して放熱性が悪くなるためである。これにより、特に高温でのレーザ特性の劣化や、信頼性の低下が懸念される。
三点目は、ファブリペロー共振器を形成するために必要なミラーをチップ端面に形成する目的で行う、ストライプ方向と垂直な方向へのへき開工程において、リッジ部への応力集中によるリッジ部の破損やクラック等の加工不良が発生しやすくなる課題である。リッジ部への応力集中が発生しやすくなる原因としては、埋込成長を行わないために従来構造の素子と比較して凸部の段差が大きくなることが第一に考えられる。一方、前記の非特許文献2の構造や特許文献1の方法を採用すれば、素子表面に複数の凸部が形成されるため、リッジ部への応力集中を低減できると考えられる。しかし、単に凸部が複数あれば良いわけではなく、リッジ部から遠くに他の凸部が位置している場合には、効果は望めない。非特許文献2はリッジ部と他の凸部の間隔については言及していない。また、特許文献1記載の構造では、絶縁膜をマスクとしてリッジ部の再成長を行うため、リッジ部斜面には絶縁膜は形成されない。従ってリッジ底部の絶縁膜との境界部に応力が集中しやすく、且つ再成長界面も近いため、リッジ底部付近の結晶性差によりリッジ底部にクラック等のダメージが生じやすい課題がある。
四点目は、埋込成長を行わないため電極とのコンタクト面積が小さくなり、素子抵抗が大きくなることである。抵抗の増加は素子の周波数特性の低下や消費電力の増大等を招く。特許文献1には、リッジ部斜面にも電極を形成することでコンタクト面積を拡大し、抵抗の低減を図る方法が記載されている。しかしながら、リッジ部は設計上Al組成が高くなるのが一般的であり、高Al組成の半導体層表面は酸化が進行しやすく、電極剥がれの問題が頻繁に発生する。
本発明は、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有し、しかも組立時のリッジ部への応力集中を低減して量産性を高めた半導体レーザを提供することを目的とする。
また本発明は、素子の放熱性を向上させることを目的とする。更に、へき開工程における端面クラック等の加工不良の低減を目的とする。更に、素子抵抗の低減を目的とする。
本発明の半導体レーザは、第一導電型半導体基板上に、少なくとも第一導電型クラッド層および第二導電型クラッド層と、これらのクラッド層に挟まれた活性層とを有するリッジ型電流狭窄構造の半導体レーザである。第二導電型クラッド層が四箇所以上のメサ型のストライプ形状凹部を有することにより、リッジ型電流狭窄部を構成するリッジ部Aと、リッジ部Aの両側に位置しリッジ部Aとほぼ同等の高さの第二導電型クラッド層を含む少なくとも二つのリッジ部Bとが形成されている。リッジ部Aの両側部の第二導電型クラッド層表面から外方に向かって第二導電型クラッド層よりも屈折率の低い絶縁膜が一対のストライプ状に形成され、リッジ部A上には絶縁膜は形成されていない。
この構成によれば、組立時に素子表面が受ける押圧力がリッジ部Bにより分散され、前記リッジ部Aへの応力集中が緩和されるとともに、リッジ部Bの存在により、へき開工程における端面クラック等の加工不良も低減できる。
更に、リッジ部Bに電流ブロック層が形成され、リッジ部B上に絶縁膜が形成されておらず、リッジ部Aの高さがリッジ部Bの高さより低い構成としてもよい。それにより、リッジ部B上には熱伝導率の低い誘電体膜は形成されていないため、素子の放熱性も向上する。
更に、電流ブロック層がリッジ部Bの最上層に形成され、また、電流ブロック層が第一導電型半導体層または高抵抗の半導体層である構成としてもよい。そして、電流ブロック層が1回目の結晶成長時に同時に形成される構成とすることにより、素子抵抗の低減を図ることができる。これは、例えばn型半導体層をp型半導体層表面に所定の膜厚以上(>0.3μm程)形成することで、p型半導体層中の不純物であるZnの水素原子によるパッシベーションが抑制され、Znの活性化率が向上するためである。同様の効果がアンドープの半導体層においても得られるが、本構成によれば、最小の結晶成長層数で且つ簡素なプロセスで上記効果を得ることができる。
また、上記構成の半導体レーザの電流狭窄層は、リッジ部Aと導電型の異なる半導体層で形成する場合と、イオン注入等によるリッジ部B表面の高抵抗化により実現できる。半導体層による電流狭窄構造では、リッジ部間に熱抵抗の高いSiO2等の絶縁膜を形成する必要があるが、高抵抗化層による電流狭窄構造ではリッジ部Aの側面にのみ形成すればよいため(ゲインガイドレーザの場合は不要)、素子の放熱性が更に向上できる。
また、上記課題である放熱性を更に向上するには、上記の構成におけるリッジ部Bはできる限り広い面積を有し且つリッジ部Aに近接することが望ましい。一方、リッジ部形成プロセスの安定化を考慮すれば、エッチングの終点を確認するため、エッチング領域を広く取る必要がある。従って、前記構成において、リッジ部Aの幅をa、各リッジ部Bの幅b1、b2、・・・の合計をb(b=b1+b2+・・・)、リッジ部Aの繰り返し幅をLとした場合、(a+b)/Lが0.5以下であるとことが望ましい。また、リッジ部Aとリッジ部Bの間隔をdとした場合、dが30μm以下であることが更に望ましい。
前記d値は、へき開時のリッジ部A周辺でのクラック等の発生を抑制する作用に影響する。このようにリッジ部Bの外側に広い範囲でエッチング領域を形成することにより、図14に示すように、エピ面を接合面として組立を行う際に、半田等の接着剤による素子のリーク(ショート)を抑制できる。図14(a)において、20は上記構成を有するレーザ素子であり、リッジ部A21およびその両側に形成されたリッジ部B22を有する。レーザ素子20は、接着剤23によりサブマウント24に接合されている。図14(a)に示すように、接合面から半導体層の表面までの距離Y1(図14(b)の距離Y2も同様)が長くなることで、接着剤23の回りこみを抑制でき、安定した素子特性が得られる。
また、半導体レーザと受光素子およびミラー等の光学部品を一体化したデバイス(ホログラムユニット)では、図14(b)に示すように、レーザ素子20の接合部(ステージ)25を、レーザ素子幅より狭く設計している。これにより接着剤23が下方へ流れ易くなり、レーザ素子20のショートをより抑制できる構成になっている。本構成であれば、逆にリッジ部Bをチップ境界まで形成する必要はなくなる。以上の理由で本発明の素子では、図14に示すように素子の境界部分をエッチングする構成がより望ましい。エッチング領域26は、リッジ部を形成する際に行うエッチングで削られる素子端部の領域であり、その領域は素子端より可能な限り広く設定することが望ましい。エッチング領域26の設定値は上記a、b、d、L値により変化するが、10μm以上が望ましい。
また、上記構成の半導体レーザ素子の端面部に窓構造を形成することで、半導体素子の低動作電流化や高出力化に伴う端面劣化を抑制できる。窓構造は、端面近傍の一定領域において、活性層内へZnやSi等のドーパントを高濃度ドープすることにより発振波長の光対して吸収の少ない領域を形成した構成と、電流狭窄により活性層内へのキャリアの注入を行わない構成とを有するものである。好ましくは、窓領域の幅は、素子端面より15〜30μmの幅とする。
また、上記の構成は、埋込結晶成長を省略した構成のみならず、埋込成長を行うリッジ型半導体レーザにも適用できる。埋込結晶成長後もリッジ部Bが最も高い構成になるように作製することで、前記の課題を解決できる。更に、電極とのコンタクト面積が増大するため、素子抵抗も低減できる。
また、上記の構成による半導体レーザにおいて、特に埋込結晶成長を省略する構成では、電極との接触面積がリッジ部A上のコンタクト層面積に相当するため、素子抵抗が高くなる傾向は避けられない。リッジ型半導体レーザの場合には電流狭窄領域(ストライプ幅)はリッジ底部の寸法で決定されるため、逆メサ構造(リッジ上部の幅がリッジ底部の幅より広い形状)のリッジを形成することで、広がり角等の素子特性を変化させずに素子抵抗を低減することができる。逆メサ構造の最大の課題は、へき開工程における素子破壊であったが、リッジ部Bを配置することにより、へき開工程が安定化する。一方、埋込結晶成長を行う構成や、ストライプ幅が十分に広く設計でき、リッジA上部の幅が十分広く取れる場合は、一般的な順メサ構造(リッジ上部の幅がリッジ底部の幅より狭い形状)を採用するとよい。
以上の構成を実現するため、本発明の半導体レーザの製造方法は、埋込結晶成長を行わない構成の場合は、(100)を主面とする第一導電型半導体基板上に、少なくとも第一導電型半導体層、活性層、および第二導電型半導体層を結晶成長により形成する工程と、第二導電型半導体層を<011>方向にストライプ状にエッチングして少なくとも四本の凹部を形成する工程と、続いて第二導電型クラッド層よりも屈折率の低い絶縁膜を表面に形成する工程と、第二導電型半導体層上の絶縁膜をエッチングにより除去する工程と、第二導電型半導体層とオーミック接合する電極を形成する工程とを備える。
また、リッジ部Bに電流ブロック層を形成し、リッジ部B表面に絶縁膜を形成しない構成とすることで、素子の放熱性を向上する場合の製造方法は、(100)を主面とする第一導電型半導体基板上に、第一導電型クラッド層、活性層、第二導電型クラッド層、第二導電型コンタクト層、および第一導電型電流ブロック層を形成する工程と、第一導電型電流ブロック層を<011>方向にストライプ状にリッジ部Bに相当する部位を残してエッチングする工程と、続いて剥き出しになった第二導電型コンタクト層を<011>方向にストライプ状にエッチングしてリッジ部AおよびBを形成する工程と、第二導電型コンタクト層をマスクとして第二導電型クラッド層を<011>方向にストライプ状にエッチングする工程と、続いて第二導電型クラッド層よりも屈折率の低い絶縁膜を表面に形成する工程と、リッジ部AおよびB上の絶縁膜をエッチングにより除去する工程と、第二導電型コンタクト層とオーミック接合する電極を形成する工程とを備える。
また、素子抵抗の低減を目的に、Znの活性化率を向上させる場合の製造方法では、上記方法における第一導電型電流ブロック層をn型半導体層とし、第二導電型クラッド層及び第二導電型コンタクト層をp型半導体層とした結晶成長を用いる。
更なる放熱性向上を目的に、イオン注入等による高抵抗化を用いて電流狭窄を行う構成の半導体レーザ素子の場合は、上記の製造方法において、前記第一導電型電流ブロック層を第二導電型半導体層とし、前記第二導電型半導体層にイオン注入を行い高抵抗化する工程を備える。
また、半導体素子の低動作電流化や高出力化に伴う端面劣化を抑制するために、半導体レーザ素子の端面部に窓構造を形成する工程を含んでもよい。
本発明の半導体レーザ及びその製造方法においては、下記の構成材料を適用可能である。
(1)半導体基板はGaAsであり、クラッド層、活性層、電流ブロック層、および埋め込み層がAl、Ga、As、P、Inから選ばれた少なくとも1種を含有するIII−V族化合物半導体。
(2)半導体基板はInPであり、クラッド層、活性層、電流ブロック層、および埋め込み層がAl、Ga、As、P、Inから選ばれた少なくとも1種を含有するIII−V族化合物半導体。
(3)半導体基板はGaN、サファイアまたはSiCであり、クラッド層、活性層、電流ブロック層、および埋め込み層がGa、In、Nから選ばれた少なくとも1種を含有するIII−V族化合物半導体。
また、絶縁膜は、SiO2、SiNx、SiON、Al2O3、ZnO、SiC、および非晶質Siから選ばれた単層またはこれらの複数の層で形成されることが望ましい。
本発明によれば、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有する半導体レーザにおいて、組立時のリッジ部への応力集中を低減して、量産性を高めることができる。
また、素子の放熱性向上、へき開工程における端面クラック等の加工不良の低減を実現することもできる。
本発明は、埋込成長を含む工程により製造される同様の半導体レーザにも適用可能であり、それにより、同様の効果を得ることができる。
(実施形態1)
図1は、本発明の実施形態1における半導体レーザ素子の構造および製造工程を示す。本実施形態1は、AlGaAs系材料を用いたリッジ型の半導体レーザ素子に本発明を適用した例である。
図1は、本発明の実施形態1における半導体レーザ素子の構造および製造工程を示す。本実施形態1は、AlGaAs系材料を用いたリッジ型の半導体レーザ素子に本発明を適用した例である。
図1を参照して、本半導体レーザ素子の構造を製造工程とともに説明する。まず、n−GaAs基板101を結晶成長装置(図示せず)内に設置し、図1(a)に示すように、n−GaAs基板101上に、第一回目の結晶成長によりn−AlGaAsクラッド層102(n−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ1.0μm)、ノンドープ量子井戸活性層103、p−AlGaAs第一クラッド層104(p−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ0.2μm)、p−AlGaAsエッチングストップ層105(p−Al0.20Ga0.80As、キャリア濃度1E18cm−3、厚さ100Å)、p−AlGaAs第二クラッド層106(p−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ1μm)、p−GaAsコンタクト層107(キャリア濃度1E19cm−3、厚さ0.3μm)、n−AlGaAs電流ブロック層108(n−Al0.5Ga0.5Asキャリア濃度1E18cm−3、厚さ0.1μm)及びn−GaAs保護層109(キャリア濃度1E18cm−3、厚さ0.4μm)を順次堆積成長させる。
ノンドープ量子井戸活性層103は、Al0.07Ga0.93As井戸層(厚さ65Å)、Al0.3Ga0.7As障壁層(厚さ50Å)及び同組成のガイド層(厚さ550Å)から成る三重量子井戸構造である。
次に、上記の半導体層が形成されたn−GaAs基板101を成長装置から取り出し、公知のフォトリソグラフ技術を用いて図1(b)に示すように、n−GaAs保護層109上にストライプ状のSiO2マスク110aを形成する。そして、このSiO2マスクをエッチングマスクとして公知の選択エッチング技術を用いて、p−GaAsコンタクト層107に到達するようにn−AlGaAs電流ブロック層108、及びn−GaAs保護層109をエッチングする。
更に、公知のフォトリソグラフ技術を用いて図1(c)に示すように、p−GaAsコンタクト層107上にストライプ状のSiO2マスク110bを形成する。そして、このSiO2マスク110bをエッチングマスクとして公知の選択エッチング技術を用いて、p−AlGaAsエッチングストップ層105に到達するようにp−AlGaAs第二クラッド層106及びp−GaAsコンタクト層107をリッジ状に加工する。
本実施形態1では、AlGaAs層の選択エッチング液としてフッ化水素酸、GaAs層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液を用いた。また、リッジ底部の幅(ストライプ幅)は1〜4μmとした。
その後、公知のフォトリソグラフ技術を用いて図1(d)に示すように、SiO2絶縁膜111(厚さ0.1〜0.3μm)をリッジ部の側面に形成する。次に図1(e)に示すように、p−GaAsコンタクト層107側の上面にp側オーミック電極113を、n−GaAs基板101の下面にn側オーミック電極112を形成する。最後に、へき開法により共振器長を200μmに調整して、出射側端面には反射率30%、反対側端面には反射率50%のコーティング膜を各々形成する(図示せず)。
以上の工程により、リッジ型の半導体レーザを作製し、発振波長を測定したところ、800nmであった。
図11に示す従来構造のリッジ型半導体レーザにおいて、p側オーミックコンタクト電極13をボンディング面としてSiCサブマウントに組み立てた場合の組立歩留は10%以下であり、不良内容の大半はレーザ無発振であった。不良解析結果から、チップの大半はリッジ底部及びその近傍に、クラックが観察された。クラックの発生は、組立時の応力が唯一の凸部であるリッジ部に集中したことに起因するものと考えられる。クラックは、へき開工程においても同様の理由で発生すると考えられ、双方の工程でリッジ部は大きなダメージを受けていると考えられる。また、レーザ発振した素子においても、閾値電流が高くなる等の課題や、高温での劣化が著しいもの(70℃、5mWにおける寿命試験で、100時間後の動作電流変化量が10%以上)が大半であった。これは、従来構造の素子表面の大半が熱抵抗の高いSiO2膜で被覆されていることによる、素子の放熱性低下が主要因と考えられる。
一方で、本実施形態1のリッジ型半導体レーザでは、同様にp側オーミック電極113をボンディング面としてSiCサブマウントに組み立てた場合の組立歩留は95%以上であり、レーザ無発振による不良は極めて少ない結果であった。これは、組立時の応力が電流狭窄を行うリッジ部(図2(a)に示すリッジ部A)より高い他のリッジ部(図2(a)に示すリッジ部B)に集中するため、リッジ部Aへの応力が緩和されるためと考えられる。へき開工程においても同様に、リッジ部Aへの応力集中がそれを囲むリッジ部Bにより緩和されるため、クラック等による加工不良も大幅に低減された。
また、素子の閾値電流も、従来構造と比較して20%の低下(20mA→15mA)を実現するとともに、組立後の90%以上の素子が、高温(70℃、5mW)における寿命試験で1000時間後の動作電流変化量が10%以下と、良好な結果が得られた。これは本実施形態1のリッジ型半導体レーザでは、n−AlGaAs電流ブロック層108上に熱伝導率の低いSiO2膜が形成されておらず、熱伝導率の高い金属電極を介してサブマウントに接続されるため、素子の放熱性が大幅に向上したことに起因すると考えられる。素子の熱抵抗値は各層の膜厚や面積にも依存するが、熱伝導率はSiO2膜で1W/m/K程であるのに対して、AlGaAs層ではAl組成による差はあるものの10W/m/K程と約一桁高い。本実施形態1のリッジ型半導体レーザでは、SiO2膜厚(0.1〜0.3μm)と、n−AlGaAs電流ブロック層108の膜厚(0.5〜0.7μm)は同じオーダーであることから、素子の熱抵抗値は本実施形態1のリッジ型半導体レーザでより小さくなると考えられる。
素子の熱抵抗値を下げる他の方法として、図2(b)に示すようにリッジ部Aを逆メサ形状とすることが挙げられる。リッジ部Aの上部には、電極とのコンタクトを形成する目的でSiO2膜は形成されないため、素子表面の大半を誘電体膜で被覆していた従来構造の素子(図11)では、リッジ部Aは貴重な放熱路であり、電極と接合するリッジ上部面積が素子の放熱性を大きく左右する。逆メサ構造の採用により、素子の特性を左右するストライプ幅(リッジA底部寸法)を変えずにリッジ上部面積を拡大できるため、有効な放熱性向上策となる。
また、放熱性を更に向上するには、リッジ部Bはできる限り広い面積を有し、且つリッジ部Aに近接することが望ましい。一方、リッジ部形成プロセスの安定化を考慮すれば、エッチングの終点を確認するためエッチング領域を広く取る必要がある。従って、図2(a)に示すように、リッジ部Aの幅をa、リッジ部Bの幅をb1、b2、・・・その合計をb(b=b1+b2+・・・)、リッジ部Aの繰り返し幅をLとした場合、(a+b)/Lが0.5以下であるとことが望ましい。
本実施形態では、リッジ部をフッ化水素酸系の異方性エッチング液を用いて、(100)面を主面とするGaAs基板上に形成したAlGaAs層を<011>方向にストライプ状にエッチングすることで図2(c)に示す順メサ構造を、ストライプ方向を90°回転することで逆メサ構造を得ることができる。フッ化水素酸系のエッチング液は(111)結晶面のエッチング速度が(100)面のそれと比較して十分小さいため、リッジ部の側面は(111)結晶面で形成される。幾何学的な計算から、リッジA上部の面積は順メサ構造に対して逆メサ構造は約2〜3倍(リッジ高さ=1.0μm、ストライプ幅=3〜5μmの場合)となり、逆メサ構造により放熱性の大幅な向上が実現できる。
また一方で、逆メサ構造のリッジを採用することで、上記理由により電極との接触面積が増すため、コンタクト抵抗が低減され、その結果として素子のシリーズ抵抗値を低減できる利点もある。
本実施形態1では、CD等の読み出しに用いられる低出力の半導体レーザ素子に適用する場合について説明したが、本発明はCD−R/RW等の記録再生に用いられる高出力半導体レーザ素子にも同様に適用できる。その場合も同様に、組立時のリッジ部Aへの応力低減による素子特性の安定化、へき開工程におけるクラック低減、および放熱性向上による高温における素子特性の改善を実現できる。
また、本実施形態の素子において、端面付近の活性層内にZn等のドーパントを拡散法やイオン注入法により高濃度ドーピングすることと、前記端面付近に電流ブロック層を形成し、活性層内へのキャリア注入を抑制することで得られる窓構造を採用することで、高出力化に伴う端面劣化を更に抑制できる。
本発明は自励発振型半導体レーザ素子にも適用できる。その際は、上記構造におけるエッチングストップ層105としてp−Al0.07Ga0.93As層(キャリア濃度1E18cm−3、厚さ100Å)を採用し、エッチングストップ層を可飽和吸収層として用いればよい。
また、図11に示す従来構造では、p−GaAsコンタクト層が結晶成長の最終層であり、Znドーパントが原子状水素により不活性化される現象(赤崎勇編著、III―V族化合物半導体 培風館 pp.312-313)が発生し、素子抵抗が高くなる問題があった。これに対して図1に示す本発明の構造では、n型半導体層をp−GaAsコンタクト層107上に成長させるため、水素による不活性化が抑制される利点もある。この効果は、特にAlGaInP系の赤色半導体レーザの場合に顕著である。
(実施形態2)
実施形態2では、電流ブロック層を実施形態1におけるn−AlGaAs層108ではなく、イオン注入によるGaAs及びAlGaAs層の高抵抗化により形成する。それ以外は、実施形態1と同様の構成を有する。
実施形態2では、電流ブロック層を実施形態1におけるn−AlGaAs層108ではなく、イオン注入によるGaAs及びAlGaAs層の高抵抗化により形成する。それ以外は、実施形態1と同様の構成を有する。
図3を参照して、本実施形態の半導体レーザ素子の構造を、製造工程とともに説明する。まず、n−GaAs基板201を結晶成長装置(図示せず)内に設置する。図3(a)に示すようにn−GaAs基板201上に、第一回目の結晶成長によりn−AlGaAsクラッド層202(n−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ1.0μm)、ノンドープ量子井戸活性層203、p−AlGaAs第一クラッド層204(p−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ0.2μm)、p−AlGaAsエッチングストップ層205(p−Al0.08Ga0.92Asキャリア濃度1E18cm−3、厚さ100Å)、p−AlGaAs第二クラッド層206(p−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ1μm)、p−GaAsコンタクト層207(キャリア濃度1E19cm−3、厚さ0.3μm)、p−AlGaAs第三クラッド層217(p−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ0.7μm)及びp−GaAs保護層218(キャリア濃度1E18cm−3、厚さ0.1μm)を順次堆積成長させる。
ここでノンドープ量子井戸活性層203の構成及び、可飽和吸収層となるp−AlGaAsエッチングストップ層205のバンドギャップは、実施形態1と同一である。
次に、上記の半導体層が形成されたn−GaAs基板201を成長装置から取り出し、公知のフォトリソグラフ技術を用いて図3(b)に示すように、p−GaAs保護層218上にストライプ状のSiO2マスク210aを形成する。そして、このSiO2マスク210aをエッチングマスクとして公知の選択エッチング技術を用いて、p−GaAsコンタクト層207に到達するようにp−AlGaAs第三クラッド層217及びp−GaAs保護層218をエッチングする。
更に、公知のフォトリソグラフ技術を用いて、p−GaAsコンタクト層207上にストライプ状のSiO2マスク210bを形成する。そして、このSiO2マスク210bをエッチングマスクとして公知の選択エッチング技術を用いて、p−AlGaAsエッチングストップ層205に到達するようにp−AlGaAs第二クラッド層206及びp−GaAsコンタクト層207をリッジ状に加工する。
本実施形態2においても実施形態1と同一の選択エッチング液を用いる。また、リッジ底部の幅(ストライプ幅)は1〜4μmとする。
次に公知のフォトリソグラフ技術を用いて、図3(c)に示すように、SiO2絶縁膜211(厚さ0.1〜0.3μm)を中央のリッジ部Aの側面に形成する。次に図3(d)に示すように、p−GaAsコンタクト層207上とSiO2絶縁膜211上を厚膜レジスト(厚さ2μm以上)からなるイオン注入用マスク215で被覆し、イオン注入により、厚膜レジスト215で被覆されていないp−GaAs保護層218およびp−AlGaAs第三クラッド層217を高抵抗化して、図3(e)に示す高抵抗層214を形成する。注入用マスク215を除去後、図3(e)に示すように、p−GaAsコンタクト層207側の上面及びn−GaAs基板201の下面に各々オーミック電極213、212を形成する。最後に、へき開法により共振器長を200μmに調整して、出射側端面には反射率30%、反対側端面には反射率50%のコーティング膜を各々形成する。
以上の工程により、本実施形態2のリッジ型の半導体レーザを作製したところ、半導体レーザの発振波長は実施形態1と同様に800nmであった。
本実施形態2のリッジ型半導体レーザでは、実施形態1と同様にp側オーミック電極213をボンディング面としてSiCサブマウントに組み立てた場合の組立歩留は95%以上であり、レーザ無発振による不良は極めて少ない結果であった。本実施形態ではイオン注入により電流狭窄を行うため、実施形態1と比較して電流ブロック層の膜厚を薄くできる。従って、リッジ部Aの両側のリッジ部Bにおける活性層から表面までの距離が近く(合計膜厚を薄く)設定できるため、リッジ部Bの表面積が実施形態1と同じでも、放熱性をより向上できる利点がある。
また、本実施形態の応用例として、図4に示す構成を用いることもできる。すなわち、n−AlGaAs電流ブロック層208及びn−GaAs保護層209を形成し、リッジ部Bはn型半導体層により電流ブロックを行う。また、リッジ部Aとリッジ部B間以外のp型半導体層が露出した領域を、図4(a)に示すようにイオン注入により高抵抗化して、図4(b)に示すように高抵抗層214を形成することにより、電流ブロックを実現する。これにより、実施形態1の構成において熱伝導率の低いSiO2絶縁膜211の被覆面積が減少し、更に放熱性は向上する。以上の構成により、組立時のリッジ部への応力低減も同時に実現できるため、低コストで安定した特性のレーザが作製できる。
(実施形態3)
実施形態3は、実施形態1〜2と同様の基本構成において、リッジ部Aでの電流狭窄にイオン注入によるGaAs及びAlGaAs層の高抵抗化を用い、それ以外は実施形態1〜2と同様の構成となっている。
実施形態3は、実施形態1〜2と同様の基本構成において、リッジ部Aでの電流狭窄にイオン注入によるGaAs及びAlGaAs層の高抵抗化を用い、それ以外は実施形態1〜2と同様の構成となっている。
図5(1)を参照して、本実施形態における半導体レーザ素子の第1例について、その構造を製造工程とともに説明する。実施形態1と同様に、n−GaAs基板101を結晶成長装置(図示せず)内に設置し、第一回目の結晶成長を行った後に、図1(b)までの工程を行う。
次に、公知のフォトリソグラフ技術を用いて図5(1a)に示すように、p−GaAsコンタクト層107上にストライプ状の厚膜レジスト(厚さ2μm以上)からなるイオン注入用マスク315を形成する。そして、イオン注入によりイオン注入用マスク315で被覆されていないp−GaAsコンタクト層107およびp−AlGaAs第二クラッド層106を高抵抗化して、図5(1b)に示すような高抵抗層314aを形成する。レジスト315を除去後、図5(1b)に示すように、p−GaAsコンタクト層107側の上面及びn−GaAs基板101の下面に各々オーミック電極313、312を形成し、へき開法により共振器長を200μmに調整して、出射側端面には反射率30%、反対側端面には反射率50%のコーティング膜を各々形成する。
以上の工程により、本実施形態3のリッジ型の半導体レーザを作製したところ、発振波長は実施形態1と同様に800nmであった。
本実施形態3でも実施形態1と同一の選択エッチング液を用いた。また、リッジ底部の幅(ストライプ幅)は1〜4μmとした。
本実施形態3のリッジ型半導体レーザでは、実施形態1と同様にp側オーミック電極313をボンディング面としてSiCサブマウントに組み立てた場合の組立歩留は95%以上であり、レーザ無発振による不良は極めて少ない結果であった。本素子ではイオン注入により電流狭窄を行うため、実施形態1と比較して電流ブロック層膜厚を薄くでき、リッジ部Bにおける活性層から表面までの距離が近く(合計膜厚を薄く)設定できるため、リッジ部Bの表面積が実施形態1と同じでも放熱性をより向上できる利点がある。
また、本実施形態の応用例として、図5(2)に、リッジ部Bの電流ブロックをイオン注入による半導体層の高抵抗化により実現した構成を示す。実施の形態2と同様に、各層を図3(a)に示すように堆積し、p−AlGaAs第三クラッド層217及びp−GaAs保護層218をエッチングして、図5(2a)に示すようにリッジ部Bを形成する。次に厚膜レジストからなるイオン注入用マスク316をを通してイオン注入を行い、p−GaAsコンタクト層207、p−AlGaAs第二クラッド層206p−AlGaAs、第三クラッド層217及びp−GaAs保護層218を高抵抗化して、図5(1b)に示すような高抵抗層314bを形成する。
この場合、リッジ部Bはp型半導体層でも構わないが、n型半導体層またはアンドープの半導体層を約0.3μm以上、p型半導体層上に形成することで、上述のようにZnの活性化向上により素子抵抗の低減も実現できる。
また、本構成ではストライプ部もイオン注入により電流狭窄するため、横モードが不安定になる問題はあるが、ゲインガイド型レーザとして使用できる。
(実施形態4)
実施形態4は、実施形態1〜2の構成に埋込結晶成長を加えたものである。結晶成長が複数回必要になり、低コスト化には適当ではないが、組み立て時のリッジ部への応力集中の低減や、放熱性向上、へき開時のクラック低減、素子抵抗の低減に対する効果が得られる構成である。埋込成長を加えること以外は、実施形態1〜2と同様の構成となっている。
実施形態4は、実施形態1〜2の構成に埋込結晶成長を加えたものである。結晶成長が複数回必要になり、低コスト化には適当ではないが、組み立て時のリッジ部への応力集中の低減や、放熱性向上、へき開時のクラック低減、素子抵抗の低減に対する効果が得られる構成である。埋込成長を加えること以外は、実施形態1〜2と同様の構成となっている。
図6を参照して、本実施形態における半導体レーザ素子の構造を製造工程とともに説明する。実施形態1と同様に公知のフォトリソグラフ技術及び選択エッチング技術を用いて図1(d)までの工程までを行い、図6(1a)に示すリッジ、およびSiO2絶縁膜111(厚さ0.1〜0.3μm)が形成された状態を得る。本実施形態4でも実施形態1と同一の選択エッチング液を用いる。また、リッジ底部の幅(ストライプ幅)は1〜4μmとする。
更に図6(1b)に示すように、p−GaAs埋込層416を形成し、最後にp−GaAs埋込層416側の上面及びn−GaAs基板101の下面に各々、オーミック電極413、412を形成する。
図6(2)に示す構成では、図6(1)の構成におけるSiO2絶縁膜111に代えて、n型電流ブロック層408(AlGaAs又はGaAs)により電流狭窄する。図6(2a)に示すように、n型電流ブロック層408は、リッジ形成の際にエッチングマスクとしたSiO2マスク410を用いた選択成長により形成される。以降の作製工程は図6(1)と同様であり、図6(2b)に示すように、p−GaAs埋込層416、およびオーミック電極413、412を形成する。
図6(3)に示す構成では、図6(2)の構成においてp−GaAs埋込層416を形成せず、n型電流ブロック層408の上面及びn−GaAs基板101の下面に各々オーミック電極413、412を形成する。
また、図6(2)及び(3)に示す構成においては、リッジ部Bのn型半導体層は必ずしも必要ではない。n型半導体層が無い構成ではリッジ部Aとリッジ部Bの高低差が小さくなるため、組み立て時のリッジ部Aへの応力低減効果が減少する恐れがある。しかし、n型電流ブロック層膜厚を適当に選ぶ事で対応可能である。
(実施形態5)
図7は、実施形態5における半導体レーザ素子を示す。本実施形態5は、AlGaInP系材料を用いたリッジ型の半導体レーザ素子に適用した例である。
図7は、実施形態5における半導体レーザ素子を示す。本実施形態5は、AlGaInP系材料を用いたリッジ型の半導体レーザ素子に適用した例である。
図7を参照して、本半導体レーザ素子の構造を、製造工程に従って説明する。まず、結晶成長装置(図示せず)内に設置したn−GaAs基板501上に、第一回目の結晶成長により、n−AlGaInPクラッド層502(n−(Al0.7Ga0.3)0.5In0.5P、キャリア濃度1E18cm−3、厚さ1.2μm)、ノンドープ量子井戸活性層503、p−AlGaInP第一クラッド層504(p−(Al0.7Ga0.3)0.5In0.5P、キャリア濃度4E17cm−3、厚さ0.3μm)、p−GaInPエッチングストップ層505(p−Ga0.5In0.5P、キャリア濃度1E18cm−3、厚さ90Å)、p−AlGaInP第二クラッド層506(p−(Al0.7Ga0.3)0.5In0.5P、キャリア濃度1E18cm−3、厚さ1μm)、p−GaAsコンタクト層507(キャリア濃度1E19cm−3、厚さ0.2μm)、n−AlGaAs電流ブロック層508(n−Al0.5Ga0.5As、キャリア濃度1E18cm−3、厚さ0.1μm)及びn−GaAs保護層509(キャリア濃度1E18cm−3、厚さ0.4μm)を順次堆積成長させる。
ここでノンドープ量子井戸活性層503は、Ga0.6In0.4P井戸層(厚さ53Å)、(Al0.5Ga0.5)0.5In0.5P障壁層(厚さ50Å)及び同組成のガイド層(厚さ400Å)から成る歪四重量子井戸構造である。
次に、上記の半導体層が形成されたn−GaAs基板501を成長装置から取り出し、公知のフォトリソグラフ技術を用いて、n−GaAs保護層509上にストライプ状のSiO2マスクを形成する。このSiO2マスクをエッチングマスクとして公知の選択エッチング技術を用いて、p−GaAsコンタクト層507に到達するようにn−AlGaAs電流ブロック層508及びn−GaAs保護層509をエッチングする。
更に、公知のフォトリソグラフ技術を用いて、p−GaAsコンタクト層507上にストライプ状のSiO2マスクを形成する。このSiO2マスクをエッチングマスクとして公知の選択エッチング技術を用いて、p−GaInPエッチングストップ層505に到達するようにp−AlGaInP第二クラッド層506及びp−GaAsコンタクト層507をリッジ状に加工する。
本実施形態5では、AlGaAs層の選択エッチング液としてフッ酸系、GaAs層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液、AlGaInP層のエッチングには塩酸系エッチング液を用いる。また、リッジ底部の幅(ストライプ幅)は3〜5μmとする。
その後、公知のフォトリソグラフ技術を用いて、SiO2絶縁膜511(厚さ0.1〜0.3μm)をリッジ部の側面に形成し、最後にp−GaAsコンタクト層507側の上面及びn−GaAs基板501の下面に各々オーミック電極513、512を形成し、へき開法により共振器長を350μmに調整して、出射側端面には反射率30%、反対側端面には反射率75%のコーティング膜を各々形成する。
以上の工程により、本実施形態5のリッジ型の半導体レーザを作製し、発振波長を測定したところ、660nmであった。
本実施形態5のリッジ型半導体レーザにおいても、実施形態1と同様に、p側オーミック電極をボンディング面としてSiCサブマウントに組み立てた場合の組立歩留は90%以上であり、レーザ無発振による不良は極めて少ない結果であった。これは、組立時の応力が、電流狭窄を行うリッジ部Aより高いリッジ部Bに集中し、リッジ部Aへの応力が緩和されるためと考えられる。へき開工程においても同様に、リッジ部Aへの応力集中がそれを囲むリッジ部Bにより緩和されるため、クラック等による加工不良も大幅に低減された。また、素子の閾値電流も従来構造と比較して20%の低下(25mA→20mA)を実現するとともに、組立後の90%以上の素子が高温(70℃ 7mW)における寿命試験で、1000時間後の動作電流変化量が10%以下と良好な結果が得られた。これは本実施形態5のリッジ型半導体レーザでは、実施形態1と同様に、n型電流ブロック層上に熱伝導率の低いSiO2膜が形成されておらず、熱伝導率の高い金属電極を介してサブマウントに接続されるため、素子の放熱性が大幅に向上したことに起因すると考えられる。
実施形態1と同様に本実施形態5においても、素子の熱抵抗値を下げる方法として、図2に示すようにリッジ部Aを逆メサ形状とすることが挙げられる。本素子の場合、リッジ部を形成する際に、塩酸系の異方性エッチング液を用いて、(100)面を主面とするGaAs基板上に形成したAlGaInP層を、<011>方向にストライプ状にエッチングすることで順メサ構造が、ストライプ方向を90°回転することで逆メサ構造が得られる。
また、逆メサ構造のリッジを採用することで、電極との接触面積が増すため、コンタクト抵抗が低減され、その結果素子のシリーズ抵抗値が低減できる利点もある。
また、本実施形態5では、DVD等の読み出しに用いられる低出力の半導体レーザ素子に適用する場合について説明したが、本発明は、DVD−R/RW、RAM等の記録再生に用いられる高出力半導体レーザ素子にも同様に適用できる。この場合も同様に、組立時のリッジ部Aへの応力低減による素子特性の安定化、へき開工程におけるクラック低減、および放熱性向上による高温における素子特性の改善の効果が得られる。
ノンドープ量子井戸活性層503は、高出力化に伴う端面劣化を抑制するために、Ga0.6In0.4P井戸層(厚さ60Å)、(Al0.5Ga0.5)0.5In0.5P障壁層(厚さ50Å)及び同組成のガイド層(厚さ250Å)から成る歪三重量子井戸構造とした。
また、本素子において、端面近傍の活性層内にZn等のドーパントを拡散法やイオン注入法により高濃度ドーピングすることと、同端面近傍に電流ブロック層を形成し、活性層内へのキャリア注入を抑制することで得られる窓構造を採用ことで、高出力化に伴う端面劣化を更に抑制できる。
また、図11に示す従来構造ではp−GaAsコンタクト層が結晶成長の最終層であり、前述の通り、Znドーパントが原子状水素により不活性化される現象が発生し、素子抵抗が高くなる課題もあったが、図7に示す本実施の形態の構造では、n型半導体層をp−GaAsコンタクト層507上に成長させるので、水素による不活性化が抑制できる利点もある。
(実施形態6)
図8は、実施形態6における半導体レーザ素子を示す。本実施形態は、実施形態1〜5におけるリッジ部Bのその他の構成例に関する。
図8は、実施形態6における半導体レーザ素子を示す。本実施形態は、実施形態1〜5におけるリッジ部Bのその他の構成例に関する。
図8(1)の構成は、実施形態1と同一であり、リッジ部Aの両側にリッジ部Bが2つ形成されており、リッジ部Bの外側は平坦にエッチングされている。これに対して、図8(2)の構成では、リッジ部Bは2つ形成されているが、リッジ部Bの外側はエッチングされていない。従ってSiO2絶縁膜811aは、リッジ部Aとリッジ部Bの間にのみ形成されている。図8(3)の構成では、リッジ部Bが4つ形成されており、SiO2絶縁膜811bが、それぞれのリッジ部間に形成されている。
どの構成においても、リッジ部Aより高いリッジ部が2つ以上形成されていれば、組み立て時の応力低減効果は得られる。放熱性についても、リッジ部上の絶縁膜を除去することで向上できる。へき開性についてもリッジ部Aの両側にリッジ部Bを形成形成する構成(リッジ部Aとリッジ部Bの間隔は30μm以下)であれば、クラック発生を抑制できる。また、素子抵抗は、n型半導体層をp型クラッド層上に結晶成長する構成とすれば低減できる。以上のように、リッジ部Bの構成は、上記条件を満足するものであれば問題ない。
本発明によれば、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有する半導体レーザにおいて、組立時のリッジ部への応力集中を低減して、量産性を高めることができる。
101、201 n−GaAs基板
102、202 n−AlGaAsクラッド層
103、203 ノンドープ量子井戸活性層
104、204 p−AlGaAs第一クラッド層
105、205 p−AlGaAsエッチングストップ層
106、206 p−AlGaAs第二クラッド層
107、207 p−GaAsコンタクト層
108 n−AlGaAs電流ブロック層
109 n−GaAs保護層
110a、110b、210a、210b、410 SiO2マスク
111、211、511、811a、811b SiO2絶縁膜
113、112、213、212、313、312、413、412、513、512 オーミック電極
217 p−AlGaAs第三クラッド層
218 p−GaAs保護層
215、315 イオン注入用マスク
214、314a 高抵抗層
416 p−GaAs埋込層
408 n型電流ブロック層
501 n−GaAs基板
502 n−AlGaInPクラッド層
503 ノンドープ量子井戸活性層
504 p−AlGaInP第一クラッド層
505 p−GaInPエッチングストップ層
506 p−AlGaInP第二クラッド層
507 p−GaAsコンタクト層
508 n−AlGaAs電流ブロック層
509 n−GaAs保護層
102、202 n−AlGaAsクラッド層
103、203 ノンドープ量子井戸活性層
104、204 p−AlGaAs第一クラッド層
105、205 p−AlGaAsエッチングストップ層
106、206 p−AlGaAs第二クラッド層
107、207 p−GaAsコンタクト層
108 n−AlGaAs電流ブロック層
109 n−GaAs保護層
110a、110b、210a、210b、410 SiO2マスク
111、211、511、811a、811b SiO2絶縁膜
113、112、213、212、313、312、413、412、513、512 オーミック電極
217 p−AlGaAs第三クラッド層
218 p−GaAs保護層
215、315 イオン注入用マスク
214、314a 高抵抗層
416 p−GaAs埋込層
408 n型電流ブロック層
501 n−GaAs基板
502 n−AlGaInPクラッド層
503 ノンドープ量子井戸活性層
504 p−AlGaInP第一クラッド層
505 p−GaInPエッチングストップ層
506 p−AlGaInP第二クラッド層
507 p−GaAsコンタクト層
508 n−AlGaAs電流ブロック層
509 n−GaAs保護層
Claims (1)
- n型半導体基板上に、n型クラッド層、および活性層を形成する工程と、
前記活性層上に、p型クラッド層、p型コンタクト層、およびp型半導体層を互いに接するように形成する工程と、
前記p型半導体層をストライプ状にエッチングして前記p型半導体層からなる複数のリッジ部を形成する工程と、
前記複数のリッジ部の間であって、前記エッチングにより露出した前記p型コンタクト層上に、イオン注入用マスクを選択的に形成する工程と、
前記イオン注入用マスクを通してイオン注入を行うことにより、前記p型クラッド層、前記p型コンタクト層、およびp型である前記複数のリッジ部を高抵抗化し、電流狭窄部を形成する工程と、
前記イオン注入用マスクを除去し、前記p型コンタクト層とオーミック接合する電極を形成する工程とを有することを特徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004683A JP2008205442A (ja) | 2008-01-11 | 2008-01-11 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004683A JP2008205442A (ja) | 2008-01-11 | 2008-01-11 | 半導体レーザ素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001233656A Division JP2003046197A (ja) | 2001-08-01 | 2001-08-01 | 半導体レーザおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205442A true JP2008205442A (ja) | 2008-09-04 |
Family
ID=39782567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004683A Ceased JP2008205442A (ja) | 2008-01-11 | 2008-01-11 | 半導体レーザ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205442A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199520A (ja) * | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | 半導体レーザ及び半導体レーザの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62257783A (ja) * | 1986-04-30 | 1987-11-10 | Sharp Corp | 半導体レ−ザ素子 |
JPS63185264A (ja) * | 1987-01-28 | 1988-07-30 | Nec Corp | 回線交換制御方式 |
JPH10190129A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体発光装置の製造方法 |
JP2001044562A (ja) * | 1999-08-03 | 2001-02-16 | Sony Corp | 半導体レーザ素子及びその作製方法 |
-
2008
- 2008-01-11 JP JP2008004683A patent/JP2008205442A/ja not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62257783A (ja) * | 1986-04-30 | 1987-11-10 | Sharp Corp | 半導体レ−ザ素子 |
JPS63185264A (ja) * | 1987-01-28 | 1988-07-30 | Nec Corp | 回線交換制御方式 |
JPH10190129A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体発光装置の製造方法 |
JP2001044562A (ja) * | 1999-08-03 | 2001-02-16 | Sony Corp | 半導体レーザ素子及びその作製方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199520A (ja) * | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | 半導体レーザ及び半導体レーザの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3862894B2 (ja) | 半導体レーザ装置 | |
JP2008091713A (ja) | 二波長半導体レーザ装置 | |
US7418019B2 (en) | Multi-wavelength semiconductor laser | |
US7539230B2 (en) | Semiconductor laser device and method for fabricating the same | |
US6888870B2 (en) | Semiconductor laser and method for manufacturing the same | |
JP2009302582A (ja) | 二波長半導体レーザ装置 | |
US7706423B2 (en) | Dual-wavelength semiconductor laser device and method for fabricating the same | |
JP2007201390A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2008205442A (ja) | 半導体レーザ素子の製造方法 | |
JPH1187856A (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
JP3505379B2 (ja) | 半導体レーザ素子 | |
JP2001053386A (ja) | 半導体レーザ素子 | |
JP4806205B2 (ja) | 半導体レーザ装置 | |
JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP2003031901A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2008103772A (ja) | 半導体レーザ装置 | |
JP3084264B2 (ja) | 半導体レーザ素子 | |
JP3872627B2 (ja) | マルチビーム型半導体光デバイス装置 | |
JPH104239A (ja) | 半導体発光素子 | |
JPH11112083A (ja) | 半導体レーザ | |
JP2005150301A (ja) | 半導体レーザ装置 | |
JP2012169582A (ja) | 半導体レーザ素子 | |
JPH0730188A (ja) | 半導体レーザ素子 | |
JP2002026454A (ja) | 半導体レーザ装置 | |
JP2004134770A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110818 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20111220 |