JP2008192817A - 回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール - Google Patents
回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール Download PDFInfo
- Publication number
- JP2008192817A JP2008192817A JP2007025588A JP2007025588A JP2008192817A JP 2008192817 A JP2008192817 A JP 2008192817A JP 2007025588 A JP2007025588 A JP 2007025588A JP 2007025588 A JP2007025588 A JP 2007025588A JP 2008192817 A JP2008192817 A JP 2008192817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit component
- opening
- insulating substrate
- substrate body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】第2構成物を加熱処理する工程より前の工程において、電気的絶縁性基板体8の導体膜層7に開口部16を形成し、前記加熱処理により蒸気化した電気的絶縁性板体8の水分を、開口部16から外部に蒸散し、「ポップコーン現象」の発生を防止すると共に、前記加熱の工程後の工程により、開口部16を電極層19で覆って封塞し、工程Fの加熱処理後、外部環境の湿度変化等が生じても、導体膜層7に形成した開口部16から電気的絶縁性基板体8内への水分の出入を防止して回路部品内蔵モジュールMaを製造する。
【選択図】図1
Description
1−8」で加熱して非導電性ペースト13を硬化させるが、その際、加熱処理によって100℃を越える熱(具体的には約180℃の熱)が電気的絶縁性基板体8全体に加わるため、電気的絶縁性基板体8に含まれた水分が蒸気化して気泡15が発生する。
第1の実施形態について、図1〜図4を参照して説明する。
回路部品内蔵モジュールMaは、回路部品2が載置された配線パターン層1と、絶縁体層6および、絶縁体層6の表面に一体に設けられ、絶縁体層6を部分的に露出する開口部16が形成された導体膜層7とを有し、配線パターン層1が絶縁体層6の裏面側に露出した状態で回路部品2が絶縁体層6に埋設された電気的絶縁性基板体8と、導体膜層7と配線パターン層1とを電気的に導通するビア10bと、電気的絶縁性基体8の表面に少なくとも開口部16を覆って封塞するように形成された電極層17と、を備えた構造である。
つぎに、回路部品内蔵モジュールMaの具体的な製造方法について、図2〜図4を参照して説明する。
第2の実施形態について、図5〜図7を参照して説明する。
第3の実施形態について、図8〜図10を参照して説明する。なお、それらの図面において、図1〜図7と同一符号は同一若しくは相当するものを示す。
1 配線パターン層
2 回路部品
3 第1構成物
6 絶縁体層
7 導体膜層
8 電気的絶縁性基板体
10a 有底穴
10b、10c ビア
13 非導電性ペースト
17 第2構成物
18 めっき層
19 電極層
Claims (7)
- 配線パターン層に回路部品を載置して形成された第1構成物を用意する工程Aと、
絶縁体層の表面に導体膜層を一体に形成した構造の電気的絶縁性基板体を用意し、前記配線パターン層が前記絶縁体層の裏面側に露出した状態で前記回路部品を前記電気的絶縁性基板体に埋設する工程Bと、
前記電気的絶縁性基板体に前記配線パターン層の表面を底面とする有底穴を形成する工程Cと、
前記導体膜層に開口部を形成して前記絶縁体層を部分的に露出する工程Dと、
前記導体膜層と前記配線パターン層とが前記有底穴を介して電気的に導通するように前記有底穴をビアに加工して第2構成物を形成する工程Eと、
前記第2構成物を所定温度に加熱する工程Fと、
前記加熱の後に前記電気的絶縁性基板体の表面に少なくとも前記開口部を覆って封塞する電極層を一体に形成する工程Gと、
を備えたことを特徴とする回路部品内蔵モジュールの製造方法。 - 前記工程Eは、前記導体膜層の表面、前記有底穴の周面及び底面、前記開口部から露出した前記絶縁体層の表面を一様に覆うめっき層を形成する工程と、前記めっき層の形成後に前記有底穴に非導電性ペーストを充填する工程と、前記非導電性ペーストの充填後に前記めっき層の表面を研磨することによって前記開口部に位置した前記絶縁体層の表面の前記めっき層を剥離し、前記開口部を通して前記絶縁体層を露出する工程とを含み、
前記非導電性ペーストは、前記工程Fの加熱によって硬化することを特徴とする請求項1に記載の回路部品内蔵モジュールの製造方法。 - 前記工程Dは、前記開口部を前記絶縁体層に埋設された前記回路部品の上方位置に形成する工程であることを特徴とする請求項1または2に記載の回路部品内蔵モジュールの製造方法。
- 前記工程Fの所定温度は、前記第2構成物の内部の水が蒸散する温度以上の温度であることを特徴とする請求項1〜3のいずれか1項に記載の回路部品内蔵モジュールの製造方法。
- 回路部品が載置された配線パターン層と、
絶縁体層および、前記絶縁体層の表面に一体に設けられ、前記絶縁体層を部分的に露出する開口部が形成された導体膜層を有し、前記配線パターン層が前記絶縁体層の裏面側に露出した状態で前記回路部品が前記絶縁体層に埋設された電気的絶縁性基板体と、
前記配線パターン層の表面を底面とする前記電気的絶縁性基板体の有底穴を加工して形成され、前記導体膜層と前記配線パターン層とを電気的に導通するビアと、
前記電気的絶縁性基体の表面に少なくとも前記開口部を覆って封塞するように形成された電極層と、
を備えたことを特徴とする回路部品内蔵モジュール。 - 前記ビアは、前記有底穴の周面及び底面をめっき層で覆い、前記めっき層で覆われた前記有底穴に非導電性ペーストを充填して形成されていることを特徴とする請求項5に記載の回路部品内蔵モジュール。
- 前記導体膜層の前記開口部は、前記絶縁体層に埋設された前記回路部品の上方位置に形成されていることを特徴とする請求項5または6に記載の回路部品内蔵モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025588A JP4899904B2 (ja) | 2007-02-05 | 2007-02-05 | 回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025588A JP4899904B2 (ja) | 2007-02-05 | 2007-02-05 | 回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192817A true JP2008192817A (ja) | 2008-08-21 |
JP4899904B2 JP4899904B2 (ja) | 2012-03-21 |
Family
ID=39752641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025588A Expired - Fee Related JP4899904B2 (ja) | 2007-02-05 | 2007-02-05 | 回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899904B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332746A (ja) * | 2002-05-15 | 2003-11-21 | Nec Toppan Circuit Solutions Toyama Inc | 多層ビルドアップ配線板 |
JP2004047575A (ja) * | 2002-07-09 | 2004-02-12 | Fujitsu Ltd | 多層配線半導体集積回路 |
JP2005136347A (ja) * | 2003-10-31 | 2005-05-26 | Denso Corp | 多層基板及びその製造方法 |
JP2006128226A (ja) * | 2004-10-26 | 2006-05-18 | Yamanashi Matsushita Electric Works Ltd | 電気部品内蔵多層プリント配線板及びその製造方法 |
-
2007
- 2007-02-05 JP JP2007025588A patent/JP4899904B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332746A (ja) * | 2002-05-15 | 2003-11-21 | Nec Toppan Circuit Solutions Toyama Inc | 多層ビルドアップ配線板 |
JP2004047575A (ja) * | 2002-07-09 | 2004-02-12 | Fujitsu Ltd | 多層配線半導体集積回路 |
JP2005136347A (ja) * | 2003-10-31 | 2005-05-26 | Denso Corp | 多層基板及びその製造方法 |
JP2006128226A (ja) * | 2004-10-26 | 2006-05-18 | Yamanashi Matsushita Electric Works Ltd | 電気部品内蔵多層プリント配線板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4899904B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
RU2327311C2 (ru) | Способ встраивания компонента в основание | |
JP6626697B2 (ja) | 配線基板およびその製造方法 | |
US7790270B2 (en) | Wiring board and semiconductor device | |
KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
KR20130014379A (ko) | 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 | |
JP2003318327A (ja) | プリント配線板および積層パッケージ | |
JP6092752B2 (ja) | 配線基板 | |
TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
US20120247822A1 (en) | Coreless layer laminated chip carrier having system in package structure | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
CN108257875A (zh) | 芯片封装基板、芯片封装结构及二者的制作方法 | |
US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
US20140146504A1 (en) | Circuit board, package structure and method for manufacturing same | |
JP4899904B2 (ja) | 回路部品内蔵モジュールの製造方法および回路部品内蔵モジュール | |
JP6626687B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2011119655A (ja) | 配線基板およびその製造方法 | |
KR101197782B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
KR101115476B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
KR101197783B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
KR20110124561A (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
JP6235682B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |