JP2008192704A - バリスタ素子 - Google Patents

バリスタ素子 Download PDF

Info

Publication number
JP2008192704A
JP2008192704A JP2007023456A JP2007023456A JP2008192704A JP 2008192704 A JP2008192704 A JP 2008192704A JP 2007023456 A JP2007023456 A JP 2007023456A JP 2007023456 A JP2007023456 A JP 2007023456A JP 2008192704 A JP2008192704 A JP 2008192704A
Authority
JP
Japan
Prior art keywords
varistor
heat conductor
varistor element
heat
multilayer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007023456A
Other languages
English (en)
Other versions
JP4984929B2 (ja
Inventor
Hiroyuki Sato
弘幸 佐藤
Hiroshi Saito
洋 斎藤
Hitoshi Tanaka
田中  均
Makoto Numata
眞 沼田
Goro Takeuchi
吾郎 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007023456A priority Critical patent/JP4984929B2/ja
Priority to US11/709,677 priority patent/US7696856B2/en
Priority to DE102007013016A priority patent/DE102007013016A1/de
Priority to CN2007100891538A priority patent/CN101042951B/zh
Publication of JP2008192704A publication Critical patent/JP2008192704A/ja
Application granted granted Critical
Publication of JP4984929B2 publication Critical patent/JP4984929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 熱を効率よく放散させることが可能なバリスタ素子を提供すること。
【解決手段】 積層型チップバリスタV1は、バリスタ素体10と、第1及び第2の内部電極12,14と、熱伝導体16と、絶縁膜17と、第1及び第2の外部電極18,20とを備える。バリスタ素体10は、第1及び第2の外表面22,24を有する。第1及び第2の内部電極12,14は、少なくともその一部同士が互いに対向すると共に一端面12a,14aが第1の外表面22に露出している。熱伝導体16は、その一端面16aが第1の外表面22に露出している。絶縁膜17は、第1及び第2の内部電極12,14の一端面12a,14aの所定領域及び熱伝導体16の一端面16aを覆うように第1の外表面22上に配置されている。第1の外部電極は第1の内部電極12に接続され、第2の外部電極は第2の内部電極14に接続されている。
【選択図】 図2

Description

本発明は、バリスタ素子に関する。
従来から、電子素子と、当該電子素子に電気的に接続されたバリスタ素子とを備えたものが知られている(例えば、特許文献1参照)。特許文献1に記載された発光装置では、電子素子としての半導体発光素子にバリスタ素子が並列接続されており、半導体発光素子はバリスタによってESD(Electro Static Discharge:静電気放電)サージから保護されている。
特開2001−15815号公報
ところで、電子素子には、半導体発光素子やFET(Field Effect Transistor:電界効果トランジスタ)等のように、その動作中に熱を発するものがある。電子素子が高温になると、電子素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率よく放散させる必要がある。
本発明は、熱を効率よく放散させることが可能なバリスタ素子を提供することを目的とする。
本発明に係るバリスタ素子は、第1及び第2の外表面を有するバリスタ素体と、少なくともその一部同士が互いに対向するようにバリスタ素体内に配された第1及び第2の内部電極と、第1の内部電極に電気的に接続されると共に、第1の外表面に形成された第1の外部電極と、第2の内部電極に電気的に接続されると共に、第1の外表面に形成された第2の外部電極と、バリスタ素体内を通ると共に第1の外表面から第2の外表面へと向かうように配置され、一端が第1の外表面に露出している熱伝導体と、少なくとも第1の外表面に露出している熱伝導体の一端を覆うように第1の外表面に配置された絶縁膜とを備えることを特徴とする。
本発明に係るバリスタ素子では、熱伝導体が第1の外表面から第2の外表面へと向かうようにバリスタ素体の内部に配置されている。そのため、その動作中に発熱する例えば半導体発光素子やFET等の電子素子をバリスタ素体の第1の外表面に配した場合に、電子素子において発生した熱が熱伝導路を通じてバリスタ素体の第2の外表面へと伝達されるようになる。その結果、バリスタ素子の第1の外表面から第2の外表面へと、熱を効率よく放散させることが可能となる。
また、熱伝導体が第1及び第2の内部電極と平行となるように延在していることが好ましい。このようにすると、熱伝導体による熱伝導が各内部電極によって妨げられにくくなるので、熱をより効率よく放散させることが可能となる。
また、第1の外表面と第2の外表面とが互いに対向しており、熱伝導体が第1及び第2の外表面の対向方向に延在していることが好ましい。このようにすると、熱伝導体が略直線状となるので、熱伝導体を形成しやすくなる。
また、バリスタ素体は、第1の外表面と第2の外表面とを連結するように伸びると共に互いに対向する第1の側面及び第2の側面を有し、熱伝導体が第1及び第2の側面の対向方向に延在していることが好ましい。このようにすると、熱伝導体が略平板状となるので、熱伝導体をより形成しやすくなる。
また、熱伝導体は、第1及び第2の側面に露出している部分を有していることが好ましい。
また、熱伝導体は、その他端が第2の外表面に露出していることが好ましい。このようにすると、熱伝導体の両端が外表面にそれぞれ露出しているため、電子素子からの熱が熱伝導体へと伝達されやすくなり、熱を更に効率よく放散させることが可能となる。
また、第1及び第2の内部電極の対向方向における熱伝導体の幅が、第1及び第2の内部電極の対向方向における第1及び第2の内部導体の幅よりも大きいことが好ましい。このようにすると、より多くの熱が熱伝導体を伝導するようになるので、熱をより効率よく放散させることが可能となる。
また、熱伝導体の熱伝導率は、バリスタ素体の熱伝導率よりも高いことが好ましい。このようにすると、より多くの熱が熱伝導体を伝導するようになるので、熱をより効率よく放散させることが可能となる。
また、熱伝導体は、第1及び第2の内部電極と同一の材質によって構成されていることが好ましい。このようにすると、熱伝導体を第1及び第2の内部電極と同一工程で形成することができるので、バリスタ素体の製造工程を簡略化することが可能となる。
本発明によれば、熱を効率よく放散させることが可能なバリスタ素子を提供することができる。
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。以下の各実施形態は、本発明を積層型チップバリスタに適用した例である。
(第1実施形態)
図1〜図6を参照して、第1実施形態に係る積層型チップバリスタV1の構成について説明する。図1は、第1実施形態に係る積層型チップバリスタを示す斜視図である。図2は、第1実施形態に係る積層型チップバリスタを示す平面図である。図3は、図2のIII−III線端面図である。図4は、図2のIV−IV線端面図である。図5は、第1実施形態に係る積層型チップバリスタを構成するバリスタ素体の分解斜視図である。図6は、第1実施形態に係る積層型チップバリスタのうち外部電極及び接続端子を除いて示す斜視図である。
積層型チップバリスタV1は、バリスタ素体10と、一対の第1及び第2の内部電極12,14と、複数(第1実施形態においては5個)の熱伝導体16を二組(熱伝導体群16A,16B)と、絶縁膜17と、一対の第1及び第2の外部電極18,20と、複数(第1実施形態においては12個)の接続端子21を備えている。
バリスタ素体10は、略直方体形状を呈しており、互いに対向する第1及び第2の外表面22,24と、第1及び第2の外表面22,24に垂直で互いに対向する第1及び第2の側面26,27と、第1及び第2の外表面22,24及び第1及び第2の側面に垂直で互いに対向する第3及び第4の側面28,29とを有している。バリスタ素体10では、例えば長手方向の長さを1.0mm程度、幅を1.0mm程度、厚みを0.3mm程度に設定することができる。
バリスタ素体10は、電圧非直線性(以下、「バリスタ特性」と称する)を発現する複数のバリスタ層A10〜A13(図5参照)がシート積層工法によって積層された積層体として構成されている。実際の積層型チップバリスタV1では、バリスタ層A10〜A13同士の間の境界が視認できない程度に一体化されている。バリスタ層A10〜A13は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。バリスタ層A10〜A13の厚みは、それぞれ10μm〜100μm程度とすることができる。
第1及び第2の内部電極12,14は、共に略矩形状の薄肉板状体となっている。第1及び第2の内部電極12,14は、その一端面12a,14aが第1の外表面22に臨むように第1の外表面22に引き出されており、その他端面12b,14bが第2の外表面24に臨むように第2の外表面24に引き出されている。すなわち、第1及び第2の内部電極12,14の各端面12a,12b,14a,14bが、第1及び第2の外表面22,24にそれぞれ露出することとなる。
第1の内部電極12は、バリスタ層A12上において、第1の側面26寄りとなるよう、第1の側面26側から所定の間隔を有して配置されている。第2の内部電極14は、バリスタ層A14上において、第2の側面27寄りとなるよう、第2の側面27側から所定の間隔を有して配置されている。このため、第1の内部電極12と第2の内部電極14とは、バリスタ層A10〜A13の積層方向(以下、単に「積層方向」と称する)から見て、バリスタ層A10を挟んでその一部同士が互いに対向するようになっている。従って、積層方向から見て第1の内部電極12と第2の内部電極14とが重なるバリスタ層A10,A12における領域が、バリスタ特性を発現する領域として機能する。
第1及び第2の内部電極12,14は、導電材を含んでいる。第1及び第2の内部電極12,14に含まれる導電材としては、特に限定されないが、Ag、Pd又はAg−Pd合金からなることが好ましい。第1及び第2の内部電極12,14では、その厚みを例えば2μm〜100μm程度とすることができる。
熱伝導体群16Aは、バリスタ素体10の第3の側面28寄りに配置されている。熱伝導体群16Bは、バリスタ素体10の第4の側面29寄りに配置されている。そのため、熱伝導体群16A,16Bは、第1及び第2の内部電極12,14を間に位置させるようにバリスタ素体10内に設けられている。
各熱伝導体16は、それぞれ略矩形状の薄肉板状体となっている。熱伝導体16は、バリスタ層A11上の全面に配置されている熱伝導体16は、その一端面16aが第1の外表面22に臨むように第1の外表面22に引き出されており、その他端面16bが第2の外表面24に臨むように第2の外表面24に引き出されている。熱伝導体16は、その一側面16cが第1の側面26に臨むように第1の側面26に引き出されており、その他側面16dが第2の側面27に臨むように第2の側面27に引き出されている。
すなわち、熱伝導体16は、第1の外表面22から第2の外表面24へと向かう方向(第1の外表面22と第2の外表面24との対向方向)に延在し、第1の側面26から第2の側面27へと向かう方向(第1の側面26と第2の側面27との対向方向)に延在すると共に、第1及び第2の内部電極12,14に対して平行に延在するようにバリスタ素体10内に形成されている。そのため、熱伝導体16の各端面16a〜16dは、第1及び第2の外表面22,24並びに第1及び第2の側面26,27にそれぞれ露出している。
熱伝導体16は、例えばPd又はAg−Pd合金や窒化アルミ(AlN)、BN、TiN、TaC、Si等のセラミックス等、バリスタ素体10の熱伝導率(第1実施形態では、バリスタ素体10の主成分であるZnOの熱伝導率)よりも高い熱伝導率を有する材質を用いることができるが、第1及び第2の内部電極12,14と同一の材質によって構成されていると製造工程を簡便にすることができるため好ましい。熱伝導体16の厚みは、例えば10μm〜300μm程度に設定することができるが、内部電極12,14の厚みよりも大きくなるように設定されていると好ましい。
絶縁膜17は、第1の外表面22の大部分を覆うように、第1の外表面22に配置されている(図6参照)。絶縁膜17は、開口部17a,17bを有している。開口部17aは、第1の内部導体12の一端面12aのうち第1の側面26寄りの領域に対応する位置に設けられている。開口部17bは、第2の内部導体14の一端面14aのうち第2の側面27寄りの領域に対応する位置に設けられている。そのため、第1の内部導体12の一端面12aのうち第1の側面26寄りの領域及び第2の内部導体14の一端面14aのうち第2の側面27寄りの領域は、開口部17a,17bから露出し、絶縁膜17によって覆われていない。一方、第1及び第2の内部導体12,14の一端面12a,14aのうち開口部17a,17bから露出している領域以外の領域並びに熱伝導体16の一端面16aは、絶縁膜17によって覆われている。
絶縁膜17は、例えば酸化ビスマス系、酸化亜鉛系、リン酸系、ホウケイ酸系等のガラスによって構成されており、開口部17a,17bに対応する開口パターンを有する所定のパターンにてガラスペーストを第1の外表面22にスクリーン印刷することで形成される。絶縁膜の厚さは、例えば1μm〜100μm程度とすることができる。なお、絶縁膜17としては、ガラスの他に、例えば樹脂等を用いることができる。
第1及び第2の外部電極18,20は、第1の外表面22に垂直な方向から見て、第3及び第4の側面28,29の対向方向に延びる略矩形状を呈している。第1及び第2の外部電極18,20は、第1及び第2の内部電極12,14と一対一に対応するようにこれらの各端面12a,14aと物理的且つ電気的に接続されている。
具体的には、第1の外部電極18は、絶縁膜17上及び絶縁膜17の開口部17aから露出している第1の外表面22上に形成されている。そのため、第1の外部電極18は、第1の外表面22に露出していると共に絶縁膜17によって覆われていない(絶縁膜17の開口部17aに対応している)第1の内部電極12の一端面12aのうち第1の側面26寄りの領域を覆うように、該領域と物理的且つ電気的に接続されている。なお、絶縁膜17には、第1の外部電極18の延在方向において開口部17a以外の開口部が設けられていないので、第1の外部電極18は、第1の外表面22に露出している第2の内部電極14の一端面14a及び熱伝導体16の一端面16aとは物理的にも電気的にも接続されないようになっている。
第2の外部電極20は、絶縁膜17上及び絶縁膜の開口部17bから露出している第1の外表面22上に形成されている。そのため、第2の外部電極20は、第1の外表面22に露出していると共に絶縁膜17によって覆われていない(絶縁膜17の開口部17bに対応している)第2の内部電極14の一端面14aのうち第2の側面27寄りの領域を覆うように、該領域と物理的且つ電気的に接続されている。なお、絶縁膜17には、第2の外部電極20の延在方向において開口部17b以外の開口部が設けられていないので、第2の外部電極20は、第1の外表面22に露出している第1の内部電極12の一端面12a及び熱伝導体16の一端面16aとは物理的にも電気的にも接続されないようになっている。
各接続端子21は、第1の外表面22に垂直な方向から見て略方形状を呈しており、互いに物理的に接続されないように絶縁膜17上にそれぞれ形成されている。各接続端子21は、第1の外表面22に垂直な方向から見て、第1の内部電極12の一端面12aにおける所定領域、第2の内部電極14の一端面14aにおける所定領域及び熱伝導体16の一端面16aにおける所定領域をそれぞれ覆うように絶縁膜17上に配置されており、これらと熱的に接続されている。
具体的には、各接続端子21のうち第3の側面28寄りに配置されていると共に第1及び第2の側面26,27の対向方向に並ぶ3つの接続端子21(接続端子群21A)は、第1の外表面22に垂直な方向から見て、熱伝導体群16Aを構成する各熱伝導体16の一端面16aにおける所定領域をそれぞれ覆うように絶縁膜17上に配置されており、熱伝導体群16Aを構成する各熱伝導体16と熱的に接続されている。各接続端子21のうち第4の側面29寄りに配置されていると共に第1及び第2の側面26,27の対向方向に並ぶ3つの接続端子21(接続端子群21B)は、第1の外表面22に垂直な方向から見て、熱伝導体群16Bを構成する各熱伝導体16の一端面16aにおける所定領域をそれぞれ覆うように絶縁膜17上に配置されており、熱伝導体群16Bを構成する各熱伝導体16と熱的に接続されている。
第1及び第2の外部電極18,20並びに端子電極21は、例えば、印刷法又はめっき法により形成することができる。印刷法を用いる場合には、Au粒子あるいはPt粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、その導電性ペーストをバリスタ素体10上に印刷し、焼付け又は焼成することにより形成することができる。めっき法を用いる場合には、真空めっき法(真空蒸着法、スパッタリング法、イオンプレーティング法等)により、AuあるいはPtを蒸着させることにより形成することができる。
続いて、図7及び図8を参照して、上述の構成を有する積層型チップバリスタV1が半導体発光素子30に接続された発光装置LEについて説明する。図7は、第1実施形態に係る積層型チップバリスタを用いた発光装置の分解斜視図である。図8は、図7のVIII−VIII線端面図である。
発光装置LEは、積層型チップバリスタV1、半導体発光素子30及び積層型チップバリスタV1が載置される基板40を備えている。
半導体発光素子30は、例えばGaN(窒化ガリウム)系半導体の発光ダイオード(LED:Light Emitting Diode)である。半導体発光素子30は、図示しないアノード電極とカソード電極との間に所定の電圧が印加されて電流が流れると、発光領域において発光する。
半導体発光素子30には、積層型チップバリスタV1におけるバリスタ素体10の第1の外表面22に対向する対向面32に、第1〜第3のバンプ電極34〜36がそれぞれ複数形成されている。各第1のバンプ電極34は、半導体発光素子30における図示しないアノード電極と接続されており、第1の外部電極18に対応する位置にそれぞれ配置されている。各第2のバンプ電極35は、半導体発光素子30における図示しないカソード電極と接続されており、第2の外部電極20に対応する位置にそれぞれ配置されている。これらの第1及び第2のバンプ電極34,35は、はんだリフローによって第1又は第2の外部電極20と物理的且つ電気的に接続されることとなる。このように、半導体発光素子30が複数の第1及び第2のバンプ電極34,35によって第1及び第2の外部電極18,20と接続されているので、半導体発光素子30と積層型チップバリスタV1との接合強度の向上が図られている。
なお、第1及び第2の外部電極18,20とこれらに対応するバンプ電極32とは、電気的にも接続されている。そのため、第1の内部電極12と、第2の内部電極14と、バリスタ層A10,A12における第1及び第2の内部電極12,14が重なる領域とにより構成されるバリスタが、半導体発光素子30に並列接続されることとなる。よって、積層型チップバリスタV1により、半導体発光素子30をESD(Electro Static Discharge:静電気放電)サージから保護することができる。このとき、積層型チップバリスタV1の第1及び第2の外部電極18,20は、積層型チップバリスタV1の入出力端子電極として機能する。
一方、各バンプ電極36は、半導体発光素子30における電極部分でない本体部分と接続されており、各接続端子21と一対一に対応する位置にそれぞれ配置されている。各バンプ電極36は、はんだリフローによって各接続端子21と物理的且つ熱的に接続されることとなる。このため、各バンプ電極36は、半導体発光素子30において発生される熱を第1及び第2の内部電極12,14並びに熱伝導体16へと伝達する。
以上のように、第1実施形態においては、熱伝導体16が、第1の外表面22から第2の外表面24へと向かう方向に延在すると共に第1及び第2の内部電極12,14に対して平行に延在するようにバリスタ素体10の内部に形成されている。この熱伝導体16は、バリスタ素体10の熱伝導率(第1実施形態では、バリスタ素体10の主成分であるZnOの熱伝導率)よりも高い熱伝導率を有する材質となっている。そして、熱伝導体16の一端面16aが第1の外表面22に露出し、熱伝導体16の他端面16bが第2の外表面24に露出している。そのため、半導体発光素子30において発生した熱が、熱伝導体16の一端面16aと半導体発光素子30とを物理的且つ熱的に接続している絶縁膜17、接続端子21及びバンプ電極36を介して、熱伝導体16を通じて第1の外表面22から第2の外表面24へと伝達されるようになる(図8の矢印H1参照)。その結果、半導体発光素子30の熱を、積層型チップバリスタV1によって効率よく基板40へと放散させることが可能となる。
また、第1実施形態においては、熱伝導体16が、バリスタ層A11上の全面に配置されている。そのため、熱伝導体16をバリスタ層A11上に形成する際にパターニングする必要がなくなっている。その結果、積層型チップバリスタV1の製造工程を簡便にすることが可能となる。また、通常、複数の熱伝導体16並びに複数の第1及び第2の内部電極12,14がパターニングされたバリスタ層A10〜A13を積層した積層体を切断することで複数の積層型チップバリスタV1を製造するので、このように熱伝導体16をバリスタ層A11上の全面に配置することで、積層の際にバリスタ層A11の位置合わせ等を考慮する必要がなくなる。その結果、積層型チップバリスタV1の大量生産に適したものとなっている。
また、第1実施形態においては、第1の内部導体12の一端面12aのうち第1の側面26寄りの領域及び第2の内部導体14の一端面14aのうち第2の側面27寄りの領域を除いて、第1及び第2の内部導体12,14の一端面12a,14a及び熱伝導体16の一端面16aが絶縁膜17によって覆われている。そのため、熱伝導体16と第1及び第2の外部電極18,20とが電気的に接続されることがなくなっている。その結果、熱伝導体16の一端面16aが第1の外表面22に露出している場合でも、第1及び第2の外部電極18,20のパターニング形状の自由度を確保することが可能となる。
(第2実施形態)
次に、図9〜図12を参照して、第2実施形態に係る積層型チップバリスタV2の構成を説明する。図9は、第2実施形態に係る積層型チップバリスタを示す斜視図である。図10は、第1実施形態に係る積層型チップバリスタを示す平面図である。図11は、図10のXI−XI線端面図である。図12は、図10のXII−XII線端面図である。第2実施形態に係る積層型チップバリスタV2では、第1及び第2の内部電極12,14の配置並びに熱伝導体16の配置の点で、上述した第1実施形態に係る積層型チップバリスタV1と相違する。
第2実施形態に係る積層型チップバリスタV2は、バリスタ素体10内に、第1及び第2の内部電極12,14、及び、5個の熱伝導体16を二組(熱伝導体群16A,16B)備える。第1及び第2の内部電極12,14は、バリスタ素体10の第4の側面29寄りに配置されており、第1の内部電極12は、第2の内部電極14よりも外側に配置されている。熱伝導体群16A,16Bは、バリスタ素体10の第3の側面28寄りに配置されており、熱伝導体群16Aは、熱伝導体群16Bよりも外側に配置されている。
各接続端子21のうち最も第3の側面28寄りに配置されていると共に第1及び第2の側面26,27の対向方向に並ぶ3つの接続端子21(接続端子群21A)は、第1の外表面22に垂直な方向から見て、熱伝導体群16Aを構成する各熱伝導体16の一端面16aにおける所定領域をそれぞれ覆うように絶縁膜17上に配置されており、熱伝導体群16Aを構成する各熱伝導体16と熱的に接続されている。各接続端子21のうち第3の側面28寄りで且つ接続端子群21Aよりも第4の側面29寄りに配置されていると共に第1及び第2の側面26,27の対向方向に並ぶ3つの接続端子21(接続端子群21B)は、熱伝導体群16Bを構成する各熱伝導体16の一端面16aにおける所定領域をそれぞれ覆うように絶縁膜17上に配置されており、熱伝導体群16Bを構成する各熱伝導体16と熱的に接続されている。
以上のように、第2実施形態に係る積層型チップバリスタV2でも、第1実施形態に係る積層型チップバリスタV1と同様の作用効果を奏する。
(第3実施形態)
次に、図13及び図14を参照して、第3実施形態に係る積層型チップバリスタV3の構成を説明する。図13は、第3実施形態に係る積層型チップバリスタを示す斜視図である。図14は、(a)が図13のXIVA−XIVA線端面図であり、(b)が図13のXIVB−XIVB線端面図である。第3実施形態に係る積層型チップバリスタV2では、熱伝導体16の形状の点で、上述した第1実施形態に係る積層型チップバリスタV1と相違する。
第3実施形態に係る積層型チップバリスタV3は、バリスタ素体10内に、第1及び第2の内部電極12,14、及び、5個の熱伝導体16を二組(熱伝導体群16A,16B)備える。第1及び第2の内部電極12,14は、共に略T字形状の薄肉板状体となっている。第1及び第2の内部電極12,14では、その略T字形状となっている一方の先端部分の端面12a,14aが第1の外表面22に臨むように第1の外表面22に引き出されており、第1の外表面22に露出していると共に、その略T字形状となっている他方の先端部分の端面12b,14bが第2の外表面24に臨むように第2の外表面24に引き出されており、第2の外表面24に露出している。第1及び第2の外部電極18,20は、第1の外表面22から露出している第1及び第2の内部電極12,14の端面12a,14aとそれぞれ物理的且つ電気的に接続されている。
以上のように、第3実施形態に係る積層型チップバリスタV3でも、第1実施形態に係る積層型チップバリスタV1と同様の作用効果を奏する。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、第1の外表面22と第2の外表面24とが互いに対向するものでなくてもよい。このときも、熱伝導体16が第1の外表面22から第2の外表面24へと向かう方向に延在するように配設されることで、熱伝導体16を通じて第1の外表面22から第2の外表面24へと半導体発光素子30の熱を効率よく放散することが可能となる。
また、積層型チップバリスタV1〜V3におけるバリスタ素体10の形成方法としては、シート積層工法の他、印刷積層工法も用いることができる。
また、半導体発光素子30だけでなく、動作中に熱を発するような電子素子の熱の放散を行うために、本発明に係る積層型チップバリスタをその電子素子と接続するようにしてもよい。
また、第1〜第3実施形態に係る積層型チップバリスタV1〜V3では各熱伝導体群16A,16Bを構成する熱伝導体16を5層としていたが、これに限られず、各熱伝導体群16A,16Bを構成する熱伝導体16が1層又は2層以上であってもよく、熱伝導体群16Aを構成する熱伝導体の数と熱伝導体群16Bを構成する熱伝導体16の数とが異なっていてもよい。
第1実施形態に係る積層型チップバリスタを示す斜視図である。 第1実施形態に係る積層型チップバリスタを示す平面図である。 図2のIII−III線端面図である。 図2のIV−IV線端面図である。 第1実施形態に係る積層型チップバリスタを構成するバリスタ素体の分解斜視図である。 第1実施形態に係る積層型チップバリスタのうち外部電極及び接続端子を除いて示す斜視図である。 第1実施形態に係る積層型チップバリスタを用いた発光装置の分解斜視図である。 図7のVIII−VIII線端面図である。 第2実施形態に係る積層型チップバリスタを示す斜視図である。 第1実施形態に係る積層型チップバリスタを示す平面図である。 図10のXI−XI線端面図である。 図10のXII−XII線端面図である。 第3実施形態に係る積層型チップバリスタを示す斜視図である。 (a)は図13のXIVA−XIVA線端面図であり、(b)は図13のXIVB−XIVB線端面図である。
符号の説明
10…バリスタ素体、12…第1の内部電極、14…第2の内部電極、16…熱伝導体、17…絶縁膜、18…第1の外部電極、20…第2の外部電極、22…第1の外表面、24…第2の外表面、V1〜V3…積層型チップバリスタ。

Claims (9)

  1. 第1及び第2の外表面を有するバリスタ素体と、
    少なくともその一部同士が互いに対向するように前記バリスタ素体内に配された第1及び第2の内部電極と、
    前記第1の内部電極に電気的に接続されると共に、前記第1の外表面に形成された第1の外部電極と、
    前記第2の内部電極に電気的に接続されると共に、前記第1の外表面に形成された第2の外部電極と、
    前記バリスタ素体内を通ると共に前記第1の外表面から前記第2の外表面へと向かうように配置され、一端が前記第1の外表面に露出している熱伝導体と、
    少なくとも前記第1の外表面に露出している前記熱伝導体の一端を覆うように前記第1の外表面に配置された絶縁膜とを備えることを特徴とするバリスタ素子。
  2. 前記熱伝導体が前記第1及び第2の内部電極と平行となるように延在していることを特徴とする請求項1に記載されたバリスタ素子。
  3. 前記第1の外表面と前記第2の外表面とが互いに対向しており、
    前記熱伝導体が前記第1及び第2の外表面の対向方向に延在していることを特徴とする請求項2に記載されたバリスタ素子。
  4. 前記バリスタ素体は、前記第1の外表面と前記第2の外表面とを連結するように伸びると共に互いに対向する第1の側面及び第2の側面を有し、
    前記熱伝導体が前記第1及び第2の側面の対向方向に延在していることを特徴とする請求項3に記載されたバリスタ素体。
  5. 前記熱伝導体は、前記第1及び第2の側面に露出している部分を有していることを特徴とする請求項4に記載されたバリスタ素体。
  6. 前記熱伝導体は、その他端が前記第2の外表面に露出していることを特徴とする請求項1〜5のいずれか一項に記載されたバリスタ素子。
  7. 前記第1及び第2の内部電極の対向方向における前記熱伝導体の幅が、前記第1及び第2の内部電極の対向方向における前記第1及び第2の内部導体の幅よりも大きいことを特徴とする請求項1〜6のいずれか一項に記載されたバリスタ素子。
  8. 前記熱伝導体の熱伝導率は、前記バリスタ素体の熱伝導率よりも高いことを特徴とする請求項1〜7のいずれか一項に記載されたバリスタ素子。
  9. 前記熱伝導体は、前記第1及び第2の内部電極と同一の材質によって構成されていることを特徴とする請求項1〜8のいずれか一項に記載されたバリスタ素子。
JP2007023456A 2006-03-20 2007-02-01 バリスタ素子 Expired - Fee Related JP4984929B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007023456A JP4984929B2 (ja) 2007-02-01 2007-02-01 バリスタ素子
US11/709,677 US7696856B2 (en) 2006-03-20 2007-02-23 Varistor element
DE102007013016A DE102007013016A1 (de) 2006-03-20 2007-03-19 Varistorelement
CN2007100891538A CN101042951B (zh) 2006-03-20 2007-03-20 可变电阻元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007023456A JP4984929B2 (ja) 2007-02-01 2007-02-01 バリスタ素子

Publications (2)

Publication Number Publication Date
JP2008192704A true JP2008192704A (ja) 2008-08-21
JP4984929B2 JP4984929B2 (ja) 2012-07-25

Family

ID=39752546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007023456A Expired - Fee Related JP4984929B2 (ja) 2006-03-20 2007-02-01 バリスタ素子

Country Status (1)

Country Link
JP (1) JP4984929B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260187A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH11273984A (ja) * 1998-03-18 1999-10-08 Murata Mfg Co Ltd セラミック電子部品
JP2004259736A (ja) * 2003-02-24 2004-09-16 Tdk Corp 複合電子部品
JP2006086274A (ja) * 2004-09-15 2006-03-30 Taiyo Yuden Co Ltd 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール
JP2006295079A (ja) * 2005-04-14 2006-10-26 Tdk Corp 発光装置
JP2006303107A (ja) * 2005-04-19 2006-11-02 Tdk Corp 発光装置
JP2006339559A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd Led部品およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260187A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH11273984A (ja) * 1998-03-18 1999-10-08 Murata Mfg Co Ltd セラミック電子部品
JP2004259736A (ja) * 2003-02-24 2004-09-16 Tdk Corp 複合電子部品
JP2006086274A (ja) * 2004-09-15 2006-03-30 Taiyo Yuden Co Ltd 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール
JP2006295079A (ja) * 2005-04-14 2006-10-26 Tdk Corp 発光装置
JP2006303107A (ja) * 2005-04-19 2006-11-02 Tdk Corp 発光装置
JP2006339559A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd Led部品およびその製造方法

Also Published As

Publication number Publication date
JP4984929B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP5233400B2 (ja) バリスタ
JP2007088173A (ja) 積層型チップバリスタ及び電子機器の製造方法
JP4487963B2 (ja) バリスタ及び発光装置
US7355251B2 (en) Light emitting device
JP2007103505A (ja) 発光装置
JP4577250B2 (ja) バリスタ及び発光装置
US7911317B2 (en) Multilayer chip varistor and electronic component
JP5163228B2 (ja) バリスタ
US7696856B2 (en) Varistor element
JP4888225B2 (ja) バリスタ及び発光装置
JP4984930B2 (ja) バリスタ素子
JP4364865B2 (ja) 電子部品
JP4600309B2 (ja) バリスタ及び発光装置
JP4984929B2 (ja) バリスタ素子
JP4479668B2 (ja) バリスタ及び発光装置
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4962442B2 (ja) 積層型チップバリスタ
JP2008252150A (ja) 積層型チップバリスタ
JP4978302B2 (ja) バリスタ及び発光装置
JP4730205B2 (ja) 集合基板
JP2008263236A (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees