JP2008192670A - 強誘電体トランジスタメモリ装置 - Google Patents
強誘電体トランジスタメモリ装置 Download PDFInfo
- Publication number
- JP2008192670A JP2008192670A JP2007022674A JP2007022674A JP2008192670A JP 2008192670 A JP2008192670 A JP 2008192670A JP 2007022674 A JP2007022674 A JP 2007022674A JP 2007022674 A JP2007022674 A JP 2007022674A JP 2008192670 A JP2008192670 A JP 2008192670A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- mfsfet
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】従来の主な強誘電体メモリはデータを破壊読み出しするので再書き込みを必要とするか、あるいはメモリセルを行列状に配置して、データを破壊しなとような制御をしていた。したがって、制御回路が複雑で、かつデータ読み出しの際のサイクルタイムが長く、一般的ICの中に取り組むのが容易でなかった。
【解決手段】P型とN型のゲート部に強誘電体薄膜を有する電界効果型トランジスタを電源端子に対して通常の極性の逆に接続し、他端の電極とゲート電極を互いにすべて接続して入出力端子とした。
【選択図】図1
【解決手段】P型とN型のゲート部に強誘電体薄膜を有する電界効果型トランジスタを電源端子に対して通常の極性の逆に接続し、他端の電極とゲート電極を互いにすべて接続して入出力端子とした。
【選択図】図1
Description
本発明は半導体集積回路において、不揮発性の回路を内蔵する際の強誘電体を用いた電界効果型トランジスタによるメモリ装置の構成に関する。
近年、メモリ分野のなかで電気的に書き込み、消去可能な不揮発性メモリの重要性が増している。また、集積回路の一部に書き込み、消去可能な不揮発性の回路を内蔵することがしばしば要請される。
不揮発性メモリも様々にあるが、高速性、低電圧特性、低消費電力等の観点から強誘電体メモリが注目されている。強誘電体メモリの具体的な構成は以下の例に示すように様々にある。
強誘電体メモリの第1の従来例としては強誘電体膜内部の残留分極状態により2状態を定義する強誘電体コンデンサに、書き込みの際には強誘電体薄膜の抗電界以上の電圧を極性の異なる2種のかけ方で1か0かの内部分極状態を作り出し、残留分極による保存状態を経て、読み出しの際には強誘電体薄膜の抗電界以上の電圧をかけて電荷を取り出し、1か0かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図12、図13、図14、図15である。
図12は強誘電体コンデンサの構造を示す断面図である。図12において、1240は無機の強誘電体からなる強誘電体薄膜であり、1241と1242は金属からなる電極である。金属電極1241と1242によって強誘電体薄膜1240を挟む構造により強誘電体コンデンサが形成されている。
図13は図12に示した強誘電体コンデンサの分極電荷−印加電圧特性を示すものである。図13において1301、1302、1303、1304、1305、1306の各点の特性点を通る曲線が図12の強誘電体コンデンサの第1端子1241と第2端子1242の間に加えた電圧Vと内部分極電荷Qの特性を表している。特性点1301は第2端子1242に第1端子1241より正の高い電圧Vを加えた状態を示し、特性点1304は第1端子1241に第2端子1242より正の高い電圧Vを加えた状態を示している。特性点1301と特性点1304においては内部の分極は正負、逆の分極をする。特性点1301の状態にあった強誘電体コンデンサの第1端子と第2端子の電位差を0として開放すると、内部の分極は残留分極として保存され、特性点1302に示す状態となる。また、特性点1304の状態にあった強誘電体コンデンサの第1端子1241と第2端子1242の電位差を0として開放すると、内部の分極は残留分極として保存されて、特性点1305に示す状態となる。したがって、強誘電体コンデンサの内部分極電荷と印加電圧はヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を0としても前の状態によって、異なった残留分極を有している。この状態が特性点1302と特性点1305に相当して、不揮発性のデータを記憶できる。
なお、以上において説明した強誘電体コンデンサの両端の電圧Vと強誘電体薄膜内部の分極電荷の関係を模式的に図示したのが図14である。図13の特性点1301〜1306は図14においては(A)〜(F)に示すようになる。ただし、図13における印加電圧Vは図14において上部のコンデンサの電極を基準として正負を定めている。なお、図14において強誘電体コンデンサにおける2枚の電極板の内部における丸に囲まれて+、−で表示したものが分極電荷を表し、電極板の外側の単に+、−で表示したものは電荷を表している。
図13および図14から解るように強誘電体薄膜にかかる電圧が0になった場合でも、強誘電体薄膜内部の残留分極は前の状態、履歴によって異なった状態を保っている。つまり図14の(B)の状態と(E)の状態はともに印加電圧は0であるが、内部の残留分極の極性は全く逆となっている。
また、図13に示すように、強誘電体コンデンサの両端の端子が開放された状態から図12の第2端子1242を基準として第1端子1241に電圧V(ΔVB)をかけると特性点1304に移動する。このとき、前の状態が特性点1302であれば図13に示すΔQ1の電荷が取り出され、特性点1305の状態であればΔQ0が取り出される。図13から明らかにΔQ0≪ΔQ1であるので残留分極として記憶されていた前の状態を1,0として判別できる。
以上を実際に行う回路構成の例として図15がある。図15において1551は強誘電体コンデンサ、1552はN型の絶縁ゲート電界効果型トランジスタ(以下MOSFETと略す場合もある。なお、MOSFETとはMeatal-Oxide-Semiconductor-Field-Effect-Transistor)であり、また、1553はワード線であり、前記MOSFET1552のゲート電極に接続されている。また、1554はビット線であり、前記MOSFET1552のソースもしくはドレインとなる電極に接続されている。また、1555はプレート線で前記強誘電体コンデンサ1551の一端に接続されている。強誘電体コンデンサ1551の他端は前記MOSFET1552のドレインもしくはソースとなる電極に接続されている。以上の回路によって、ビット線1554とプレート線1555に強誘電体コンデンサ1551にかける電位を供給し、ワード線1553によってMOSFET1552をオン(ON)、オフ(OFF)することにより、前述した電荷の書き込み動作と読み出し動作を行う。なお、この方法はデータを読み出す際に電荷を取り出す、つまりデータを破壊してしまうので、破壊読み出しと一般的に呼ばれる方式であり、特許例として特許文献1がある。
また、データを読み出す際にデータを破壊しない方法を用い、非破壊読み出しと呼ばれる方法がある。
次に第2の従来例として非破壊読み出しの方式を用いた強誘電体メモリについて述べる。本発明でも用いる図2の断面図、あるいは図16の回路図に示すように電界効果型トランジスタのゲート部に強誘電体薄膜200を設け、ゲート電極201と基板209間、もしくは、ソースもしくはドレインとなる第1電極202、ドレインもしくはソースとなる第2電極203に強誘電体薄膜の抗電圧以上の電圧を加え、強誘電体薄膜に分極を起こし、印加電圧を取り除いた後もその残留分極の状態によってデータを記憶し、かつその残留分極によって、電界効果型トランジスタのチャルネルに誘起される電荷が異なり、スレッショルド電圧の相違となって、流れる電流値が異なることから書き込まれた分極の方向を知る、つまり1か0かの差違を検出する方式がある。
なお、前記ゲート部に強誘電体薄膜を有する電界効果型トランジスタを以下MFSFETと略す場合もある。なお、MFSFETとはMeatal-Ferroelectrics-Semiconductor-Field-Effect-Transistorの頭文字を連ねたものである。
さて、前述した電界効果型トランジスタのゲート部に強誘電体薄膜に分極を起こし、その残留分極電荷によるスレッショルド電圧変化を検出する方法について以下に更に説明する。
図16において、ワード線1675を通してゲート電極1661に0電位を与え、第1ビット線1673と第2ビット線1674を通して、ソース電極1663とドレイン電極1664に抗電圧以上の正のV電位を与え、強誘電体薄膜にゲート側に正極、基板側に負極の分極を起こしている。あるいはワード線1675を通してゲート電極1661に抗電圧以上の正のV電位を与え、第1ビット線1673と第2ビット線1674を通して、ソース電極1663とドレイン電極1664に0電位を与え、強誘電体薄膜にゲート側に負極、基板側に正極の分極を起こしている。これらの分極の相違によるスレッショルド電圧の差異による電流量の変異を検出する。
更にこの方式は図17に示すごとく前記MFSFET行列上に配置し、ワード線、ビット線を制御して前記MFSFETのデータ記憶状態を検出する方法が大容量のメモリとするには一般的手法である。つまり、図17において、1761等に示すMFSFETを行列状に配置し、ワード線1775と第1ビット線1773、第2ビット線1774を共用化して用いている。このように構成したメモリセルアレイ1780のワード線群とビット線群を制御する回路をメモリセルアレイの周辺に設け制御する。
ただし、この方式ではゲート電極の下に強誘電体薄膜を設けて残留分極を記憶し、かつその記憶データの差異を検出するためにMFSFETのゲート電極にトランジスタがオン(ON)する電位をかける方法であるので、記憶データを消さないように、かつ行列状に配置されたメモリとしての各MFSFETに誤動作や誤書き込みを防ぐような方式をワード線側とビット線側の制御回路に付与する。
なお、この一例として、ゲート部に強誘電体薄膜を有する電界効果型トランジスタを記述する特許文献2がある。
なお、この一例として、ゲート部に強誘電体薄膜を有する電界効果型トランジスタを記述する特許文献2がある。
次に強誘電体メモリの第3の従来例を図10、図11を用いて述べる。図10はN型MFSFETとP型MOSFETを組み合わせてインバータ回路を構成し、該インバータ回路を2個用いて互いに入力端子と出力端子をたすき掛けに接続してラッチ回路を構成している。また、図11ではP型MFSFETとN型MFSFETを組み合わせてラッチ回路を構成している。ゲート部に強誘電体薄膜を持つMFSFETはゲート部の電位に応じた内部分極が強誘電体薄膜に起こる。この内部分極は電界効果型トランジスタであるMFSFETのスレッショルド電圧に差異を引き起こす。図10の回路においてはN型MFSFET1021とP型MOSFET1022によるインバータ回路と、N型MFSFET1023とP型MOSFET1024によるインバータ回路との組み合わせによってラッチ回路が構成されているので、MFSFET1021とMFSFET1023のゲート電位は互いに正負逆の電位が加わり、それによってMFSFET1021とMFSFET1023のゲート部における強誘電体薄膜の内部分極は逆の極性となる。その結果、MFSFET1021とMFSFET1023のスレッショルド電圧は異なる。この状態で電源を切っても、強誘電体薄膜の分極は残留分極電荷となり、不揮発性で保存される。したがって、電源を再度、投入した際にMFSFET1021とMFSFET1023のスレッショルド電圧は異なっているので、不均衡が生じ、ラッチ回路としては電源遮断前の状態になるように復帰する。この回路方式は格別な制御操作をしなくても自動的に電源遮断前の状態を保ち、復帰する方式である。また、図11はN型MFSFET1121,1123とP型MFSFET1122,1124とすべてゲート部に強誘電体薄膜を持った電界効果型トランジスタを用いてラッチ回路を構成し、更に確実な動作を訴求したものである。
なお、MFSFETを用いたラッチ回路方式については特許文献3がある。
しかしながら、上記従来の強誘電体メモリでは以下に述べる問題点を有していた。図12、図13、図14、図15あるいは特許文献1に示した方法のデータを破壊読み出しする方式は読み出し後、消えたデータを再書き込みする必要がある。したがって、データを読み出した後に書き込み動作を行うので余計な膨大な素子数の制御回路と無視できない時間を要し、アクセスタイムやサイクルタイムに影響を与える。
また、図16、図17あるいは特許文献2に示すような、電界効果型トランジスタのゲート電極上に強誘電体薄膜を配置し、ゲート電極とドレイン電極もしくはソース電極あるいは基板間に前記強誘電体薄膜の抗電圧以上の電圧を加えて、強誘電体薄膜の残留分極によってデータを保持し、かつメモリセルを行列状に配置してワード線やビット線をデコーダを含む周辺回路で制御する方式は周辺回路が複雑で多大な素子数の回路を必要とする。
また、図10、図11あるいは特許文献3に示す方法では強誘電体メモリとしての格別な制御回路が不要である反面、メモリ1ビット当たりのトランジスタの個数が多く、素子効率の観点では必ずしも満足できるものではなかった。
以上より、大規模メモリの場合には第1、第2の従来例として前述した方式でもよいが、集積回路の中に比較的小容量の読み書き可能な不揮発性メモリを内蔵する場合には前述した従来の方式では周辺回路の大きさと制御の煩雑さと、読み書きに要する長い時間が大きな課題となっていた。
また、第3の従来例として前述した比較的小容量のメモリを意識した手法においても素子効率を改善することが課題となっていた。
そこで本発明はこのような問題点を解決するもので、その目的とするところは、読み書き可能、かつ不揮発性であって、更に、データの読み出しの際や書き込みの際に格別な制御方式や手順を必要とせず、通常のMOSFETと同じような取り扱いが可能で、かつ占有面積もより少ない不揮発性回路を提供することを目的とする。
上記の課題を解決して、本発明の目的を達成するために、各発明は以下のように構成した。
すなわち第1の発明は、電源となる第1電源端子および第2電源端子と、ゲート部に強誘電体薄膜を有するN型導電性の第1の電界効果型トランジスタと、ゲート部に強誘電体薄膜を有するP型導電性の第2の電界効果型トランジスタと、を有し、前記第1のN型電界効果型トランジスタの第1電極は前記第1電源端子に接続され、前記第2のP型電界効果型トランジスタの第1電極は前記第2電源端子に接続され、前記第1のN型電界効果型トランジスタの第2電極とゲート電極と前記第2のP型電界効果型トランジスタの第2電極とゲート電極とが互いに接続されている。
第2の発明は第1の発明において、前記第1の電界効果型トランジスタ、または前記第2の電界効果型トランジスタのいずれかにおいてチャネルドープが行われている。
第3の発明は第1の発明において、前記強誘電体薄膜は無機強誘電体からなる。
第4の発明は第3の発明において、前記無機強誘電体はPZTN(登録商標)からなる。
第5の発明は第1の発明において、前記強誘電体薄膜は有機強誘電体からなる。
第6の発明は第5の発明において、前記有機強誘電体はPVDF、VDFオリゴマー、P(VDF/TrFE)、または奇数ナイロンからなる。
第7の発明は第1の発明において、前記電界効果型トランジスタはシリコン基板を用いている。
第8の発明は第1の発明において、前記電界効果型トランジスタはTFT、または有機トランジスタからなる。
以上のような構成からなる本発明によれば、電界効果型トランジスタのゲート部における強誘電体薄膜の内部分極の極性はゲート電位が反映し、該電界効果型トランジスタのスレッショルド電圧に変化を与え、双安定なラッチ回路となる。かつ電源を遮断しても残留分極によってMFSFETのスレッショルド電圧が異なり、ラッチ回路に偏りができるので電源投入後も電源切断時のラッチ回路のデータ保持状態に速やかに復帰させることができる。
また、本発明では、2個のMFSFETで回路が構成され、かつデータの書き込み回路とデータ出力回路を兼ねているので余分な制御回路や読み出し、書き込みの手順を不要としており、高速かつ少ない回路素子となって、小容量の不揮発性メモリ内蔵のLSIにコストと、占有面積の観点から非常に適した回路を提供できるという効果がある。
また、本発明において、ゲート電極部に強誘電体薄膜を有するMFSFETにチャネルドープを行う場合には、MFSFETのスレッショルド電圧を適切に調整することにより、残留分極の方向の相違によってMFSFETがオン、オフの差となって区別がはっきりする動作領域に持ち込み、データの検出をより一層、容易かつ確実にして、電源切断時のラッチ回路のデータ保持状態に安定して復帰させることができる。
また、本発明において、MFSFETのゲート部の強誘電体薄膜の材料に無機強誘電体のPZTN(登録商標)を用いる場合には、その強誘電体薄膜の分極電荷−印加電圧のヒステリシス特性として角型特性が強く現れ、その結果、動作特性や信頼性の高いものが実現できる。
また、本発明において、MFSFETの強誘電体薄膜に理想的なMFS構造が容易に形成できる有機強誘電体であるPVDF、VDFオリゴマー、P(VDF/TrFE)、もしくは奇数ナイロンを用いるようにした。したがって、この場合には諸特性が改善され、製造が容易かつ安定性を増す効果がある。そしてその結果、品質信頼性が高まるとともに、製造コストが低下するという効果がある。
また、本発明において、電界効果型トランジスタがシリコン基板を用いた場合には実績のある製造工程をとれるので安定した、かつ従来装置を多く用いた製造が可能である。
また、本発明において、電界効果型トランジスタをTFT、または有機トランジスタを用いた場合には可撓性が高くフレキシブルな製品への応用が可能となる。
以下、本発明の実施形態について、図面を参照して説明する。
(本発明の強誘電体トランジスタメモリ装置の第1実施形態)
図1は本発明の強誘電体トランジスタメモリ装置の第1実施形態の構成を示す回路図である。この第1実施形態は、図1に示すように、N型の導電型であってゲート部の強誘電体薄膜を有する電界効果型トランジスタ(MFSFET)111とP型の導電型であってゲート部の強誘電体薄膜を有する電界効果型トランジスタ112とを備え、N型MFSFET111の電源には通常の電位とは逆の正極性の電源端子+VDDを接続し、P型MFSFET112の電源には通常の電位とは逆の負極性の電源端子−VSSを接続している。また、N型MFSFET111とP型MFSFET112の出力端子とゲート電極(入力端子)は互いにすべて接続され、入出力端子113の電位を保持するようにしたものである。
図1は本発明の強誘電体トランジスタメモリ装置の第1実施形態の構成を示す回路図である。この第1実施形態は、図1に示すように、N型の導電型であってゲート部の強誘電体薄膜を有する電界効果型トランジスタ(MFSFET)111とP型の導電型であってゲート部の強誘電体薄膜を有する電界効果型トランジスタ112とを備え、N型MFSFET111の電源には通常の電位とは逆の正極性の電源端子+VDDを接続し、P型MFSFET112の電源には通常の電位とは逆の負極性の電源端子−VSSを接続している。また、N型MFSFET111とP型MFSFET112の出力端子とゲート電極(入力端子)は互いにすべて接続され、入出力端子113の電位を保持するようにしたものである。
(MFSFETの構成と動作原理)
次に、図1に示す回路の詳細および動作の説明に先立って、図1の回路を構成するN型MFSFET111、P型MFSFET112の構造、および動作原理について図2〜図7を参照して説明する。
図2はN型の導電性を持つMFSFETをチャネル部のソース・ドレイン方向に切断した断面図である。図2において、201は金属からなるゲート電極、202はN+拡散からなるソースもしくはドレインとなる第1電極、203はN+拡散からなるドレインもしくはソースとなる第2電極である。209はシリコン基板である。200はPZTN(登録商標)からなる強誘電体薄膜である。結晶性の優れたPZTN(登録商標)から形成された強誘電体薄膜200は両端に電圧を印加すると内部に分極が起こるとともに、一度起きた分極は反転しにくい性質がある。図13は強誘電体材料としては一般的なPZTやSBTの印加電圧−分極電荷のヒステリシス特性例であるが、PZTN(登録商標)を用いるとヒステリシス特性の角型性がより良くなる。
なお、PZTとはPb(Zr,Ti)O3の総称であり、またPZTN(登録商標)とはPZTのTiの一部をNbで置き換えたものの総称であり、またSBTとはSrBi2Ta2O9もしくはそれに近い組成の総称である。また、強誘電体薄膜200を用いる場合、ゲート電極201は白金(Pt)が一般的によく用いられる。
次に、図1に示す回路の詳細および動作の説明に先立って、図1の回路を構成するN型MFSFET111、P型MFSFET112の構造、および動作原理について図2〜図7を参照して説明する。
図2はN型の導電性を持つMFSFETをチャネル部のソース・ドレイン方向に切断した断面図である。図2において、201は金属からなるゲート電極、202はN+拡散からなるソースもしくはドレインとなる第1電極、203はN+拡散からなるドレインもしくはソースとなる第2電極である。209はシリコン基板である。200はPZTN(登録商標)からなる強誘電体薄膜である。結晶性の優れたPZTN(登録商標)から形成された強誘電体薄膜200は両端に電圧を印加すると内部に分極が起こるとともに、一度起きた分極は反転しにくい性質がある。図13は強誘電体材料としては一般的なPZTやSBTの印加電圧−分極電荷のヒステリシス特性例であるが、PZTN(登録商標)を用いるとヒステリシス特性の角型性がより良くなる。
なお、PZTとはPb(Zr,Ti)O3の総称であり、またPZTN(登録商標)とはPZTのTiの一部をNbで置き換えたものの総称であり、またSBTとはSrBi2Ta2O9もしくはそれに近い組成の総称である。また、強誘電体薄膜200を用いる場合、ゲート電極201は白金(Pt)が一般的によく用いられる。
図13は図2に用いている強誘電体薄膜200の分極電荷−印加電圧特性である。図13において強誘電体薄膜に抗電界以上の負の電圧を加えると特性点1301の状態となり、そこで印加電圧を除き、開放すると特性点1302となり、かつ縦軸の交差点に相当する量が残留分極として保持される。更に抗電圧以上の正の電圧を加えると特性点1304の状態に移る。そこで印加電圧を除き、開放すると特性点1305となり、かつ縦軸の交差点に相当する量が残留分極として保持される。
さて、図13に示したように、図2の構造のMFSFETにおいて強誘電体薄膜200に抗電圧以上の電圧を印加すると、強誘電体薄膜200は内部に分極を起こす。例えば図4に示すようにゲート電極端子404を通してゲート電極201が0電位でソースもしくはドレインとなる第1電極202、ドレインもしくはソースとなる第2電極203がドレイン電極端子もしくはソース電極端子405,406を通して+V電位であると図4に示すように強誘電体薄膜400はゲート電極201側が正、ソースもしくはドレインとなる第1電極202、ドレインもしくはソースとなる第2電極203側が負の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部409の電子が誘起するのを抑制する方向に働く。つまりN型MFSFETはスレッショルド電圧が高くなる。
また、図5に示すようにゲート電極端子504を通してゲート電極201が+V電位でソースもしくはドレインとなる第1電極202、ドレインもしくはソースとなる第2電極203がドレイン電極端子もしくはソース電極端子505,506を通して0電位であると図5の強誘電体薄膜500はゲート電極201側が負、ソースもしくはドレインとなる第1電極202、ドレインもしくはソースとなる第2電極203側が正の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部509に電子を誘起する。N型の場合は電子の流れる経路チャネルを形成しやすい方向に作用する。つまりN型MFSFETはスレッショルド電圧が低くなる。図5において、チャネル部509の上部が複数の破線模様で表現しているのは前記強誘電体薄膜の分極の結果、チャネル部において電子が誘起されている様子を表現しているものである。
さて図13は強誘電体薄膜にかかる電圧Vと内部分極電荷Qの関係を示しているが、静電容量をCとしてQ=CVの一般的な関係により、MOS容量の変化を図13から読みとれる。また、MOSFETのスレッショルド電圧の変化はMOS容量の変化に関連している。したがって、図13において、特性曲線が大きく変化する抗電圧付近でN型MFSFETはスレッショルド電圧が大きく変わる。これはMFSFETの強誘電体薄膜の内部分極の方向と大きさによって電界効果型トランジスタとしてのスレッショルド電圧が変わることに対応している。図13において、特性曲線が抗電圧付近で変わる際の電圧は電界効果型トランジスタの動作電圧に比較しても充分に影響を与える変化量である。そして、特性点1302や特性点1305における残留分極も充分に大きいので、電源を切断した際に残留分極が保存されたMFSFETはスレッショルド電圧も大きな差として保存されている。
なお、図4や図5においてソースもしくはドレインとなる電極402やドレインもしくはソースとなる電極403は実際の回路においては同電位とは限らないので強誘電体薄膜400,500の分極状態は必ずしも一様ではないが、電界効果型トランジスタとしてのスレッショルド電圧に影響を与えるということには変わりがない。
また、内部分極によるスレッショルド電圧に与える影響が実際の回路において適正点からずれる場合にはMFSFETのチャネル部に原子価の異なる不純物原子等をチャネルドープしてスレッショルド電圧を調整することもできる。
以上のように図2の構造により、ゲート部の強誘電体薄膜の内部分極により、スレッショルド電圧が変化し、かつ電源を切断してもその状態が記憶されているという機能を持つMFSFETとなっていることが解る。
図3は図2のN型MFSFETを回路図上でシンボルとして表現する際の記号図である。
図6、図7はP型MFSFETの場合におけるソース電極もしくはドレイン電極に対するゲート電位の強誘電体薄膜の内部分極への影響と、チャネル部へのキャリアの誘起に与える影響を図示したものである。図6、図7においてはMFSFETのソース電極もしくはドレイン電極はP型拡散で形成されている。
図6ではソースもしくはドレインとなる電極602,603にそれぞれドレイン電極端子もしくはソース電極端子605,606を通してV電位が与えられ、ゲート電極端子604を通してゲート電極601に0電位が与えられると強誘電体薄膜600にはゲート電極に近い方に正の分極、チャネルに近い方に負の分極が生じ、チャネル部609には電流がより流れやすくなるようなスレッショルド電圧の低下が起こる様子を示している。
図7ではソースもしくはドレインとなる電極602,603にそれぞれドレイン電極端子もしくはソース電極端子605,606を通して0電位が与えられ、ゲート電極端子704を通してゲート電極601にV電位が与えられると強誘電体薄膜700にはゲート電極に近い方に負の分極、チャネルに近い方に正の分極が生じ、チャネル部709には電流が流れにくくなるようなスレッショルド電圧の上昇が起こる様子を示している。
(第1実施形態の回路の詳細説明)
さて、図1に戻り、一部重複するが第1実施形態のより詳細な構成と動作について説明する。
N型MFSFET111の電源としてドレイン電極を正極性の電源端子+VDDに接続し、P型MFSFET112の電源としてドレイン電極を負極性の電源端子−VSS(0電位)に接続している。また、N型MFSFET111のゲート電極とソース電極、およびP型MFSFET112のゲート電極とソース電極を互いにすべて接続している。また該接続点は入出力端子113となっている。
さて、図1に戻り、一部重複するが第1実施形態のより詳細な構成と動作について説明する。
N型MFSFET111の電源としてドレイン電極を正極性の電源端子+VDDに接続し、P型MFSFET112の電源としてドレイン電極を負極性の電源端子−VSS(0電位)に接続している。また、N型MFSFET111のゲート電極とソース電極、およびP型MFSFET112のゲート電極とソース電極を互いにすべて接続している。また該接続点は入出力端子113となっている。
なお、N型MFSFET111の電源としては通常の電位とは逆の正極性の電源端子に接続し、P型MFSFET112の電源としては通常の電位とは逆の負極性の電源端子に接続した手法を用いているのでN型MFSFET111とP型MFSFET112のソース電極とドレイン電極の呼称の仕方が電源に対して一般的な呼称とは逆の関係となっている。
さて、入出力端子113の電位が高電位+VDDである場合にはN型MFSFET111のゲート電位も高電位+VDDであるので、N型MFSFET111はオン(ON)すると同時にN型MFSFET111のゲート部の強誘電体薄膜の分極電荷は相対的にN型MFSFET111のスレッショルド電圧を低下させる方向(電流を流れやすくする方向)に作用する。したがって、N型MFSFET111はN型であっても+VDDの電源電位を入出力端子113へ供給しつづけるように作用する。
このとき、P型MFSFET112のゲート電位も高電位+VDDであるので、P型MFSFET112はオフ(OFF)すると同時にP型MFSFET112のゲート部の強誘電体薄膜の分極電荷は相対的にP型MFSFET112のスレッショルド電圧を上昇させる方向(電流を流れにくくする方向)に作用する。したがって、P型MFSFET112は−VSSの電源電位を入出力端子113から遮断するように作用する。したがって、一度、入出力端子113の電位が高電位+VDDとなると、その高電位+VDDを保つ。
また、入出力端子113の電位が低電位−VSSである場合にはP型MFSFET112のゲート電位も低電位−VSSであるので、P型MFSFET112はオン(ON)すると同時にP型MFSFET112のゲート部の強誘電体薄膜の分極電荷は相対的にP型MFSFET112のスレッショルド電圧を低下させる方向(電流を流れやすくする方向)に作用する。したがって、P型MFSFET112はP型であっても−VSSの電源電位を入出力端子113へ供給しつづけるように作用する。
このとき、N型MFSFET111のゲート電位も低電位−VSSであるので、N型MFSFET111はオフ(OFF)すると同時にN型MFSFET111のゲート部の強誘電体薄膜の分極電荷は相対的にN型MFSFET111のスレッショルド電圧を上昇させる方向(電流を流れにくくする方向)に作用する。したがって、N型MFSFET111は+VDDの電源電位を入出力端子113から遮断するように作用する。したがって、一度、入出力端子113の電位が低電位−VSSとなると、その低電位−VSSを保つ。
以上から、図1のN型MFSFET111とP型MFSFET112の組み合わせにより、高電位、あるいは低電位の2電位のどちらか一方を保持するラッチ回路となっている。
そして、N型MFSFET111とP型MFSFET112のゲート部における強誘電体薄膜の内部分極は電源を切断しても残留分極として保持、記憶されるので、再び電源が投入されると、スレッショルド電圧が低く記憶されたMFSFETが優勢に作用する。その結果、電源切断前の信号状態に自動的に復帰する。つまり、余計な操作をしなくとも不揮発性のラッチ回路として機能する。
なお、分極によるスレッショルド電圧の変化が適正値ではない場合にはN型MFSFET111とP型MFSFET112のそれぞれについて両方、もしくは一方にチャネルドープを行い、スレッショルド電圧を調整することにより、保持動作とリーク電流防止のより良好なラッチ回路に改良することもある。
また、分極とスレッショルドの変化を図4〜図7で説明し、その際はソース側もドレイン側も同電位の場合を例にとって説明したが、図1ではN型MFSFET111、あるいはP型MFSFET112においては必ずしもソース側とドレイン側の電位は同電位ではない。したがって、ソース側とドレイン側では分極電荷量や、それらよるスレッショルド電圧の変化は局所的には一様ではないが、MFSFET全体としては等価的に分極電荷の変化と、それに応じた等価的なスレッショルド電圧変化が起こる。その結果、図1では前述したような高電位、あるいは低電位の2電位のどちらか一方を保持し、かつ不揮発性のラッチ回路となる。
(本発明の強誘電体トランジスタメモリ装置の使用例)
次に本発明の強誘電体トランジスタメモリ装置の用い方を簡単に説明する。図1において、入出力端子113はN型MFSFET111、及びP型MFSFET112のゲート入力端子にも、またドレインもしくはソースとなる出力端子にも接続しているので、入出力端子113を介して記憶している電位の出力電位を取り出すことも出来るし、また入出力端子113を介して所望の信号電位を書き込むこともできる。例えば、入力信号端子やバスラインのフローティング防止に用いることができる。
次に本発明の強誘電体トランジスタメモリ装置の用い方を簡単に説明する。図1において、入出力端子113はN型MFSFET111、及びP型MFSFET112のゲート入力端子にも、またドレインもしくはソースとなる出力端子にも接続しているので、入出力端子113を介して記憶している電位の出力電位を取り出すことも出来るし、また入出力端子113を介して所望の信号電位を書き込むこともできる。例えば、入力信号端子やバスラインのフローティング防止に用いることができる。
なお、電源投入時において、入出力端子113の電位が定まる間の過渡期において、入出力端子113の寄生静電容量や微量な電荷が本来の記憶電位を定めるのに障害を与えるような回路で使用する場合には入出力端子113の後に抵抗素子を設ける、あるいはトランジスタで一時的に遮断したりする方法をとることもある。
また、メモリ単位が2個のMFSFETと比較的少ない構成であるので、単独に用いるのみならず、行列状に多数ならべて、全体を一括制御する方法もある。
(強誘電体薄膜をゲート部に持つMFSFETの他の構造例)
以上の説明において、MFSFETのゲート電極の直下に強誘電体薄膜が埋め込まれた構造を図2の断面図の構造で説明してきたが、他の構造でも可能である。
以上の説明において、MFSFETのゲート電極の直下に強誘電体薄膜が埋め込まれた構造を図2の断面図の構造で説明してきたが、他の構造でも可能である。
図8は強誘電体薄膜をゲート部に持つMFSFETの第2の構造例である。図8において、801は金属からなるゲート電極、802はN+拡散からなるソースもしくはドレインとなる第1電極、803はN+拡散からなるドレインもしくはソースとなる第2電極である。800は強誘電体薄膜であり、804は常誘電体薄膜からなる緩衝層である。図2と図8の相違は図8において常誘電体絶縁物からなる緩衝層804を設けたことである。緩衝層804を設けたのは強誘電体薄膜800の結晶性等が不完全であると図2の構造では図8においてMFSFETの基板809と強誘電体薄膜800の間で電荷の漏洩が起こり、強誘電体薄膜の残留分極の保持特性が悪化することが起こりうる。絶縁物であり、かつ強誘電体薄膜が結晶成長しやすい緩衝層804を設けることにより、前記特性の劣化を防ぐものである。
図9は強誘電体薄膜をゲート部に持つMFSFETの第3の構造例である。図9において、901は金属からなるゲート電極、902はN+拡散からなるソースもしくはドレインとなる第1電極、903はN+拡散からなるドレインもしくはソースとなる第2電極である。900は強誘電体薄膜であり、904は絶縁性を重視した常誘電体薄膜からなる第1の緩衝層であり、905は強誘電体が結晶化しやすい材質の第2の緩衝層である。図8と図9の相違は図9において第2の緩衝層905を設けたことである。緩衝層の役目は基板と強誘電体薄膜間の絶縁性と強誘電体薄膜の結晶化を容易にする役目であるが、ひとつの材料で難しい場合には図9のように第1の緩衝層904と第2の緩衝層905を設け、目的とする役目を分担して両立させる手法もある。
(その他の実施形態例)
本発明は上記の実施形態に限定されるものではない。以下に例をあげる。
本発明は上記の実施形態に限定されるものではない。以下に例をあげる。
図2において強誘電体薄膜はPZTN(登録商標)やPZTやSBTを例にあげたが、無機の強誘電体としては他の材料を用いてもよい。例えば他にもBLT(Bi4XLaXTi3O12)、(Ba,Sr)TiO3、Bi4Ti3O12、BaBiNb2O9等々がある。また、組成の割合が変われば無数にある。また、強誘電体薄膜の上層部と下層部で組成のことなる材料を積層させたものを用いてもよい。
また、金属膜としてまた、金属膜の電極の材質として前述した白金(Pt)以外でも可能で、Ta、Tiを用いてもよいし、Pt/Tiの合金を用いてもよい。あるいはRuO2、IrO2、SrRuO3、RhO2等の酸化物導電性膜を用いることも場合により可能である。
どのような材質を選択するかは電気的特性のみならず、品質の信頼性、製造上の容易さ、製造コスト等を総合的に検討するなかで選択される。
また、以上の説明において、強誘電体の材質を無機の強誘電体としていた。しかし、図2において強誘電体薄膜200はシリコンよりなる基板209の上方に形成されている。したがって、これはシリコン(Si)の上に強誘電体を結晶化させることになるが、前述したように、一般的にシリコン結晶上に直接無機強誘電体結晶を成長させることは困難を伴う。しばしば、境界においては結晶欠陥を多く残すことになるため、理想的なMFS(Meatl-Ferroelectrics-Semiconductor)構造が形成されない。この結果、強誘電体薄膜200と基板209は前記結晶欠陥のために強誘電体薄膜200の残留分極が影響を受け、所望のデータが短期間に消滅してしまうという問題がある。この問題を克服する為に、無機の強誘電体材料ではなく図2において強誘電体薄膜200に有機強誘電体を用いる方法がある。有機強誘電体は無機強誘電体に比べ低温で形成されるため、シリコンとの界面に欠陥を多く含む層が形成されず、理想的なMFS構造が形成される。したがって、図2において強誘電体薄膜200が有機強誘電体であれば良好な特性の強誘電体薄膜をゲート部に持つMFSFETが実現する。また、前記有機強誘電体の材料としてはPVDF(poly(vinylidene fluoride))、VDFオリゴマー(vinylidene fluoride)、P(VDF/TrFE)(poly(vinylidene fluoride−trifluoroethylene))、もしくはナイロン7、ナイロン9、ナイロン11、ナイロン13等の奇数ナイロンが適している。なお、有機強誘電体は無機強誘電体に比べ低温で形成されるため、他の製造工程に影響が少ないという特徴もある。
また、図2、図4〜図7等においてMFSFETはバルク基板を持つ型で説明をしたが、埋め込み酸化膜層を有するシリコン・オン・インシュレータ基板SOI(Silicon On Insulator)やGaAs(Gallium Arsenite)、SiGe(Silicon Germanium)を用いることも出来る。
また、図2、図4〜図7等においてMFSFETはシリコン基板を用いた電界効果型トランジスタで説明したが、応答速度が低くともよい仕様の製品においては有機強誘電体を採用したTFT(Thin Film Transistor)や有機トランジスタの集積回路においても適用できる。この場合には可撓性やコストダウンが期待でき、製品の応用分野が広がる。
111,1021,1023,1121,1123,1552,1660,1761…N型MFSFET、112,1122,1124…P型MFSFET、113,1025,1026,1125,1126…入出力端子、200,400,500,600,700,800,900,1240…強誘電体薄膜、201,301,401,601,801,901,1661…ゲート電極、302,402,602,1663…ソースもしくはドレインとなる電極、303,403,603,1664…ドレインもしくはソースとなる電極、202,802,902…ソースもしくはドレインとなる第1電極、203,803,903…ドレインもしくはソースとなる第2電極、209,809…基板、409,509,609,709,809,909,1665…チャネル部、404,504,604,704…ゲート電極端子、405,406,505,506,605,606,705,706…ドレイン電極端子もしくはソース電極端子、1301,1302,1303,1304,1305,1306…特性点、1022,1024…P型MOSFET、804…緩衝層、904…第1の緩衝層、905…第2の緩衝層、1241,1242…強誘電体コンデンサ電極、1249,1551…強誘電体コンデンサ、1553,1675,1775…ワード線、1554,1663,1664,1773,1774…ビット線、1555…プレート線、1780…メモリセルアレイ。
Claims (8)
- 電源となる第1電源端子および第2電源端子と、
ゲート部に強誘電体薄膜を有するN型導電性の第1の電界効果型トランジスタと、
ゲート部に強誘電体薄膜を有するP型導電性の第2の電界効果型トランジスタと、を有し、
前記第1のN型電界効果型トランジスタの第1電極は前記第1電源端子に接続され、前記第2のP型電界効果型トランジスタの第1電極は前記第2電源端子に接続され、前記第1のN型電界効果型トランジスタの第2電極とゲート電極と前記第2のP型電界効果型トランジスタの第2電極とゲート電極とが互いに接続されていることを特徴とする強誘電体トランジスタメモリ装置。 - 前記第1の電界効果型トランジスタ、または前記第2の電界効果型トランジスタのいずれかにおいてチャネルドープが行われたことを特徴とする請求項1に記載の強誘電体トランジスタメモリ装置。
- 前記強誘電体薄膜は無機強誘電体からなることを特徴とする請求項1に記載の強誘電体トランジスタメモリ装置。
- 前記無機強誘電体はPZTN(登録商標)からなることを特徴とする請求項3に記載の強誘電体トランジスタメモリ装置。
- 前記強誘電体薄膜は有機強誘電体からなることを特徴とする請求項1に記載の強誘電体トランジスタメモリ装置。
- 前記有機強誘電体はPVDF、VDFオリゴマー、P(VDF/TrFE)、または奇数ナイロンからなることを特徴とする請求項5に記載の強誘電体トランジスタメモリ装置。
- 前記電界効果型トランジスタはシリコン基板を用いたことを特徴とする請求項1に記載の強誘電体トランジスタメモリ装置。
- 前記電界効果型トランジスタはTFT、または有機トランジスタを用いたことを特徴とする請求項1に記載の強誘電体トランジスタメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022674A JP2008192670A (ja) | 2007-02-01 | 2007-02-01 | 強誘電体トランジスタメモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022674A JP2008192670A (ja) | 2007-02-01 | 2007-02-01 | 強誘電体トランジスタメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192670A true JP2008192670A (ja) | 2008-08-21 |
Family
ID=39752518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007022674A Withdrawn JP2008192670A (ja) | 2007-02-01 | 2007-02-01 | 強誘電体トランジスタメモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008192670A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055696A (ja) * | 2008-08-28 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置 |
-
2007
- 2007-02-01 JP JP2007022674A patent/JP2008192670A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055696A (ja) * | 2008-08-28 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7024008B2 (ja) | 半導体装置 | |
US7215567B2 (en) | Ferroelectric memory device | |
JP5865421B2 (ja) | 半導体装置 | |
JP5813840B2 (ja) | 半導体装置 | |
US9007823B2 (en) | Semiconductor device | |
JP2003173673A (ja) | 強誘電体メモリ | |
CN110428858B (zh) | 基于具有滞回特性器件的静态存储器 | |
JPH1022468A (ja) | 半導体記憶装置 | |
KR100745938B1 (ko) | 강유전체 메모리 및 그 동작 방법 | |
JP2006237143A (ja) | 強誘電体トランジスタラッチ回路 | |
JP2008192670A (ja) | 強誘電体トランジスタメモリ装置 | |
JP2007328864A (ja) | 緩衝型強誘電体コンデンサラッチ回路 | |
JP2006237776A (ja) | 強誘電体コンデンサラッチ回路 | |
US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
JP2006155837A (ja) | 強誘電体メモリ装置 | |
JP4655668B2 (ja) | 強誘電体コンデンサラッチ回路 | |
JP2006032526A (ja) | 強誘電体メモリ装置 | |
JPH0770228B2 (ja) | 半導体メモリの書込み動作制御方法 | |
JP2007242130A (ja) | 強誘電体メモリ装置 | |
JP2003272376A (ja) | 強誘電体メモリ | |
JP2006236443A (ja) | 強誘電体メモリ装置 | |
JP2008016120A (ja) | 強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |