JP2008182096A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008182096A JP2008182096A JP2007015012A JP2007015012A JP2008182096A JP 2008182096 A JP2008182096 A JP 2008182096A JP 2007015012 A JP2007015012 A JP 2007015012A JP 2007015012 A JP2007015012 A JP 2007015012A JP 2008182096 A JP2008182096 A JP 2008182096A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- passivation film
- fuse
- manufacturing
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ヒューズパターンの影響を受けることなく形成された目印を有する半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置50は、絶縁膜7に接触して形成された、開口部3を有するパッシベーション膜6と、開口部3内に配列された複数のヒューズ1とを有し、パッシベーション膜6に、パッシベーション膜6を貫通することなく所定の間隔を空けて配列された複数の目印10a、10bを有する。
【選択図】図1
【解決手段】本発明の半導体装置50は、絶縁膜7に接触して形成された、開口部3を有するパッシベーション膜6と、開口部3内に配列された複数のヒューズ1とを有し、パッシベーション膜6に、パッシベーション膜6を貫通することなく所定の間隔を空けて配列された複数の目印10a、10bを有する。
【選択図】図1
Description
ヒューズなどの同一パターンが大量に繰り返し形成されており、最上層が感光性ポリイミド素材のパッシベーション膜で覆われている半導体装置及び半導体装置の製造方法に関する。
近年の微細化技術が進み、メモリセルは集積率が上がるに連れ、不良となるビットも増える傾向にある。この不良となったビットを救済するには、テスタにより不良ビットの判定を行い、ヒューズ溶断装置(レーザートリマー)で切り替えスイッチの役割となっているヒューズを溶断し、不良となったビットを冗長のビットと入れ替える。入れ替わったかどうかをチェックするには判定プログラムにより判定する。この判定プログラムは不良ビットが存在していないことが期待値となるが、不良となったビットが存在していた場合は不良内容の解析を行い原因を特定する作業を行う。
様々な不良原因の中の一つとして不完全なヒューズ溶断が挙げられる。不完全に溶断されたヒューズなど特定のヒューズを検索するには、CADデータや設計図面上で目標となるヒューズの場所を特定する。ヒューズの場所が特定できたら光学顕微鏡で該当するヒューズを目視で検索するが、光学顕微鏡で特定のヒューズを検索する手法としては基準となる位置よりヒューズを数えるしかない。
図4に従来のヒューズパターンを例示する。図4(a)は島状にヒューズが配置された例を示しており、図4(b)は魚の骨のような形状をしたフィッシュボーンタイプのヒューズの例を示している。いずれも、ヒューズガードリング110内に、共通線100をはさんで、複数の未溶断ヒューズ101と複数の溶断済みヒューズ102とが配置されている。図を見てわかるように、これらヒューズ101、102は、繰り返しに特徴が無い同一パターンで形成されている。このような同一パターンで整列配置されたヒューズの中から特定のヒューズを検索するのは極めて困難である。それにもかかわらず、光学顕微鏡を利用して特定のヒューズを検索する機会は、上記の不完全なヒューズの溶断箇所の検索のほか、ヒューズを溶断する装置(レーザートリマー)の溶断試験や溶断のための条件出し、ヒューズを溶断する装置のメンテナンスなど少なくない。しかし、何れも、密集している大量の繰り返しヒューズパターンから目標となるヒューズパターンの検索は困難であることから、不良解析や溶断試験などの作業効率は低下する。また、光学顕微鏡の高倍率のレンズを使用する際には、顕微鏡に伝わる微小な振動でも対象物が揺れてしまい目標となるヒューズを検索している最中に見失うこともある。このため、繰り返し形成されている数百ものヒューズパターンの数を間違えることなく数えることは担当技術者の精神的な負担にもなっている。
このような繰り返しパターンにおける問題を解決するため、特許文献1は、同一のパターンが繰り返しレイアウトされた基板上にパターンを検索するための基準位置となるダミーパターンが形成された半導体装置を開示している。
特開平09−306910号公報
しかしながら、特許文献1のダミーパターンは、積層の構造、つまりパターンそのものの形状や大きさ、隣接するパターンとの関係、更には上下層に対する関係に至るまで、設計基準や設計上の制約が多いことから、所望の形状に形成するのが困難であった。
そこで、本発明は、ヒューズパターンの影響を受けることなく形成された目印を有する半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため本発明の半導体装置は、絶縁膜に接触して形成された、開口部を有するパッシベーション膜と、開口部内に配列された複数のヒューズとを有する半導体装置において、パッシベーション膜に所定の間隔を空けて配列された複数の窪みを有することを特徴とする。
本発明の半導体装置は、パッシベーション膜に所定の間隔を空けて配列された複数の窪みを有するため、複数のヒューズが同じパターンで繰り返し配列されていたとしても、これら各窪みを手掛かりとすることで目標とするヒューズを容易に検索することができる。また、これら各窪みは、パッシベーション膜に形成されているので、絶縁膜に形成されたヒューズそのものの大きさや形状、隣接するパターンとの関係等の制約を受けることがない。さらにはこれら各窪みは貫通穴ではないため、パッシベーション膜の下に形成されているアルミ配線や拡散層などに対する機械的損傷や化学薬品等の化学的損傷、および静電破壊等の電気的損傷からチップを保護するという、パッシベーション膜の役割が窪みが形成されることで阻害されるといったこともない。
また、各窪みは、窪みの周縁が、パッシベーション膜の開口部の境界部分に形成された傾斜面から離れた位置であり、かつ各ヒューズに隣接する領域に形成されているものであってもよい。
また、本発明の半導体装置の各窪みは、窪みの周縁が、パッシベーション膜の開口部の境界部分に形成された傾斜面から離れた位置であり、かつ各ヒューズに隣接する領域に形成されているものであってもよい。
また、本発明の半導体装置は、パッシベーション膜の主面に形成される各窪みの形状が、少なくとも2種類以上の形状を有するものであってもよい。
また、本発明の半導体装置は、パッシベーション膜の主面に形成される各窪みの形状が、文字または記号の形状に形成されているものであってもよい。
また、本発明の半導体装置は、各窪みの断面形状が、絶縁膜に近づくにつれ窄まるテーパ形状であってもよい。
本発明の半導体装置の製造方法は、絶縁膜に接触して形成された、開口部を有するパッシベーション膜と、開口部内に配列された複数のヒューズとを有する半導体装置の製造方法において、パッシベーション膜に、マスクを介して露光光を照射し、複数の窪みを所定の間隔を空けて形成する工程を含むことを特徴とする。
また、本発明の半導体装置の製造方法は、各窪みを、窪みの周縁が、パッシベーション膜の開口部の境界部分に形成された傾斜面から離れた位置であり、かつ各ヒューズに隣接する領域に形成する工程を含むものであってもよい。
また、本発明の半導体装置の製造方法は、パッシベーション膜の主面に形成される各窪みの形状を、少なくとも2種類以上形成する工程を含むものであってもよい。
また、本発明の半導体装置の製造方法は、パッシベーション膜の主面に形成される各窪みの形状を、文字または記号の形状に形成する工程を含むものであってもよい。
また、本発明の半導体装置の製造方法は、各窪みの断面形状を、絶縁膜に近づくにつれ窄まるテーパ形状に形成する工程を含むものであってもよい。
本発明によれば、目印となる複数の窪みをパッシベーション膜に形成することでヒューズパターンの影響を受けることなく所定の間隔を空けて窪みを配列することできる。そして、このように配列された窪みを目印とすることで目標とするヒューズを容易に検索することができる。
以下、図面を参照しながら本発明について説明する。
(第1の実施形態)
図1(a)は、本実施形態の半導体装置の一部拡大平面図である。また、図1(b)は図1(a)のA−A’線における断面図である。
図1(a)は、本実施形態の半導体装置の一部拡大平面図である。また、図1(b)は図1(a)のA−A’線における断面図である。
本実施形態の半導体装置50は、ヒューズガードリング20内の絶縁膜7上に開口部3が形成されたパッシベーション膜6を備えており、開口部3内には複数のヒューズ1が整列配置されている。図1(a)に示す本実施形態の半導体装置50では、ヒューズ1は共通線2をはさんでそれぞれ2列に同一パターンでヒューズ1が整列配置されている。
感光性ポリイミドからなるパッシベーション膜6には、所定の間隔を空けて大小2種類の目印10a、10bが交互に形成されている。目印10a、10bは、図1(b)に示すように、目印10a、10bは、パッシベーション膜6を貫通しない程度の窪みであり、絶縁膜7とパッシベーション膜6との境界4から目印10a、10bの境界4に近い側の目印10a、10bの周縁11までの距離が距離Lとなる位置に形成されている。また、パッシベーション膜6の主面に形成された目印10a、10bの形状は、目印10aは概ね正方形であるのに対し、目印10bは長方形である。すわなち、目印10aと目印10bとは、パッシベーション膜6の主面に形成された形状が互いに異なる。一方、目印10a、10bの断面形状は、いずれも絶縁膜7に近づくにつれ窄まるテーパ形状となっているがパッシベーション膜6を貫通するものではない。
パッシベーション膜6は、パッシベーション膜6の下に形成されているアルミ配線や拡散層などに対する機械的損傷や化学薬品等の化学的損傷、および静電破壊等の電気的損傷からチップを保護する役割がある。よって、目印10a、10bは、パッシベーション膜6を貫通しない程度の窪みとして形成することでパッシベーション膜6の機能が損なわれないようにしている。
また、境界4から目印10a、10bまでの距離Lは、以下のようにして決定される。目印10a、10bは、目標となるヒューズ1の検索を円滑に行うことができるようにヒューズ1のできるだけ近傍に形成することが好ましい。しかしながら、開口部3側のパッシベーション膜6の端面は傾斜面6aが形成されるため、傾斜面6aから十分離れた位置に目印10a、10bを形成する必要がある。距離Lはこれらの条件を満足するような距離に設定される。すわなち、目印10a、10bは、その周縁11が窪みの周縁が、パッシベーション膜6の開口部3の境界部分に形成された傾斜面6aから離れた位置であり、かつ各ヒューズ1に隣接する領域に形成されている。
次に、目印10a、10bの形成方法について図2を用いて説明する。
目印10a、10bは、既存のDRAM製造工程におけるパッシベーション工程を適用し、感光性ポリイミドが開口しない程度の窪みを生成することで形成する。
例えば、膜厚が5um程のパッシベーション膜6である感光性ポリイミドにマスク30を用いて露光する場合、図2(a)に示すように、(A)部の距離が10um以上となるようにして目印を形成しようとすると、パッシベーション膜6には貫通穴が形成されてしまう。貫通穴が形成されてしまうと、パッシベーション膜6の下に形成されているアルミ配線や拡散層などに対する機械的損傷や化学薬品等の化学的損傷、および静電破壊等の電気的損傷からチップを保護するという、パッシベーション膜6の役割を果たせなくなってしまう。
一方、図2(b)に示すように、(B)部の距離を3um〜5umとすると、斜め45度前後の勾配を有する、断面形状がテーパ形状の窪みが形成される。このようにして形成された窪みは、パッシベーション膜6を貫通していないのでパッシベーション膜6の役割を阻害することはない。本実施形態の目印10a、10bは、図2(b)に示す方法で、ヒューズ1の配列方向に平行に交互に形成されている。
以上のように、本実施形態では、繰り返し配列されたヒューズ1の列に隣接して目印10a、10bを所定の間隔を空けて配置しているので、目印10a、10bを手掛かりに目標となるヒューズを容易に検索することができる。すわなち、本実施形態によれば、テーパ形状の窪みからなる目印10a、10bに光を照射し、この反射光を光学顕微鏡で検索することで、ヒューズを容易に検索することができ、ビット不良の解析工数を削減することができる。
また、本実施形態の目印10a、10bはヒューズ1から離れたパッシベーション膜6に形成されている。このため、ヒューズ1そのものの大きさや形状、隣接するパターンとの関係等の制約を受けることがない。このため、形成する目印について、本実施形態のように、目印10aと、目印10aよりも大きな目印10bとを交互に配列することが可能となる。そして、このような配置により、検索はさらに容易となる。
なお、上述した実施形態では、目印10a、10bが交互に形成された例を示したが、本発明はこれに限定されるものではない。すわなち、ヒューズパターンを容易に検索することができるものであればどのようなものであってもよく、その一例としては、目印10aが2つ連続して配置され、目印10bは、目印10aに対して2つおきに配置されているものであってもよい。また、目印の大きさも、光学顕微鏡で視覚に入るある程度の単位あたりで大きさや長さを変えてもよい。
(第2の実施形態)
図3に本実施形態の半導体装置の目印が形成された領域の一部拡大図を示す。なお、本実施形態の構成は、目印の形状が異なる以外は基本的に第1の実施形態と同様であるため、以下の説明に用いる符号は第1の実施形態で用いたものと同じ符号を用いるものとする。
図3に本実施形態の半導体装置の目印が形成された領域の一部拡大図を示す。なお、本実施形態の構成は、目印の形状が異なる以外は基本的に第1の実施形態と同様であるため、以下の説明に用いる符号は第1の実施形態で用いたものと同じ符号を用いるものとする。
パッシベーション膜6はヒューズ溶断のレーザー光照射部やワイヤボンディング部など局所的に開口が必要となる開口部3を除き、チップ全面を覆っている。このため、目印10cは、開口部及びその周辺の傾斜面を除き、チップ全体にパターンを形成することができる。
また、パッシベーション膜6はチップの最上層に形成されるため、下層に依存しない独立した条件で目印パターンを形成することができる。一般的に感光性ポリイミドはレジストによる微細加工が困難であるため、複雑なパターンを形成することができないが、図2(b)の(B)部の条件を満たした線幅であれば、図3に示すように、単純な文字や記号などを形成することができる。
このように、本発明は、パターン検索のための目印をパッシベーション膜6上に形成するため、その形状は、単なる窪みのみならず、単純な文字や記号、さらには製品名や製造条件とすることができる。これにより、ヒューズパターン検索をさらに容易化することができる。
なお、言うまでもないが、本発明は図3に示す目印10cと第1の実施形態で説明した目印10a、10bを組み合わせて用いても良い。
1 ヒューズ
2 共通線
3 開口部
4 境界
6 パッシベーション膜
6a 傾斜面
7 絶縁膜
10a、10b、10c 目印
11 周縁
20 ヒューズガードリング
30 マスク
50 半導体装置
2 共通線
3 開口部
4 境界
6 パッシベーション膜
6a 傾斜面
7 絶縁膜
10a、10b、10c 目印
11 周縁
20 ヒューズガードリング
30 マスク
50 半導体装置
Claims (10)
- 絶縁膜に接触して形成された、開口部を有するパッシベーション膜と、前記開口部内に配列された複数のヒューズとを有する半導体装置において、
前記パッシベーション膜に所定の間隔を空けて配列された複数の窪みを有することを特徴とする半導体装置。 - 前記各窪みは、前記窪みの周縁が、前記パッシベーション膜の前記開口部の境界部分に形成された傾斜面から離れた位置であり、かつ前記各ヒューズに隣接する領域に形成されている、請求項1に記載の半導体装置。
- 前記パッシベーション膜の主面に形成される前記各窪みの形状は、少なくとも2種類以上の形状を有する、請求項1または2に記載の半導体装置。
- 前記パッシベーション膜の主面に形成される前記各窪みの形状は、文字または記号の形状に形成されている請求項1ないし3のいずれか1項に記載の半導体装置。
- 前記各窪みの断面形状は、前記絶縁膜に近づくにつれ窄まるテーパ形状である請求項1ないし4のいずれか1項に記載の半導体装置。
- 絶縁膜に接触して形成された、開口部を有するパッシベーション膜と、前記開口部内に配列された複数のヒューズとを有する半導体装置の製造方法において、
前記パッシベーション膜に、マスクを介して露光光を照射し、複数の窪みを所定の間隔を空けて形成する工程を含むことを特徴とする半導体装置の製造方法。 - 前記各窪みを、前記窪みの周縁が、前記パッシベーション膜の前記開口部の境界部分に形成された傾斜面から離れた位置であり、かつ前記各ヒューズに隣接する領域に形成する工程を含む、請求項6に記載の半導体装置の製造方法。
- 前記パッシベーション膜の主面に形成される前記各窪みの形状を、少なくとも2種類以上形成する工程を含む、請求項6または7に記載の半導体装置の製造方法。
- 前記パッシベーション膜の主面に形成される前記各窪みの形状を、文字または記号の形状に形成する工程を含む、請求項6ないし8のいずれか1項に記載の半導体装置の製造方法。
- 前記各窪みの断面形状を、前記絶縁膜に近づくにつれ窄まるテーパ形状に形成する工程を含む、請求項6ないし9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015012A JP2008182096A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015012A JP2008182096A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182096A true JP2008182096A (ja) | 2008-08-07 |
Family
ID=39725755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015012A Withdrawn JP2008182096A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182096A (ja) |
-
2007
- 2007-01-25 JP JP2007015012A patent/JP2008182096A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934918B1 (ko) | 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템 | |
US7436047B2 (en) | Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same | |
JP4686210B2 (ja) | 半導体チップ | |
JP4838061B2 (ja) | 半導体集積回路におけるチップid付加方法 | |
JP2008066381A (ja) | 半導体装置及びその製造方法 | |
JP2021040002A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2009081219A (ja) | 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法 | |
JP2008182096A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007049066A (ja) | 半導体ウェハ、並びに、半導体チップおよびその製造方法 | |
JP5426885B2 (ja) | 半導体装置、半導体装置の製造方法、半導体装置の製造装置 | |
JPH09306910A (ja) | 半導体装置 | |
JP2007042882A (ja) | 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法 | |
JP2005228878A (ja) | 半導体装置 | |
US8035135B2 (en) | Semiconductor memory device | |
JP2008047880A (ja) | 半導体素子のヒューズボックス及びその形成方法 | |
KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
KR20070051038A (ko) | 식별 마크를 갖는 반도체 소자 | |
JP2007081038A (ja) | 半導体ウェハ、並びに、半導体チップおよびその製造方法 | |
KR101096231B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
JP2005166900A (ja) | 半導体装置及びその製造方法 | |
JP5341359B2 (ja) | 半導体装置の製造方法 | |
JP2007158354A (ja) | 半導体装置及びその製造方法 | |
JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 | |
JP2007517392A (ja) | 露光領域において光学制御モジュールを有するウエハ | |
JP5077559B2 (ja) | ショットマップ作成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |