JP2008177270A - 半導体装置および、その製造方法 - Google Patents

半導体装置および、その製造方法 Download PDF

Info

Publication number
JP2008177270A
JP2008177270A JP2007007962A JP2007007962A JP2008177270A JP 2008177270 A JP2008177270 A JP 2008177270A JP 2007007962 A JP2007007962 A JP 2007007962A JP 2007007962 A JP2007007962 A JP 2007007962A JP 2008177270 A JP2008177270 A JP 2008177270A
Authority
JP
Japan
Prior art keywords
semiconductor device
diffusion layer
fuse
silicon substrate
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007007962A
Other languages
English (en)
Other versions
JP4400620B2 (ja
Inventor
Shintaro Asano
伸太郎 浅野
Kazutoshi Fukahori
和敏 深堀
Shinichi Miyatake
伸一 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd, Elpida Memory Inc filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2007007962A priority Critical patent/JP4400620B2/ja
Priority to US12/007,844 priority patent/US20080211058A1/en
Publication of JP2008177270A publication Critical patent/JP2008177270A/ja
Application granted granted Critical
Publication of JP4400620B2 publication Critical patent/JP4400620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】レーザートリミング対象素子の集積度を低下させないで、レーザートリミングのレーザー光照射による拡散層の結晶欠陥発生を防止して、PN接合部のリーク電流を抑制する。
【解決手段】アルミヒューズ1の電極引き出し部である拡散層6が保護膜9によって直接被覆されている。この保護膜9の素材にはドープドポリシリコンが使用されている。
【選択図】図3B

Description

本発明は、レーザートリミング処理が実施される素子とこの下位層で当該素子の端部に接続する電極引き出し部とを有する半導体装置に関する。
従来、半導体装置の製造において、完成した装置の性能調整のために、ヒューズや薄膜抵抗体などをレーザー光照射によって溶断または部分削除するレーザートリミング処理がよく行なわれている。このようなレーザートリミング処理が実施される半導体装置では、ヒューズ等に照射したレーザー光が、ヒューズ等の位置より下に存在する配線パターンやトランジスタ素子などを損傷させない構造がとられている。
例えば、引用文献1に示される半導体装置では、基板の上に、タングステンを主成分とする線状の配線と、窒化チタンもしくはポリシリコンを主成分とする面状の共通線と、アルミを主成分とするヒューズとが、この順番に層間膜を介して形成されている。ヒューズの一端は共通線にスルーホールで接続され、ヒューズの他端は、面状の共通線に開口された穴部を通したスルーホールで線状配線の端部に接続されている。このような構成によれば、面状の共通線によって線状配線の上方が覆われる構造となるため、線状配線を、ヒューズ溶断時のレーザー光照射によって損傷させないようにすることができる、としている。
また、特許文献2に示される半導体装置では、シリコン基盤の主面に、第一層目絶縁膜、第一層目配線パターン、第二層目絶縁膜、第二層目配線パターン、第三層目絶縁膜、薄膜抵抗体がこの順番に積層形成されている。薄膜抵抗体の両端はスルーホールを介して第二層目配線パターンと電気的に接続されている。第二層目配線パターンは金属材料パターンとその表面に形成された高融点金属とからなり、第二層目配線パターンの一部は薄膜抵抗体の下の領域に延伸して形成されて、レーザー光透過防止膜を構成している。このような構成では、薄膜抵抗体の下の領域で薄膜抵抗体からシリコン基盤までの間にレーザー光透過防止膜があるので、レーザートリミング処理時のレーザー光がレーザー光透過防止膜によりシリコン基盤とは反対側に反射され、レーザー光がシリコン基盤に照射されるのを防止できる、としている。
特開2005−019498号公報 特開2005−251822号(図15、段落[0013],[0149],[0150],[0154]など)
しかしながら、特許文献1に示される半導体装置では、ヒューズ端部と線状配線端部とを接続するスルーホールを通す開口を面状の共通線に開けているため、ヒューズ溶断時のレーザー光が開口を通過してシリコン基盤の拡散層にも照射されてしまう虞がある。
また特許文献2では、配線パターンの金属材料表面に高融点金属を形成してなるレーザー光透過防止膜を薄膜抵抗体からシリコン基盤までの層内に配置することが開示されているだけで、シリコン基盤表面の拡散層をむき出しにしないようにレーザー光透過防止膜を形成する旨の示唆は全くない。
したがって、いずれの従来技術においてもヒューズ溶断時のレーザー光がシリコン基盤表面の拡散層にも照射されてしまう虞がある。この拡散層に、ヒューズを溶断できる程に高い熱エネルギーのレーザー光が照射されると、熱拡散によりPN接合部に結晶欠陥が生じ、このPN接合部の結晶欠陥から電流が漏れ出てしまう現象(以下、接合リークと呼ぶ)が起こることを本発明者らは見出した。
この問題の発生メカニズムについて、ヒューズを有する半導体装置の構成例を挙げて説明する。図7A,7Bおよび図8に、ヒューズ溶断から接合リークまでのプロセスを示す。
上記問題が生じる半導体装置構成としては、図7A,7Bのように、半導体装置表面にアルミニウム素材で出来たアルミヒューズ1が露出されている。アルミヒューズ1の両端はそれぞれ、下位層のスルーホール2によってタングステン3に接続されている。さらに、各タングステン3が下位層のコンタクト4を介して、P型シリコン基盤(P-Sub)5表面のN型拡散層6からなる導線の端部に接続されている。つまり、ヒューズの電極引き出し部に、シリコン基盤5の最表層にて一方向に延びる拡散層6が用いられている。そして、このように配線された複数のアルミヒューズ1が半導体装置表面に隣接して配置されている。
一方、アルミヒューズ1に照射されるレーザー光7はヒューズを確実に溶断するためにアルミヒューズ1よりやや大きい径のレーザスポット8になるように調整されてある。
アルミヒューズ1はレーザー光7を照射されヒューズ素材の融点まで熱せられたことで瞬間的に溶断される。レーザー光7はヒューズ部付近で熱エネルギーが最高値になるようフォーカスされている。しかし、焦点先では漏れたレーザー光が層間膜を透過して末広がり状に広がっていき、その熱エネルギーはシリコン基盤5まで到達する。図7Aの点線Pは焦点先のレーザスポット径を示している。
この熱エネルギーが、レーザー光7が照射されているヒューズ部に隣接するアルミヒューズ1の電極引き出し部である拡散層6に照射されると、熱拡散によりPN結合部に結晶欠陥が生じる。拡散層6内にもともと拡散工程で生成されていた結晶欠陥はPN結合部を通して連鎖的にP型シリコン基盤5まで達し接合面は抵抗化されることで接合リークが発生する(図8)。
例えば、ヒューズ電極の一方がヒューズ用ラッチ回路へ接続され又、もう一方はグラウンドなどのマイナス電源VSSに接続されていた場合、ヒューズ用ラッチ回路は、VSS接続かフローティング状態かどうかをラッチ回路に流れる電流やその抵抗値から検知することでヒューズが溶断されているかどうかを判定する。しかし、接合リークによって、流れる電流もしくは抵抗値がVSS接続とフローティング状態の中間値だった場合、誤判定によりラッチ回路は誤動作を引き起こしてしまう。
この現象を防ぐため、レーザー照射実験などの結果データを基に、図9A,9Bに示す様にレーザー光7が溶断対象のヒューズ3に照射されても接合リークが発生しない程度以上の距離Bを隣接ヒューズ間に設けている。この必要な距離がヒューズの集積度の低下の原因になっている。更にチップ面積の増大にも繋がっている。
本発明の目的は、上記課題に鑑み、シリコン基盤の不純物拡散層に関し、レーザートリミング時のレーザー光照射に起因する結晶欠陥の増大を防止して、PN接合部の電流リークを抑制することにある。また、それにより、ヒューズなどのレーザートリミング対象素子の集積度を向上させることも目的とする。
本発明は、シリコン基盤の主面側に形成された、レーザートリミングが実施される1つ以上のトリミング対象素子と、該トリミング対象素子の位置よりも下方に配置された該トリミング対象素子の電極引き出し部とを有する半導体装置を対象とする。
この半導体装置において、前記トリミング対象素子の電極引き出し部が、前記シリコン基盤の最表層に形成された拡散層で構成されている。そして、この拡散層が、前記シリコン基盤上に直接形成されたドープドポリシリコンからなる保護膜によって被覆されていることで、上記課題が解決される。
すなわち、トリミング対象素子の下方周辺領域に別の素子の電極引き出し部として配置される拡散層が存在している場合、そのトリミング対象素子の下方周辺領域にレーザー光が漏れても、保護膜であるドープドポリシリコンで被覆されている拡散層にはレーザー光の熱は殆ど届かない。その結果、拡散層のPN結合部で電流リークは発生しない。この事から、隣接するトリミング対象素子間の間隔を、従来例のように、接合リークが発生しない程度以上の距離に設定する必要が無くなる。その結果、ヒューズや薄膜抵抗体などのレーザートリミング対象素子の集積度を上げることが出来る。
本発明によれば、ヒューズなどのトリミング対象素子の下方周辺領域にその電極引き出し部として配置されるシリコン基盤の拡散層を保護膜(ドープドポリシリコン)で直接被覆することにより、レーザー光照射による拡散層の結晶欠陥発生を防止して、PN接合部のリーク電流を抑制することができる。その結果、レーザートリミング対象素子の集積度も向上させることが可能となる。
次に、本発明の実施の形態について図面を参照して説明する。ここでは、図7A,7Bに示したヒューズを有する半導体装置の構成例を用いて説明することとし、その構成と同一要素には同一符号を用いた。
図1Aは本発明の半導体装置の基本構成を示す平面透視図、図1Bはその断面模式図である。これらの図に示すように、アルミヒューズ1の電極引き出し部である拡散層6が保護膜9によって直接被覆されている。この保護膜9の素材にはドープドポリシリコンが使用されている。
さらに、図2に基づき、図1A,1Bに示される半導体装置の作用を説明する。
比較的濃度の高いN+型拡散層6が形成されているP型シリコン基盤5の表層部分に、ポリシリコンに不純物をドープしたドープドポリシリコンで保護膜9が形成されている。レーザートリミング対象のヒューズの下方周辺に漏れたレーザー光7がドープドポリシリコンで出来た保護膜9に照射されると、保護膜9によってレーザー光7が遮へいされ、拡散層6に達するレーザー光7は殆ど無い。
それにより、レーザー光7による熱エネルギーは拡散層6に殆ど伝わらなくなることから、レーザー光7の熱による結晶欠陥の発生を抑えることができる。この結果、拡散層形成時の拡散工程にて生成されていた結晶欠陥はPN結合部を通してP型シリコン基盤5に達することがないため、PN結合部での電流リークを抑制することができる。
また、一般的にアルミ材質の融点は660℃である。通常、レーザー光のエネルギー量、照射スポット径、照射時間はこのアルミ素材であるヒューズ1だけを熔かす程度にコントロールされている。一方、ポリシリコンの融点は1400℃であり、アルミ材質の660℃に対し2倍ほど高い。そのため、仮にレーザー光がポリシリコンに照射されても熔けるまでは至らない。
以上のように本発明では、アルミヒューズ1の電極引き出し部である拡散層6をポリシリコンによる保護膜9で直接被覆した。このため、図3A,3Bのようにアルミヒューズ1などのレーザートリミング対象素子の下方周辺領域に別のアルミヒューズ1の電極引き出し部として配置される拡散層6が存在している場合、そのレーザートリミング対象素子の下方周辺領域にレーザー光7が漏れても保護膜9で遮へいされ、拡散層6にレーザー光7は照射されない。その結果、拡散層6のPN結合部で電流リークは発生しない。
この事から、隣接するレーザートリミング対象素子間の間隔を、従来例のように、接合リークが発生しない程度以上の距離に設定する必要が無くなる。その結果、ヒューズや薄膜抵抗体などのレーザートリミング対象素子の集積度を上げることが出来る。
また、拡散層6の不純物濃度を低くすればするほど、レーザー光の熱エネルギーによる結晶欠陥の発生は少なくなり、本発明の効果が得られる。これを図4および図5で説明する。図4では、イオンの注入によって形成するが上記よりも濃度の低いN-型の拡散層6が形成されている例を示す。この場合、拡散層形成時の拡散工程で生成された結晶欠陥は、N+型の拡散層に比べ、浅い箇所にしか存在していないため、レーザー光の熱による結晶欠陥の発生率は低減する。一方、図5はイオンの注入を行わないで形成されたN--型の拡散層6を持つ構成を示している。図4の場合では、拡散層6における結晶欠陥の発生要因はドープドポリシリコン形成時の拡散工程の熱だけであるため、結晶欠陥は殆ど存在しない。そのため、レーザー光の熱による結晶欠陥は極端に少なく起こりにくい。以上のことから、拡散層6の不純物濃度が低くければ低いほど、レーザー光照射による接合リークの発生を低減できる。
なお、以上説明した半導体装置は次のように製造される。シリコン基盤5の表層にアルミヒューズ1の電極引き出し部として拡散層6を形成する。この拡散層6上に、ポリシリコンに不純物をドープしたドープドポリシリコンからなる保護膜9を生成する。このドープドポリシリコンを含むシリコン基盤5上に少なくとも層間膜を形成し、該層間膜にスルーホール2、タングステン3、コンタクト4などを形成する。この層間膜上にアルミヒューズ1を形成するとともにスルーホール2の上端にアルミヒューズ1の端部を接続する。
このような製法による半導体装置が例えばDRAMである場合、シリコン基盤5表層の拡散層6の部分を直接被覆する保護膜(ドープドポリシリコン)9の生成は、既存のDRAM製造工程におけるポリシリコン生成工程(例えばメモリセルアレイ部のセルコンタクト製造工程)で行なうことができる。また、保護膜(ドープドポリシリコン)9の形成以外の工程も同様に既存のDRAM製造工程を適用することができる。
次に、その他の実施形態を示す。
図6A,6Bは図1A,1Bに示される基本構成を複数個配置した例である。図6A,6Bに示すように、複数のアルミヒューズ1が近接して高密度で配置されている場合でも、アルミヒューズ1の電極引き出し部である拡散層6に対し、レーザー光照射による結晶欠陥発生を防止し、リーク電流を抑制することができる。また、本発明はヒューズなどのレーザートリミング対象素子の集積度を上げることを特徴としているため、図6Aのようにレーザートリミング対象素子の配置数が多いほど本発明の効果が大きい。
以上の各実施形態では、レーザー光により溶断可能な金属製のヒューズを備えた半導体装置を示しているが、レーザートリミング対象となる素子は金属製ヒューズに限らず、抵抗素子であってもよい。そのため、例えば図6のように複数のアルミヒューズ1が高密度配置されている半導体装置以外にも、ヒューズおよび抵抗体が半導体装置表面側に高密度配置されている半導体装置にも本発明は適用可能である。
本発明の半導体装置の基本構成を示す平面透視図である。 本発明の半導体装置の基本構成の断面模式図である。 図1BのC部の拡大断面において本発明の作用を説明する図である。 本発明の効果を説明するための、装置の平面透視図である。 本発明の効果を説明するための装置断面模式図である。 拡散層の不純物濃度の違いによる結晶欠陥発生状況を説明する図である。 拡散層の不純物濃度の違いによる結晶欠陥発生状況を説明する図である。 本発明の他の実施形態を示す平面透視図である。 本発明の他の実施形態の断面模式図である。 従来例を示す平面透視図である。 従来例の断面模式図である。 図7BのA部の拡大断面において従来例の課題を説明するための模式図である。 従来例の課題を説明するための平面透視図である。 従来例の課題を説明するための断面模式図である。
符号の説明
1 アルミヒューズ
2 スルーホール
3 タングステン
4 コンタクト
5 シリコン基盤
6 拡散層
7 レーザー光
8 レーザスポット
9 保護膜(ドープドポリシリコン)

Claims (5)

  1. シリコン基盤の主面側に形成された、レーザートリミングが実施される1つ以上のトリミング対象素子と、該トリミング対象素子の位置よりも下方に配置された該トリミング対象素子の電極引き出し部とを有する半導体装置において、
    前記電極引き出し部が、前記シリコン基盤の最表層に形成された拡散層で構成され、該拡散層が、前記シリコン基盤上に直接形成された保護膜によって被覆されていることを特徴とする半導体装置。
  2. 前記保護膜が、ポリシリコンに不純物を注入したドープドポリシリコンで構成されている、請求項1に記載の半導体装置。
  3. 前記保護膜の融点が前記トリミング対象素子の融点よりも高い、請求項1または2に記載の半導体装置。
  4. 前記トリミング対象素子が金属製のヒューズである、請求項1から3のいずれかに記載の半導体装置。
  5. シリコン基盤の主面側に形成された、レーザートリミングが実施される1つ以上のトリミング対象素子と、該トリミング対象素子の位置よりも下方に配置された該トリミング対象素子の電極引き出し部とを有する半導体装置の製造方法であって、
    前記電極引き出し部を、前記シリコン基盤の最表層に形成した拡散層によって形成し、該拡散層を、ポリシリコンに不純物を注入したドープドポリシリコンで被覆し、該ドープドポリシリコンを含む前記シリコン基盤上に少なくとも層間膜を形成し、該層間膜に電気的コンタクト部を形成し、該層間膜上に前記トリミング対象素子を形成するとともに該電気的コンタクト部の上端に前記トリミング対象素子の端部を接続する、半導体装置の製造方法。
JP2007007962A 2007-01-17 2007-01-17 半導体装置および、その製造方法 Expired - Fee Related JP4400620B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007007962A JP4400620B2 (ja) 2007-01-17 2007-01-17 半導体装置および、その製造方法
US12/007,844 US20080211058A1 (en) 2007-01-17 2008-01-16 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007007962A JP4400620B2 (ja) 2007-01-17 2007-01-17 半導体装置および、その製造方法

Publications (2)

Publication Number Publication Date
JP2008177270A true JP2008177270A (ja) 2008-07-31
JP4400620B2 JP4400620B2 (ja) 2010-01-20

Family

ID=39704097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007962A Expired - Fee Related JP4400620B2 (ja) 2007-01-17 2007-01-17 半導体装置および、その製造方法

Country Status (2)

Country Link
US (1) US20080211058A1 (ja)
JP (1) JP4400620B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
JP4936643B2 (ja) * 2004-03-02 2012-05-23 株式会社リコー 半導体装置及びその製造方法
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置

Also Published As

Publication number Publication date
JP4400620B2 (ja) 2010-01-20
US20080211058A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US7572724B2 (en) Doped single crystal silicon silicided eFuse
JP5165272B2 (ja) 低電力アプリケーションのための電気的にプログラム可能な集積ヒューズ装置及びその形成方法
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
US20060157819A1 (en) Efuse structure
JPH0428145B2 (ja)
US5789794A (en) Fuse structure for an integrated circuit element
JP2008526007A (ja) アンチフューズセル及びその製造方法
JP5006604B2 (ja) 半導体装置
KR100448925B1 (ko) 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법
JP6740982B2 (ja) 半導体装置
JP4400620B2 (ja) 半導体装置および、その製造方法
TW201904008A (zh) 半導體裝置
US20090026576A1 (en) Anti-fuse
US6344679B1 (en) Diode with alterable conductivity and method of making same
KR101145383B1 (ko) 반도체 장치의 전기적 퓨즈 및 그 제조방법
KR100611385B1 (ko) 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법
KR101096235B1 (ko) 반도체 장치의 전기적 퓨즈
KR20150004634A (ko) 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법
JP2007515072A (ja) 集積回路ヒューズおよびその製造方法
CN104051417B (zh) 电熔丝结构及其形成方法
JP7116847B2 (ja) 半導体装置およびその製造方法
JP2017152572A (ja) 半導体装置およびヒューズ切断方法
JPS6193643A (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JP6740983B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees