JP2008172079A - Ｉｉｉ−ｖ族化合物半導体の製造方法およびｉｉｉ−ｖ族化合物半導体 - Google Patents

Abstract

【課題】ｐ型ドーパントがＢｅである場合において、再現良く、高いホール密度を有するｐ型半導体層を備えるＩＩＩ−Ｖ族化合物半導体の製造方法およびＩＩＩ−Ｖ族化合物半導体を提供する。
【解決手段】ＩＩＩ−Ｖ族化合物半導体１の製造方法は、基板１０を準備する工程と、基板１０上にＩＩＩ−Ｖ族化合物半導体１からなるｐ型半導体層１１を成長させる成長工程とを備えている。成長工程は、ｐ型不純物１０としてのＢｅをｐ型半導体層１１に供給する第１供給工程と、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を、第１供給工程で供給されるＢｅよりも少ない量で、ｐ型半導体層１１に供給する第２供給工程とを含んでいる。第１供給工程と第２供給工程とを実質的に同時に行なっている。
【選択図】図４

Description

本発明は、ＩＩＩ−Ｖ族化合物半導体の製造方法およびＩＩＩ−Ｖ族化合物半導体に関し、たとえば発光素子に好適に用いられるＩＩＩ−Ｖ族化合物半導体の製造方法およびＩＩＩ−Ｖ族化合物半導体に関する。

ＧａＮ（窒化ガリウム）系結晶層などのＩＩＩ−Ｖ族化合物半導体は、ワイドバンドギャップ半導体として、青色発光素子をはじめ多くのデバイス用材料として期待されている。デバイスの実現には高濃度のｐ型結晶の作成が必要であるが、Ｂｅ（ベリリウム）などのｐ型不純物単独の高濃度ドーピングでは、自己補償効果により高いホール密度を有する高濃度アクセプターが実現できなかった。

たとえば、ＧａＮ系結晶層にＭｇ（マグネシウム）をｐ型不純物としてドーピングすると、形成されるＭｇの不純物準位が２００ｍｅＶと深く、活性化率が１％未満と非常に低くなる。また、Ｍｇを高濃度にドーピングすると、Ｍｇが格子間位置に入って自己補償効果が起きる。そのため、ＧａＮ系結晶層にＭｇをｐ型不純物としてドーピングしても、得られるホール密度は５×１０¹⁷ｃｍ^-3程度の低い値となる。

また、ＧａＮ系結晶層に不純物準位が１００ｍｅＶ以下と浅いＢｅをｐ型不純物としてドーピングすると、Ｍｇをドーピングした場合より活性化率が高くなるとも思われる。しかし、実際には、得られるホール密度は高くても１×１０¹⁷ｃｍ^-3程度であり、Ｍｇをドーピングしたものよりもさらに低い値となる。

そこで、高濃度アクセプターを実現するために、非特許文献１では、ドナー（電子供与体）とアクセプター（受容体）不純物原子の両者を同時にドーピング（同時ドーピング：ｃｏｄｏｐｉｎｇ）することが開示されている。同時ドーピングを行なうと、それぞれの不純物原子は１：１の対を形成し、この原子対の周りにさらに別のアクセプター不純物が配位して、アクセプターとして働くことが開示されている。また、非特許文献１には、たとえばドナーとアクセプターとを１：２の比率で、高濃度にドーピングをすると、その差分の濃度のアクセプターを形成できるため、従来困難であった１０¹⁹〜１０²¹ｃｍ^-3のホール密度を有する高濃度のｐ型キャリア半導体層を実現できることが開示されている。具体的には、たとえば、ドナーとしてＳｉ（ケイ素）を、アクセプターとしてＢｅを用いた場合には、Ｂｅ単独でドーピングした場合の３倍以上の濃度である１．２×１０¹⁸ｃｍ^-3のホール密度が得られるため、高濃度のアクセプターが得られることが開示されている。
Tetsuya Yamamoto,"Materials Design for the Fabrication of Low-Resistivity p-Type GaN Using a Codoping Method",Jpn.J.Appl.Phys. Vol.36(1997)pp.L180-L183

しかしながら、上記非特許文献１に開示の方法によってＧａＮ系結晶層にアクセプターとしてＢｅと、ドナーとしてＯ（酸素）およびＳｉのいずれかを同時ドーピングすると、再現良く高いホール密度を得ることができないという問題がある。

それゆえ本発明の目的は、ｐ型ドーパントがＢｅである場合において、再現良く、高いホール密度を有するｐ型半導体層を備えるＩＩＩ−Ｖ族化合物半導体の製造方法およびＩＩＩ−Ｖ族化合物半導体を提供することである。

本願発明者は、鋭意研究の結果、ｐ型半導体層を形成するためにＢｅ単独でドーピングを行なう場合に高いホール密度が得られないのは、Ｂｅは原子半径が小さいので、ＢｅがＧａ（ガリウム）置換位置から格子間位置（格子間サイト）に移動しやすいことに起因することを見出した。そして、Ｂｅが格子間位置に入ると、Ｂｅはドナーとして働き、自己補償効果が起きてしまうため、高いホール密度が得られないことを見出した。

また、本願発明者は、上記非特許文献１に開示の方法でｐ型半導体層を形成する場合に高いホール密度が得られないのは、Ｂｅの同時ドーピングの相手としてＯやＳｉを選択しても、Ｏ原子やＳｉ原子の原子半径は窒素原子の原子半径と大差がないことに起因することを見出した。そして、原子半径の大きさに大差がないため、ＢｅとＯおよびＳｉとが理想的に２：１の割合で結合を形成したとしても、Ｂｅ導入による結晶の歪みを打ち消すことができないことを見出した。そして、Ｂｅ単独でドーピングする場合と同様に、非特許文献１に開示の方法においても、Ｂｅが格子間位置に入って安定化してしまい、Ｂｅの拡散を有効に抑制できず、高いホール密度が再現良く得られないことを見出した。

そこで、本発明のＩＩＩ−Ｖ族化合物半導体の製造方法は、ｐ型半導体層を含むＩＩＩ−Ｖ族化合物半導体の製造方法であって、基板を準備する工程と、基板上にＩＩＩ−Ｖ族化合物半導体からなるｐ型半導体層を成長させる成長工程とを備えている。成長工程は、ｐ型不純物としてのベリリウムをｐ型半導体層に供給する第１供給工程と、硫黄（Ｓ）、セレン（Ｓｅ）、およびテルル（Ｔｅ）の少なくともいずれか１種のＶＩ族元素を、第１供給工程で供給されるベリリウムよりも少ない量で、ｐ型半導体層に供給する第２供給工程とを含んでいる。第１供給工程と第２供給工程とを実質的に同時に行なう。

本発明のＩＩＩ−Ｖ族化合物半導体の製造方法によれば、不純物準位の浅いＢｅを、ＶＩ族元素のうち、原子半径の大きいＳ、Ｓｅ、およびＴｅのいずれか１種のＶＩ族元素と実質的に同時にドーピングしているので、原子半径の差の大きさから、Ｂｅと同時にドーピングされるＶＩ族元素とは対を形成し、Ｂｅが格子間サイトに入ることを防止できる。そのため、Ｂｅは、ｐ型半導体層中にエネルギー的に安定して取り込まれる。よって、ｐ型ドーパントがＢｅである場合において、再現良く、高いホール密度を有するｐ型半導体層を形成することができる。

なお、上記「実質的に同時」とは、成長されるｐ型半導体層の中に、アクセプターとしてのＢｅとドナーとしての１種のＶＩ族元素とが共存している状態になるように各々を供給することを意味する。

上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、成長工程では、ｐ型半導体層を分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）により成長させることが好ましい。

これにより、成長工程において、第１供給工程で供給されるＢｅを取り込んでｐ型半導体層を容易に成長させることができる。

上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｐ型半導体層は、Ｖ族元素として窒素元素を含んでいる。

有用な窒素原子を含んでいても、窒素原子よりも原子半径の大きいＶＩ族元素により、再現良く、高いホール密度を有するＩＩＩ−Ｖ族化合物半導体を製造できる。

上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｐ型半導体層は、Ｖ族元素としてリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）の少なくともいずれかをさらに含んでいる。

上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、ｐ型半導体層は、ＩＩＩ族元素としてインジウム、アルミニウム、ガリウムの少なくともいずれかを含んでいる。

有用なこれらの元素をさらに含んでいても、原子半径の大きいＶＩ族元素により、再現良く高いホール密度を有するｐ型半導体層を含むＩＩＩ−Ｖ族化合物半導体を製造できる。

上記ＩＩＩ−Ｖ族化合物半導体の製造方法において好ましくは、第２供給工程で供給されるＶＩ族元素に対して、第１供給工程で供給されるベリリウムの比率が、１を超えて１００００未満であり、比率が１を超えて１００未満であることがより好ましく、比率が１を超えて１０未満であることがより一層好ましい。

比率が１を超えることによって、ｐ型半導体層を形成できる。一方、比率を１００００未満とすることによって、ｐ型半導体層のホール密度を向上できる。比率を１００未満とすることによって、ｐ型半導体層のホール密度をより向上できる。比率を１０未満とすることによって、ｐ型半導体層のホール密度をより一層向上できる。

本発明の一の局面におけるＩＩＩ−Ｖ族化合物半導体は、上記ＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、ｐ型半導体層では、ベリリウムが１×１０¹⁸ｃｍ^-3以上１×１０²²ｃｍ^-3以下、好ましくは１×１０¹⁹ｃｍ^-3以上１×１０²¹ｃｍ^-3以下、より好ましくは１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下含有されている。

本発明の一の局面におけるＩＩＩ−Ｖ族化合物半導体によれば、ベリリウムを高濃度に含有するとともに、原子半径の大きいＳ、Ｓｅ、およびＴｅの少なくともいずれか１種を含有しているため、高いホール密度のｐ型半導体層ができる。Ｂｅの濃度を１×１０¹⁸ｃｍ^-3以上とすることによって、高いホール密度にできる。１×１０¹⁹ｃｍ^-3以上とすることによって、より高いホール密度にできる。一方、１×１０²²ｃｍ^-3以下とすることによって、過剰ドーピングによる結晶性の悪化を防ぎ、高いホール密度にできる。また、１×１０²¹ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。また、１×１０²⁰ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。

本発明の他の局面におけるＩＩＩ−Ｖ族化合物半導体は、上記ＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、ｐ型半導体層では、ＶＩ族元素が１×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下、好ましくは５×１０¹⁸ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下、より好ましくは５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下含有されている。

本発明の他の局面におけるＩＩＩ−Ｖ族化合物半導体によれば、ベリリウムを高濃度に含有するとともに、原子半径の大きいＳ、Ｓｅ、およびＴｅの少なくともいずれか１種を含有しているため、高いホール密度のｐ型半導体層ができる。ＶＩ族元素の濃度を１×１０¹⁸ｃｍ^-3以上とすることによって、高いホール密度にできる。５×１０¹⁸ｃｍ^-3以上とすることによって、より高いホール密度にできる。一方、１×１０²¹ｃｍ^-3以下とすることによって、過剰ドーピングによる結晶性の悪化を防ぎ、高いホール密度にできる。５×１０²⁰ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。５×１０¹⁹ｃｍ^-3以下とすることによって、より一層結晶性を高めることができ、より一層高いホール密度が得られる。

本発明のさらに他の局面におけるＩＩＩ−Ｖ族化合物半導体は、ＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、ｐ型半導体層では、ホール密度が７．８×１０¹⁷ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下である。

本発明のさらに他の局面におけるＩＩＩ−Ｖ族化合物半導体によれば、Ｂｅ単独、Ｍｇをドーピングしてなるｐ型半導体層や非特許文献１のｐ型半導体層のホール密度よりも高い。そのため、たとえばｐ型半導体層を発光素子のｐ型クラッド層に用いると、ｐ型クラッド層に電子が漏れることを防止できるので、発光効率を向上できる。

本発明のＩＩＩ−Ｖ族化合物半導体の製造方法およびＩＩＩ−Ｖ族化合物半導体によれば、ｐ型ドーパントがＢｅである場合において、再現良く、高いホール密度を有するｐ型半導体層を備えるＩＩＩ−Ｖ族化合物半導体を製造することができる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。

図１は、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体を示す概略断面図である。図１を参照して、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体を説明する。

図１に示すように、ＩＩＩ−Ｖ族化合物半導体１は、基板１０と、基板１０上に形成されたＩＩＩ−Ｖ族化合物半導体からなるｐ型半導体層１１とを備えている。

基板１０は、特に限定されず、ＩＩＩ−Ｖ族化合物半導体からなってもよいしサファイヤなどからなっていてもよい。基板１０は、格子不整合による転位を防止する観点から、ＩＩＩ−Ｖ族化合物からなることが好ましく、ＧａＮからなることがより好ましい。

ｐ型半導体層１１は、ｐ型不純物としてのＢｅと、Ｂｅよりも少ない量のＳ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素とを含有している。ｐ型半導体層１１は、たとえばＧａＮ（窒化ガリウム）やＡｌＧａＮ（窒化アルミニウムガリウム）からなっている。

ｐ型半導体層１１では、ＢｅとＶＩ族元素との比率（Ｂｅ／ＶＩ族元素）が、１を超えて１００００未満であり、好ましくは１を超えて１００未満であり、より好ましくは１を超えて１０未満である。

なお、ＢｅおよびＶＩ族元素の量は、結晶中の不純物定量分析として一般的なＳIＭＳ(２次イオン質量分析)法でそれぞれの元素量を測定した値である。このようにして測定されるＢｅおよびＶＩ族元素の値について、上記比率（Ｂｅ／ＶＩ族元素）は決定される。

また、ｐ型半導体層１１に含有されているＢｅは、１×１０¹⁸ｃｍ^-3以上１×１０²²ｃｍ^-3以下であることが好ましく、１×１０¹⁹ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であることがより好ましく、１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下であることがより一層好ましい。

なお、上記Ｂｅの濃度は、結晶中の不純物定量分析として一般的なＳIＭＳ(２次イオン質量分析)法による値である。

また、ｐ型半導体層１１に含有されているＳ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素は、１×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であることが好ましく、５×１０¹⁸ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下であることがより好ましく、５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下であることがより一層好ましい。

なお、ＶＩ族元素の濃度は、結晶中の不純物定量分析として一般的なＳIＭＳ(２次イオン質量分析)法による値である。

特に、ｐ型半導体層１１は、Ｂｅを１×１０¹⁹ｃｍ^-3以上１×１０²¹ｃｍ^-3以下含むとともに、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を５×１０¹⁸ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下含むことが好ましい。また、ｐ型半導体層１１は、Ｂｅを１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下含むとともに、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下含むことがより好ましい。

また、ｐ型半導体層１１のホール密度は７．８×１０¹⁷ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下であることが好ましい。

また、デバイスを作製する場合にｐ型電極との良好なオーミックコンタクトを形成する観点から、ｐ型半導体層１１におけるｐ型コンタクト層のホール密度は、５×１０¹⁷ｃｍ^-3以上であることが好ましく、１×１０¹⁸ｃｍ^-3以下であることがより好ましい。

なお、上記ホール密度は、結晶中のキャリア密度測定法として一般的なＨａｌｌ測定法による値である。

次に、図１〜図３を参照して、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法について説明する。実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法は、ｐ型半導体層を含むＩＩＩ−Ｖ族化合物半導体の製造方法である。なお、図２は、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法を示すフローチャートである。図３は、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法に用いるＭＢＥ装置を示す概略図である。

まず、図１および図２に示すように、基板１０を準備する準備工程（Ｓ１０）を実施する。準備工程（Ｓ１０）では、上述したような基板１０を準備することが好ましい。

次に、図１〜図３に示すように、基板１０上にＩＩＩ−Ｖ族化合物半導体からなるｐ型半導体層１１を成長させる成長工程（Ｓ２０）を実施する。成長工程（Ｓ２０）は、ｐ型不純物としてのＢｅをｐ型半導体層１１に供給する第１供給工程（Ｓ２１）と、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を、第１供給工程（Ｓ２１）で供給されるＢｅよりも少ない量で、ｐ型半導体層１１に供給する第２供給工程（Ｓ２２）とを含んでいる。

成長工程（Ｓ２０）では、ｐ型半導体層１１を分子線エピタキシー法により成長させることが好ましい。具体的には、分子線エピタキシー法は、たとえば図３に示すＭＢＥ装置を用いて行なう。ＭＢＥ装置は、反応室１５０の内部に配置されるホルダー１０１と、マニピュレータ１０２と、反応室１５０の外部に配置されるセル１１１〜１１８と、抵抗加熱部材１２１〜１２６と、ＲＨＥＥＤ１３１と、シャッター１４１〜１４７とを備えている。

ホルダー１０１は、基板１０を保持するための部材であり、たとえばモリブデンからなる。ホルダー１０１はマニピュレータ１０２と呼ばれる基板加熱装置に保持される。セル１１１〜１１６は、Ｉｎ（インジウム）、Ａｌ（アルミニウム）、Ｇａ、Ｓｉ、Ｂｅ、およびＴｅの各原料を基板１０上に供給するための部材である。セル１１７は、Ｎを基板１０上に供給するための部材である。セル１１８は原料を増やすときなどに対応できる予備のセルである。セル１１１〜１１６は、抵抗加熱部材１２１〜１２６をそれぞれ有しており、抵抗加熱部材１２１〜１２６は、セル１１１〜１１６内の原料を高温に昇温させる。シャッター１４１〜１４７は、セル１１１〜１１６内の原料を基板１０に供給する場合には開け、供給しない場合には閉めることによって、原料の供給を制御するための部材である。

実施の形態における成長工程（Ｓ２０）では、まず、基板１０をホルダー１０１に保持させる。そして、基板１０の温度が６８０℃程度になるように、マニピュレータ１０２を加熱する。そして、ｐ型不純物としてのＢｅをｐ型半導体層１１に供給する第１供給工程（Ｓ２１）として、抵抗加熱部材１２５により昇温されたセル１１５内のＢｅの蒸気を基板１０上に供給する。そして、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を、第１供給工程（Ｓ２１）で供給されるＢｅよりも少ない量で、ｐ型半導体層１１に供給する第２供給工程（Ｓ２２）として、抵抗加熱部材１２６により昇温されたセル１１６内のＴｅの蒸気を基板１０上に供給する。また、抵抗加熱部材１２１〜１２４により昇温されたセル１１１〜１１４の各原料蒸気のうち選択された原料蒸気を基板１０上に供給する（以下、「第３供給工程」ともいう）。必要に応じて、窒素はＲＦガンを用いて高周波磁場を印加し、活性化(プラズマ化)してセル１１７から供給する（以下、「第４供給工程」ともいう）。このとき、第１供給工程（Ｓ２１）と、第２供給工程（Ｓ２２）とを、実質的に同時に行なう。

なお、「実質的に同時」とは、成長されるｐ型半導体層１１の中にアクセプターとしてのＢｅとドナーとしてのＶＩ族元素とが共存している状態になるように各々を供給することができれば特に限定されない。「実質的に同時」とは、第１供給工程（Ｓ２１）および第２供給工程（Ｓ２２）とを完全に同時に行なう場合の他、たとえば、同じ装置で供給するなど供給する空間を共通にする場合、ｐ型半導体層１１の結晶成長の速度に応じて交互に供給する場合などを含む。

また、第１供給工程（Ｓ２１）と第２供給工程（Ｓ２２）とを実質的に同時に行なう方法としては、たとえばセル１１５，１１６のシャッター１４５，１４６の開閉により制御する。

そして、成長工程（Ｓ２０）では、エピタキシャル成長する表面はＲＨＥＥＤ１３１（反射高速電子線回折：Reflection High Energy Electron Diffraction）を用いて観察を行なう。これは基板１０に低角で電子線を入射させ、反射された回折像を観察して表面状態の情報を得る手法である。

成長工程（Ｓ２０）では、ｐ型半導体層１１がＶ族元素として窒素元素を含むように成長させることが好ましい。具体的には、セル１１７から窒素を供給する第４供給工程を第１供給工程（Ｓ２１）および第２供給工程（Ｓ２２）と実質的に同時に行なう。

また、成長工程（Ｓ２０）では、ｐ型半導体層１１がＶ族元素としてリン、ヒ素、アンチモンの少なくともいずれかをさらに含むように成長させることが好ましい。具体的には、少なくともいずれかの元素を内部に導入するセルをさらに準備する。そして、少なくともいずれかの元素を基板１０上に供給する工程を、第１供給工程（Ｓ２１）および第２供給工程（Ｓ２２）とを実質的に同時に行なう。

また、成長工程（Ｓ２０）では、ｐ型半導体層は、ＩＩＩ族元素としてインジウム、アルミニウム、ガリウムの少なくともいずれかを含むように成長させることが好ましい。具体的には、セル１１１〜１１４に導入された各原料のうち、選択された原料を抵抗加熱部材１２１〜１２４により蒸気にして基板１０上に供給する第３供給工程を、第１供給工程（Ｓ２１）および第２供給工程（Ｓ２２）とを実質的に同時に行なう。

また、成長工程（Ｓ２０）では、第２供給工程（Ｓ２２）で供給されるＶＩ族元素に対して、第１供給工程（Ｓ２１）で供給されるベリリウムの比率（Ｂｅ／ＶＩ族元素）が、１を超えて１００００未満であることが好ましく、１を超えて１００未満であることがより好ましく、１を超えて１０未満であることがより一層好ましく、１．５以上２．４以下であることが最も好ましい。

なお、実施の形態では、セル１１６にＴｅを導入して基板１０上にＴｅを供給しているが、特にこれに限定されず、セル１１６にＳ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を導入して基板１０に供給すればよい。具体的には、供給する元素を各元素ごとにセルに導入する。

以上の工程（Ｓ１０，Ｓ２０）を実施することによって、図１に示す実施の形態におけるＩＩＩ−Ｖ族化合物半導体１を製造できる。

以上説明したように、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体１の製造方法は、ｐ型半導体層１１を含むＩＩＩ−Ｖ族化合物半導体１の製造方法であって、基板１０を準備する工程（Ｓ１０）と、基板１０上にＩＩＩ−Ｖ族化合物半導体１からなるｐ型半導体層１１を成長させる成長工程（Ｓ２０）とを備え、成長工程（Ｓ２０）は、ｐ型不純物としてのＢｅをｐ型半導体層１１に供給する第１供給工程（Ｓ２１）と、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素を、第１供給工程（Ｓ２１）で供給されるＢｅよりも少ない量で、ｐ型半導体層１１に供給する第２供給工程（Ｓ２２）とを含み、第１供給工程（Ｓ２１）と第２供給工程（Ｓ２２）とを実質的に同時に行なっている。不純物準位の浅いＢｅを、ＶＩ族元素のうち、原子半径の大きいＳ、Ｓｅ、およびＴｅのいずれか１種のＶＩ族元素と実質的に同時にドーピングすることによってｐ型半導体層１１を形成している。そのため、Ｂｅと、Ｂｅと同時にドーピングされる１種のＶＩ族元素（Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種）とは、原子半径の差が大きいので、ｐ型半導体層１１においてＢｅと少なくとも１種のＶＩ族元素とが対を形成して、Ｂｅが格子間位置に入ることを防止できる。そのため、原子半径の小さいＢｅが、ｐ型半導体層１１中にエネルギー的に安定して取り込まれる。よって、ｐ型ドーパントがＢｅである場合において、再現良く、高いホール密度を有するｐ型半導体層１１を形成することができる。

上記ＩＩＩ−Ｖ族化合物半導体１の製造方法において好ましくは、成長工程（Ｓ２０）では、ｐ型半導体層１１を分子線エピタキシー法により成長させることが好ましい。これにより、成長工程（Ｓ２０）において、第１供給工程（Ｓ２１）で供給されるＢｅを取り込んで、ｐ型半導体層１１を容易に成長させることができる。

上記ＩＩＩ−Ｖ族化合物半導体１の製造方法において好ましくは、ｐ型半導体層１１は、Ｖ族元素として窒素元素を含んでいる。有用なＮ原子を含んでいても、Ｎ原子よりも原子半径の大きいＶＩ族元素により、再現良く、高いホール密度を有するｐ型半導体層１１を含むＩＩＩ−Ｖ族化合物半導体１を製造できる。

上記ＩＩＩ−Ｖ族化合物半導体１の製造方法において好ましくは、ｐ型半導体層１１は、Ｖ族元素としてリン、ヒ素、アンチモンの少なくともいずれかをさらに含んでいる。また、上記ＩＩＩ−Ｖ族化合物半導体１の製造方法において好ましくは、ｐ型半導体層は、ＩＩＩ族元素としてインジウム、アルミニウム、ガリウムの少なくともいずれかを含んでいる。有用なこれらの元素をさらに含んでいても、原子半径の大きいＶＩ族元素と実質的に同時にドーピングすることにより、再現良く高いホール密度を有するＩＩＩ−Ｖ族化合物半導体１を製造できる。

上記ＩＩＩ−Ｖ族化合物半導体１の製造方法において好ましくは、第２供給工程（Ｓ２２）で供給されるＶＩ族元素に対して、第１供給工程（Ｓ２１）で供給されるベリリウムの比率が、１を超えて１００００未満であり、比率が１を超えて１００未満であることがより好ましく、比率が１を超えて１０未満であることがより一層好ましい。比率が１を超えることによって、ｐ型半導体層１１を形成できる。一方、比率を１００００未満とすることによって、ｐ型半導体層１１のホール密度を向上できる。比率を１００未満とすることによって、ｐ型半導体層１１のホール密度をより向上できる。比率を１０未満とすることによって、ｐ型半導体層１１のホール密度をより一層向上できる。

本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体１は、上記ＩＩＩ−Ｖ族化合物半導体１の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体１であって、ｐ型半導体層１１では、ベリリウムが１×１０¹⁸ｃｍ^-3以上１×１０²²ｃｍ^-3以下、好ましくは１×１０¹⁹ｃｍ^-3以上１×１０²¹ｃｍ^-3以下、より好ましくは１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下含有されている。実施の形態におけるＩＩＩ−Ｖ族化合物半導体１は、Ｂｅを高濃度に含有するとともに、原子半径の大きいＳ、Ｓｅ、およびＴｅの少なくともいずれか１種を含有しているため、高いホール密度のｐ型半導体層１１ができる。Ｂｅの濃度を１×１０¹⁸ｃｍ^-3以上とすることによって、高いホール密度にできる。１×１０¹⁹ｃｍ^-3以上とすることによって、より高いホール密度にできる。一方、１×１０²²ｃｍ^-3以下とすることによって、過剰ドーピングによる結晶性の悪化を防ぎ、高いホール密度にできる。また、１×１０²¹ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。また、１×１０²⁰ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。

また、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体１は、上記ＩＩＩ−Ｖ族化合物半導体１の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、ｐ型半導体層では、１種のＶＩ族元素が１×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下、好ましくは５×１０¹⁸ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下、より好ましくは５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下含有されている。ＶＩ族元素の濃度を１×１０¹⁸ｃｍ^-3以上とすることによって、高いホール密度にできる。５×１０¹⁸ｃｍ^-3以上とすることによって、より高いホール密度にできる。一方、１×１０²¹ｃｍ^-3以下とすることによって、過剰ドーピングによる結晶性の悪化を防ぎ、高いホール密度にできる。５×１０²⁰ｃｍ^-3以下とすることによって、さらに結晶性を高めることができ、より高いホール密度が得られる。５×１０¹⁹ｃｍ^-3以下とすることによって、より一層結晶性を高めることができ、さらに高いホール密度が得られる。

また、本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体１は、上記ＩＩＩ−Ｖ族化合物半導体１の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体１であって、ｐ型半導体層１１では、ホール密度が７．８×１０¹⁷ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下である。後述の実施例のように特にＢｅ／Ｔｅ比に注意を払ってＢｅおよびＴｅの濃度を最適化すると、Ｂｅ単独、またはＭｇをドーピングしてなるｐ型半導体層１１のホール密度よりも、実施の形態におけるＩＩＩ−Ｖ族化合物半導体１のホール密度を高くできる。そのため、たとえばｐ型半導体層１１をｐ型クラッド層に適用してＩＩＩ−Ｖ族化合物半導体１を発光素子とすると、ｐ型クラッド層に電子が漏れることを防止できるので、発光効率を向上できる。

また、ｐ型半導体層１１をｐ型コンタクト層に用いると、上記のように高いホール密度を有するため、大電流を流しても低抵抗なので発熱を抑制できる。そのため、熱による電極の劣化を防止でき、ＩＩＩ−Ｖ族化合物半導体１の寿命を長くすることができるとともに、ＩＩＩ−Ｖ族化合物半導体の信頼性を向上できる。

［実施例］
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

（実施例１，２）
実施例１，２では、実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法に従って、図１に示すＩＩＩ−Ｖ族化合物半導体を製造した。

具体的には、まず、基板を準備する準備工程（Ｓ１０）を実施した。準備工程（Ｓ１０）では、ＧａＮからなる基板を準備した。

次に、基板上にＩＩＩ−Ｖ族化合物半導体からなるｐ型半導体層を成長させる成長工程（Ｓ２０）を実施した。成長工程（Ｓ２０）では、図３に示すＭＢＥ装置を用いて、ｐ型半導体層を分子線エピタキシー法により成長させた。

詳細には、Ｇａ、Ｂｅ、Ｔｅを導入したセル１１３，１１５，１１６を、それぞれ目的温度に向けて昇温させた。目的温度は、Ｇａについてはフラックス値が６．５×１０^-7Ｔｏｒｒとなる温度、Ｂｅについては７５０℃とした。Ｔｅの目的温度は、実施例１，２について、それぞれ４００℃、および４２５℃とした。なお、Ｂｅの目的温度を７５０℃とすることによって、成長したｐ型半導体層１１のＢｅの濃度は、３．５×１０¹⁹ｃｍ^-3となった。

そして、基板をＭＢＥ装置のホルダー１０１に保持した後、基板をマニピュレータ１０２により昇温した。基板の温度が６８０℃に到達後、基板温度を６８０℃に保持して、表面の酸化物を分解させるサーマルクリーニングを行なった。サーマルクリーニングの過程は、ＲＨＥＥＤ１３１でチェックし、電子線回折パターンがストリーク状になった時点でサーマルクリーニングを終了した。なお、ＲＨＥＥＤ１３１でストリーク状になると、結晶表面が原子オーダーで平坦・清浄であることを示すものである。

そして、サーマルクリーニング実施中に、窒素プラズマ化装置に窒素を導入して、プラズマを立てる作業を行い、活性化窒素を供給する準備を行った。

そして、サーマルクリーニング終了と共に、成長工程（Ｓ２０）前に昇温して安定化させていたＧａ、Ｂｅ、Ｔｅ、およびＮのセル１１３，１１５〜１１７のシャッター１４３，１４５〜１４７を同時に開け、ｐ型半導体層としてｐ型ＧａＮ層の成長をスタートさせた。これにより、ｐ型不純物としてのベリリウムをｐ型半導体層に供給する第１供給工程（Ｓ２１）と、Ｓ、Ｓｅ、およびＴｅの少なくともいずれか１種のＶＩ族元素であるＴｅを、第１供給工程（Ｓ２１）で供給されるＢｅよりも少ない量で、ｐ型半導体層に供給する第２供給工程（Ｓ２２）とを同時に実施した。

なお、成長工程（Ｓ２０）を実施中は、ＲＨＥＥＤ１３１による回折パターンを数十分置きに観察し、ｐ型半導体層の成長に異常がないか、およびＩＩＩ族元素に対するＶ族元素の供給比（Ｖ／ＩＩＩ）が目的（設定）から大きく外れていないかを確認した。成長工程（Ｓ２０）を２時間行なったところ、ｐ型半導体層の厚みが１μｍ以上成長した。その後、全てのセル１１３，１１５〜１１７のシャッター１４３，１４５〜１４７を閉じて、成長工程（Ｓ２０）を終了した。

そして、基板の温度を降温した。さらに窒素のプラズマ化も停止し、ＭＢＥ装置内部への窒素ガス供給を停止した。そして、基板の温度が十分低下したところで、基板を載せたホルダー１０１をＭＢＥ成長室の外部へ取り出した。

以上の工程（Ｓ１０，Ｓ２０）を実施することにより、実施例１，２におけるＧａＮ基板と、ＧａＮ基板上に形成されたｐ型半導体層としてのｐ型ＧａＮ層とを備えるＩＩＩ−Ｖ族化合物半導体を製造した。

（比較例１）
比較例１におけるＩＩＩ−Ｖ族化合物半導体の製造方法は、基本的には実施例１，２のＩＩＩ−Ｖ族化合物半導体の製造方法と同様であるが、Ｔｅを導入したセル１１６の温度を４５０℃とした点においてのみ異なる。

（比較例２）
比較例２におけるＩＩＩ−Ｖ族化合物半導体の製造法方法は、基本的には実施例１，２のＩＩＩ−Ｖ族化合物半導体の製造方法と同様であるが、Ｂｅの代わりにＭｇを導入した点、Ｔｅを使用しない点、およびセルの温度を３２０℃とした点においてのみ異なる。

（測定方法）
実施例１，２および比較例１のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体のｐ型半導体層（ｐ型ＧａＮ層）について、ホール測定法によりホール密度を測定した。その結果を表１に示す。

（測定結果）
表１に示すように、実施例１，２におけるＩＩＩ−Ｖ族化合物半導体を構成するｐ型半導体層のホール密度は、比較例２に比べて、高い値となった。また、実施例１，２におけるｐ型半導体層のホール密度は、上述したＢｅ単独でドーピングをした場合（高くても１×１０¹⁷ｃｍ^-3）よりも高い値であった。特に、第２供給工程（Ｓ２２）で供給されるＴｅに対して、第１供給工程（Ｓ２１）で供給されるＢｅの比率に注意を払いながらそれぞれのドーピング量の最適化を図ることによって、より高いホール密度が得られることが推測される。

一方、比較例１におけるＩＩＩ−Ｖ族化合物半導体では、ドナーとしてのＴｅの供給量がＢｅの供給量よりも多かったため、自己補償効果によりアクセプターであるＢｅの密度が減少し、極性が反転してしまった。そのため、基板上にｎ型の化合物半導体が形成されてしまった。

また、比較例２におけるＩＩＩ−Ｖ族化合物半導体では、５．０×１０¹⁷ｃｍ^-3となり、実施例１，２と比較して低いホール密度となった。

（実施例３）
実施例３は、基本的には実施例１，２のＩＩＩ−Ｖ族化合物半導体の製造方法と同様に実施したが、形成したｐ型半導体層をｐ型ＡｌＧａＮ層とした点においてのみ異なる。具体的には、Ｇａ、Ｂｅ、Ｔｅ、およびＮのセル１１３，１１５〜１１７のシャッター１４３，１４５〜１４７を同時に開ける際に、さらにＡｌのセル１１２も同時に開けて、ｐ型半導体層としてｐ型ＡｌＧａＮ層を成長させた。また、Ｔｅを導入したセル１１６の温度を４２５℃とした。

そして、実施例３により製造されたＩＩＩ−Ｖ族化合物半導体のｐ型ＡｌＧａＮ層について、実施例１，２および比較例１と同様にホール密度を測定した。

その結果、実施例３のｐ型ＡｌＧａＮ層のホール密度は、５．０×１０¹⁸ｃｍ^-3であった。ＡｌＧａＮはＧａＮよりもバンドギャップが大きいため、ＬＥＤ（Light Emitting Diode：発光ダイオード）のクラッド層としての用途には十分な値であった。また、上述したＢｅ単独でドーピングした場合より、大幅にキャリアが増大することを確認できた。なお、実施例３におけるｐ型半導体層をＭｇを単独でドーピングした場合のホール密度は２．０×１０¹⁷ｃｍ^-3と推定されることから、実施例３のｐ型ＡｌＧａＮ層のホール密度は高い値であると推定される。すなわち、本発明によれば、Ａｌなどを含有するｐ型半導体層においても再現よく高いホール密度を有することが推定される。

（実施例４，５）
実施例４，５では、実施例１，２のＩＩＩ−Ｖ族化合物半導体の製造方法により製造されたｐ型半導体層を用いて、図４に示すようなＩＩＩ−Ｖ族化合物半導体としてのＬＥＤを製造した。なお、図４は、実施例４，５におけるＬＥＤを示す概略斜視図である。

具体的には、図３に示すＭＢＥ装置を用いてＭＢＥ法により、図４に示す構造のＬＥＤ２０を製造した。

まず、Ｇａ、Ａｌ、Ｉｎ、Ｓｉを導入したセル１１１〜１１４を、それぞれ目的温度に向けて昇温した。目的温度は、実施例１，２と同様とした。また、窒素プラズマを立てる作業についても実施例１，２と同様とした。また、Ｂｅ、Ｔｅを導入したセル１１５，１１６を、それぞれ目的温度に向けて昇温した。Ｂｅの目的温度は、実施例４，５とも７５０℃とした。Ｔｅの目的温度は、実施例４は実施例１と同様の４００℃、実施例５は実施例２と同様の４２５℃とした。なお、Ｂｅの目的温度を７５０℃とすることによって、実施例１，２と同様にｐ型半導体層１１におけるＢｅの濃度は、３．５×１０¹⁹ｃｍ^-3となった。

そして、サーマルクリーニング終了と共に、成長前に昇温し、安定化させていたＧａを導入したセル１１３のシャッター１４３と、Ｎを導入したセル１１７のシャッター１４７とを同時に開け、ｎ型バッファ層１２の成長をスタートした。そして、ｎ型バッファ層１２を１時間成長させた。これにより、基板１０上に、厚みが０．５μｍで、ｎ型ＧａＮからなるｎ型バッファ層１２を形成した。

そして、Ａｌを導入したセル１１２のシャッター１４２を開けて、ｎ型バッファ層１２上に、厚みが０．５μｍで、ｎ型ＡｌＧａＮからなるｎ型クラッド層１３を成長させた。

そして、ＡｌおよびＳｉのセル１１２，１１４のシャッター１４２，１４４を閉じた。また、同時にＳｉを導入したセル１１４を降温した。これにより、ｎ型クラッド層１３上に、厚みが１０ｎｍで、ＧａＮからなるアンドープガイド層１４を形成した。

そして、Ｉｎを導入したセル１１１のシャッター１４１を開けて、アンドープガイド層１４上に、厚みが３ｎｍで、ＩｎＧａＮからなる活性層１５を形成した。

そして、Ｉｎを導入したセル１１１のシャッター１４１を閉じた。また、セル１１１を降温した。これにより、活性層１１５上に、厚みが１０ｎｍで、ＧａＮからなるアンドープガイド層１６を形成した。

そして、Ａｌ、Ｂｅ、およびＴｅを導入したセル１１１，１１５，１１６のシャッター１４１，１４５，１４６開けて、ｐ型半導体層１１を形成した。ｐ型半導体層１１は、アンドープガイド層１６上に、厚みが０．５μｍで、ｐ型ＡｌＧａＮからなるｐ型クラッド層とした。

そして、Ａｌを導入したセル１１１のシャッター１４１を閉じて、ｐ型クラッド層であるｐ型半導体層１１上に、厚みが０．２μｍで、ｐ型ＧａＮからなるｐ型コンタクト層１７を形成した。

これにより、基板１０とｎ型バッファ層１２と、ｎ型クラッド層１３と、アンドープガイド層１４と、活性層１５と、アンドープガイド層１６と、ｐ型クラッド層であるｐ型半導体層１１と、ｐ型コンタクト層１７とが、この順序で積層された積層構造を形成した。

その後、基板の温度を降温させて、ＭＢＥ装置の外部に積層構造を取り出した。当該積層構造における基板１０のｎ型バッファ層が形成されている面と反対の面にＡｕ（金）からなる電極１８を形成し、ｐ型コンタクト層１７のｐ型半導体層１１が形成されている面と反対の面にＡｕ（金）からなる電極１９を形成した。これにより、実施例４および実施例５におけるＬＥＤを製造した。

（比較例３）
比較例３におけるＬＥＤの製造方法は、基本的には実施例４，５のＬＥＤの製造方法と同様であるが、Ｔｅを導入したセル１１６の温度を比較例１と同様の４５０℃とした点においてのみ異なる。

（比較例４）
比較例３におけるＬＥＤの製造方法は、基本的には実施例４，５のＬＥＤの製造方法と同様であるが、ＢｅおよびＴｅを導入せずに、Ｍｇをセルに導入して、Ｍｇ単独をドーピングした点においてのみ異なる。なお、比較例４のＬＥＤは、比較例２のｐ型半導体層を用いた。

（測定方法）
実施例４，５および比較例１のＬＥＤの製造方法によって製造されたＬＥＤについて、それぞれ発光出力を積分球を用いて測定した。その結果を図５に示す。なお、図５は、実施例４，５および比較例３，４の結果を示す図である。図５において、横軸は流した電流（単位：ｍＡ）を示し、縦軸は発光出力（単位：ｍＶ）を示す。

（測定結果）
図５に示すように、ＢｅとＴｅとを同時にドーピングして形成されたｐ型半導体層を備える実施例４，５のＬＥＤは、高いホール密度を有していたので、活性層からｐ型半導体層へ電子が漏れることを抑制できた。そのため、ＬＥＤの発光効率を向上できた。

一方、比較例３におけるＬＥＤは、ｐ型半導体層１１，１７がｎ型となったので、発光しなかった。

また、Ｍｇがドーピングされたｐ型半導体層を備える比較例４におけるＬＥＤは、ｐ型半導体層のホール密度が低かったので、発光効率が実施例４，５と比較して低下した。

以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。

本発明のＩＩＩ−Ｖ族化合物半導体の製造方法により製造されたＩＩＩ−Ｖ族化合物半導体を構成するｐ型半導体層は、高いホール密度を有する。そのため、ｐ型半導体層をｐ型クラッド層に用いたＬＥＤは、発光効率を向上できる。よって、本発明により製造されたＩＩＩ−Ｖ族化合物半導体は、ＬＥＤなどに好適に用いることができる。

本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体を示す概略断面図である。 本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法を示すフローチャートである。 本発明の実施の形態におけるＩＩＩ−Ｖ族化合物半導体の製造方法に用いるＭＢＥ装置を示す概略図である。 実施例４，５におけるＬＥＤを示す概略斜視図である。 実施例４，５および比較例３，４の結果を示す図である。

符号の説明

１０ 基板、１１ ｐ型半導体層、１２ ｎ型バッファ層、１３ ｎ型クラッド層、１４，１６ アンドープガイド層、１５ 活性層、１７ ｐ型コンタクト層、１８，１９ 電極、１０１ ホルダー、１０２ マニピュレータ、１１１〜１１８ セル、１２１〜１２６ 抵抗加熱部材、１４１〜１４７ シャッター、１５０ 反応室。

Claims (15)

1. ｐ型半導体層を含むＩＩＩ−Ｖ族化合物半導体の製造方法であって、
   基板を準備する準備工程と、
   前記基板上にＩＩＩ−Ｖ族化合物半導体からなるｐ型半導体層を成長させる成長工程とを備え、
   前記成長工程は、
   ｐ型不純物としてのベリリウムを前記ｐ型半導体層に供給する第１供給工程と、
   硫黄、セレン、およびテルルの少なくともいずれか１種のＶＩ族元素を、前記第１供給工程で供給されるベリリウムよりも少ない量で、前記ｐ型半導体層に供給する第２供給工程とを含み、
   前記第１供給工程と前記第２供給工程とを実質的に同時に行なう、ＩＩＩ−Ｖ族化合物半導体の製造方法。
2. 前記成長工程では、前記ｐ型半導体層を分子線エピタキシー法により成長させる、請求項１に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
3. 前記ｐ型半導体層は、Ｖ族元素として窒素元素を含む、請求項１または２に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
4. 前記ｐ型半導体層は、Ｖ族元素としてリン、ヒ素、アンチモンの少なくともいずれかをさらに含む、請求項３に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
5. 前記ｐ型半導体層は、ＩＩＩ族元素としてインジウム、アルミニウム、ガリウムの少なくともいずれかを含む、請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
6. 前記第２供給工程で供給される前記ＶＩ族元素に対して、前記第１供給工程で供給されるベリリウムの比率が、１を超えて１００００未満である、請求項１〜５のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
7. 前記比率が１を超えて１００未満である、請求項６に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
8. 前記比率が１を超えて１０未満である、請求項６に記載のＩＩＩ−Ｖ族化合物半導体の製造方法。
9. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
   前記ｐ型半導体層では、ベリリウムが１×１０¹⁸ｃｍ^-3以上１×１０²²ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
10. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、ベリリウムが１×１０¹⁹ｃｍ^-3以上１×１０²¹ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
11. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、ベリリウムが１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
12. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、前記ＶＩ族元素が１×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
13. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、前記ＶＩ族元素が５×１０¹⁸ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
14. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、前記ＶＩ族元素が５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下含有されている、ＩＩＩ−Ｖ族化合物半導体。
15. 請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体の製造方法によって製造されたＩＩＩ−Ｖ族化合物半導体であって、
    前記ｐ型半導体層では、ホール密度が７．８×１０¹⁷ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下である、ＩＩＩ−Ｖ族化合物半導体。

Images