JP2008166380A - 半導体製造工場における製造管理方法 - Google Patents

半導体製造工場における製造管理方法 Download PDF

Info

Publication number
JP2008166380A
JP2008166380A JP2006352249A JP2006352249A JP2008166380A JP 2008166380 A JP2008166380 A JP 2008166380A JP 2006352249 A JP2006352249 A JP 2006352249A JP 2006352249 A JP2006352249 A JP 2006352249A JP 2008166380 A JP2008166380 A JP 2008166380A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
factory
product
manufacture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006352249A
Other languages
English (en)
Inventor
Toshiyuki Okoda
敏幸 大古田
Atsushi Takahashi
淳 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006352249A priority Critical patent/JP2008166380A/ja
Publication of JP2008166380A publication Critical patent/JP2008166380A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • General Factory Administration (AREA)

Abstract

【課題】半導体製造工場の製造管理方法において、複数の半導体製品の製造優先順位を適切かつ簡単に決定する。
【解決手段】半導体製造工場の製造管理方法においては、半導体製品毎に、以下の数式(3)で表される新たな付加価値レートを算出し、
付加価値レート=(半導体製品の単価−直接材料費−外注加工費)÷半導体製品のマスク枚数・・・(3)
この付加価値レートを指標として複数の半導体製品の製造優先順位を決定するものである。つまり、この付加価値レートが大きいほどその製品の製造優先順位が高いと判断する。これにより、複数の半導体製品の製造優先順位を適切かつ簡単に決定することが可能になる。
【選択図】図2

Description

本発明は、半導体製造工場における製造管理方法に関し、特に、原価計算に基づいて、複数の半導体製品の製造優先順位を決定する半導体製造工場における製造管理方法に関する。
一般に、工場における製造管理において、スループット(Throughput)、スループットレート(Throughput Rate)という概念が製造管理の指標として用いられている。スループット(Throughput)は、付加価値とも呼ばれ、次式で表される。この付加価値は、固定費や間接材料費を除外しているが、これが大きいほど工場が利益を生み出す割合も大きくなる。
スループット=売価−純変動費=売価−(直接材料費+外注加工費)・・・(1)
スループットレートは、その工場において製造能力を決定づけるボトルネックとなる工程が占める割合を考慮して、製品毎の利益の得やすさを表現した指標であり、次式で表される。
スループットレート=スループット÷ボトルネック工程の利用時間・・・(2)
スループットレートの概念について、図3の例を参照して説明する。この工場において、投入された原材料に対して、工程a、工程b、工程cという3つの工程が施されて製品X、製品Yが製造されるとする。また、各工程a,b,cに対応した製造設備がある。いま、工程bの製造能力が一番低いとすると、この工場における製造能力は工程bによって決定されるので、工程bがボトルネック工程となる。ここで、工程の製造能力とは、一般にその工程におけるワークに対する処理時間である。
例えば、製品Xを製造するために工程bの利用時間が、製品Yを製造するために工程bの利用時間の1/2であるとすると、スループット(付加価値)が同じであれば、
ボトルネック工程の利用時間が少ない製品Xを作った方が利益を得やすいということになる。
このように、製品毎に、上記の数式に従ってスループットレートを計算して、スループットレートの大きい製品を優先的に製造するという管理手法が知られている。
この管理手法は、特に工場における製造状況が混雑している時に有効である。
特開2003−108817号公報 特開2002−41751号公報 米国特許第6856847号
半導体製造工場においても、上述のスループットレートを製造管理の指標として利用することが考えられる。しかしながら、一般に半導体製造工場には、ウエハープロセスを担当するウエハー工場と、ウエハープロセスを経て完成したウエハーをダイシングして半導体チップに分割し、その半導体チップをパッケージするという組立プロセスを担当する組立工場とがあり、それぞれの工程数も非常に多いことから、ボトルネック工程の特定と、ボトルネックネック工程の利用時間の特定が困難であった。そのため、スループットレートの計算には困難があり、半導体製造工場の製造管理の指標として利用し難いという問題があった。
そこで、本発明は、スループットレートとして新たな指標の導入を提案するものである。即ち、本発明の半導体製造工場の製造管理方法は、投入された半導体ウエハーに対して複数の製造工程を施して、複数機種の半導体製品を製造する半導体製造工場における製造管理方法において、
半導体製品毎に、以下の数式で表される付加価値レートを算出し、
付加価値レート=(半導体製品の単価−直接材料費−外注加工費)÷特定の製造工程を半導体ウエハーが通過する回数
この付加価値レートを指標として複数の半導体製品の製造優先順位を決定することを特徴とする。
本発明によれば、「ボトルネック工程の利用時間」の代わりに、「特定の製造工程を半導体ウエハーが通過する回数」を用いているので、そのような通過回数を特定して、製品毎に容易に付加価値レートを算出できる。「特定の製造工程を半導体ウエハーが通過する回数」が多ければ、半導体製造工場のボトルネックとなり、それが工場の製造能力を決定していると考えられる。従って、この付加価値レートが大きいほどその製品の製造優先順位が高いと判断する。
また、前記特定の製造工程はホトリソグラフィー工程であり、「特定の製造工程を半導体ウエハーが通過する回数」は、ホトリソグラフィー工程で用いられるマスク枚数であることが好適である。ホトリソグラフィー工程の通過回数は、半導体製造工場の製造負荷を表す指標として適しており、その特定も容易であるからである。
本発明の半導体製造工場の製造管理方法によれば、新たな付加価値レートを指標として複数の半導体製品の製造優先順位を適切かつ簡単に決定することが可能になる。
以下、本発明の実施の形態について図面を参照して説明する。図1は、半導体製造工場を説明する図である。ウエハー工場1において、原材料である半導体ウエハーが投入され、この半導体ウエハーに対して、工程A,工程B,工程Cが施されて、半導体集積回路が作り込まれたウエハーが完成する。その完成ウエハーは組立工場2まで運搬され、工程D,工程E,工程Fが施されて、パッケージ化された半導体製品が完成する。説明を分かりやすくするために各工場の工程数は3つだけあるが、実際には多数の工程がある。
図2のプロセスフロー図に示すように、ウエハー工場1においては、半導体ウエハーは工程A,工程B,工程Cを繰り返し通過することが一般的である。ここで、一例として、工程Aを熱処理工程、工程Bをホトリソグラフィー工程、工程Cをイオン注入工程である。工程Bに着目すると、3回繰り返し行われている。
一般に、ホトリソグラフィー工程は、半導体ウエハー上にホトレジストを塗布し、露光装置を用い、マスクを介してホトレジストを露光し、現像することにより、ホトレジストに窓を形成するという工程であり、その後、その窓を利用して、エッチングや、イオン注入等が行われる。
ホトリソグラフィー工程は、半導体集積回路を形成するために設計されたマスクに対応して複数回行われる。そのため、半導体ウエハーがホトリソグラフィー工程を通過する回数(=その半導体製品のマスク枚数)はウエハー工場1の製造負荷を表す負荷として適していると共に、その特定も簡単である。
そこで、本実施形態の半導体製造工場の製造管理方法においては、半導体製品毎に、以下の数式(3)で表される新たな付加価値レートを算出し、
付加価値レート=(半導体製品の単価−直接材料費−外注加工費)÷半導体製品のマスク枚数・・・(3)
この付加価値レートを指標として複数の半導体製品の製造優先順位を決定するものである。つまり、この付加価値レートが大きいほどその製品の製造優先順位が高いと判断する。これにより、複数の半導体製品の製造優先順位を適切かつ簡単に決定することが可能になる。
数式(3)において、半導体製品の単価は、組立工場2において完成されたパッケージ済みの最終半導体製品の単価である。直接材料費及び外注加工費は、ウエハー工場1と組立工場2とをまとめて1つの工場と見なし、それぞれの工場における直接材料費及び外注加工費を合計したものである。直接材料費は、ウエハー工場1においては、半導体ウエハー、蒸着用の金属材料(アルミニウム等)、ポリイミド等の材料費であり、組立工場2においては、フレーム、ワイヤボンディング用の金線、パッケージ用の樹脂等である。外注加工費とは、外部工場に工程を部分的に移管した場合の加工費である。
図4は付加価値レートを用いた半導体製造工場の製造管理方法の一例を説明する図である。図4(a)、(b)において、横軸は、数式(3)に従って計算された付加価値レート、縦軸は既存の原価による半導体製品1個当たりの利益を示している。図中の円の中心は半導体製品機種を表し、その円の大きさがその生産数量を表している。
図4(a)は半導体製造工場の稼働率が低い状態に対応している。ここで、矢印で示された機種Zに着目すると、この機種Zは既存の原価による利益は−100程度であり、赤字機種である。このため、既存原価による判断によれば、この機種Zを増産しても収益は悪化するので増産はしないということになる。しかしながら、付加価値レートは4000程度あり、他機種とくらべて低い数値ではない。そこで、付加価値レートに基づいて、この機種を増産することを決定する。これにより、半導体工場の稼働率は高くなる。すると、図4(a)に示すように、増産の結果として機種Zの収益が改善することがわかる。これは増産によって、この機種Zについて固定費の負担が軽減されたためである。
上記実施形態においては、「特定の製造工程を半導体ウエハーが通過する回数」における「特定の製造工程」として、ホトリソグラフィー工程を選択し、「半導体ウエハーが通過する回数」は半導体製品に用いられるマスク枚数としているが、ホトリソグラフィー工程以外の製造工程、例えば、イオン注入工程を特定の製造工程としてもよい。
また、本実施形態においては、ウエハー工場1と組立工場2とをまとめて1つの工場と見なして、半導体製造工場の製造管理方法を適用しているが、ウエハー工場1、組立工場2毎に、上記半導体製造工場の製造管理方法を適用してもよい。
本発明の実施形態による半導体製造工場を示す図である。 本発明の実施形態による半導体製造工場におけるプロセスフロー図である。 従来例による工場の製造管理方法を説明する図である。 付加価値レートを用いた半導体製造工場の製造管理方法の一例を説明する図である。
符号の説明
1 ウエハー工場
2 組立工場
A,B,C ウエハー工場における各工程
D,E,F 組立工場における各工程

Claims (3)

  1. 投入された半導体ウエハーに対して複数の製造工程を施して、複数機種の半導体製品を製造する半導体製造工場における製造管理方法において、
    半導体製品毎に、以下の数式で表される付加価値レートを算出し、
    付加価値レート=(半導体製品の単価−直接材料費−外注加工費)÷特定の製造工程を半導体ウエハーが通過する回数
    この付加価値レートを指標として複数の半導体製品の製造優先順位を決定することを特徴とする半導体製造工場における製造管理方法。
  2. 前記特定の製造工程はホトリソグラフィー工程であり、特定の製造工程を半導体ウエハーが通過する回数は、その半導体製品のマスク枚数であることを特徴とする請求項1に記載の半導体製造工場における製造管理方法。
  3. 前記直接材料費及び前記外注加工費は、ウエハー工場と組立工場における直接材料費及び前記外注加工費を合計したものであることを特徴とする請求項1又は請求項2に記載の半導体製造工場における製造管理方法。
JP2006352249A 2006-12-27 2006-12-27 半導体製造工場における製造管理方法 Pending JP2008166380A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006352249A JP2008166380A (ja) 2006-12-27 2006-12-27 半導体製造工場における製造管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352249A JP2008166380A (ja) 2006-12-27 2006-12-27 半導体製造工場における製造管理方法

Publications (1)

Publication Number Publication Date
JP2008166380A true JP2008166380A (ja) 2008-07-17

Family

ID=39695493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352249A Pending JP2008166380A (ja) 2006-12-27 2006-12-27 半導体製造工場における製造管理方法

Country Status (1)

Country Link
JP (1) JP2008166380A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036296A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 製品製造プロセスの管理方法及び管理システム
JP2004078273A (ja) * 2002-08-09 2004-03-11 Ns Solutions Corp 情報処理装置、情報処理システム、生産管理支援方法、記憶媒体、及びプログラム
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2004296765A (ja) * 2003-03-27 2004-10-21 Renesas Technology Corp 半導体デバイス製造における生産スケジューリング方法および生産スケジューリングシステム
JP2005100298A (ja) * 2003-09-12 2005-04-14 Jebiz International:Kk Rfidを用いたスループット最大化システム
JP2006309577A (ja) * 2005-04-28 2006-11-09 Fuji Electric Systems Co Ltd 生産計画作成システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036296A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 製品製造プロセスの管理方法及び管理システム
JP2004078273A (ja) * 2002-08-09 2004-03-11 Ns Solutions Corp 情報処理装置、情報処理システム、生産管理支援方法、記憶媒体、及びプログラム
JP2004177429A (ja) * 2002-11-22 2004-06-24 Sharp Corp 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
JP2004296765A (ja) * 2003-03-27 2004-10-21 Renesas Technology Corp 半導体デバイス製造における生産スケジューリング方法および生産スケジューリングシステム
JP2005100298A (ja) * 2003-09-12 2005-04-14 Jebiz International:Kk Rfidを用いたスループット最大化システム
JP2006309577A (ja) * 2005-04-28 2006-11-09 Fuji Electric Systems Co Ltd 生産計画作成システム

Similar Documents

Publication Publication Date Title
TWI453789B (zh) 用於製程控制之產品相關之反饋
TWI459169B (zh) 用於控制設備工程系統之良率預測反饋之方法、系統、及記錄相關指令的非暫態電腦可讀取媒體
US7257459B1 (en) Method and apparatus for scheduling pilot lots
TWI709187B (zh) 用於晶圓與機台指派的系統、非暫態電腦可讀取媒體及方法
TWI330323B (en) Method, apparatus, article and system for adjusting a sampling protocol of processed workpieces
TWI509551B (zh) 半導體製造系統和方法
US20070073430A1 (en) Optimization-based process scheduling method and system
US7415316B2 (en) Method and system for modeling a stream of products in a manufacturing environment by process and tool categorization
Chien et al. A novel timetabling algorithm for a furnace process for semiconductor fabrication with constrained waiting and frequency-based setups
US20120088329A1 (en) Semiconductor multi-project or multi-product wafer process
Obeid et al. Scheduling job families on non-identical parallel machines with time constraints
TW200400428A (en) Specialization of active software agents in an automated manufacturing environment
KR20160063289A (ko) 반도체 제조에서 재고 관리를 위한 방법 및 우선 순위 시스템
CN117077459A (zh) 一种融合物流的半导体制造仿真模型构建方法及装置
WO2023111526A1 (en) Optimisation-based scheduling method and system for a plurality of manufacturing machines
Erramilli et al. Multiple orders per job compatible batch scheduling
US20130011939A1 (en) Techniques Providing Semiconductor Wafer Grouping In A Feed Forward Process
JP2008166380A (ja) 半導体製造工場における製造管理方法
JP2005190031A (ja) 半導体デバイス製造におけるボトルネック発生回避方法およびシステム
Miwa et al. Automated stepper load balance allocation system
TWI727218B (zh) 投資策略規則產生方法及應用其之投資策略規則產生裝置
Aydt et al. Symbiotic simulation for optimisation of tool operations in semiconductor manufacturing
US20110172801A1 (en) Method and system for determining manufacturing throughput target
JP2008159846A (ja) 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム
Chen et al. Generation and verification of optimal dispatching policies for multi-product multi-tool semiconductor manufacturing processes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211