JP2006060226A - 製造システムの制御方法 - Google Patents

製造システムの制御方法 Download PDF

Info

Publication number
JP2006060226A
JP2006060226A JP2005238097A JP2005238097A JP2006060226A JP 2006060226 A JP2006060226 A JP 2006060226A JP 2005238097 A JP2005238097 A JP 2005238097A JP 2005238097 A JP2005238097 A JP 2005238097A JP 2006060226 A JP2006060226 A JP 2006060226A
Authority
JP
Japan
Prior art keywords
processing tool
reticle
workpieces
processing
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005238097A
Other languages
English (en)
Other versions
JP2006060226A5 (ja
Inventor
Richard G Burda
リチャード・ジー・ブルダ
Alfred Degbotse
アルフレッド・デグボーツ
Brian T Denton
ブライアン・ティー・デントン
Kenneth J Fordyce
ケネス・ジェイ・フォーダイス
Sanjay Hegde
サンジェイ・ヘッジ
Robert J Milne
ロバート・ジェイ・ミルン
Sameer T Shikalgar
サミール・ティ・シカルガー
Guogang Zuo
グォガン・ツォ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006060226A publication Critical patent/JP2006060226A/ja
Publication of JP2006060226A5 publication Critical patent/JP2006060226A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70733Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/70741Handling masks outside exposure position, e.g. reticle libraries

Landscapes

  • Engineering & Computer Science (AREA)
  • Library & Information Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • General Factory Administration (AREA)

Abstract

【課題】 製造システムを制御する方法を実施するための方法、システム、及びプログラム記憶装置を提供する。
【解決手段】 本方法は、処理ツールの前の処理ステーションに位置し、該処理ツール上で処理される複数のワークピースを準備するステップと、該複数のワークピースが該処理ツールに到着する前に、該複数のワークピースに関連する特性に基づいて該処理ツールに対する補助装置の割り当ての必要性を判断するステップと、該複数のワークピースが該処理ツールに到着する前に、該割り当ての必要性に基づいて補助装置を該処理ツールに送るステップとを含む。本発明の一実施形態によれば、処理ツールはフォトリソグラフィ・システムであり、補助装置はレチクルであり、複数のワークピースは半導体基板である。
【選択図】 図13

Description

本発明の実施形態は、一般に、自動製造プロセス制御に関し、より特定的には、インテリジェント自動レチクル管理を通じて製造システムをモデル化することに関する。
半導体製造は、厳しい製造スケジュールに従って巧みに調整されなければならない数百もの詳細かつ複雑なプロセスを伴う。半導体製造プロセスは、中でも、フォトリソグラフィ工程、エッチング工程、堆積工程、研磨工程、急速加熱工程、注入工程、アニーリング工程を含むものである。したがって、所定の製造規則に従って上述のプロセスを実行するためには、特定の機械及びツールが必要である。
製造プロセス全体の中で重大なネックとなる個別工程の1つが、フォトリソグラフィ工程である。フォトリソグラフィ工程の効率を改善するのに役立つ解決法は存在するが、レチクル(マスク)と呼ばれる補助装置のスケジューリングに関連する遅れが依然として存在している(開示全体が引用によりここに組み入れられる非特許文献1)。
レチクルは、フォトリソグラフィ工程によって複雑な回路パターンをウェハの表面上に投影するために用いられる補助装置(フォトマスク)である。このように、レチクルは、特定の製造プロセスに用いられる機械又はツールに関連する要素であり、したがって、実施される製造工程に応じて、異なるレチクルを機械又はツールに割り当てなければならない。さらに、ある時点で1つの特定の機械又はツールに割り当てることができるレチクルが幾つか存在する場合があり、そのため、レチクル管理の判断を最適化する必要性がある。
製造プロセスにおける障害を特定し、これらの障害を予測して軽減する解決法をシミュレートするためのモデル化ガイドラインを提供する複数のコンピュータ・シミュレーションが存在しており、これらのシミュレーションの幾つかは、製造プロセス全体のワークピース・ロットにおけるワークインプロセス(WIP;work−In−Process)計画を評価する自動材料搬送システム(AMHS;Automated Material Handling Systems)に焦点を当てるものである(開示全体が引用によりここに組み入れられる非特許文献2)。さらに、生産的な製造プロセスは、幾つかある要因の中で特に、該プロセスが最終製品を生産する速度である製品スループットによって規定される場合がある。
Park,S.et al.,"Assesment of Potential Gains in Productivity Due to Proactive Reticle Management Using Discrete Event Simulation",Proceedings of the 1999 Winter Simulation Conference,eds.Farrington,P.A.,Nembhard,H.B.,Sturrock,D,T,and Evans,G.W.pp.856−864 Nadoli,G.et al.,"Simulation in Automated Material Handling Systems Design for Semiconductor Manufacturing",Proceedings of the 1994 Winter Simulation Conference,eds.Tew,J.D.、Manivannan,S.,Sadowski.D.A.,and Seila,A.F.,pp.892−899
半導体製造に伴う複雑さのため、製造プロセスを改良し、制御することに対する必要性が依然として存在している。さらに、製造効率に影響を与える障害を軽減するレチクル・ディスパッチングなどの問題により適切に対応するために、改良されたモデル化技術が必要である。
上述のことを考慮して、本発明の実施形態は、製造システムを制御する方法(及び本方法を実装するプログラム記憶装置)を提供するものであり、本方法は、少なくとも1つの処理ツール及び少なくとも1組の補助装置を準備するステップと、該処理ツール上で処理される複数のワークピースを供給するステップと、該処理ツール及び該複数のワークピースに関連する特性から、該処理ツールに到着する該補助装置の到着順序を決定するステップとを含む。準備するステップにおいて、処理ツールはフォトリソグラフィ・システムからなり、補助装置はレチクルからなる。
本方法はさらに、本方法の反復によって作成されるワークインプロセスのプロファイルに基づいて、処理ツールに関する将来イベントをモデル化するステップを含む。さらに、供給するステップにおいて複数のワークピースは半導体ウェハからなり、該複数のワークピースに関連する特性は、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む。さらに、決定するステップは、処理ツールへの予想到着時間の観点から補助装置を順位付けするステップを含む。本方法はさらに、ワークインプロセス計画に基づいて処理ツールに関する将来イベントをモデル化するステップを含む。
本発明の別の態様は製造システムを制御する方法を提供するものであり、この方法は、処理ツールの前の処理ステーションに置かれ、該処理ツール上で処理される複数のワークピースを準備するステップと、該複数のワークピースが該処理ツールに到着する前に、該複数のワークピースに関連する特性に基づいて該処理ツールに対する補助装置の割り当て必要性を判断するステップと、該複数のワークピースが該処理ツールに到着する前に、該割り当て必要性に基づいて補助装置を該処理ツールに送るステップとを含み、該準備するステップにおいて該処理ツールはフォトリソフラフィ・システムからなり、該判断するステップにおいて該補助装置はレチクルからなる。
さらに、準備するステップにおいて、複数のワークピースは半導体ウェハからなる。また、複数のワークピースに関連する特性は、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む。さらに、決定するステップは、処理ツールへの予想到着時間の観点から複数のワークピースを順位付けするステップを含む。本方法はさらに、ワークインプロセス計画に基づいて処理ツールに関する将来イベントをモデル化するステップを含む。
本発明の別の実施形態は、複数のワークピースを処理するように構成された処理ツールと、該複数のワークピースを含み、該処理ツールの場所の前に置かれる処理ステーションと、該複数のワークピースに関連する特性から、該処理ツールに到着する該複数のワークピースうちの最初のものの到着順序を決定するように構成されたアナライザと、該処理ツールへの該最初のワークピースの到着前に、該最初のワークピースに対応する補助装置を該処理ツールに提供するように構成されたコントローラとを備える、製造プロセスを制御するためのシステムを提供する。
本システムによれば、処理ツールはフォトリソグラフィ・システムからなり、補助装置はレチクルからなり、複数のワークピースは半導体ウェハからなり、該複数のワークピースに関連する特性は、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む。さらに、アナライザは、前記処理ツールへの予想到着時間の観点から複数のワークピースを順位付けするように構成される。本システムはさらに、アナライザによって作成されたワークインプロセス計画に基づいて処理ツールに関する将来イベントをモデル化するように構成されたモデル化ジェネレータを備える。
本発明の別の態様は、製造プロセスにおいて補助装置を検査する方法を提供するものであり、本方法は、検査の可能性のある補助装置のリストを生成するステップと、検査要件に従って該可能性のある補助装置を指定するステップと、所定の規則の組に従って該可能性のある補助装置を優先順位付けするステップとを含み、該生成するステップにおいて該補助装置はレチクルからなり、前記リストを生成するステップは、前記レチクルを、ディスパッチ可能なウェハ・ロットに関連するレチクルを含む第1の組と、ワークインプロセス計画に関連するレチクルを含む第2の組と、該第1及び第2の組のレチクル以外のレチクルを含む第3の組とを含むグループに分類するステップを含む。
本方法によれば、検査要件は、補助装置を検査することに関連する警告限界及び禁止限界を含み、所定の規則の組は、ディスパッチ可能なウェハ・ロット及び該禁止限界の分類と、ディスパッチ可能なウェハ・ロット及び該警告限界の分類と、特定の時間ウィンドウ内のワークインプロセス計画及び該禁止限界の分類と、特定の時間ウィンドウ内のワークインプロセス計画及び該警告限界の分類とのうちのいずれかを含む特定の指定を有する。本方法はさらに、優先順位付け規則と計画されたワークインプロセス到着時間とを含む第2の所定の規則の組に基づいて、優先順位付けされた、可能性のあるレチクルを再優先順位付けし、再優先順位付けされたリストにするステップと、該再優先順位付けされたリストから重複レチクルを削除するステップとを含む。
それに加えて、本法はさらに、ディスパッチ可能なウェハ・ロットのためのレチクル要件、量の大きいウェハ・ロットの種類、及び上流ウェハ・ロットの予測される到着のうちのいずれかに基づいて、候補レチクルのキット入れ及びキット出しを決定するステップと、ウェハ・ロットの優先度、上流ウェハ・ロットの予測される優先度、ポッドの利用可能性、及びレチクル搬送システムの処理能力のうちのいずれかに基づいて、キット入れ及びキット出し動作を優先順位付けするステップとをさらに含む。
本発明の実施形態のこれらの及び他の態様は、以下の説明及び添付図面と併せて考慮したときに、より良く認識され、理解されるであろう。しかしながら、以下の説明は、本発明の好ましい実施形態及びその多く特定の詳細を示すと同時に、例示の目的で与えられるものであり、限定的なものではないことを理解すべきである。本発明の精神の範囲から逸脱することなく本発明の実施形態の範囲内で多くの変更及び修正を行うことができ、本発明の実施形態は、こうした修正のすべてを含むものである。
本発明の実施形態は、図面を参照して、以下の詳細な説明から理解が深まるであろう。
本発明の実施形態並びに本発明の種々の特徴及び有利な詳細は、添付図面に示され、以下の説明において詳述される、非限定的な実施形態を参照して、より完全に説明される。図面に示される特徴は、必ずしも縮尺通りに描かれてはいないことに留意すべきである。周知の要素及び処理技術についての説明は、本発明の実施形態を不必要に分り難くしないように省略される。ここで用いられる例は、単に、本発明の実施形態を実施することができる方法の理解を容易にし、さらに当業者が本発明の実施形態を実施することを可能にするように意図されている。したがって、これらの例を、本発明の実施形態の範囲を限定するものと解釈すべきではない。
上述のように、半導体製造プロセスを改良し、制御することに対する必要性が依然として存在する。本発明の実施形態は、処理ツールに関連するレチクルなどの補助装置のインテリジェント自動管理のための方法及びシステムを提供することによって、この必要性に対応する。さらに、本発明の実施形態は、半導体製造などの生産プロセスに用いられるツール(すなわち、フォトリソグラフィ・システム)に関するワークインプロセス/ウェハインプロセス(WIP)計画などの将来イベントをモデル化する。300mm半導体製造のもとでは、WIPは、前面開口式一体型ポッド(FOUP)に保管される1組のウェハとして、作業ロットの状態で存在する。さらに、モデル化は、WIPがツールに到達する前に行われるWIPの移動に関する処理及び計画に基づいて実行される。ここで図面を、具体的には図1から図14までを参照して、本発明の好ましい実施形態を示す。
例として、フォトリソグラフィ・ツールを説明する。しかしながら、当業者であれば、本発明の実施形態によって提供される枠組みの中で、どのようにすれば他のツール及びプロセスを用いることができるかについて、容易に理解するであろう。フォトリソグラフィ・ベイの概略図が、図1に示される。示されるように、フォトリソグラフィ・ベイは、レチクル・クリブ2、裸レチクル・ストッカ(BRS)4、レチクル・ポッド・ストッカ(RPS)8、及び、多数のツール9のいずれかの間での相互連関から構成される。レチクル・クリブ2は、製造設備(すなわち、「ファブ(fab)」)において、欠陥を検査する目的で一時的にレチクルを保管する領域である。レチクルが検査されると、それらは、見つかった欠陥の修復処理のために送られるか、又は、ツール9、BRS4、若しくはRPS8に戻される。BRS4は、この時点では特定のフォトリソグラフィ・ツールに用いられるようには指定されていない、レチクル用の保管ツールである。同様にRPS8はレチクル保管ツールであり、その中では、レチクルは、裸で(ポッドなしに)保管されるBRS4とは対照的に、保護ポッド(容器)内に保管される。保管スペースは、各々のツールのライブラリ1内、RPS8、BRS4、及び場合によってはレチクル・クリブ2に、限定される。レチクルは、ツール9が補助材料として該レチクルに依存してフォトリソグラフィ・ステップを行うことができるように、ツールのライブラリ1に常駐している。BRSは、クリーン・ルームのフロア・スペースが無いために用いられる。BRSのキット入れ及び管理は、半導体製造の実施によってもたらされるレチクル管理についての複雑さの付加的なレベルを表す。
本発明の実施形態によるレチクル・ディスパッチング方法を示すフローチャートが、図2に提供される。本発明のレチクル・ディスパッチング方法は、フォトリソグラフィ・ツールにおけるレチクル割り当て必要性に対する自動応答に用いられる。第一に、この方法は、レチクル・ディスパッチングのための関連データを抽出する(10)。第二に、本発明は、ツールのライブラリ容量、レチクルのディスパッチ優先度、ツールの限界容量バッファ・レベル、レチクルの検査限界、計画された検査限界、将来のウェハ・ロットのWIPの射影、自動レチクル搬送システム(ARHS:Automated Reticle Handling Systems)の処理能力に基づく移動要求のユーザ定義数(N)を含む基準に基づいて、ツールに対するロード要求及びアンロード要求の形で、レチクルのディスパッチ動作を推奨する(12)。第三に、本発明は、レチクルの検査要件を管理する(14)。
ツールのライブラリ容量は、ツールのライブラリ1に保管できる有限数のレチクルに関する物理的な保管スペースの限界を表す。典型的なツールのライブラリは、最大10個までのレチクルを保管する。レチクルのディスパッチ優先度は、ウェハ・ロットを処理するためにツールにおいて使用可能なレチクルを有することに関する重要性の大きさである。さらに、ツールの限界容量バッファ・レベルは、ツールのライブラリ1がほぼ一杯(例えば、10個のライブラリ・スペースのうちの8個が一杯)であるとみなされ、その時点でツールのライブラリ1から不要なレチクルを除去することが必要なレベル(レチクル数)を定める値である。さらに、レチクルの検査限界は、ウェハ露光数によって判定される。2種類の限界、すなわち、警告限界及び禁止限界がある。警告限界は、レチクルが検査を必要とする時点に近いことを示す基準点を定める露光数を表す。禁止限界は、レチクルが検査を必要とする以前に許容される最大露光数である。
将来のウェハ・ロットのWIP計画は、ウェハ・ロットが処理のためにリソグラフィ・ベイに到着するスケジュールの見積もりを定める報告である。将来のウェハ・ロットのWIP計画は、次のフィールド、すなわち、レチクルの部品番号、レチクルの部品番号に関連するウェハ・ロット数、ウェハ・ロットの組について計画された到着/完成の時間ウィンドウ、最も重要なウェハ・ロットの優先度、及び、(ウェハ・ロットの最初の到着時間、優先度、及び関連するウェハ・ロット数によってレチクルを並べ替えることにより決定される)ルック・アヘッド優先度を表す連続番号によって、定められる。
ARHSの処理能力に基づく移動要求のユーザ定義数(N)は、要求のリストが作成される頻度と、次のリストの作成前に(ARHSの処理能力に基づいて)実行できる移動要求の見積もり数とに基づいて、一度に報告されるべきレチクル移動要求の数である。
一般に、本発明の実施形態は製造システムを制御する方法を提供するものであり、この方法は、処理ツールの前の処理ステーションに位置し、該処理ツール上で処理される複数のワークピースを準備することを含む。次に、この方法は、複数のワークピースが処理ツールに到着する前に、該複数のワークピースに関連する特性に基づいて、処理ツールに対する補助装置の割り当て必要性を判断する。次に、この方法は、ワークピースが処理ツールに到着する前に、その割り当て必要性に基づいて補助装置を該処理ツールに送る。
本発明の実施形態によって提供される方法は、特に、レチクル・ディスパッチングについての一連のステップを含む。これらのステップは、図3に一般的に示されており、第1のステップは、ツール状況及びロード・ポートのモードをチェックする(20)ことである。ここで、ツール9又はロード・ポート7(図1に示される)が機能しているかどうかを判断する(22)。ツール9がダウンしている(作動していない)か、又は、両方のロード・ポート7が手動モードにある場合には、空(ゼロ)リストを(図10及び図11に示される)フロア制御システム(FCS)145に返送する(24)。
ロード・ポート7はツール9の一部であり、ここで、未処理のウェハ・ロットを収容し、処理済みウェハ・ロットを自動搬送車を介してAMHSによって回収する。理解しやすくするために、図1においては、各々のツール9について1つのロード・ポート7のみが示される。しかしながら、多数のロード・ポート7を各々のツール9に関連させることができる。
第2のステップにおいては、ツール9が作動しており、自動モードの(すなわち、自動的にディスパッチされる)少なくとも1つのロード・ポート7を有する場合には、レチクル・ディスパッチ・リスト(RDL)を作成する。レチクル動作リスト(RAL:Reticle Action List)とも呼ばれるレチクル・ディスパッチ・リストは、レチクル識別子、その現在位置、それを移動させるべき位置、及び、その移動の関連する優先度を含む、推奨されたレチクル移動についての命令の組である。このステップは、ウェハ・ロットのディスパッチング・リスト(関連するディスパッチ優先度を持つ生産ウェハ・ロットのリスト)に読み込み、その時点でツール9内にあるレチクルのリストを作成し、ツールのライブラリ1における空きスペースの数を決定し、対応するレチクル・ディスパッチングを作成することを含む。各々のレチクルについて、関連するウェハ・ロットの最高の順位が、レチクルの順位として設定される。
例えばBRS4又はRPS8に保管されているレチクルといった、その時点ではツール9内にないレチクルのリストに基づいて、ツール9にロードするレチクルの優先リストを作成する(26)。これは、レチクル・ロード・リスト(RLL)と呼ばれる。次に、ツール9から除去されるレチクルの優先リストを作成する(28)。これは、レチクル除去リスト(RRL:Reticle Remove List)と呼ばれる。これらは、RALにはないレチクルである。レチクルが、ツール9内にはあるが、レチクル・ディスパッチング・リストにはない場合には、これらのレチクルは、該ツール9内のレチクル数が該ツールの限界容量バッファ・レベルを超える場合に該ツール9から回収/除去される(28)候補である。
さらに、レチクルが、RLL及びツール9内の両方にある場合には、それらは、該ツール9内に留まることが推奨される。ユーザ定義時間ウィンドウ内にフォトリソグラフィ・ベイに到着することが予測されるウェハ・ロットが存在する場合には、将来のウェハ・ロットに関する計画されたWIP計画を含む予測されたWIP計画報告(「ルック・アヘッド」報告とも呼ばれる)に従って、それらの関連するレチクルもツール9内に留まることが推奨される。
RLLのレチクル、すなわち、BRS4又はRPS8内の保管場所からツール9に送ることが可能なレチクルについて、その順位は、ウェハ・ロットのディスパッチング・リストによって設定される。RRLのレチクル、すなわち、ツール9から送られてBRS4又はRPS8に保管される対象となるレチクルについて、その順位は、(ウェハ・ロット数、ウェハ量、ウェハ・ロットについての見積もり時間ウィンドウ、及びウェハ・ロットの優先度に基づく)WIP計画報告の優先度に従って設定される。
ここで、RLL及びRRLのすべての動作間で、全体的な優先順位を設定する(32)。この判断ステップ(32)においては、ツールのライブラリ1における空きスペースの数E(内部バッファ)を、ユーザ定義数Nと比較する。ツールのライブラリ1は、ツール9においてその時点で使用されていないレチクルを保管するための内部保管スペースである。ツールのライブラリ1が一杯の場合には、除去動作(RRL上の動作)を最優先順位として設定する(38)。それに対して、ツールのライブラリ1が一杯ではない場合には、ロード動作(RLL上の動作)を最優先順位として設定する(34)。
第3のステップ(36)においては、RLL上のレチクル・リストのサイズが許容推奨数より小さい場合には、警告/禁止レベル、レチクル部品番号についてのレチクルID数(すなわち、重複レチクル数)、及びレチクル検査のバランスに基づいて、レチクル検査リストを作成する(40)。レチクルを検査に利用できる場合には、最も優先度の高いレチクルを、レチクル検査が行われるファブの領域である検査ための関連レチクル・クリブ2として定める。そうでなければ、レチクルを関連するRPS8に送り、該レチクルが再度ツール9にディスパッチされるか又は保管のためにBRS4に送られるまで、該レチクルをRPSの保護ポッド内部に保管する。第4のステップ(42)においては、(図10及び図11に示される)FCS145に渡すために、推奨されたレチクル移動動作のユーザ定義数(多くてもN)を持つRDLリストを作成する。FCS145は、レチクルのディスパッチ推奨の実行を担う。
換言すれば、本発明の実施形態は、レチクル位置、ウェハ・ロットのディスパッチ・リスト、及び上流ウェハ・ロットの到着について予測されたWIP計画に基づいて、レチクルの2つのリスト、すなわち、(1)ロードされる候補であるレチクルのリストすなわちRLLと、(2)除去される候補であるレチクルのリストすなわちRRLとを作成し、次いで本発明の実施形態は、ツールのライブラリ容量、ディスパッチ優先度、予測されたウェハ・ロットの優先度、及びレチクル搬送システムの処理能力に基づいて、推奨されるレチクル移動の優先リストを作成する。
図4に示されるように、本発明の実施形態に従ってRLLを作成する方法が提供される。第1に、ディスパッチ可能なウェハ・ロットのリストを作成する(50)。さらに、WIP計画報告を作成し(52)、次いで優先順位を付ける(54)。その後、ディスパッチ可能報告とWIP計画報告とを単一のリストに統合する(56)。次に、現時点でツール9に割り当てられているレチクルをリストから削除し(58)、次いで、禁止されたレチクルと使用不可能なレチクルとをリストから削除する(60)。さらに、最新のディスパッチ決定に基づいて、既にロード又はアンロード過程にあるレチクルをリストから削除しなければならない。これらの関連するレチクル移動は、進行中であるがまだ完了していないすべての移動をリストアップするレチクル実行リスト(REL:Reticle Execution List)を用いて追跡される。この後に、ディスパッチ可能なウェハ・ロットのリスト又はWIP計画報告のいずれかにおけるウェハ・ロットに関連するレチクルは、それらの対応するウェハ・ロット情報を統合リストに結合させる(62)。最後に、レチクルに関連するウェハ・ロットの優先度に基づいて、RRLを作成する(64)。
図5に示されるように、本発明の実施形態に従ってRRLを作成する方法が提供される。第1に、現時点でツール9上にあるレチクルのリストを作成する(70)。第2に、WIP計画報告又はロード・ポート7上のウェハ・ロットに関連するレチクルをリストから削除する(72)。次に、WIP計画報告上にあるレチクルをリストから削除する(74)。その後、ディスパッチ・リスト上のレチクルをRRLから削除する(76)。最後に、レチクルの最後の使用及び保留状態のウェハ・ロットに基づいて、RRLを優先順位付けする(78)。
本発明のさらなる実施形態は、ポッドによる事前キット入れのための方法を提供する。保管領域(例えば、BRS4、RPS8)からレチクルを移動させるために、レチクルが保護ポッドに入られる。これには、将来においてレチクルをツール9にロードするように予測される必要性に基づいて、それらのレチクルをポッドに配置し、それらのポッドをRPS8に保管することが含まれる。事前キット入れと呼ばれるこのプロセスは、ツール9へのレチクルの移動に関する応答時間を削減させるため望ましいものであり、ウェハ・ロットのWIP計画と、各々のレチクルに関連するウェハ・ロットのディスパッチ可能なWIPとに基づくものである(例えば、生産量、到着ウィンドウ、及び優先度)。このプロセスは、ウェハ・ロットの優先度、ポッド・ストッカの容量、及びディスパッチ優先度に基づいて、レチクルをキット入れし(レチクルをポッドに保管し)、キット出しする(レチクルをポッドから取り除く)。さらに、このプロセスは、レチクルの検査要件を管理する。
一般に、本発明のポッド事前キット入れプロセスは、RPS状況のチェックを含む。特に、RPS8が作動可能であるかどうかが判断される。RPS8がダウンしている(作動不可能である)場合には、本発明の実施形態は、ゼロ(空の)レチクル・ディスパッチ・リストを(図10及び図11に示される)FCS145に送る。RPS8が作動している場合には、以下の関連データを収集する。第1に、ディスパッチすることができるウェハ・ロットを、図14に示されるシステムなどの関連するコンピュータ・システム上のメモリに読み込む。対応するウェハ・ロットのディスパッチング優先度を、ウェハ・ロットのディスパッチング優先順位付け規則に基づいて計算する。第2に、第1のステップにおいて作成されたリスト内の各々のウェハ・ロットについて、関連するレチクルを決定する。各々のレチクルについて、レチクルの順位は、関連するウェハ・ロットの最高順位に設定される。第3に、レチクルの部品番号、ウェハ・ロット数、ウェハ・ロットの組について計画された到着/完成の時間ウィンドウ、最も重要なウェハ・ロットの優先度クラス、及び、(ウェハ・ロットの最初の到着時間、優先度クラス、及び関連するウェハ・ロット数によってレチクルを並べ替えることにより決定される)優先度を表す連続番号を持つWIP計画報告をメモリに読み込む。
第4に、最高順位が付けられたウェハ・ロットのディスパッチ優先度及び「ルック・アヘッド」優先度に基づいて、リストがレチクル及びその関連するものの固有リストを含むように、第1及び第2のステップによるリストをレチクル部品番号(レチクルの種類を符号化した標識)によってリンクさせる。同じ種類、すなわち同じレチクル部品番号の多数のレチクルが存在する場合には、特定のレチクルを選択する。このリストは、ポッド・ストッカ・レチクル・ディスパッチ・リスト(RDL)と呼ばれる。ポッド・ストッカRDLから、「使用不可」のレチクル、「禁止された」レチクル、又は、他の点でディスパッチできないレチクルを、リストから削除する。フォトリソグラフィ・ツールRDLとの矛盾を回避するために(レチクル・ディスパッチ・リストの作成は、フォトリソグラフィ・ツール9、BRS4、又はRPS8を起源とするイベントによって開始することができ、したがって矛盾を回避する必要がある)、Mをレチクル搬送システムのスループットに基づくユーザ定義数とすると、各ツール9上のM個の最高優先度のウェハ・ロットに関連するレチクルを除外する。次に、RPS ID及びBRS IDを、リスト内の各々のレチクルと関連付ける。その後、RPS内の空きレチクル・ポッドの数を計算する。最後に、Nをレチクル作動推奨のユーザ定義数とすると、N個の最高優先度のレチクルの移動を計算する。以下は、ポッド・ストッカRDLを作成する方法の擬似コード記述である。
PodStocker RDL:
Drbl_id-reticleid
Eqp_id-currentequipment id
PS_id-pod stocker id
BRS_id-bare reticlestocker id
Lot_priority-priorityof associated wafer lot(if there is no associated wafer lot or the lot is intop 10 dispatchable wafer lots,then set priority to NULL)
Look_ahead_Priority-priority of reticle based on look ahead arrival ofwafer lots. If reticle is not in look ahead list,then set priority to NULL
Count-Number of emptypods on pod stocker
Rules for associatinga priority with the reticle move request:
Definitions:
N=number ofmove requests to the floor control system
CL=Podstocker(capacity-buffer)
本発明の実施形態はまた、図6から図8に示され、上述の方法を実施するのに用いることができるポッド・キット入れ擬似コードを提供する。一般に、このコードは以下のものを含む。
N=N-numberof actions in queue+executing according to RAL and REL
Sortlist by(Lot_priority,Lool_ahead_priority);
If(Station_id==BayPS){
If(BayPS Empty Pods<N)Unkit any N reticles with Lot_priority==NULL AND
Lool_ahead_priority==NULL;
Else{
Kit first M reticleswhere M=min(N,number of reticles with Lot_priority!=NULL ORLook_ahead-priority!=NULL);
If(M<NAND Bay PS Full Pods>CL)Unkit first N-M reticles with Lot_priority==NULL ANDLook_ahead_priority==NULL;
}
}
If(Station_id==CribPS){
If(Crib PS EmptyPods<N){
Send first Mreticles to Bay PS where M=min(N,number reticles with Lot_priority!=NULL ORLook_ahead_priority!=NULL);
If(M<N)Send first N-M reticles to BAY BRS where Lot_priority==NULL ANDLook_ahead_priority==NULL;
}
}
換言すれば、本方法は、第1に、ディスパッチ可能なウェハ・ロットのためのレチクル要件、量の大きいウェハ・ロットの種類、及び上流ウェハ・ロットの予測される到着に基づいて、キット入れ及びキット出しされる候補レチクルのリストを作成する。第2に、本方法は、ウェハ・ロットの優先度、上流ウェハ・ロットの予測される優先度、ポッドの利用可能性、及びレチクル搬送システムの処理能力に基づいて、推奨されるキット入れ及びキット出し動作の優先リストを作成する。このように、本方法は、キット入れ、キット出し、及び検査動作を優先順位付けする。
本発明の実施形態はさらにレチクル検査方法を含み、本方法は、二段階の方法によってレチクルを検査するために順位付けリストを作成する。レチクルは、検査要件を特定する所定の警告限界及び禁止限界を有するため、検査順位リストは、使用可能な各レチクルの部品番号の数、警告/禁止限界に対するウェハ・カウントの近さ、レチクルをフェーズ外に維持する重要性を考慮する。こうした順位付けの例が図9に一般的に示されており、この図は、異なるレチクルについて、「警告限界」及び「禁止限界」に対する実際の露光数を示す。
より特定的には、レチクルの検査方法は、第1に、検査する可能性のある全レチクルのリストを作成し、ディスパッチ可能なウェハ・ロットに関連するレチクル、上流からのWIP計画報告ウェハ・ロットに関連するレチクル、及び上記の2種類ではない(他の)レチクルの3種類に分類する。第2に、現在のウェハ・カウントが禁止限界より大きいか又はそれに等しい場合は「検査限界以上」(OI:Over Inspect Limit)として、及び、現在のウェハ・カウントが警告限界より大きいか又はそれに等しい場合は「警告限界以上」(OW:Over Warning Limit)として、レチクルをマーク付けする。第3のステップにおいては、レチクルを、最初に以下のグループ、すなわち、ディスパッチ可能でOI、ディスパッチ可能でOW、「時間ウィンドウ」内のWIP射影でOI、「時間ウィンドウ」内のWIP射影でOW、その他でOI、その他でOW、及びその他、に優先順位付けする。
第4に、本方法は、レチクルを以下のグループの各々に、すなわち、種類(a)のレチクルは、最高優先度のディスパッチ可能なウェハ・ロットに従って優先順位付けし、種類(b)のレチクルは、最高優先度のディスパッチ可能なウェハ・ロットに従って優先順位付けし、次いで、禁止限界−ウェハ・カウント>保留中のウェハ数、であるレチクルを優先順位から外し、種類(c)のレチクルは、リソグラフィWIPストッカにおける最初のウェハ・ロットのWIPの計画された到着時間に従って優先順位付けし、種類(d)のレチクルは、リソグラフィWIPストッカにおける最初のウェハ・ロットの計画された到着時間に従って優先順位付けし、次いで、禁止限界−ウェハ・カウント>レチクル・クリブにおけるタイミングと使用可能な容量とで決まる時間ウィンドウ内のウェハ数、であるレチクルを優先順位から外し、種類(e)のレチクルは、リソグラフィWIPストッカにおける最初のウェハ・ロットの計画された到着時間に従って優先順位付けする、ことからなるグループに副優先順位付けする。
第5のステップにおいては、重複レチクルによってカバーされるレチクルを優先順位から外す。ここで、禁止限界を超えているが警告限界以下で使用可能な重複レチクルによってカバーされるレチクルを優先順位から外して種類(e)のレチクルとし、警告限界を越えているが警告限界以下の重複レチクルによってカバーされるレチクルを優先順位から外して種類(e)のレチクルとする。
上述の方法を実施するシステムが、図10に示される。示されるように、ツール群についてのポーリング・サーバ140が、インテリジェント・レチクル管理ジェネレータ(IRM)143に接続される。ポーリング・サーバ140は、いつIRM143をポーリングすべきかを追跡するためのクロック141に合わせて構成される。また、ポーリング・サーバ140は、どのツール又はポッド・ストッカをポーリングしているかを追跡するツール/ポッド識別子142に合わせて構成される。IRM143は、フロア制御動作を実行するSiView(フロア制御システム)145のための、製造フロア147に送られるレチクル・ディスパッチ動作リスト(RDA:Reticle Dispatch Action List)を作成する。これは、本方法の次の反復においてIRM143にフィードバックされる製造フロア状況に影響を与える。さらに、ポーリング・サーバ140はIRM143をポーリングして、SiView145のためのRDAの作成を開始する。
図11に示されるように、IRM143はさらに、リアルタイム式ツールRDAジェネレータ152、リアルタイム式ポッド・ストッカRDAジェネレータ153、及びバッチ式分析ジェネレータ154に接続される。バッチ式分析ジェネレータ154は、報告のためのコア・データ、WIP計画の作成、及びその他の分析を提供する。ツール群に対するウォッチ・ドッグ(WD)は、RDLのためにIRM143をポーリングする能動的なソフトウェア・プロセスである。IRM143は、SiView145のためのRDLを作成して実行する。SiView145は、EALリスト156及びIRM143と通信するRDLリスト155に接続されるフロア制御動作を含む。EALリスト156も同様に、IRM143と通信する。また、製造フロア状況コントローラ157が、IRM143と通信する。
本発明の別の態様によれば、製造プロセスを制御するためのシステムが提供され、図12に示されており、本システムは、処理ツール90及び補助装置92と、該処理ツール90の前の処理ステーション96に位置し、該処理ツール90上で処理される複数のワークピース94と、該複数のワークピース94に関連する特性から、該処理ツール90に到着する該複数のワークピース94のうちの最初のものの到着順を決定するように構成されたアナライザ98と、該処理ツール90への予想到着時間の観点から該ワークピース94を順位付けるように構成された該アナライザ98に合わせて構成され、かつ、該処理ツール90への最初のワークピース94の到着前に、該最初のワークピース94に対応する補助装置92を該処理ツール90に提供するように動作可能なコントローラ100と、を備える。これに加えて、本システムはさらに、アナライザ98によって作成されたワークインプロセス計画に基づいて処理ツール90に関する将来イベントをモデル化するように構成されたモデル化ジェネレータ102を備える。本発明の実施形態によれば、処理ツール90はフォトリソグラフィ・システムであり、補助装置92はレチクルであり、複数のワークピース94は半導体基板である。
本発明の実施形態に従って製造システムを制御する好ましい方法が図13のフロー図に示されており、この方法は、補助装置92(複数の補助装置を含む場合がある)を有する処理ツール90を準備すること(80)を含む。次のステップは、処理ツール90の前の処理ステップに位置し、該処理ツール90上で処理される複数のワークピース94を準備すること(82)を含む。次いで、次のステップは、複数のワークピース94に関連する特性から、処理ツール90に到着する該複数のワークピース94のうちの最初のものの到着順を決定すること(84)を含む。最終ステップは、処理ツール90への最初のワークピース94の到着前に、該最初のワークピース94に対応する補助装置92を該処理ツール90に提供すること(86)を含む。さらに、複数のワークピース94に関連する特性は、作業ロットの優先度、処理時間、補助装置搬送システムの処理能力、予測されたロット優先度、及びポッドの利用可能性を含む。さらに、決定する(84)ステップは、処理ツール90への予想到着時間の観点からワークピース94を順位付けすることを含む。それに加えて、本方法はさらに、本方法の反復によって作成されるワークインプロセス計画に基づいて、処理ツール90に関する将来イベントをモデル化すること(88)を含む。
本発明の実施形態を実施するための代表的なハードウェア環境が図14に示されており、この図は、少なくとも1つのプロセッサ又は中央処理装置(CPU)310を有する、本発明の実施形態による情報処理/コンピュータ・システムの典型的なハードウェア構成を図示する。CPU310は、システム・バス312を介して、ランダム・アクセス・メモリ(RAM)314と、読み取り専用メモリ(ROM)316と、ディスク・ユニット311及びテープ・ドライブ313などの周辺装置をバス312に接続するための入力/出力(I/O)アダプタ318と、キーボード315、マウス317、スピーカ324、マイクロホン322、及び/又は、タッチ・スクリーン装置(図示せず)などの他のユーザ・インタフェース装置をバス312に接続するためのユーザ・インタフェース・アダプタ319と、情報処理システムをデータ処理ネットワークに接続するための通信アダプタ320と、バス312をディスプレイ装置323に接続するためのディスプレイ・アダプタ321と、に相互接続される。ディスク又はテープ・ユニットにより読み取り可能なプログラム記憶装置は、本発明の実施形態を作動させ、コンピュータ・システム上に読み込まれる命令を読み込むのに用いられる。
一般に、本発明の実施形態は、ツール9に関連する補助装置のインテリジェント自動管理についての方法及びシステムを提供する。本発明の実施形態は、半導体製造などの生産プロセスに用いられるツール9(すなわち、フォトリソグラフィ・システム)に関するワークインプロセス/ウェハインプロセス(WIP)計画などの将来イベントをモデル化する。このモデル化は、WIPがツール9に到達する前に行われている処理に基づいて実現される。さらに、ツール9に関連する補助装置(すなわち、フォトリソグラフィ・システムのためのレチクル)は、該ツール9において行われることが予測されるモデル化された将来イベントに基づいて移動する。本発明の実施形態は、上述の方法及びモデル化を実行するために、コンピュータ・システムに組み込まれたコンピュータ・プログラムを用いる。
さらに、本方法は、補助装置の検査を管理するための手段と、好ましい実施形態においては、予測された/見積もられた作業負荷を予測することによって事前に考慮される禁止限界を通じて該検査を制御するための手段とを提供する。本発明の実施形態は、補助装置/ツールの管理及びディスパッチングが効率的な製造処理に関係し、特に補助装置/ツールのための保管スペースが制限されている場合の多くの環境に適用可能である。
特定の実施形態についての前述の説明は、本発明の一般的な性質を完全に明らかにするので、第三者は、現在の知識を適用することによって、一般的な概念から逸脱することなく、こうした特定の実施形態を容易に修正し、及び/又は、それらを種々の用途に適合させることが可能であり、したがって、こうした適合及び修正は、開示される実施形態の均等物の意義及び範囲内のものとして理解すべきであり、かつ、そのように意図される。ここで用いられる語句又は用語は、説明を目的とするものであり、限定的なものではないことを理解すべきである。したがって、本発明を好ましい実施形態に関して説明したが、当業者であれば、本発明の実施形態を特許請求の範囲の精神及び範囲内で修正を加えて実施可能であることを理解するであろう。
本発明の実施形態に係るフォトリソグラフィ・ベイの概略図である。 本発明の実施形態に係る方法を示す第1のフロー図である。 本発明の実施形態に係る方法を示す第2のフロー図である。 本発明の実施形態に係る方法を示す第3のフロー図である。 本発明の実施形態に係る方法を示す第4のフロー図である。 本発明の実施形態に係る方法を示す第5のフロー図である。 本発明の実施形態に係る方法を示す第6のフロー図である。 本発明の実施形態に係る方法を示す第7のフロー図である。 本発明のレチクル検査の実施形態のグラフ図である。 本発明の実施形態に係る第1のシステム図である。 本発明の実施形態に係る第2のシステム図である。 本発明の実施形態に係る好ましい方法を示すフロー図である。 本発明の実施形態に係る第3のシステム図である。 本発明の実施形態に係るコンピュータ・システム図である。

Claims (37)

  1. 製造システムを制御する方法であって、
    少なくとも1つの処理ツール及び少なくとも1組の補助装置を準備するステップと、
    前記処理ツール上で処理される複数のワークピースを供給するステップと、
    前記処理ツール及び前記複数のワークピースに関連する特性から、該処理ツールに到着する前記補助装置の到着順序を決定するステップと、
    を含む方法。
  2. 前記処理ツールがフォトリソグラフィ・システムからなる、請求項1に記載の方法。
  3. 前記補助装置がレチクルからなる、請求項2に記載の方法。
  4. 前記方法の反復によって作成されるワークインプロセスのプロファイルに基づいて、前記処理ツールに関する将来イベントをモデル化するステップをさらに含む、請求項1に記載の方法。
  5. 前記複数のワークピースが半導体ウェハからなる、請求項1に記載の方法。
  6. 前記複数のワークピースに関連する前記特性が、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されるロットのロット優先度と、ポッドの利用可能性とを含む、請求項1に記載の方法。
  7. 前記決定するステップが、前記処理ツールへの予想到着時間の観点から前記補助装置を順位付けするステップを含む、請求項1に記載の方法。
  8. ワークインプロセス計画に基づいて前記処理ツールに関連する将来イベントをモデル化するステップをさらに含む、請求項1に記載の方法。
  9. 製造システムを制御する方法であって、
    処理ツールの前の処理ステーションに置かれ、前記処理ツール上で処理される複数のワークピースを準備するステップと、
    前記複数のワークピースが前記処理ツールに到着する前に、該複数のワークピースに関連する特性に基づいて該処理ツールに対する補助装置の割り当て必要性を判断するステップと、
    前記複数のワークピースが前記処理ツールに到着する前に、前記割り当て必要性に基づいて補助装置を該処理ツールに送るステップと、
    を含む方法。
  10. 前記処理ツールがフォトリソグラフィ・システムからなる、請求項9に記載の方法。
  11. 前記補助装置がレチクルからなる、請求項10に記載の方法。
  12. 前記複数のワークピースが半導体ウェハからなる、請求項9に記載の方法。
  13. 前記複数のワークピースに関連する前記特性が、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む、請求項9に記載の方法。
  14. 前記決定するステップが、前記処理ツールへの予想到着時間の観点から前記複数のワークピースを順位付けするステップを含む、請求項9に記載の方法。
  15. ワークインプロセス計画に基づいて前記処理ツールに関する将来イベントをモデル化するステップをさらに含む、請求項9に記載の方法。
  16. 製造プロセスを制御するためのシステムであって、
    複数のワークピースを処理するように構成された処理ツールと、
    前記複数のワークピースを含み、前記処理ツールの場所の前に置かれる処理ステーションと、
    前記複数のワークピースに関連する特性から、前記処理ツールに到着する該複数のワークピースうちの最初のものの到着順序を決定するように構成されたアナライザと、
    前記処理ツールへの前記最初のワークピースの到着前に、該最初のワークピースに対応する補助装置を該処理ツールに提供するように構成されたコントローラと、
    を備えるシステム。
  17. 前記処理ツールがフォトリソグラフィ・システムからなる、請求項16に記載のシステム。
  18. 前記補助装置がレチクルからなる、請求項17に記載のシステム。
  19. 前記複数のワークピースが半導体ウェハからなる、請求項16に記載のシステム。
  20. 前記複数のワークピースに関連する前記特性が、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む、請求項16に記載のシステム。
  21. 前記アナライザが、前記処理ツールへの予想到着時間の観点から前記複数のワークピースを順位付けするように構成された、請求項16に記載のシステム。
  22. 前記アナライザによって作成されたワークインプロセス計画に基づいて前記処理ツールに関する将来イベントをモデル化するように構成されたモデル化ジェネレータをさらに備える、請求項16に記載のシステム。
  23. 製造システムを制御する方法を実施するためにコンピュータにより実行可能なプログラムであって、前記方法が、
    少なくとも1つの処理ツール及び補助装置を準備するステップと、
    前記処理ツール上で処理される複数のワークピースを供給するステップと、
    前記処理ツール及び前記複数のワークピースに関連する特性から、該処理ツールに到着する前記補助装置の到着順序を決定するステップと、
    を含む、プログラム。
  24. 前記処理ツールがフォトリソグラフィ・システムからなる、請求項23に記載のプログラム。
  25. 前記補助装置がレチクルからなる、請求項24に記載のプログラム。
  26. 前記複数のワークピースが半導体ウェハからなる、請求項23に記載のプログラム。
  27. 前記複数のワークピースに関連する前記特性が、作業ロットの優先度と、処理時間と、補助装置搬送システムの処理能力と、予測されたロットのロット優先度と、ポッドの利用可能性とを含む、請求項23に記載のプログラム。
  28. 前記決定するステップが、前記処理ツールへの予想到着時間の観点から前記補助装置を順位付けするステップを含む、請求項23に記載のプログラム。
  29. 前記方法が、ワークインプロセス計画に基づいて前記処理ツールに関する将来イベントをモデル化するステップをさらに含む、請求項23に記載のプログラム。
  30. 製造プロセスにおいて補助装置を検査する方法であって、
    検査の可能性のある補助装置のリストを生成するステップと、
    検査要件に従って前記可能性のある補助装置を指定するステップと、
    所定の規則の組に従って前記可能性のある補助装置を優先順位付けするステップと、
    を含む方法。
  31. 前記生成するステップにおいて、前記補助装置がレチクルからなる、請求項30に記載の方法。
  32. 前記リストを生成するステップが、前記レチクルを、
    ディスパッチ可能なウェハ・ロットに関連するレチクルを含む第1の組と、
    ワークインプロセス計画に関連するレチクルを含む第2の組と、
    前記第1及び第2の組のレチクル以外のレチクルを含む第3の組と、
    を含むグループに分類するステップを含む、請求項31に記載の方法。
  33. 前記検査要件が、前記補助装置を検査することに関連する警告限界及び禁止限界を含む、請求項30に記載の方法。
  34. 前記所定の規則の組が、ディスパッチ可能なウェハ・ロット及び前記禁止限界の分類と、ディスパッチ可能なウェハ・ロット及び前記警告限界の分類と、特定の時間ウィンドウ内のワークインプロセス計画及び該禁止限界の分類と、特定の時間ウィンドウ内のワークインプロセス計画及び該警告限界の分類とのうちのいずれかを含む特定の指定を有する、請求項33に記載の方法。
  35. 第2の所定の規則の組に基づいて、優先順位付けされた前記可能性のあるレチクルを再優先順位付けし、再優先順位付けされたリストにするステップと、
    前記再優先順位付けされたリストから重複レチクルを削除するステップと、
    をさらに含む、請求項31に記載の方法。
  36. 前記第2の所定の規則の組が、優先順位付け規則と計画されたワークインプロセス到着時間とを含む、請求項32に記載の方法。
  37. ディスパッチ可能なウェハ・ロットのためのレチクル要件、量の大きいウェハ・ロットの種類、及び上流ウェハ・ロットの予測される到着のうちのいずれかに基づいて、候補レチクルのキット入れ及びキット出しを決定するステップと、
    ウェハ・ロットの優先度、上流ウェハ・ロットの予測される優先度、ポッドの利用可能性、及びレチクル搬送システムの処理能力のうちのいずれかに基づいて、キット入れ及びキット出し動作を優先順位付けするステップと、
    をさらに含む、請求項31に記載の方法。
JP2005238097A 2004-08-20 2005-08-19 製造システムの制御方法 Pending JP2006060226A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/711,079 US7206652B2 (en) 2004-08-20 2004-08-20 Method and system for intelligent automated reticle management

Publications (2)

Publication Number Publication Date
JP2006060226A true JP2006060226A (ja) 2006-03-02
JP2006060226A5 JP2006060226A5 (ja) 2008-08-14

Family

ID=35997273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238097A Pending JP2006060226A (ja) 2004-08-20 2005-08-19 製造システムの制御方法

Country Status (4)

Country Link
US (2) US7206652B2 (ja)
JP (1) JP2006060226A (ja)
CN (1) CN100416577C (ja)
TW (2) TWI363258B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302078A (zh) * 2014-06-04 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种半导体制造工艺中炉管机台运行的控制系统及方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975360B2 (ja) * 2003-10-31 2007-09-12 セイコーエプソン株式会社 供給制御システムおよび方法、プログラム並びに情報記憶媒体
US8050793B1 (en) * 2006-04-04 2011-11-01 Advanced Micro Devices, Inc. Method and apparatus for linking reticle manufacturing data
US8160736B2 (en) * 2007-01-31 2012-04-17 Globalfoundries Singapore Pte. Ltd. Methods and apparatus for white space reduction in a production facility
US20080201003A1 (en) * 2007-02-20 2008-08-21 Tech Semiconductor Singapore Pte Ltd Method and system for reticle scheduling
US8492283B2 (en) * 2007-08-28 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for automated inert gas charging in a reticle stocker
JP2009071194A (ja) * 2007-09-14 2009-04-02 Canon Inc 半導体製造装置、半導体製造方法及びデバイス製造方法
US20090125829A1 (en) * 2007-11-08 2009-05-14 International Business Machines Corporation Automated yield split lot (ewr) and process change notification (pcn) analysis system
US20090125821A1 (en) * 2007-11-08 2009-05-14 Carolynn Rae Johnson Graphical user interface feature for enabling faster discrete navigation among monitors in a multiple monitor workstation
US7974723B2 (en) * 2008-03-06 2011-07-05 Applied Materials, Inc. Yield prediction feedback for controlling an equipment engineering system
JP4555881B2 (ja) * 2008-03-18 2010-10-06 株式会社日立国際電気 基板処理装置及び表示方法
US8335581B2 (en) * 2009-06-12 2012-12-18 Globalfoundries Inc. Flexible job preparation and control
US10768611B2 (en) * 2009-06-16 2020-09-08 Applied Materials, Inc. Counter and timer constraints
CN101620415B (zh) * 2009-08-06 2011-08-31 北大方正集团有限公司 半导体工艺中光刻机台的控制方法及装置
US20110313569A1 (en) * 2010-06-17 2011-12-22 Teradyne, Inc. Transferring Storage Devices within Storage Device Testing Systems
US8412368B2 (en) * 2010-10-07 2013-04-02 Globalfoundries Inc. Method and apparatus for routing dispatching and routing reticles
JP5510299B2 (ja) * 2010-12-13 2014-06-04 ウシオ電機株式会社 露光装置および露光方法
US9665668B2 (en) * 2012-02-29 2017-05-30 Applied Materials, Inc. Configuring a dispatching rule for execution in a simulation
CN103579058B (zh) * 2012-07-24 2016-08-03 上海华虹宏力半导体制造有限公司 一种多批次连续运行的方法
CN103176371B (zh) * 2013-03-14 2015-04-22 上海华力微电子有限公司 掩膜版的自动化管理系统及方法
CN104217978B (zh) * 2013-06-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体批次产品的处理系统和方法
EP2823899A1 (en) * 2013-07-11 2015-01-14 Applied Materials Italia S.R.L. Method, computer programm, controller and binning apparatus for distributing wafers to bins
US9748088B2 (en) * 2013-12-09 2017-08-29 Globalfoundries Inc. Method, storage medium and system for controlling the processing of lots of workpieces
CN104166317B (zh) * 2014-08-27 2018-10-16 上海华力微电子有限公司 一种光罩自动派工控制方法及控制系统
CN107942968B (zh) * 2017-11-14 2019-09-27 烽火通信科技股份有限公司 一种混合流水生产的调度方法和系统
CN107967556A (zh) * 2017-11-16 2018-04-27 上海华力微电子有限公司 一种工艺流程的控制方法及半导设备
CN112309887B (zh) * 2019-07-29 2023-03-21 华润微电子(重庆)有限公司 晶圆制造的预派工方法、电子装置、计算机设备和系统
US11314164B2 (en) * 2019-12-31 2022-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Structure and method of reticle pod having inspection window
CN117557072B (zh) * 2024-01-11 2024-04-16 上海朋熙半导体有限公司 一种光罩排程及提前调度算法、设备及介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293712A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 半導体ウェーハの処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796194A (en) 1986-08-20 1989-01-03 Atherton Robert W Real world modeling and control process
US5841660A (en) 1993-05-04 1998-11-24 Motorola, Inc. Method and apparatus for modeling process control
JP3347528B2 (ja) * 1995-05-23 2002-11-20 キヤノン株式会社 半導体製造装置
US5972727A (en) * 1998-06-30 1999-10-26 Advanced Micro Devices Reticle sorter
JP2000286319A (ja) * 1999-03-31 2000-10-13 Canon Inc 基板搬送方法および半導体製造装置
US7069101B1 (en) 1999-07-29 2006-06-27 Applied Materials, Inc. Computer integrated manufacturing techniques
US6640151B1 (en) 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US6403905B1 (en) * 2000-02-02 2002-06-11 Advanced Micro Devices, Inc. Reticle stocking and sorting management system
US7058627B2 (en) * 2000-04-25 2006-06-06 Brooks Automation, Inc. Reticle management system
CN1592948A (zh) * 2000-09-06 2005-03-09 株式会社尼康 曝光装置以及器件制造方法
US6594817B2 (en) * 2001-01-16 2003-07-15 International Business Machines Corporation Reticle exposure matrix
US6615098B1 (en) 2001-02-21 2003-09-02 Advanced Micro Devices, Inc. Method and apparatus for controlling a tool using a baseline control script
US6564113B1 (en) 2001-06-15 2003-05-13 Advanced Micro Devices, Inc. Lot start agent that calculates virtual WIP time in a multi-product and multi-bottleneck manufacturing environment
DE10143711A1 (de) * 2001-08-30 2003-06-26 Infineon Technologies Ag Verfahren und Vorrichtung zur Steuerung des Datenflusses beim Einsatz von Retikeln einer Halbleiter-Bauelement Produktion
TWI252516B (en) * 2002-03-12 2006-04-01 Toshiba Corp Determination method of process parameter and method for determining at least one of process parameter and design rule
JP2003288509A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 受注者を選定するための選定方法
US6888615B2 (en) * 2002-04-23 2005-05-03 Asml Holding N.V. System and method for improving linewidth control in a lithography device by varying the angular distribution of light in an illuminator as a function of field position
JP2004228474A (ja) * 2003-01-27 2004-08-12 Canon Inc 原版搬送装置
US7660646B2 (en) * 2004-03-26 2010-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. System and method providing control of reticle stocking and sorting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293712A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 半導体ウェーハの処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302078A (zh) * 2014-06-04 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种半导体制造工艺中炉管机台运行的控制系统及方法

Also Published As

Publication number Publication date
TW200629025A (en) 2006-08-16
US7206652B2 (en) 2007-04-17
CN1737808A (zh) 2006-02-22
TW201129888A (en) 2011-09-01
US20060052889A1 (en) 2006-03-09
US20070168318A1 (en) 2007-07-19
CN100416577C (zh) 2008-09-03
TWI363258B (en) 2012-05-01
US7953507B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
JP2006060226A (ja) 製造システムの制御方法
Mönch et al. Production planning and control for semiconductor wafer fabrication facilities: modeling, analysis, and systems
Johri Practical issues in scheduling and dispatching in semiconductor wafer fabrication
US7349751B2 (en) Method for autonomic control of a manufacturing system
JP2006060226A5 (ja)
US8165704B2 (en) Method of release and product flow management for a manufacturing facility
Qin et al. Multiple-objective scheduling for interbay AMHS by using genetic-programming-based composite dispatching rules generator
Lin et al. A simulation-based optimization approach for a semiconductor photobay with automated material handling system
US7236843B1 (en) Method and apparatus for scheduling work in a fabrication facility
Kiba et al. Simulation of a full 300mm semiconductor manufacturing plant with material handling constraints
Benzoni et al. Vehicle Look-Ahead Dispatching for Overhead Hoist Transport System in Semiconductor Manufacturing
Chen et al. Adaptive scheduling and tool flow control in flexible job shops
Nadoli et al. Simulation in automated material handling systems design for semiconductor manufacturing
Hung et al. Sensitivity search for the rescheduling of semiconductor photolithography operations
Bahri et al. Automated material handling system traffic control by means of node balancing
Varadarajan et al. A survey of dispatching rules for operational control in wafer fabrication
Zhou et al. A deadlock recovery strategy for unified automated material handling systems in 300 mm wafer fabrications
Zhang et al. Time bound control in a stochastic dynamic wafer fab
Huang et al. A pre-dispatching vehicle method for a diffusion area in a 300 mm wafer fab
Mönch et al. Semiconductor manufacturing process description
Gaxiola et al. Methodology to evaluate the impact of AMHS design characteristics on operational fab performance
US7392105B2 (en) Method and system for improved performance of manufacturing processes
Wang et al. Effective OHT dispatching for differentiated material handling services in 300mm wafer foundry
TW202422732A (zh) 站點間備份處理的方法
Sivasubramanian A Digital Twin Based Approach to Optimize Reticle Management in Photolithography

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218