JP2008159846A - 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム - Google Patents

半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム Download PDF

Info

Publication number
JP2008159846A
JP2008159846A JP2006347165A JP2006347165A JP2008159846A JP 2008159846 A JP2008159846 A JP 2008159846A JP 2006347165 A JP2006347165 A JP 2006347165A JP 2006347165 A JP2006347165 A JP 2006347165A JP 2008159846 A JP2008159846 A JP 2008159846A
Authority
JP
Japan
Prior art keywords
lot
priority start
priority
candidate
lots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347165A
Other languages
English (en)
Inventor
Kouji Kamoda
浩司 加茂田
Nobuaki Nishihara
伸昭 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006347165A priority Critical patent/JP2008159846A/ja
Publication of JP2008159846A publication Critical patent/JP2008159846A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】製造ラインの優先着工ロットの上限数に従い、且つその上限数の範囲内で品名毎の出荷要求数に応じて優先着工ロットを決定し、製造ラインの工程間での仕掛りを平準化することができる半導体デバイス製造ラインの仕掛り平準化制御技術を提供する。
【解決手段】本発明による仕掛り平準化制御方法は、仕掛り数集計ステップと、優先着工候補ロット抽出ステップと、優先着工ロット決定ステップとを実行する平準化制御方法であり、前記優先着工ロット決定ステップは、品名毎に優先着工ロット上限数を計算する優先着工ロット上限数計算ステップと、品名毎に前記優先着工候補ロットの合計数が前記優先着工ロットの上限数以下になるように、前記優先着工候補ロットを削減して優先着工ロットとして決定する優先着工ロット候補削減ステップとからなることを特徴とする。
【選択図】図3

Description

本発明は、半導体デバイス製造において発生する仕掛り偏在の解消を行なうためのロット優先着工指示による仕掛り平準化制御方法及びシステムに適用して有効な技術に関するものである。
半導体デバイスの製造では、図10に示す通り酸化膜や金属膜を半導体ウェハ上に形成する成膜プロセスや、回路パターンをウェハに転写するホトリソグラフィプロセス、化学処理によって所定のデバイスパターンを形成するエッチングプロセス、半導体デバイス内部に不純物を注入して膜の特性を変化させるイオン打込プロセスなどの多くの製造プロセスを製造フローに従い繰返し処理を行なうことで、ウェハ上に多層の半導体デバイスが作られる。通常、半導体デバイス製造ラインは、成膜、ホトリソグラフィ、エッチング工程などの各工程に対応した製造装置群をエリア毎に配置し、工程フローに応じて各エリアにロットを搬送するジョブ・ショップ生産方式を取る。
また、半導体デバイスの製造では、品種毎に製造フロー、着工可能装置、プロセス処理時間が異なるため、特に多品種少量型の生産ラインでは、仕掛りの発生工程と発生タイミングが逐次変化し、工程間の仕掛り偏在が発生する。例えば半導体デバイス製造ラインの各工程における仕掛りロットの状況を示している図11では、工程2の仕掛りが過多になっており、その結果、工程2の前に仕掛っているロットは仕掛りが少ない時に比べてロットの処理待ち時間が長くなる。すなわち、各工程において仕掛りロットが多くなることにより、ロットの待ち時間は増加し、製品のTAT(Turn Around Time:生産開始から終了までの時間)が長くなる。
そのため、例えば特開平7−74226号公報(特許文献1)では、仕掛管理中の棚に対する半導体ウェハの搬入又は搬出毎に自工程の仕掛数を集計し、仕掛数推移を将来のある一定期間について予測し、その結果、仕掛数が多くなると予測された場合は、前工程に対して自工程に対する半導体ウェハの処理及び搬送ストップ指示を出す。逆に仕掛数が少なくなると予測された場合には、前工程に仕掛っている半導体ウェハに処理開始時刻の予約をかけることにより、仕掛数の平準化を図る方法が提案されている。
特開平7−74226号公報
しかしながら、前記特許文献1における半導体ウェハ仕掛数管理方法では、平準化のために優先着工指示するロット数が多くなりすぎて製造ラインが過負荷になったり、品種の出荷要求数に関係無く優先着工ロットを決定してしまったりする可能性があった。
本発明の目的は、製造ラインに負荷を掛け過ぎないように、製造ラインの優先着工ロットの上限数に従い、該上限数の範囲内で品名毎の出荷要求数に応じて優先着工ロットを決定し、製造ラインの工程間での仕掛りを平準化することができる半導体デバイス製造ラインの仕掛り平準化制御技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体デバイス製造ラインの仕掛り平準化制御方法は、コンピュータシステムを用いて、半導体デバイス製造ラインに仕掛っている品名毎の工程別仕掛りロット数を集計する仕掛り数集計ステップと、前記製造ラインの各工程における優先着工候補ロットを抽出する優先着工候補ロット抽出ステップと、前記優先着工候補ロットから優先着工ロットを決定する優先着工ロット決定ステップとを実行することにより、前記各工程間での仕掛りロット数の平準化を行う半導体デバイス製造ラインの仕掛り平準化制御方法である。前記優先着工候補ロット抽出ステップは、前記製造ラインの下流工程から上流工程に向かって連続する2以上の処理対象工程を決定する処理対象工程決定ステップと、品名毎に前記処理対象工程での仕掛り数を基に目標仕掛り数を計算する目標仕掛り数計算ステップと、品名毎に前記工程別仕掛りロット数と前記目標仕掛り数との差分を基に、前記各工程について、前工程にて優先着工する必要があるロットを選択して優先着工候補ロットとする優先着工候補ロット決定ステップとからなることを特徴とするものである。また、前記優先着工ロット決定ステップは、品名毎に優先着工ロットの上限数を計算する優先着工ロット上限数計算ステップと、品名毎に前記優先着工候補ロットの合計数が前記優先着工ロットの上限数以下になるように、前記優先着工候補ロットを削減して優先着工ロットとして決定する優先着工ロット候補削減ステップとからなることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、製造ラインに負荷を掛け過ぎないように、製造ライン全体での優先着工ロットの上限数に従い、該上限数の範囲内で品名毎の出荷要求数に応じて優先着工ロットを決定し、製造ラインの工程間での仕掛りを平準化することができる半導体デバイス製造ラインの仕掛り平準化制御技術を提供することが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1により、本発明の一実施の形態である半導体デバイス製造ラインの仕掛り平準化制御システムを説明する。図1は、本実施の形態の仕掛り平準化制御システムを適用した半導体デバイス製造ラインの全体構成を示すブロック図である。図1において、半導体デバイス製造ラインは、製造装置群101、ストッカ102、及び、本実施の形態の仕掛り平準化制御システムを構成するコンピュータシステムである製造実行管理システム103、仕掛りロット平準化システム104から構成される。
製造装置群101は、ストッカ102に格納されているウェハを例えば25枚単位の複数枚にまとめられたロット毎にリアルタイムディスパッチャ109が指示する優先順位に従って、作業者が製造装置群101まで搬送したり、自動搬送装置により搬送したりしてロットを着工する。その後製造装置群101でのロットの加工処理が完了した時点で再びストッカ102に搬送される。
製造実行管理システム103は、品名別情報保持部105と、工程フロー情報保持部106と、仕掛りロット情報保持部107と、優先着工ロット情報保持部108と、リアルタイムディスパッチャ109から構成される。製造装置群101での加工処理の開始、終了は逐次製造実行管理システム103の仕掛りロット情報保持部107に登録される。品名別情報保持部105と工程フロー情報保持部106には、予め品名別情報と工程フロー情報を登録しておく。また、優先着工ロット情報保持部108は、管理者や他のシステムにより優先着工ロット情報を書き変える事で、リアルタイムディスパッチャ109が常に優先着工順位に従って着工指示するよう制御される。
仕掛りロット平準化システム104は、条件設定情報保持部110と、優先着工候補ロット抽出部111と、優先着工候補ロット情報保持部112と、優先着工ロット決定部113から構成される。
図2に、図1における製造実行管理システム103と、仕掛りロット平準化システム104の各情報保持部に保持されるデータの構成を示す。前記各情報保持部は、これに限定されるものではないが、例えばハードディスク上のデータベースを用いることができる。製造実行管理システム103においては、品名別情報保持部105では、品名、品名出荷要求数、品名層数といった品名別情報を保持し、工程フロー情報保持部106では、品名、工程No、工程名、必要処理時間といった工程フロー情報を保持し、仕掛りロット情報保持部107では、ロットNo、品名、仕掛り工程、仕掛り枚数、納期日といった仕掛りロット情報を保持し、優先着工ロット情報保持部108では、ロットNo、仕掛り工程、優先開始工程、優先終了工程といった優先着工ロット情報を保持する。仕掛りロット平準化システム104においては、条件設定情報保持部110では、優先着工ロット総数、処理対象工程幅数といった条件設定情報を保持し、優先着工ロット情報保持部112では、ロットNo、仕掛り工程、優先開始工程、優先終了工程といった優先着工候補ロット情報を保持する。
次に、図3と図4により、本発明の実施の形態における、半導体デバイス製造ラインの仕掛りロット平準化制御方法を説明する。図3は、半導体デバイス製造ラインの仕掛りロット平準化制御方法を示すフローチャートである。処理は、仕掛り数集計ステップと、優先着工候補ロット抽出ステップと、優先着工ロット決定ステップとからなり、前記優先着工候補ロット抽出ステップは、処理対象工程決定ステップと、目標仕掛り数計算ステップと、優先着工候補ロット決定ステップとからなり、また、前記優先着工ロット決定ステップは、優先着工ロット上限数計算ステップと、優先着工ロット候補削減ステップとからなる。前記仕掛り数集計ステップと前記優先着工候補ロット抽出ステップは前記優先着工候補ロット抽出部111にて実行され、前記優先着工ロット決定ステップは前記優先着工ロット決定部113にて実行される。
ステップS301において、仕掛りロット情報保持部107から仕掛りロット情報を取得して、品名毎の工程別の仕掛り数を集計する。図4(a)に品名毎の工程別の仕掛り数を集計した概念図を示す。図4(a)は簡単化のために工程数を5に限定しているが、実際はこれに限られない。
ステップS302において、ステップS301にて集計した工程別の仕掛り数の情報のうち、下流工程から上流工程に遡って連続した2工程以上の処理対象工程を決定する。図4(a)の例では、工程5と工程4を処理対象工程として決定した例を示している。
ステップS303において、ステップS302にて決定した処理対象工程の仕掛り数の合計を対象工程数で割って仕掛り数の平均値を求め、これを対象工程の目標仕掛り数にする。図4(a)の例では、工程5の仕掛りロット数は2、工程4の仕掛りロット数は8であり、図4(b)の通り、目標仕掛り数は、10ロット÷2工程=5ロットとなる。
ステップS304において、対象工程の仕掛り数をステップS303にて求めた目標仕掛り数に近づけるために必要なロット数だけ、前記対象工程毎に、その前工程の仕掛りロットのうち納期余裕度が小さいロットから優先的に優先着工候補ロットとして選択し、選択された優先着工候補ロットを前記優先着工候補ロット情報保持部112に記録する。図4(b)の例では、工程4の仕掛りロットのうち、前記目標仕掛り数との差分である3ロットを優先着工することで、該ロットが工程5に移るため、工程4と工程5の仕掛りロット数の差を平準化する事ができる。
納期余裕度が小さい3ロットを選択するにあたり、例えば図5に示すような、ロット毎の残工数と、残工数と納期日から算出された残日数とから計算されたクリティカルレシオを用いることができる。ロット毎の残工数や残日数は、品名別情報保持部105から取得した品名別情報、工程フロー情報保持部106から取得した工程フロー情報及び条件設定情報保持部110から取得した条件設定情報を使用して算出する。クリティカルレシオは残日数÷残工数で計算され、値が1未満の場合は納期に間に合わない事を示し、残工数のTATを短縮する必要がある事を示しており、その値が小さい程短縮する必要度合いが大きい事を表している。図5及び図6の例では、工程4での仕掛り全8ロットのうち、クリティカルレシオが小さいロットを3つ選択する事になり、ロットNo.5とNo.6とNo.8が選択される。なお、本実施の形態ではクリティカルレシオを用いて優先選択しているが、その他に、ロットの停滞時間が大きいものから優先選択する、顧客優先度の高いロットから優先選択する等の代替方式を取る事が可能である。
ステップS302〜ステップS304について、処理対象工程を上位工程に1工程ずつ移動し、処理を繰り返す。対象工程が先頭工程に達した時点で、次の品名に対象を移し、ステップS301から再び処理を実施することで、品名毎に工程毎の優先着工候補ロットが抽出される。
全品名に対し前記ステップS301及びステップS302〜ステップS304の処理が完了した後、ステップS305において、品名毎の優先着工ロットの上限数を計算する。ここで品名毎の優先着工ロットの上限数の計算方法を説明する。品名毎の優先着工ロット上限数(Xi)は、条件設定情報保持部110から取得した製造ライン全体の優先着工ロット総数(N)を、品名毎に計算した重み係数(αi)で比例配分する事で決定する。
優先着工ロット上限数(Xi)=(αi/Σα)×優先着工ロット総数(N)
上記の式において、品名毎に計算した重み係数(αi)は以下に示す通り、品名別情報保持部105から取得した品名出荷要求数(Pi)と、品名別情報保持部105から取得した品名層数(Li)の平均層数(Ave)に対する比率との積とする。
重み係数(αi)=
品名出荷要求数(Pi)×〔(品名層数(Li)/平均層数(Ave)〕
上記の式において、全品名の平均層数(Ave)は以下に示す通り、前記品名層数(Li)の前記品名出荷要求数(Pi)での加重平均とする。
平均層数(Ave)=Σ〔品名出荷要求数(Pi)×品名層数(Li)〕
/全品名の出荷要求数合計(ΣP)
以上説明した品名毎の優先着工ロット上限数の計算方法を用いて、図7に示すような品名構成における実際の計算例を以下に説明する。まず、平均層数(Ave)を求める。
平均層数(Ave)=Σ〔品名出荷要求数(Pi)×品名層数(Li)〕
/全品名の出荷要求数合計(ΣP)
=(120×3+100×5+90×4)
/(120+100+90)
=3.9
上記の式の通り、平均層数(Ave)は3.9枚となる。次に、重み係数(αi)を求める。
重み係数(α1)=
品名出荷要求数(P1)×〔(品名層数(L1)/平均層数(Ave)〕
=120×(3/3.9)=92.3
重み係数(α2)=
品名出荷要求数(P2)×〔(品名層数(L2)/平均層数(Ave)〕
=100×(5/3.9)=128.2
重み係数(α3)=
品名出荷要求数(P3)×〔(品名層数(L3)/平均層数(Ave)〕
=90×(4/3.9)=92.3
上記の式の通り、重み係数はそれぞれα1=92.3、α2=128.2、α3=92.3となる。最後に、品名毎の優先着工ロット上限数(Xi)を求める。
優先着工ロット上限数(X1)=(α1/Σα)×優先着工ロット総数(N)
=92.3/
(92.3+128.2+92.3)×20
=5.9≒6
優先着工ロット上限数(X2)=(α2/Σα)×優先着工ロット総数(N)
=128.2/
(92.3+128.2+92.3)×20
=8.2≒8
優先着工ロット上限数(X3)=(α3/Σα)×優先着工ロット総数(N)
=92.3/
(92.3+128.2+92.3)×20
=5.9≒6
上記の式の通り、品名毎の優先着工ロット上限数はそれぞれ、X1=6ロット、X2=8ロット、X3=6ロットとなり、優先着工ロット総数(N)の20ロットを品名毎に配分する事ができる。
ステップS306において、ステップS305において求めた品名毎の優先着工ロット数の上限数に対し、ステップS301〜ステップS304にて抽出した品名毎、工程毎の優先着工候補ロットの数が超える場合、ステップS307にて優先着工候補ロットを削減する。
図8と図9により、優先着工候補ロットを削減する方法を説明する。図8は、前記ステップS307の処理を詳細にした、優先着工候補ロットを削減する方法を示すフローチャートである。また、図9は、図8に示す方法により実際に優先着工候補ロットが削減される様子を示した図である。図9(a)は、前記ステップS301〜ステップS304にて抽出した優先着工候補ロットについて優先着工したと仮定した場合の仕掛り状況を表しており、図中の優先着工候補ロットの凡例の記号で表したロットが前工程にて優先着工候補ロットとして選択されたロットを示す。優先着工候補ロットの隣に示す数値はそのロットのクリティカルレシオを表したものである。
ステップS801において、前工程からの優先着工ロットがある工程のうち、前工程に掛かる負荷が最も少ない、すなわち前工程の仕掛りロット数が最小の工程を特定する。図9の例では、図9(a)において、工程5が前工程4からの優先着工ロットがあり、かつ前工程4の仕掛りが5ロットと他の工程に比べて最も少ないので、該当する工程として工程5が選択される。
ステップS802において、ステップS801にて特定した工程の前工程からの優先着工ロットのうち、納期余裕度が大きいロットとしてクリティカルレシオが最大のロットを選択する。図9の例では、図9(a)において工程5の対象ロット(1)〜(3)のうち、クリティカルレシオが最大の(1)のロットが選択される事になる。
ステップS803において、ステップS802にて選択したロットの優先着工を解除する。図9の例では、図9(b)に示すように工程5の(1)のロットの優先着工指示が解除され、前工程4に戻される。
次に再度図3のステップS306に処理が移り、前記優先着工候補ロットの総数が前記優先着工ロット上限数以下かどうかが判断され、該上限数を超える場合は該上限数以下になるまでステップS306とステップS307の処理が繰返される。図9の例では、さらに図9(c)に示すように工程5の(3)のロットの優先着工指示が解除され、さらに図9(d)に示すように工程3の(4)ロットの優先着工指示が解除される。ステップS306の処理にて、前記優先着工候補ロットの総数が前記優先着工ロットの上限数以下と判断された場合、ステップS308の処理に移り、残った優先着工候補ロットを優先着工ロットとして、前記優先着工ロット情報保持部に出力する。
前記優先着工ロット情報保持部から取得した優先着工ロット情報に従い、リアルタイムディスパッチャ109が半導体デバイス製造ラインに着工指示を出すことにより、製造ラインの仕掛り平準化制御が行われる。
このように、本実施の形態により、半導体デバイス製造ラインに負荷を掛け過ぎないように、製造ライン全体での優先着工ロットの上限数に従い、該上限数の範囲内で品名毎の出荷要求数に応じて優先着工ロットを決定し、製造ラインの工程間での仕掛りを平準化することができる半導体デバイス製造ラインの仕掛り平準化制御システムの実現が可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体デバイス製造ラインの各工程間での仕掛りロットの平準化制御方法及びシステムに利用可能である。
本発明の一実施の形態における、仕掛り平準化制御システムを適用した半導体デバイス製造ラインの全体構成を示すブロック図である。 本発明の一実施の形態における、製造実行管理システムと、仕掛りロット平準化システムの各情報保持部に保持されるデータの構成を示す図である。 本発明の一実施の形態における、半導体デバイス製造ラインの仕掛りロット平準化制御方法を示すフローチャートである。 本発明の一実施の形態における、品名毎の工程別の仕掛り数を集計した概念図である。 本発明の一実施の形態における、ロット毎の残工数と残工数と納期日から算出された残日数とから計算されたクリティカルレシオの例を表す図である。 本発明の一実施の形態における、クリティカルレシオを用いたロットの優先選択の例を示す図である。 本発明の一実施の形態における、半導体デバイス製造における品名毎の品名情報を示した図である。 本発明の一実施の形態における、優先着工候補ロットを削減する方法を示すフローチャートである。 本発明の一実施の形態における、優先着工候補ロットが削減される様子を示した図である。 半導体デバイス製造フローを示した図である。 半導体デバイス製造ラインの各工程における仕掛りロットの状況を示した図である。
符号の説明
101…製造装置群、102…ストッカ、103…製造実行管理システム、104…仕掛りロット平準化システム、105…品名別情報保持部、106…工程フロー情報保持部、107…仕掛りロット情報保持部、108…優先着工ロット情報保持部、109…リアルタイムディスパッチャ、110…条件設定情報保持部、111…優先着工候補ロット抽出部、112…優先着工候補ロット情報保持部、113…優先着工ロット決定部。

Claims (2)

  1. コンピュータンピュータシステムを用いて、半導体デバイス製造ラインに仕掛っている品名毎の工程別仕掛りロット数を集計する仕掛り数集計ステップと、前記製造ラインの各工程における優先着工候補ロットを抽出する優先着工候補ロット抽出ステップと、前記優先着工候補ロットから優先着工ロットを決定する優先着工ロット決定ステップとを実行することにより、前記各工程間での仕掛りロット数の平準化を行う半導体デバイス製造ラインの仕掛り平準化制御方法であって、
    前記優先着工候補ロット抽出ステップは、前記製造ラインの下流工程から上流工程に向かって連続する2以上の処理対象工程を決定する処理対象工程決定ステップと、品名毎に前記処理対象工程での仕掛り数を基に目標仕掛り数を計算する目標仕掛り数計算ステップと、品名毎に前記工程別仕掛りロット数と前記目標仕掛り数との差分を基に、前記各工程について、前工程にて優先着工する必要があるロットを選択して優先着工候補ロットとする優先着工候補ロット決定ステップとからなり、
    前記優先着工ロット決定ステップは、品名毎に優先着工ロットの上限数を計算する優先着工ロット上限数計算ステップと、品名毎に前記優先着工候補ロットの合計数が前記優先着工ロットの上限数以下になるように、前記優先着工候補ロットを削減して優先着工ロットとして決定する優先着工ロット候補削減ステップとからなることを特徴とする、半導体デバイス製造ラインの仕掛り平準化制御方法。
  2. 半導体デバイス製造ラインの品名別情報を保持する品名別情報保持部と、前記製造ラインの工程フロー情報を保持する工程フロー情報保持部と、前記製造ラインの各工程での仕掛りロット情報を保持する仕掛りロット情報保持部と、前記各工程における優先着工ロット情報を保持する優先着工ロット情報保持部と、前記優先着工ロット情報に従ってロットの着工順序を決定するリアルタイムディスパッチャとからなる製造実行管理システム、及び、
    平準化制御を行うためのパラメータを条件設定情報として保持する条件設定情報保持部と、前記各工程において優先着工するロットの候補である優先着工候補ロット情報を保持する優先着工候補ロット情報保持部と、前記各工程における優先着工候補ロットを抽出する優先着工候補ロット抽出部と、前記優先着工候補ロットから優先着工ロットを決定する優先着工ロット決定部とからなる仕掛りロット平準化システムからなる半導体デバイス製造ラインの仕掛り平準化制御システムであって、
    前記優先着工候補ロット抽出部は、前記条件設定情報保持部と、前記品名別情報保持部と、前記工程フロー情報保持部と、前記仕掛りロット情報保持部とからデータを取得して、前記製造ラインに仕掛っている品名毎の工程別仕掛りロット数を集計し、前記製造ラインの下流工程から上流工程に向かって連続する2以上の処理対象工程を決定し、品名毎に、前記処理対象工程での仕掛り数を基に目標仕掛り数を計算し、前記工程別仕掛りロット数と前記目標仕掛り数との差分を基に、前記各工程について、前工程にて優先着工する必要があるロットを選択して優先着工候補ロットとして前記優先着工候補ロット情報保持部に出力し、
    前記優先着工ロット決定部は、前記条件設定情報保持部と、前記品名別情報保持部とからデータを取得して、品名毎に、優先着工ロットの上限数を計算し、前記優先着工候補ロットの合計数が前記優先着工ロットの上限数以下になるように、前記優先着工候補ロットを削減して優先着工ロットとして決定し、前記優先着工ロット情報保持部に出力することを特徴とする、半導体デバイス製造ラインの仕掛り平準化制御システム。
JP2006347165A 2006-12-25 2006-12-25 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム Pending JP2008159846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347165A JP2008159846A (ja) 2006-12-25 2006-12-25 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347165A JP2008159846A (ja) 2006-12-25 2006-12-25 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム

Publications (1)

Publication Number Publication Date
JP2008159846A true JP2008159846A (ja) 2008-07-10

Family

ID=39660431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347165A Pending JP2008159846A (ja) 2006-12-25 2006-12-25 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム

Country Status (1)

Country Link
JP (1) JP2008159846A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280398A (zh) * 2010-06-13 2011-12-14 中芯国际集成电路制造(上海)有限公司 晶圆组分配方法
CN102361003A (zh) * 2011-09-01 2012-02-22 上海宏力半导体制造有限公司 派工控制方法及派工控制设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280398A (zh) * 2010-06-13 2011-12-14 中芯国际集成电路制造(上海)有限公司 晶圆组分配方法
CN102361003A (zh) * 2011-09-01 2012-02-22 上海宏力半导体制造有限公司 派工控制方法及派工控制设备
CN102361003B (zh) * 2011-09-01 2016-04-13 上海华虹宏力半导体制造有限公司 派工控制方法及派工控制设备

Similar Documents

Publication Publication Date Title
US6434440B1 (en) Production estimate management system
Johri Practical issues in scheduling and dispatching in semiconductor wafer fabrication
EP1128246B1 (en) Push-type scheduling for semiconductor fabrication
US7349751B2 (en) Method for autonomic control of a manufacturing system
KR102460790B1 (ko) 반도체 제조에서 재고 관리를 위한 방법 및 우선 순위 시스템
US8185226B2 (en) Method and system for scheduling a stream of products in a manufacturing environment by using process-specific WIP limits
JPH0519807A (ja) 生産管理装置および該装置を用いた生産管理方法
US7623936B1 (en) Determining scheduling priority using queue time optimization
JP4193996B2 (ja) 生産管理方法及び生産管理システム
JP2006060226A (ja) 製造システムの制御方法
JP4965139B2 (ja) 生産管理方法及び生産管理システム
JPH06203042A (ja) 生産ライン計画作成方法
JP2008159846A (ja) 半導体デバイス製造ラインの仕掛り平準化制御方法及びシステム
JP4181522B2 (ja) 製造工程管理方法
US8412368B2 (en) Method and apparatus for routing dispatching and routing reticles
JP2800795B2 (ja) 生産制御方法及び生産制御装置
JP2005190031A (ja) 半導体デバイス製造におけるボトルネック発生回避方法およびシステム
JP2004295679A (ja) 生産管理・制御方法
CN111373434A (zh) 在时间约束下控制半导体制造过程的产品流
JP2003022119A (ja) 多品種生産システム及びその設計・運用方法、その設計・運用プログラム及びそのプログラムを記録した記録媒体
JP2010061505A (ja) 生産管理装置および生産管理方法
Gupta et al. Improving scheduling and control of the OHTC controller in wafer fab AMHS systems
JP2009181165A (ja) 生産制御装置
JP2008077370A (ja) 生産管理システムおよび生産管理方法
JP2004152052A (ja) 生産管理方法及び電子機器の製造方法