JP2008165819A - 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム - Google Patents
記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム Download PDFInfo
- Publication number
- JP2008165819A JP2008165819A JP2008019135A JP2008019135A JP2008165819A JP 2008165819 A JP2008165819 A JP 2008165819A JP 2008019135 A JP2008019135 A JP 2008019135A JP 2008019135 A JP2008019135 A JP 2008019135A JP 2008165819 A JP2008165819 A JP 2008165819A
- Authority
- JP
- Japan
- Prior art keywords
- input
- association
- information processing
- output request
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】データの記憶ボリュームを複数備える記憶デバイスとデータの入出力要求を行う情報処理装置とに接続され、情報処理装置から入出力要求を受信し記憶ボリュームに対するデータの入出力処理を行う記憶デバイス制御装置の制御方法であって、ある記憶ボリュームと、その記憶ボリュームに書き込むデータの複製を書き込む他の記憶ボリュームとを対応付け、ある記憶ボリュームと他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成し、ペアグループを構成する各ペアの対応付けの解除を開始し、情報処理装置からの入出力要求が対応付けの解除を開始した後に発行されたものであるかどうかを判定し、対応付けの解除を開始した後に発行されたものである場合には対応付けの解除を行ってから入出力処理を行う。
【選択図】図1
Description
<第1の実施の形態>
===全体構成例===
まず、本実施の形態に係る記憶装置システムの全体構成を示すブロック図を図1に示す。
情報処理装置100は、CPU110、メモリ120、ポート130、記録媒体読取装置140、入力装置150、出力装置160を備える。
チャネルアダプタ210は、CPU211、キャッシュメモリ212、制御メモリ213、ポート215、バス216を備えている。
ペア管理テーブル232は、記憶デバイス300に記憶されるデータの複製管理を行うためのテーブルである。ペア管理テーブル232は、「ペア」欄、「正ボリューム」欄、「副ボリューム」欄、「ペア状態」欄、「コンシステンシグループ」欄を備える。
「ペア中」の場合は、情報処理装置100からプライマリボリュームに書き込まれたデータがセカンダリボリュームにも反映される。このようなプライマリボリュームとセカンダリボリュームとの対応付けにより、プライマリボリュームに記憶されている内容とセカンダリボリュームに記憶されている内容との同一性を確保することができる。
「コンシステンシグループ」欄には、当該ペアが属するコンシステンシグループ(ペアグループ)の番号が記載される。ここでコンシステンシグループとは、スプリット状態への移行が同時に行われるように制御される複数の記憶ボリュームのペアにより構成されるグループをいう。つまり、上述のように複数のペアに対するペア状態の変更は各ペアに対して逐次に行われるが、同一コンシステンシグループに属する複数のペアに対しては、スプリット状態への移行が同時に行われるように制御される(以下、スプリット状態への移行の同時性という)。
すなわち、仮にコンシステンシグループが形成されていなければ、スプリット状態への移行が完了したペアのセカンダリボリュームに対してはデータの書き込み又は読み出しが可能であるのに対し、スプリット状態への移行が完了していないペアのセカンダリボリュームに対してはデータの書き込み又は読み出しが禁止されているからである。
なお以下の処理は、本実施の形態に係る各種の動作を行うためのコードから構成される制御プログラム214(プログラム)を、チャネルアダプタ210が備えるCPU211が実行することにより実現される。
まず、情報処理装置100から送信されたコマンドによりペアA、ペアBに対してコンシステンシグループが形成される(S2000乃至S2002)。コマンドは例えばオペレータにより情報処理装置100の入力装置150から入力される。情報処理装置100に入力されたコマンドは、記憶デバイス管理プログラム121によりチャネルアダプタ210に送信される。図7に示す"paircreate −g GRP0"はコマンドの一例である。このコマンドを受信することによりチャネルアダプタ210はコンシステンシグループ0を形成する。また、チャネルアダプタ210は共有メモリ230のペア管理テーブル232、及びコンシステンシグループ管理テーブル231に所定のデータを記録する。その様子が図4に示される。ただし、図4においてはペア管理テーブル232のペアAのペア状態欄は「スプリット中」と記載されているが、この段階ではペアAのペア状態の欄は「ペア中」である。またコンシステンシグループ管理テーブル231のコンシステンシグループ0の一括スプリット受領フラグ欄が"ON"と記載されているが、この段階では"OFF"である。
===コンシステンシグループ管理テーブル===
次に、第2の実施の形態について説明する。
第1の実施の形態との相違点は、図8に示すようにコンシステンシグループ管理テーブル231においてスプリット開始時刻が記録される点である。図8の例では、コンシステンシグループ0に属するペアは、時刻12時になるとスプリットが開始されることが示されている。そして、コンシステンシグループ0に属する全てのペアのスプリットが完了すると、スプリット開始時刻欄は"−"に変更される。
これにより、同一コンシステンシグループ内の各ペアのスプリット状態への移行の同時性を確保することができる。
具体的な処理の流れを図9のフローチャートを用いて説明する。
なお以下の処理は、本実施の形態に係る各種の動作を行うためのコードから構成される制御プログラム214(プログラム)を、チャネルアダプタ210が備えるCPU211が実行することにより実現される。
110 CPU
120 メモリ
121 記憶デバイス管理プログラム
122 アプリケーションプログラム
130 ポート
140 記録媒体読取装置
150 入力装置
160 出力装置
170 記録媒体
200 記憶デバイス制御装置
210 チャネルアダプタ
211 CPU
212 キャッシュメモリ
213 制御メモリ
214 制御プログラム
215 ポート
216 バス
220 キャッシュメモリ
230 共有メモリ
231 コンシステンシグループ管理テーブル
232 ペア管理テーブル
240 ディスクアダプタ
250 接続部
260 管理端末
300 記憶デバイス
Claims (12)
- データを記憶するための記憶ボリュームを複数備える記憶デバイスと、前記データの入出力要求を行う情報処理装置とに接続され、前記情報処理装置から前記入出力要求を受信し、前記記憶ボリュームに対する前記データの入出力処理を行う記憶デバイス制御装置の制御方法であって、
ある前記記憶ボリュームと、前記ある記憶ボリュームに前記データが書き込まれると当該データの複製が書き込まれる他の前記記憶ボリュームとを対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成するステップと、
前記ペアグループを構成する各前記ペアの前記対応付けの解除を開始するステップと、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップと、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行うステップと
を備えることを特徴とする記憶デバイス制御装置の制御方法。 - 前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行う前記ステップは、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記入出力要求が、前記対応付けが未解除の前記記憶ボリュームに対するものであるかどうかを判定し、前記対応付けが未解除の前記記憶ボリュームに対するものであった場合には、当該対応付けの解除を行ってから前記入出力処理を行うステップであること
を特徴とする請求項1に記載の記憶デバイス制御装置の制御方法。 - 前記ペアグループを構成する前記各ペアの前記対応付けの解除を開始する前記ステップにおいて、前記記憶デバイス制御装置が備えるメモリに、当該ペアグループを構成する前記各ペアの前記対応付けの解除が開始されたことを示す識別情報を記憶しておき、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記ステップは、
前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップであること
を特徴とする請求項1に記載の記憶デバイス制御装置の制御方法。 - 前記ペアグループを構成する前記各ペアの前記対応付けの解除を開始する前記ステップにおいて、前記記憶デバイス制御装置が備えるメモリに、当該ペアグループを構成する前記各ペアの前記対応付けの解除が開始される時刻を記憶しておき、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記ステップは、
前記メモリに記憶された時刻と、前記入出力要求に記述されている当該入出力要求が発行された時刻とを比較することにより、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップであること
を特徴とする請求項1に記載の記憶デバイス制御装置の制御方法。 - データを記憶するための記憶ボリュームを複数備える記憶デバイスと、前記データの入出力要求を行う情報処理装置とに接続され、前記情報処理装置から前記入出力要求を受信し、前記記憶ボリュームに対する前記データの入出力処理を行う記憶デバイス制御装置であって、
ある前記記憶ボリュームと、前記ある記憶ボリュームに前記データが書き込まれると当該データの複製が書き込まれる他の前記記憶ボリュームとを対応付け、
前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成する手段と、
前記ペアグループを構成する各前記ペアの前記対応付けの解除を開始する手段と、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する手段と、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行う手段と
を備えることを特徴とする記憶デバイス制御装置。 - 前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行う前記手段は、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記入出力要求が、前記対応付けが未解除の前記記憶ボリュームに対するものであるかどうかを判定し、前記対応付けが未解除の前記記憶ボリュームに対するものであった場合には、当該対応付けの解除を行ってから前記入出力処理を行う手段であること
を特徴とする請求項5に記載の記憶デバイス制御装置。 - メモリと、
前記ペアグループを構成する前記各ペアの前記対応付けの解除が開始されたことを示す識別情報を前記メモリに記憶する手段とをさらに備え、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記手段は、
前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する手段であること
を特徴とする請求項5に記載の記憶デバイス制御装置。 - メモリと、
前記ペアグループを構成する前記各ペアの前記対応付けの解除が開始される時刻を前記メモリに記憶する手段とをさらに備え、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記手段は、
前記メモリに記憶された時刻と、前記入出力要求に記述されている当該入出力要求が発行された時刻とを比較することにより、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する手段であること
を特徴とする請求項5に記載の記憶デバイス制御装置。 - データを記憶するための記憶ボリュームを複数備える記憶デバイスと、前記データの入出力要求を行う情報処理装置とに接続され、前記情報処理装置から前記入出力要求を受信し、前記記憶ボリュームに対する前記データの入出力処理を行う記憶デバイス制御装置に、
ある前記記憶ボリュームと、前記ある記憶ボリュームに前記データが書き込まれると当該データの複製が書き込まれる他の前記記憶ボリュームとを対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成するステップと、
前記ペアグループを構成する各前記ペアの前記対応付けの解除を開始するステップと、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップと、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行うステップと
を実行させるためのプログラム。 - 前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行う前記ステップは、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記入出力要求が、前記対応付けが未解除の前記記憶ボリュームに対するものであるかどうかを判定し、前記対応付けが未解除の前記記憶ボリュームに対するものであった場合には、当該対応付けの解除を行ってから前記入出力処理を行うステップであること
を特徴とする請求項9に記載のプログラム。 - 前記ペアグループを構成する前記各ペアの前記対応付けの解除を開始する前記ステップにおいて、前記記憶デバイス制御装置が備えるメモリに、当該ペアグループを構成する前記各ペアの前記対応付けの解除が開始されたことを示す識別情報を記憶しておき、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記ステップは、
前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップであること
を特徴とする請求項9に記載のプログラム。 - 前記ペアグループを構成する前記各ペアの前記対応付けの解除を開始する前記ステップにおいて、前記記憶デバイス制御装置が備えるメモリに、当該ペアグループを構成する前記各ペアの前記対応付けの解除が開始される時刻を記憶しておき、
前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定する前記ステップは、
前記メモリに記憶された時刻と、前記入出力要求に記述されている当該入出力要求が発行された時刻とを比較することにより、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップであること
を特徴とする請求項9に記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019135A JP4620134B2 (ja) | 2008-01-30 | 2008-01-30 | 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019135A JP4620134B2 (ja) | 2008-01-30 | 2008-01-30 | 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002366374A Division JP4704660B2 (ja) | 2002-12-18 | 2002-12-18 | 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165819A true JP2008165819A (ja) | 2008-07-17 |
JP4620134B2 JP4620134B2 (ja) | 2011-01-26 |
Family
ID=39695109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008019135A Expired - Fee Related JP4620134B2 (ja) | 2008-01-30 | 2008-01-30 | 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4620134B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0484215A (ja) * | 1990-07-26 | 1992-03-17 | Hitachi Ltd | ディスク制御装置のデータ二重書き方法 |
JPH06110618A (ja) * | 1992-09-29 | 1994-04-22 | Nec Corp | ファイルシステム |
JPH06180671A (ja) * | 1992-12-14 | 1994-06-28 | Hitachi Ltd | ディスクキャッシュ制御装置 |
JP2000137638A (ja) * | 1998-10-29 | 2000-05-16 | Hitachi Ltd | 情報記憶システム |
JP2000347811A (ja) * | 1999-06-01 | 2000-12-15 | Hitachi Ltd | ダイレクトバックアップ方法および記憶装置システム |
JP2001100930A (ja) * | 1999-09-28 | 2001-04-13 | Mitsubishi Electric Corp | ミラーディスク制御装置 |
JP2001318833A (ja) * | 2000-05-09 | 2001-11-16 | Hitachi Ltd | ボリューム複製機能を有する記憶装置サブシステム、および、それを用いたコンピュータシステム |
JP2002007304A (ja) * | 2000-06-23 | 2002-01-11 | Hitachi Ltd | ストレージエリアネットワークを用いた計算機システム及びそのデータ取り扱い方法 |
WO2002005082A2 (en) * | 2000-07-10 | 2002-01-17 | Emc Corporation | Method and apparatus for enhancing backup operations in disk array storage devices |
JP2002041368A (ja) * | 1999-12-23 | 2002-02-08 | Emc Corp | 複製されたデータに独立してアクセスできるようにするためのデータプロセッシングの方法及び装置 |
JP2002189570A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Ltd | 記憶システムの二重化方法および記憶システム |
-
2008
- 2008-01-30 JP JP2008019135A patent/JP4620134B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0484215A (ja) * | 1990-07-26 | 1992-03-17 | Hitachi Ltd | ディスク制御装置のデータ二重書き方法 |
JPH06110618A (ja) * | 1992-09-29 | 1994-04-22 | Nec Corp | ファイルシステム |
JPH06180671A (ja) * | 1992-12-14 | 1994-06-28 | Hitachi Ltd | ディスクキャッシュ制御装置 |
JP2000137638A (ja) * | 1998-10-29 | 2000-05-16 | Hitachi Ltd | 情報記憶システム |
JP2000347811A (ja) * | 1999-06-01 | 2000-12-15 | Hitachi Ltd | ダイレクトバックアップ方法および記憶装置システム |
JP2001100930A (ja) * | 1999-09-28 | 2001-04-13 | Mitsubishi Electric Corp | ミラーディスク制御装置 |
JP2002041368A (ja) * | 1999-12-23 | 2002-02-08 | Emc Corp | 複製されたデータに独立してアクセスできるようにするためのデータプロセッシングの方法及び装置 |
JP2001318833A (ja) * | 2000-05-09 | 2001-11-16 | Hitachi Ltd | ボリューム複製機能を有する記憶装置サブシステム、および、それを用いたコンピュータシステム |
JP2002007304A (ja) * | 2000-06-23 | 2002-01-11 | Hitachi Ltd | ストレージエリアネットワークを用いた計算機システム及びそのデータ取り扱い方法 |
WO2002005082A2 (en) * | 2000-07-10 | 2002-01-17 | Emc Corporation | Method and apparatus for enhancing backup operations in disk array storage devices |
JP2002189570A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Ltd | 記憶システムの二重化方法および記憶システム |
Also Published As
Publication number | Publication date |
---|---|
JP4620134B2 (ja) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4704660B2 (ja) | 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム | |
US5956712A (en) | Byte range locking in a distributed environment | |
CN103793425B (zh) | 用于分布式系统的数据处理方法及装置 | |
US9563636B2 (en) | Allowing writes to complete without obtaining a write lock to a file | |
TW455770B (en) | Method and apparatus for reordering commands and restoring data to original command order | |
CN105144161B (zh) | 针对复制写入的基于令牌的准入控制 | |
JP5320678B2 (ja) | データ分散格納システム及びデータ分散方法、それに用いる装置並びにそのプログラム | |
JP4886918B1 (ja) | フラッシュコピー・プロセスを処理する方法、ならびにそのためのシステム、およびコンピュータ・プログラム | |
US8572037B2 (en) | Database server, replication server and method for replicating data of a database server by at least one replication server | |
CN103197989A (zh) | 存储装置、控制器以及存储了程序的计算机可读记录介质 | |
US8725686B2 (en) | Method and program for creating determinate backup data in a database backup system | |
US9141306B2 (en) | Information processing apparatus and area release control method | |
JP4620134B2 (ja) | 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置 | |
CN102576312A (zh) | 计算机装置 | |
US7370139B2 (en) | Methods and structures for efficient storage of task file information in serial ATA environments | |
TW200532448A (en) | Dispatching of service requests in redundant storage virtualization subsystems | |
JP2005208697A (ja) | デフラグ方法 | |
JP2564884B2 (ja) | 二重化ファイル入出力負荷分散方式 | |
CN110383248A (zh) | 控制多核处理器的方法和相关计算机 | |
JP4348372B2 (ja) | データ転送装置及びプログラム | |
JP5333639B2 (ja) | ストレージ装置、ストレージ装置制御方法およびストレージ装置制御プログラム | |
JP5228935B2 (ja) | 補助記憶装置 | |
JPH069042B2 (ja) | 共用記憶媒体の順次アクセス制御装置 | |
JPS59117652A (ja) | フアイル記憶方式 | |
JP2003076500A (ja) | コピー処理とそのデータのアクセス方法、そのための情報処理システム、および、それを実現するためのディスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |