JP2008165197A - プラズマ表示装置及びその駆動方法 - Google Patents

Abstract

【課題】維持期間において最初の維持放電パルスを印加した後に駆動回路に放電電流が大量に流れることを防止することのできるプラズマ表示装置の駆動方法を提供する。
【解決手段】本発明のプラズマ表示装置の駆動方法は、維持期間の第１期間Ｔ１において、Ｘ電極に０Ｖ電圧を印加した状態でＹ電極の奇数ラインと偶数ラインにＶｓ電圧を印加し、維持期間の第２期間Ｔ２において、Ｘ電極にＶｓ電圧を印加した状態で偶数ラインのＹ電極に０Ｖ電圧を印加し、第２期間Ｔ２の最初の時点から所定の期間Ｔ２’経過した後に奇数ラインのＹ電極に０Ｖ電圧を印加する。この時、第１期間Ｔ１は第２期間Ｔ２より長い期間であり、所定の期間Ｔ２’には奇数ラインのＹ電極にΔＶｓｃＨ電圧を印加することを特徴とする。
【選択図】図２

Description

本発明はプラズマ表示装置及びその駆動方法に関する。

プラズマ表示装置は、気体放電によって生成されたプラズマを用いて、文字または映像を表示する平面表示装置であり、その寸法によって数十から数百万個以上の放電セル（以下、「セル」という）がマトリックス状に配列されている。

このようなプラズマ表示装置は、１フレームを各々の加重値を有する複数のサブフィールドに分割して駆動する。この時、各サブフィールドは時間的な動作変化で表現すると、リセット期間、アドレス期間及び維持期間で構成されている。

リセット期間は、セルにアドレシング動作が円滑に行われるようにするために各セルの状態を初期化する期間であり、アドレス期間はパネルで点灯するセルと点灯しないセルとを選択するためのアドレシング動作を行う期間である。また、維持期間は維持放電パルスを印加して、アドレシングされたセルに実際に画像を表示するための放電を起こす期間である。

一般に、プラズマ表示装置の維持期間では、走査電極と維持電極にハイレベル電圧（一般に、Ｖｓ電圧）とローレベル電圧（一般に、０Ｖ）を交互に有する維持放電パルスを反対位相で印加し、選択されたセルに維持放電を起こす。この時、走査電極と維持電極に印加する第１維持放電パルスの幅を他の維持放電パルスの幅よりも相対的に長く印加することで、点灯するセルとして選択されたセルに安定した維持放電を起こすことができる。

しかし、このように維持期間に印加される最初の維持放電パルスの幅を相対的に長くすると、走査電極と維持電極との間には大量の壁電荷が形成される。そして、最初の維持放電パルスに引き続いて印加される第２維持放電パルス（走査電極にローレベル電圧を印加し、維持電極にハイレベル電圧を印加する）が印加された時に、走査電極と維持電極との間に強い放電が起こり、他の維持放電パルスを印加した時よりも相対的に大量の放電電流が流れることになる。従って、維持放電パルスの波形を形成する駆動回路の各素子に瞬間的に大量の電流が流れることになり、駆動回路の素子が焼損するという問題が生じていた。

本発明が解決しようとする技術的課題は、維持期間において特定の維持放電パルスを印加した時に、維持放電パルスの波形を形成する駆動回路の素子に放電電流が大量に流れることを防止し、安定的に回路を動作させることのできるプラズマ表示装置及びその駆動方法を提供することにある。

本発明の特徴によると、複数の第１電極と複数の第２電極とを含むプラズマ表示装置を駆動する方法が提供される。この駆動方法は、維持期間の第１期間において、前記第２電極に第１電圧を印加した状態で前記複数の第１電極の第１及び第２グループに前記第１電圧より高い第２電圧を印加するステップと、前記維持期間の第２期間において、前記第２電極に前記第２電圧を印加した状態で前記第１グループの第１電極に前記第１電圧を印加し、前記第２期間の最初の時点から所定の期間経過した後に前記第２グループの第１電極に前記第１電圧を印加するステップとを含んでいる。この時、前記第１期間は前記第２期間よりも長い期間であり、前記所定の期間には前記第２グループの第１電極に前記第１電圧と前記第２電圧との間の第３電圧を印加する。

本発明の他の特徴によると、複数の第１電極及び第２電極を含み、前記複数の第１及び第２電極によって複数のパネルキャパシタが形成されるプラズマ表示装置が提供される。このプラズマ表示装置の走査電極駆動部は、第１及び第２スイッチをそれぞれ含んだ複数の選択回路を含み、前記第１スイッチを通じて前記複数の第１電極の第１グループと第２グループに順次走査電圧を印加し、前記走査電圧が印加される第１電極以外の第１電極には前記第２スイッチを通じて非走査電圧を印加する走査駆動部と、前記複数の選択回路のうち、第１選択回路を通じて前記第１グループの第１電極に対して第１電圧と前記第１電圧より低い第２電圧とを交互に有する維持放電パルスを印加し、第２選択回路を通じて前記第２グループの第１電極に前記維持放電パルスを印加する維持駆動部とを含んでいる。

この時、維持駆動部は維持期間において、最初の維持放電パルス印加時に、前記第１及び第２選択回路の第１スイッチを通じて、前記第１及び第２グループの第１電極にそれぞれ前記第１電圧を印加し、前記最初の維持放電パルスの幅より短いパルス幅を有する第２維持放電パルスの印加時に、前記第２選択回路の第１スイッチを通じて前記第２グループの第１電極に前記第２電圧を印加し、前記第２維持放電パルスの一部の期間に、前記第１選択回路の第２スイッチを通じて前記第１グループの第１電極に前記第１電圧と前記第２電圧との間の第３電圧を印加し、前記第２維持放電パルスの前記一部の期間を除いた残りの期間には、前記第１選択回路の第１スイッチを通じて前記第１グループの第１電極に前記第２電圧を印加する。

本発明の実施形態によれば、走査電極を複数のグループに分け、維持期間において各グループ毎に維持放電が起きるタイミングを異なるようにしたので、放電電流の量を分散させることができる。これにより、維持放電パルスの波形を形成する駆動回路の素子に放電電流が大量に流れることを防止して、駆動回路を安定的に駆動させることができるという効果がある。

以下、添付した図面を参照し、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は多様な形態で具現することができ、ここで説明する実施形態に限定されるわけではない。そして、図面では、本発明を明確に説明するために説明上不要な部分は省略し、明細書全体にわたって類似する部分については類似する図面符号を付けた。また、明細書全体において、ある部分がある構成要素を「含む」という時には、特に反対の記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに包含できることを意味する。

そして、明細書全体で言及する壁電荷とは、セルの壁（例えば、誘電体層）上の各電極の近くに形成される電荷のことをいう。また、壁電荷は、実際に電極自体に接触するものではないが、ここでは電極に「形成される」、「蓄積される」または「積もる」のように説明する。また、壁電圧は壁電荷によってセルの壁に形成される電位差のことをいう。

また、明細書全体において、ある部分が他の部分と「接続」されているという時には、「直接的に接続」されている場合だけでなく、その間に他の素子を介して「電気的に接続」されている場合も含むものとする。

図１は本発明の実施形態に係るプラズマ表示装置の構成を示す概略的な平面図である。

図１に示したように、本発明の実施形態に係るプラズマ表示装置は、プラズマ表示パネル１００と、制御部２００と、アドレス電極駆動部３００と、走査電極駆動部４００と、維持電極駆動部５００とを含んでいる。

プラズマ表示パネル１００は、列方向に伸びている複数のアドレス電極（Ａ１〜Ａｍ）、行方向に互いに対を成して伸びている複数の維持電極（Ｘ１〜Ｘｎ）及び走査電極（Ｙ１〜Ｙｎ）を含んでいる。維持電極（Ｘ１〜Ｘｎ）は各走査電極（Ｙ１〜Ｙｎ）に対応して形成され、維持電極（Ｘ１〜Ｘｎ）と走査電極（Ｙ１〜Ｙｎ）が維持期間において画像を表示するための表示動作を行う。アドレス電極（Ａ１〜Ａｍ）は、維持電極（Ｘ１〜Ｘｎ）及び走査電極（Ｙ１〜Ｙｎ）と直交するように配置されている。ここで、アドレス電極（Ａ１〜Ａｍ）と走査電極（Ｙ１〜Ｙｎ）及び維持電極（Ｘ１〜Ｘｎ）との交差部にある放電空間がセル１１０を形成する。このようなプラズマ表示パネル１００の構造は一例であり、下記で説明する駆動方法が適用できる他の構造のパネルも本発明に適用される。

制御部２００は、外部から映像信号を受信して、アドレス電極駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する。そして、制御部２００は、１フレームを複数のサブフィールドに分割して駆動する。各サブフィールドは、時間的な動作変化で表現すると、リセット期間、アドレス期間及び維持期間で構成されている。また、本発明の実施形態に係る制御部２００は、複数の走査電極を複数のグループに分けて駆動する。

アドレス電極駆動部３００は、制御部２００からアドレス電極駆動制御信号を受信して表示しようとするセルを選択するための表示データ信号を各アドレス電極に印加する。

走査電極駆動部４００は、制御部２００から走査電極駆動制御信号を受信して走査電極に駆動電圧を印加する。

維持電極駆動部５００は、制御部２００から維持電極駆動制御信号を受信して維持電極に駆動電圧を印加する。

図２は本発明の実施形態に係るプラズマ表示装置の駆動波形図である。

図２では複数の走査電極（Ｙ１〜Ｙｎ）を複数のグループに分けて駆動する方法を示した。ここで、図２では複数の走査電極を奇数と偶数のグループに分けて、奇数グループを奇数ラインと示し、偶数グループを偶数ラインと示した。そして、図２では、説明の便宜上、奇数及び偶数グループの走査電極のうち、各々一つの走査電極（奇数ラインＹ、偶数ラインＹ）だけを示した。また、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に対応する一つの維持電極（Ｘ）とアドレス電極（Ａ）だけを示した。そして、説明の便宜上、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）の全てを示す時には、走査電極（Ｙ）と示すものとする。

図２に示したように、本発明の実施形態では複数の走査電極（Ｙ１〜Ｙｎ）を奇数グループと偶数グループに分けて二つのグループに各々別の駆動波形を印加する。

具体的に説明すると、図２に示したように、リセット期間の上昇期間において、維持電極（Ｘ）とアドレス電極（Ａ）を基準電圧（図２では０Ｖ）にバイアスした状態で、走査電極（Ｙ）の電圧をΔＶｓｃＨ電圧からΔＶｓｃＨ+Ｖｓｅｔ電圧まで漸進的に上昇させる。そうすると、上昇期間において走査電極（Ｙ）の電圧が漸進的に上昇する間の走査電極（Ｙ）と維持電極（Ｘ）との間、及び走査電極（Ｙ）とアドレス電極（Ａ）との間に微弱な放電（以下、"弱放電"という）が起こりながら、走査電極（Ｙ）には負（-）の壁電荷が形成され、維持電極（Ｘ）及びアドレス電極（Ａ）には正（＋）の壁電荷が形成される。

一方、複数のセルにおいて、各電極の間に形成される壁電圧は全て同一ではないため、ΔＶｓｃＨ+Ｖｓｅｔ電圧はセル内部に形成された壁電荷に関係なく、全てのセルで放電が起こるように十分に大きな電圧に設定されている。一般に、ΔＶｓｃＨ+Ｖｓｅｔ電圧は、維持電極（Ｘ）と走査電極（Ｙ）との間の放電開始電圧の二倍以上に設定されていることが一般的である。

また、図２では、リセット期間の上昇期間の開始時点において走査電極（Ｙ）に印加される所定の電圧を、非走査電圧（ＶｓｃＨ）と走査電圧（ＶｓｃＬ）との間の電圧差であるΔＶｓｃＨ電圧として示した。この時、非走査電圧（ＶｓｃＨ）は、一定の電圧からΔＶｓｃＨ電圧だけ高い電圧を意味する。つまり、上昇期間の開始時点において印加される所定の電圧（ΔＶｓｃＨ）は、基準電圧（図２では０Ｖ）からΔＶｓｃＨ電圧だけ高い電圧レベルを意味する。また、前記の所定の電圧は、維持期間において走査電極（Ｙ）と維持電極（Ｘ）に印加される維持放電パルスのハイレベル電圧（Ｖｓ）であってもよい。この場合には、Ｖｓｅｔ電圧とＶｓ電圧の合計（Ｖｓ+Ｖｓｅｔ）が放電開始電圧以上になるようにＶｓｅｔ電圧を設定する。

その後、リセット期間の下降期間において、維持電極（Ｘ）はバイアス電圧（図２ではＶｅ電圧）に維持し、アドレス電極（Ａ）は基準電圧に維持した状態で、走査電極（Ｙ）の電圧をΔＶｓｃＨ電圧からＶｎｆ電圧まで漸進的に下降させる。このように、走査電極（Ｙ）の電圧が漸進的に下降する間には、走査電極（Ｙ）と維持電極（Ｘ）との間、及び走査電極（Ｙ）とアドレス電極（Ａ）との間では弱放電が起こりながら、走査電極（Ｙ）に形成された負（-）の壁電荷と、維持電極（Ｘ）及びアドレス電極（Ａ）に形成された正（＋）の壁電荷がアドレシングに適合するように消去される。

次に、アドレス期間において、点灯させるセルを選択するために、維持電極（Ｘ）の電圧をＶｅ電圧にバイアスした状態で、走査電極（Ｙ）に走査電圧（図２では、ＶｓｃＬ電圧）を順次印加する。この時、図２では、まず奇数グループの走査電極（奇数ラインＹ）に順次走査電圧（ＶｓｃＬ）を印加した後に、偶数グループの走査電極（偶数ラインＹ）に順次走査電圧（ＶｓｃＬ）を印加するように図示した。一方、走査電極（Ｙ）に走査電圧（ＶｓｃＬ）を印加する順序は、奇数グループ（奇数ライン）または偶数グループ（偶数ライン）のうち、どちらのグループに属するのかに関係なく、全体の走査電極（Ｙ１〜Ｙｎ）の順序によって順次走査電圧（ＶｓｃＬ）を印加することもできる。つまり、第１走査電極（Ｙ１）に走査電圧（ＶｓｃＬ）を印加した後、続いて第２走査電極（Ｙ２）に走査電圧（ＶｓｃＬ）を印加し、次に第３走査電極（Ｙ３）に走査電圧（ＶｓｃＬ）を印加するような方式で各走査電極（Ｙ）に走査電圧（ＶｓｃＬ）を印加することができる。

その後、走査電極（Ｙ）のうち、走査電圧（ＶｓｃＬ）が印加された走査電極によって形成されるセルを通過するアドレス電極（Ａ）にアドレス電圧（図２では、Ｖａ電圧で示す）を印加する。以下、アドレス電圧（Ｖａ）が印加されたアドレス電極（Ａ）と走査電圧（ＶｓｃＬ）が印加された走査電極（Ｙ）との間にアドレス放電が発生して、点灯するセルが選択される。この時、走査電圧が印加されていない走査電極には、走査電圧（ＶｓｃＬ）よりΔＶｓｃＨ電圧だけ高い非走査電圧（ＶｓｃＨ）が印加され、選択されないセルのアドレス電極（Ａ）には基準電圧（図２では、０Ｖ）が印加される。

その後、維持期間では走査電極（Ｙ）と維持電極（Ｘ）に維持放電パルスが印加される。具体的には、走査電極（Ｙ）と維持電極（Ｘ）に対して、ハイレベル電圧（図２では、Ｖｓ電圧）とローレベル電圧（図２では、０Ｖ）とを交互に繰り返す維持放電パルスが反対位相で印加される。つまり、走査電極（Ｙ）にハイレベル電圧（Ｖｓ）が印加されている間には維持電極（Ｘ）にローレベル電圧（０Ｖ）が印加され、二つの電極間の電圧差がＶｓ電圧となるようにする。以下、アドレス期間において点灯するセルとして選択されたセルに形成されていた壁電圧と印加された維持放電パルスの電圧差によって、走査電極（Ｙ）と維持電極（Ｘ）との間に維持放電が起こる。この時、Ｖｓ電圧は走査電極（Ｙ）と維持電極（Ｘ）との間の放電開始電圧よりも低い電圧に設定されている。その後、走査電極（Ｙ）と維持電極（Ｘ）に維持放電パルスを印加する過程を、当該サブフィールドが表示する加重値に対応する回数だけ繰り返す。

本発明の実施形態において、維持期間において走査電極（Ｙ）と維持電極（Ｘ）に対して印加される維持放電パルスのうち、最初の維持放電パルスの幅が、それ以降に印加される維持放電パルスの幅よりも長く印加されるように示した。つまり、図２に示したように、維持期間において最初に印加される維持放電パルスはＴ１のパルス幅を有し、それ以降の維持放電パルスはＴ１より短いＴ２のパルス幅を有する。このように、最初の維持放電パルスをそれ以降の維持放電パルスより長く印加して維持放電を安定的に発生させ、これによって最初の維持放電時に走査電極と維持電極との間に十分な壁電荷が形成されるようにする。つまり、走査電極（Ｙ）にハイレベル電圧（Ｖｓ）が印加されて、維持電極（Ｘ）にローレベル電圧（０Ｖ）が印加された時に、維持放電が起こり、走査電極（Ｙ）と維持電極（Ｘ）に各々負（−）の壁電荷と正（＋）の壁電荷が形成される。そして、走査電極（Ｙ）と維持電極（Ｘ）に各々ハイレベル電圧（Ｖｓ）とローレベル電圧（０Ｖ）が印加される時間を長くすることにより、空間電荷中の負（−）の壁電荷が走査電極（Ｙ）側に引き寄せられ、正（＋）の壁電荷が維持電極（Ｘ）側に引き寄せられる。従って、維持放電パルスを長く印加することにより、走査電極（Ｙ）と維持電極（Ｘ）に十分な壁電荷が形成されて、それ以降維持放電パルスを印加した時に二つの電極間に安定した維持放電を起こすことができる。

しかし、このように最初の維持放電パルスの幅を２番目以降の維持放電パルスの幅よりも長く印加する場合に、最初の維持放電パルスを印加した時に大量に形成された壁電荷によって、２番目の維持放電パルスを印加した時に強い放電が発生して大量の電流が流れることになる。つまり、このような駆動波形を形成する駆動回路の各素子には、大量の放電電流が流れて素子が焼損する恐れがある。従って、本発明の実施形態では、維持放電パルスが印加される複数の走査電極（Ｙ１〜Ｙｎ）を複数のグループに分けて、各グループに印加される維持放電パルスが異なるように印加して、維持放電が起こるタイミングを各グループ別に異なるようにして放電電流の量を分散させている。

つまり、図２に示したように、第２維持放電パルスの印加時であるＴ２期間において、維持電極（Ｘ）にはハイレベル電圧（Ｖｓ）を印加した状態で偶数グループの走査電極（偶数ラインＹ）にローレベル電圧（０Ｖ）を印加し、奇数グループの走査電極（奇数ラインＹ）にはＴ２'期間にΔＶｓｃＨ電圧を印加した後に、Ｔ２期間のその後の期間にローレベル電圧（０Ｖ）を印加する。このようにすると、まず、維持放電パルスのハイレベル電圧（Ｖｓ）が印加された維持電極（Ｘ）とローレベル電圧（０Ｖ）が印加された偶数グループの走査電極（偶数ラインＹ）との間に維持放電が発生して、Ｔ２'期間後にローレベル電圧（０Ｖ）が印加された奇数グループの走査電極（奇数ラインＹ）とハイレベル電圧（Ｖｓ）が印加された維持電極（Ｘ）との間に維持放電が起こるようになる。つまり、奇数グループの走査電極（奇数ラインＹ）と偶数グループの走査電極（偶数ラインＹ）との間で異なるタイミングで維持放電が発生し、駆動回路の各素子に一度に大量の放電電流が流れることを防止できる。

一方、図２では複数の走査電極（Ｙ１〜Ｙｎ）を複数のグループに分けることについて、奇数と偶数の二つのグループに分けて駆動する方法についてだけ説明したが、他の基準を用いて走査電極を複数のグループに分割し（例えば、走査電極の順に二つまたはそれ以上のグループに分割するなど）、第２維持放電のタイミングを調節できることは当然である。

以下、図２で説明した駆動波形を印加して、プラズマ表示装置を駆動するための駆動回路について図３を参照して詳細に説明する。

図３は本発明の実施形態に係る走査電極駆動部の駆動回路を示した図である。

図３では、使用するスイッチとしてボディーダイオード（図示せず）を有するｎチャンネル電界効果トランジスター（ＦＥＴ）を示しているが、同一または類似の機能を有する他のスイッチを使用してもよい。そして、走査電極（Ｙ）と維持電極（Ｘ）及びアドレス電極（Ａ）によって形成される各々の容量性成分をパネルキャパシタ（Ｃｐ）として示した。

図３に示したように、走査電極駆動部４００は、維持駆動部４１０、リセット駆動部４２０、走査駆動部４３０を含んでいる。

ここで、維持駆動部４１０は電力回収部４１１及びトランジスター（Ｙｓ、Ｙｇ）を含んでいる。そして、電力回収部４１１は、トランジスター（Ｙｒ、Ｙｆ）、インダクタ（Ｌ）、ダイオード（Ｄｒ、Ｄｆ）及び電力回収用キャパシタ（Ｃｅｒ）を含んでいる。

具体的に説明すると、トランジスター（Ｙｓ）は、Ｖｓ電圧を供給する電源端（Ｖｓ）とパネルキャパシタ（Ｃｐ）の走査電極（Ｙ）との間に接続され、トランジスター（Ｙｇ）は０Ｖ電圧を供給する接地端（０Ｖ）とパネルキャパシタ（Ｃｐ）の走査電極（Ｙ）との間に接続されている。ここで、トランジスター（Ｙｓ）は、走査電極（Ｙ）にＶｓ電圧を印加する経路を形成し、トランジスター（Ｙｇ）は走査電極（Ｙ）に０Ｖ電圧を印加する経路を形成する。

また、トランジスター（Ｙｓ、Ｙｇ）の接続点に電力回収用キャパシタ（Ｃｅｒ）の第１端が接続されており、電力回収用キャパシタ（Ｃｅｒ）にはＶｓ電圧と０Ｖ電圧の中間程度の電圧（Ｖｓ／２）が充電されている。ここで、電力回収用キャパシタ（Ｃｅｒ）の第１端はトランジスター（Ｙｒ）のドレーン及びトランジスター（Ｙｆ）のソースと接続されている。

そして、インダクタ（Ｌ）は、第１端がトランジスター（Ｙｒ）のソース及びトランジスター（Ｙｆ）のドレーンと接続されており、第２端が走査電極（Ｙ）と接続されている。ここで、トランジスター（Ｙｒ）のソースとインダクタ（Ｌ）との間にダイオード（Ｄｒ）が接続されており、トランジスター（Ｙｆ）のドレーンとインダクタ（Ｌ）との間にダイオード（Ｄｆ）が接続されている。ここで、ダイオード（Ｄｒ）は、トランジスター（Ｙｒ）がボディーダイオードを有する場合に、パネルキャパシタ（Ｃｐ）の電圧を増加させる上昇経路を設定するためのものであり、ダイオード（Ｄｆ）は、トランジスター（Ｙｆ）がボディーダイオードを有する場合に、走査電極（Ｙ）の電圧を下降させる下降経路を設定するためのものである。ここで、トランジスター（Ｙｒ、Ｙｆ）がボディーダイオードを有していない場合にはダイオード（Ｄｒ、Ｄｆ）を除去してもよい。

このように接続された電力回収部４１１は、インダクタ（Ｌ）とパネルキャパシタ（Ｃｐ）との共振を利用して、走査電極（Ｙ）の電圧を０Ｖ電圧からＶｓ電圧に近い電圧まで増加させたり、Ｖｓ電圧から０Ｖに近い電圧まで減少させる。

一方、電力回収部４１１において、インダクタ（Ｌ）、ダイオード（Ｄｆ）及びトランジスター（Ｙｆ）の間の接続順序は変えることができ、インダクタ（Ｌ）、ダイオード（Ｄｒ）及びトランジスター（Ｙｒ）の間の接続順序も変えることができる。例えば、インダクタ（Ｌ）がトランジスター（Ｙｒ、Ｙｆ）の接続点と電力回収用キャパシタ（Ｃｅｒ）との間に接続されてもよい。また、図３ではインダクタ（Ｌ）がトランジスター（Ｙｒ、Ｙｆ）の接続点に接続されているが、トランジスター（Ｙｒ）によって形成される上昇経路及びトランジスター（Ｙｆ）によって形成される下降経路上に各々インダクタを接続してもよい。

リセット駆動部４２０は、トランジスター（Ｙｒｒ、Ｙｆｒ、Ｙｎｐ）、ツェナーダイオード（ＺＤ）及びダイオード（Ｄｓｅｔ）を含み、リセット期間の上昇期間において走査電極（Ｙ）の電圧をΔＶｓｃＨ電圧からΔＶｓｃＨ+Ｖｓｅｔ電圧まで漸進的に増加させる。そして、リセット期間の下降期間において、走査電極（Ｙ）の電圧をΔＶｓｃＨ電圧からＶｎｆ電圧まで漸進的に減少させる。

この時、電源（Ｖｓｅｔ）にドレーンが接続されたトランジスター（Ｙｒｒ）のソースがトランジスター（Ｙｎｐ）のドレーンと接続されている。そして、トランジスター（Ｙｒｒ）のボディーダイオードによる電流を遮断するために、トランジスター（Ｙｒｒ）のボディーダイオードと反対方向にダイオード（Ｄｓｅｔ）が接続されている。また、トランジスター（Ｙｎｐ）のソースは、パネルキャパシタ（Ｃｐ）の走査電極（Ｙ）に接続されている。

そして、ＶｓｃＬ電圧を供給する走査電圧源（ＶｓｃＬ）とパネルキャパシタ（Ｃｐ）の走査電極（Ｙ）との間にトランジスター（Ｙｆｒ）が接続されており、Ｖｎｆ電圧が走査電圧（ＶｓｃＬ）よりも高く形成されるので、トランジスター（Ｙｆｒ）と走査電極（Ｙ）との間にツェナーダイオード（ＺＤ）が接続されている。ここで、Ｖｎｆ電圧は、ＶｓｃＬ電圧よりツェナーダイオード（ＺＤ）のツェナー電圧だけ高い電圧と仮定した。一方、ツェナーダイオード（ＺＤ）は、電源（ＶｓｃＬ）とトランジスター（Ｙｆｒ）の間に接続することも可能である。そして、Ｖｎｆ電圧がＶｓｃＬ電圧よりも高く形成されているので、トランジスター（ＹｓｃＬ）が導通する時に、トランジスター（Ｙｆｒ）のボディーダイオードを通じて、電流経路が形成できる。従って、トランジスター（Ｙｆｒ）のボディーダイオードを通じた電流経路を遮断するために、トランジスター（Ｙｆｒ）は背中合わせ（ｂａｃｋ-ｔｏ-ｂａｃｋ）形状に形成されてもよい。

走査駆動部４３０は、選択回路４３１、４３２、キャパシタ（ＣｓｃＨ）、ダイオード（ＤｓｃＨ）及びトランジスター（ＹｓｃＬ）を含んでいる。ここで、アドレス期間において点灯するセルを選択するために、走査電極（Ｙ）に走査電圧（ＶｓｃＬ）を印加し、点灯しないセルの走査電極（Ｙ）に非走査電圧（ＶｓｃＨ）を印加する。一般に、アドレス期間において複数の走査電極（Ｙ１〜Ｙｎ）を順次選択できるように、各々の走査電極（Ｙ１〜Ｙｎ）に選択回路４３１、４３２がＩＣ形状で接続されている。また、このような選択回路４３１、４３２を通じて、各々の走査電極（Ｙ１〜Ｙｎ）に他の駆動回路（維持駆動部４１０、リセット駆動部４２０）が接続されている。

本発明の実施形態では、図３に示したように、奇数グループの一つの走査電極（奇数ラインＹ）に接続される選択回路４３１と、偶数グループの一つの走査電極（偶数ラインＹ）に接続される選択回路４３２を示した。

具体的に説明すると、選択回路４３１は、トランジスター（Ｓｃｈ１、Ｓｃｌ１）を含み、選択回路４３２はトランジスター（Ｓｃｈ２、Ｓｃｌ２）を含んでいる。ここで、トランジスター（Ｓｃｈ１）のソースとトランジスター（Ｓｃｌ１）のドレーンは、各々パネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）に接続されている。また、トランジスター（Ｓｃｈ２）のソースとトランジスター（Ｓｃｌ２）のドレーンは、各々パネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）に接続されている。

ここで、トランジスター（Ｓｃｈ１、Ｓｃｈ２）は、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に各々非走査電圧（ＶｓｃＨ）を印加する経路を形成し、トランジスター（Ｓｃｌ１、Ｓｃｌ２）は奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に各々走査電圧（ＶｓｃＬ）を印加する経路を形成する。

そして、トランジスター（Ｓｃｈ１、Ｓｃｈ２）のドレーンにキャパシタ（ＣｓｃＨ）の第１端が接続され、トランジスター（Ｓｃｌ１、Ｓｃｌ２）のソースにキャパシタ（ＣｓｃＨ）の第２端が接続されている。ここで、キャパシタ（ＣｓｃＨ）の第１端は点灯しないセルの走査電極（Ｙ）に非走査電圧（ＶｓｃＨ）を印加する非走査電圧源（ＶｓｃＨ）に接続されており、キャパシタ（ＣｓｃＨ）の第２端は点灯するセルの走査電極（Ｙ）に走査電圧（ＶｓｃＬ）を印加する走査電圧源（ＶｓｃＬ）に接続されている。この時、キャパシタ（ＣｓｃＨ）にはトランジスター（ＹｓｃＬ）の導通時に（ＶｓｃＨ-ＶｓｃＬ）電圧が充電され、前記の図２ではこれをΔＶｓｃＨと示した。

また、キャパシタ（ＣｓｃＨ）と非走査電圧源（ＶｓｃＨ）との間にはダイオード（ＤｓｃＨ）が接続されている。このダイオード（ＤｓｃＨ）のアノードは非走査電圧源（ＶｓｃＨ）に接続され、カソードはトランジスター（Ｓｃｈ１、Ｓｃｈ２）のドレーン及びキャパシタ（ＣｓｃＨ）の第１端に接続されている。

一方、図３では各トランジスター（Ｙｓ、Ｙｇ、Ｙｒ、Ｙｆ、Ｙｒｒ、ＹｓｃＬ、Ｓｃｈ１、Ｓｃｌ１、Ｓｃｈ２、Ｓｃｌ２、Ｙｎｐ）を各々一つのトランジスターとして示したが、各トランジスター（Ｙｓ、Ｙｇ、Ｙｒ、Ｙｆ、Ｙｒｒ、ＹｓｃＬ、Ｓｃｈ１、Ｓｃｌ１、Ｓｃｈ２、Ｓｃｌ２、Ｙｎｐ）は、各々一つのトランジスターまたは並列に接続された複数のトランジスターで形成することも可能である。

以下、選択回路４３１、４３２を通じて、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）にそれぞれ別の維持放電パルスを印加することにより、二つのグループに異なるタイミングで維持放電を発生させる方法について、図４と図５Ａ乃至図５Ｄを参照して説明する。

図４は本発明の実施形態に係る維持放電パルスを生成するための駆動回路の駆動タイミングを示した図であり、図５Ａ乃至図５Ｄは本発明の実施形態に係る維持放電パルスの電流経路を示した図である。

図４では図３に示した駆動回路が図２に示した駆動波形のうち、維持期間において奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に印加される最初の維持放電パルスと２番目の維持放電パルスを生成するための駆動タイミングを示した。また、図４に示したモード１（Ｍ１）が始まる前に、電力回収用キャパシタ（Ｃｅｒ）には電圧（Ｖｓ／２）が充電されていると仮定する。

（１） モード１（Ｍ１）−図５Ａ参照
モード１ではトランジスター（Ｙｒ、Ｙｎｐ、Ｓｃｌ１、Ｓｃｌ２）が導通される。以下、図５Ａに示したように、電力回収用キャパシタ（Ｃｅｒ）、トランジスター（Ｙｒ）、ダイオード（Ｄｒ）、インダクタ（Ｌ）、トランジスター（Ｙｎｐ）、トランジスター（Ｓｃｌ１）及びパネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）という経路で電流経路（Ｉ）が形成され、電力回収用キャパシタ（Ｃｅｒ）、トランジスター（Ｙｒ）、ダイオード（Ｄｒ）、インダクタ（Ｌ）、トランジスター（Ｙｎｐ）、トランジスター（Ｓｃｌ２）及びパネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）という経路で電流経路（ＩＩ）が形成される。これにより、インダクタ（Ｌ）とパネルキャパシタ（Ｃｐ）との間で共振が発生する。この共振によって、パネルキャパシタ（Ｃｐ）が充電されて、パネルキャパシタ（Ｃｐ）の奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）の電圧が０ＶからＶｓ電圧に近い電圧まで徐々に増加する。

（２） モード２（Ｍ２）−図５Ｂ参照
モード２ではトランジスター（Ｙｒ）が遮断されて、トランジスター（Ｙｓ）が導通される。以下、図５Ｂに示したように、電源端（Ｖｓ）、トランジスター（Ｙｓ）、トランジスター（Ｙｎｐ）、トランジスター（Ｓｃｌ１）及びパネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）という経路で電流経路（ＩＩＩ）が形成され、電源端（Ｖｓ）、トランジスター（Ｙｓ）、トランジスター（Ｙｎｐ）、トランジスター（Ｓｃｌ２）及びパネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）という経路で電流経路（ＩＶ）が形成される。つまり、走査電極（Ｙ）にハイレベル電圧（Ｖｓ）が印加されて維持される。

（３） モード３（Ｍ３）−図５Ｃ参照
モード３ではトランジスター（Ｙｓ）が遮断されて、トランジスター（Ｙｆ）が導通する。以下、図５Ｃに示したように、パネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）、トランジスター（Ｓｃｌ１）、トランジスター（Ｙｎｐ）、インダクタ（Ｌ）、トランジスター（Ｙｆ）及び電力回収用キャパシタ（Ｃｅｒ）という経路で電流経路（Ｖ）が形成され、パネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）、トランジスター（Ｓｃｌ２）、トランジスター（Ｙｎｐ）、インダクタ（Ｌ）、トランジスター（Ｙｆ）及び電力回収用キャパシタ（Ｃｅｒ）という経路で電流経路（ＶＩ）が形成される。これにより、インダクタ（Ｌ）とパネルキャパシタ（Ｃｐ）との間で共振が発生する。この共振によって、パネルキャパシタ（Ｃｐ）の走査電極（Ｙ）の電圧は、ローレベル電圧（０Ｖ）まで徐々に減少する。つまり、パネルキャパシタ（Ｃｐ）が放電される。

以上で説明したモード１乃至モード３は、図２で示した駆動波形のＴ１期間において、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に最初の維持放電パルスが印加される過程を説明したものである。この時、図４では示していないが、維持電極（Ｘ）にはＴ１期間の間０Ｖ電圧が印加される。

一方、下記では、本発明の実施形態に係る奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に２番目の維持放電パルス（第２維持放電パルス）を印加する時の駆動回路の電流経路についてモード４を参照して説明する。この時、図４では示していないが、Ｔ２期間の維持電極（Ｘ）にはＶｓ電圧が印加されている。そして、Ｔ２期間はＴ１期間と比べて相対的に短い期間である。

（４） モード４（Ｍ４）−図５Ｄ参照
モード４では奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に２番目の維持放電パルス（第２維持放電パルス）を印加しており、この期間を図４ではＴ２期間として示し、図５Ｄに示しているように、トランジスター（Ｙｆ）が遮断されてトランジスター（Ｙｇ）が導通されている。

この時、本発明の実施形態では奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）を形成するセルにおいて、各々異なるタイミングで維持放電が起こるようにする。そのために奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ライＹ）に接続されている選択回路４３１、４３２の導通及び遮断のタイミングを調節する。

つまり、Ｔ２期間の偶数グループの走査電極（偶数ラインＹ）に接続されている選択回路４３２は、前記モード３（Ｍ３）で説明したようにトランジスター（Ｓｃｌ２）が導通状態を維持する。一方、Ｔ２期間の一部であるＴ２'期間には奇数グループの走査電極（奇数ラインＹ）に接続されている選択回路４３１のうち、トランジスター（Ｓｃｈ１）が導通されてトランジスター（Ｓｃｌ１）が遮断される。その後、Ｔ２期間の他の期間には選択回路４３１のトランジスター（Ｓｃｈ１）が遮断されてトランジスター（Ｓｃｌ１）が導通されるようにする。

したがって、図５Ｄに示したように、Ｔ２期間の間パネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）、トランジスター（Ｓｃｌ２）、トランジスター（Ｙｎｐ）、トランジスター（Ｙｇ）、接地端（０Ｖ）という経路で電流経路（ＶＩＩ）が形成されてパネルキャパシタ（Ｃｐ）の偶数グループの走査電極（偶数ラインＹ）にローレベル電圧（０Ｖ）が印加される。また、Ｔ２'期間の間にはパネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）、トランジスター（Ｓｃｈ１）、キャパシタ（ＣｓｃＨ）、トランジスター（Ｙｎｐ）、トランジスター（Ｙｇ）、接地端（０Ｖ）という経路で電流経路（ＶＩＩＩ）が形成されてパネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）にキャパシタ（ＣｓｃＨ）に充電されていたΔＶｓｃＨ電圧が印加されて維持される。その後、Ｔ２期間の他の期間には、パネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）、トランジスター（Ｓｃｌ１）、トランジスター（Ｙｎｐ）、トランジスター（Ｙｇ）、接地端（０Ｖ）という経路で電流経路（ＩＸ）が形成されてパネルキャパシタ（Ｃｐ）の奇数グループの走査電極（奇数ラインＹ）にローレベル電圧（０Ｖ）が印加されて維持される。

これにより、偶数グループの走査電極（偶数ラインＹ）には０Ｖ電圧が印加されるＴ２期間の初めの時点で直ちに２番目の維持放電が起こる一方で、奇数グループの走査電極（奇数ラインＹ）にはΔＶｓｃＨ電圧が印加されているＴ２'期間が経過した以降に０Ｖ電圧が印加されて２番目の維持放電が起こる。従って、複数の走査電極が形成されているセル全体のうち、二つのグループに分けられたセルで各々２番目の維持放電が起こるタイミングが異なることになる。つまり、パネルキャパシタ（Ｃｐ）全体の放電電流が一度に駆動回路の各素子に流れるのではなく、時間差をおいて流れて、各素子の焼損を防止できるという効果がある。

一方、モード４が終了した以降では、２番目の維持放電パルスの幅と同様のパルス幅を有する維持放電パルスが各サブフィールドの加重値に応じた回数だけ、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）に印加される。この時、図４ではモード５（Ｍ１'）乃至モード８（Ｍ４'）のＴ３期間において、３番目の維持放電パルスが印加される駆動タイミングを示した。ここで、奇数及び偶数グループの走査電極（奇数ラインＹ、偶数ラインＹ）にＶｓ電圧を印加して維持するモード６（Ｍ２'）の期間が、モード２（Ｍ２）よりも相対的に短いことを除いて、前記モード１乃至モード４で説明したことと重複する内容であるため、詳細な説明は省略する。

また、本発明の実施形態では、２番目の維持放電パルスを印加する時に選択回路４３１のスイッチングタイミングを制御して、奇数グループの走査電極（奇数ラインＹ）にΔＶｓｃＨ電圧を印加した後に０Ｖ電圧を印加するようにしたことを一例として挙げた。しかし、逆に選択回路４３２のスイッチングタイミングを制御して、偶数グループの走査電極（偶数ラインＹ）にΔＶｓｃＨ電圧を印加した後に、０Ｖ電圧を印加するようにできることも当然である。

以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者による多様な変形及び改良形態も本発明の権利範囲に属する。

本発明の実施形態に係るプラズマ表示装置の構成を示す概略的な平面図である。 本発明の実施形態に係るプラズマ表示装置の駆動波形図である。 本発明の実施形態に係る維持放電パルスを生成するための駆動回路の構成を示した図である。 本発明の実施形態に係る維持放電パルスを生成するための駆動回路の駆動タイミングを示した図である。 本発明の実施形態に係る駆動回路における維持放電パルスの電流経路を示した図である。 本発明の実施形態に係る駆動回路における維持放電パルスの電流経路を示した図である。 本発明の実施形態に係る駆動回路における維持放電パルスの電流経路を示した図である。 本発明の実施形態に係る駆動回路における維持放電パルスの電流経路を示した図である。

符号の説明

１００ プラズマ表示パネル
１１０ セル
２００ 制御部
３００ アドレス電極駆動部
４００ 走査電極駆動部
５００ 維持電極駆動部
４１０ 維持駆動部
４１１ 電力回収部
４２０ リセット駆動部
４３０ 走査駆動部
４３１、４３２ 選択回路

Claims (12)

1. 複数の第１電極と複数の第２電極とを含むプラズマ表示装置を駆動する方法において、
   維持期間の第１期間において、前記第２電極に第１電圧を印加した状態で前記複数の第１電極の第１及び第２グループに前記第１電圧より高い第２電圧を印加するステップと、
   前記維持期間の第２期間において、前記第２電極に前記第２電圧を印加した状態で前記第１グループの第１電極に前記第１電圧を印加し、前記第２期間の最初の時点から所定の期間経過した後に前記第２グループの第１電極に前記第１電圧を印加するステップとを含み、
   前記第１期間は前記第２期間よりも長い期間であり、前記所定の期間には前記第２グループの第１電極に前記第１電圧と前記第２電圧との間の第３電圧を印加することを特徴とするプラズマ表示装置の駆動方法。
2. 前記第３電圧は、基準電圧から走査電圧と非走査電圧との電圧差だけ高い電圧であることを特徴とする請求項１に記載のプラズマ表示装置の駆動方法。
3. 前記第１電圧は維持放電パルスのローレベル電圧であり、前記第２電圧は維持放電パルスのハイレベル電圧であることを特徴とする請求項１または請求項２に記載のプラズマ表示装置の駆動方法。
4. 前記第１期間は、前記維持期間の最初に遂行される期間であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のプラズマ表示装置の駆動方法。
5. 前記第２期間は、前記第１期間に引き続いて遂行される期間であることを特徴とする請求項４に記載のプラズマ表示装置の駆動方法。
6. 複数の第１電極及び第２電極を含み、前記複数の第１及び第２電極によって複数のパネルキャパシタが形成されるプラズマ表示装置において、
   走査電極駆動部は、
   第１及び第２スイッチをそれぞれ含んだ複数の選択回路を含み、前記第１スイッチを通じて前記複数の第１電極の第１グループと第２グループに順次走査電圧を印加し、前記走査電圧が印加される第１電極以外の第１電極には前記第２スイッチを通じて非走査電圧を印加する走査駆動部と、
   前記複数の選択回路のうち、第１選択回路を通じて前記第１グループの第１電極に対して第１電圧と前記第１電圧より低い第２電圧とを交互に有する維持放電パルスを印加し、第２選択回路を通じて前記第２グループの第１電極に前記維持放電パルスを印加する維持駆動部とを含み、
   前記維持駆動部は維持期間において、
   最初の維持放電パルスの印加時に、前記第１及び第２選択回路の第１スイッチを通じて、前記第１及び第２グループの第１電極にそれぞれ前記第１電圧を印加し、
   前記最初の維持放電パルスの幅より短いパルス幅を有する第２維持放電パルスの印加時に、前記第２選択回路の第１スイッチを通じて前記第２グループの第１電極に前記第２電圧を印加し、
   前記第２維持放電パルスの一部の期間に、前記第１選択回路の第２スイッチを通じて前記第１グループの第１電極に前記第１電圧と前記第２電圧との間の第３電圧を印加し、
   前記第２維持放電パルスの前記一部の期間を除いた残りの期間には、前記第１選択回路の第１スイッチを通じて前記第１グループの第１電極に前記第２電圧を印加することを特徴とするプラズマ表示装置。
7. 前記走査駆動部は、
   前記非走査電圧を供給する非走査電圧源に第１端が電気的に接続され、前記走査電圧を供給する走査電圧源に第２端が電気的に接続される第１キャパシタをさらに含み、
   前記第１キャパシタには、前記走査電圧と前記非走査電圧との間の電圧差程度の電圧が充電されていることを特徴とする請求項６に記載のプラズマ表示装置。
8. 前記第３電圧は、前記第１キャパシタに充電されている電圧であることを特徴とする請求項７に記載のプラズマ表示装置。
9. 前記維持駆動部は、
   前記複数の第１電極と前記第１電圧を供給する第１電源との間に電気的に接続され、前記複数の第１電極に前記第１電圧を印加する経路を形成する第３スイッチと、
   前記複数の第１電極と前記第２電圧を供給する第２電源との間に電気的に接続され、前記複数の第１電極に前記第２電圧を印加する経路を形成する第４スイッチと、
   前記複数の第１電極に第１端が電気的に接続され、前記第１電圧と前記第２電圧との間の第４電圧を供給する電圧源に第２端が電気的に接続されるインダクタと、
   前記インダクタを通じて、前記複数の第１電極の電圧を前記第１電圧まで上昇させる経路を形成する第５スイッチと、
   前記インダクタを通じて、前記複数の第１電極の電圧を前記第２電圧まで下降させる経路を形成する第６スイッチと
   を含むことを特徴とする請求項６乃至請求項８のいずれか１項に記載のプラズマ表示装置。
10. 前記第１選択回路の第１スイッチは、前記第３スイッチと第４スイッチとの接続点と前記第１グループの第１電極との間に電気的に接続され、前記第１グループの第１電極に前記維持放電パルスを印加する経路を形成し、
    前記第２選択回路の第１スイッチは、前記第３スイッチと第４スイッチとの接続点と前記第２グループの第１電極との間に電気的に接続され、前記第２グループの第１電極に前記維持放電パルスを印加する経路を形成し、
    前記第１選択回路の第２スイッチは、前記第１キャパシタの第１端と前記第１グループの第１電極との間に電気的に接続され、前記第１グループの第１電極に前記第３電圧を印加する経路を形成することを特徴とする請求項９に記載のプラズマ表示装置。
11. 前記維持期間において、
    第１期間に前記第５スイッチと前記第１及び第２選択回路の第１スイッチを導通し、前記インダクタと前記第１及び第２グループの第１電極との共振を利用して、前記第１及び第２グループの第１電極の電圧を前記第１電圧まで上昇させ、
    第２期間に前記第５スイッチを遮断して前記第３スイッチを導通し、前記第１及び第２グループの第１電極に前記第１電圧を印加し、
    第３期間に前記第３スイッチを遮断して前記第６スイッチを導通し、前記インダクタと前記第１及び第２グループの第１電極との共振を利用して、前記第１及び第２グループの第１電極の電圧を前記第２電圧まで下降させ、
    第４期間に前記第６スイッチを遮断して前記第４スイッチと前記第２選択回路の第１スイッチを導通し、前記第２グループの第１電極に前記第２電圧を印加し、
    前記第４期間の一部の第５期間に前記第１選択回路の第１スイッチを遮断して前記第１選択回路の第２スイッチを導通し、前記第１グループの第１電極に前記第３電圧を印加し、
    前記第４期間の前記第５期間以外の残りの期間に前記第１選択回路の第２スイッチを遮断して前記第１選択回路の第１スイッチを導通し、前記第１グループの第１電極に前記第２電圧を印加することを特徴とする請求項１０に記載のプラズマ表示装置。
12. 前記第４期間の少なくとも一部の期間に前記複数の第２電極には前記第１電圧が印加され、前記複数の第２電極に前記第１電圧が印加される期間は前記第２期間より短い期間であることを特徴とする請求項１１に記載のプラズマ表示装置。

Images