JP2008160437A

JP2008160437A - バンドパスフィルタ及びその製造方法

Info

Publication number: JP2008160437A
Application number: JP2006346369A
Authority: JP
Inventors: Takehiko Makita; 毅彦槇田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2008-07-10

Abstract

【課題】半導体基板にバンドパスフィルタを形成した場合であっても、その小型化を図ることができるバンドパスフィルタ及びその製造方法を得る。
【解決手段】半導体基板１０上に形成されたエアブリッジ配線と、エアブリッジ配線の半導体基板１０に対して反対側に形成され、エアブリッジ配線をマイクロストリップライン１５とする誘電体膜１７とを備え、マイクロストリップライン１５によりマイクロストリップライン共振器を構成するものである。
【選択図】図１

Description

本発明は、バンドパスフィルタ及びその製造方法に関し、特に、バンドパスフィルタの小型化に関する。

従来、高周波フィルタは、コイルとコンデンサの組み合わせからなる回路で構成される。また、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）ではコンデンサはＭＩＭ（Metal-Insulator-Metal）キャパシタ、コイルはスパイラル型インダクタを用いて形成されるのが一般的である。しかし、マイクロ波やミリ波帯のような高周波帯域のフィルタを集中定数回路でＭＭＩＣ化する場合、例えばミリ波帯域のバンドパスフィルタを考えると、必要なＭＩＭキャパシタの大きさは大きくてせいぜい５０〜６０μｍ□と見積もることができる。これはＭＭＩＣを構成する回路のパターンとして実現可能である。一方、スパイラルインダクタでは１．５ｎＨ程度のものが必要となる。例として導体幅５μｍで、半径５０μｍの１回巻きパターンはインダクタンスが０．２２ｎＨとなる。１．５ｎＨにするには巻き数を多くしなければならないため、スパイラルインダクタの大きさは単純には数百μｍ□以上になる。その上、スパイラルインダクタの隣り合う導体パターンに寄生容量が発生したり、スパイラル中央部からスパイラルの外へ引き出す配線とスパイラル導体間の寄生容量が巻き数に比例して発生するため、期待されたインダクタンスの効果を得られない。このようなことから、集中定数素子の数値は計算できるが、マイクロ波やミリ波帯のような高周波帯域のフィルタを集中定数回路でＭＭＩＣ化するのは非常に困難である。

このため、マイクロ波やミリ波帯のような周波数帯域のフィルタとして分布定数線路、即ち、マイクロストリップラインを用いたバンドパスフィルタ（以下、単に「バンドパスフィルタ」という）として、平行結合ストリップラインバンドパスフィルタが検討された（例えば、非特許文献１参照）。

この平行結合ストリップラインバンドパスフィルタは、複数のλ／２（λは波長）長のストリップライン共振器及び入出力ストリップラインを、それぞれλ／４の長さで結合したものである。マイクロストリップラインを用いたとき、この結合区間の長さである波長λの１／４の長さＬ_λ/4は、次式（１）のように表される。

ここで、λ₀は自由空間における中心周波数での波長、ｋ_o、ｋ_eはそれぞれ偶奇モードの波長短縮率であり、Ｚ_oe、Ｚ_ooはそれぞれ偶奇モードの平行結合ストリップラインの特性インピーダンスである。
また、ｋ_o、ｋ_eは比較的近い値であることを考慮すると、式（１）のＬ_λ/4は近似的に次式（３）のように表される（例えば、非特許文献２参照）。

S.B.Cohn,IRE Trans.Microwave Theory and Tech.,Vol.MTT-6,pp.223-231,April (1958). 上野伴希、「試作で学ぶ高周波フィルタの設計法」、総合電子出版社、第６章p111-133(2002)

上述の式（３）に示されるように、マイクロストリップラインを用いたときの波長λの１／４の長さ（Ｌ_λ/4）は、波長短縮率ｋ_o、ｋ_eに比例する。この波長短縮率ｋ_o、ｋ_eは誘電率に反比例するので、マイクロストリップラインの長さ（λ／２）を短縮するには、即ち、バンドパスフィルタを小型化するには、誘電率を高くすればよい。
しかしながら、従来のバンドパスフィルタは、半導体基板を誘電体としてマイクロストリップラインを形成するため、マイクロストリップラインの長さ（λ／２）は半導体基板材料の誘電率によって定まることになり、バンドパスフィルタの小型化が困難であった。

また、誘電率を高くするため、半導体基板上に誘電体膜を形成し、この誘電体膜上にバンドパスフィルタを形成して半導体基板上の配線と接続する場合、半導体基板上へ誘電体膜を形成する工程は、エッチングの制御が困難であり、さらに、誘電体膜上に形成されたバンドパスフィルタへの配線は、誘電体膜の側面を這うか、ビアホールを誘電体膜に形成して接続することになるため、誘電体膜側面を這う配線の蒸着工程は困難であり、ビアホールによる接続の場合は工程が増加する。

また、バンドパスフィルタの小型化のため、別途、誘電率の高い誘電体基板にバンドパスフィルタを形成し、半導体基板上に実装する場合は、別の誘電体基板に形成した後にバンドパスフィルタを実装するため、電気的な特性はオンウエハでは評価ができない。さらに、半導体基板上へ実装するときの電極への接触損失も生ずるため、所望の特性を得ることが困難である。

したがって、半導体基板にバンドパスフィルタを形成した場合であっても、その小型化を図ることができるバンドパスフィルタ及びその製造方法が望まれていた。

本発明に係るバンドパスフィルタは、半導体基板上に形成されたエアブリッジ配線と、前記エアブリッジ配線の前記半導体基板に対して反対側に形成され、前記エアブリッジ配線をマイクロストリップラインとする誘電体膜とを備え、前記マイクロストリップラインによりマイクロストリップライン共振器を構成するものである。

また、本発明に係るバンドパスフィルタの製造方法は、マイクロストリップライン共振器を備えたバンドパスフィルタの製造方法であって、半導体基板上に前記マイクロストリップライン共振器の配線をエアブリッジにより形成する工程と、前記エアブリッジの前記半導体基板に対して反対側に誘電体膜を形成してマイクロストリップラインとする工程とを備えたものである。

本発明は、エアブリッジ配線の半導体基板に対して反対側にエアブリッジ配線をマイクロストリップラインとする誘電体膜を備え、当該マイクロストリップラインによりマイクロストリップライン共振器を構成することにより、半導体基板にバンドパスフィルタを形成した場合であっても、その小型化を図ることができる。

実施の形態１．
図１は実施の形態１に係るバンドパスフィルタの構成を示す図である。図１（ａ）はバンドパスフィルタの平面図であり、図１（ｂ）は図１（ａ）におけるｂ−ｂ’矢視断面図であり、図１（ｃ）は図１（ａ）におけるｃ−ｃ’矢視断面図である。尚、図１（ｃ）は図１（ａ）において一点鎖線で示す断面をｃ−ｃ’矢視方向から見た側面図である。
図に示すように、本実施の形態１に係るバンドパスフィルタは、例えばＳｉ、ＧａＡｓ、ＩｎＰなどの半導体基板１０上に、当該バンドパスフィルタの入出力電極となるバンプ１１，１２が形成されており、バンプ１１にはカレントフィルム１３を介して、例えばＡｕなどの導体により形成され、エアブリッジ配線としてマイクロストリップライン１５−１が接続され、バンプ１２にはカレントフィルム１３を介して、例えばＡｕなどの導体により形成され、エアブリッジ配線としてマイクロストリップライン１５−２が接続されている。さらに、マイクロストリップライン１５−１及び１５−２との間には、例えばＡｕなどの導体により形成され、マイクロストリップライン１５−１及び１５−２とマイクロストリップライン共振器を構成するマイクロストリップライン１５−３がエアブリッジ配線として設けられている。

このマイクロストリップライン１５−１，１５−２及び１５−３（以下、区別しないときは単に「マイクロストリップライン１５」という）の半導体基板１０に対して反対側（裏面）には、少なくともマイクロストリップライン１５−１，１５−２及び１５−３を含む範囲において誘電体膜１７が形成されている。このような構成により、誘電体膜１７を誘電体とするマイクロストリップライン１５により、マイクロストリップライン共振器を構成している。

マイクロストリップライン１５は、それぞれ、上述した式（３）により求まる長さ（Ｌ_λ/4）で結合されている。つまり、マイクロストリップライン１５の長さは、それぞれＬ_λ/4の２倍となる。また、マイクロストリップライン１５の線路幅、マイクロストリップライン１５間のギャップは、バンドパスフィルタの中間周波数や、誘電体膜１７の厚さ、誘電体膜１７の比誘電率などの関係により定まる。この算出手法は公知（例えば、非特許文献２参照）であるので、詳細の説明は省略する。
誘電体膜１７は、比誘電率が半導体基板１０の比誘電率より高い誘電体により形成される。望ましくは比誘電率が約５０以上のものを選択する。例えばＳｒＢｉ₂Ｔａ₂Ｏ₉がよく知られている材料である（比誘電率：約１８０）。

図２は比誘電率と波長短縮率との関係を示す図である。図２に示すように、比誘電率に対するマイクロストリップライン１５の偶奇モードの波長短縮率は、高い比誘電率になればなるほど、波長短縮率は小さくなる。この図は上述した非特許文献２に基づき、偶奇モードの波長短縮率はあまり差がないので、仮にインバータパラメータＪ／Ｙ０を０として、比誘電率に対する波長短縮率の変化をプロットし、さらに外挿して高誘電率側の波長短縮率を見積もった値を示している。図２から比誘電率５０以上で波長短縮率は０．２以下になることがわかる。

ここで、例えば半導体基板１０を誘電体としてマイクロストリップラインを形成したとき、自由空間で周波数６０ＧＨｚ（λ₀／４＝１．２５ｍｍ）の電磁波におけるＬ_λ/4を、上述した式（３）で概算すると、例えば半導体基板１０の代表的な材料の比誘電率は、Ｓｉで１１．９、ＧａＡｓで１３．１、ＩｎＰで１０．４程度であるので、比誘電率を１０とすると図２に示すように、波長短縮率ｋｅ≒ｋｏ≒０．４であるから、Ｌ_λ/4は約０．５ｍｍとなる。少なくともストリップライン共振器が１つ（以下、ストリップライン共振器の数を「段」という）のバンドパスフィルタは１／２波長の長さが必要なので１ｍｍ程度の大きさになる。より急峻な特性が要求されるなら、さらに段数を増やさなければならないのでバンドパスフィルタはさらに大きくなる。

一方、本実施の形態におけるバンドパスフィルタは、誘電体膜１７の比誘電率が半導体基板１０の比誘電率より高い誘電体を用いて形成しているので、波長短縮率は半導体基板１０より小さくなる。例えば、比誘電率が５０以上の高誘電体材料を用いて誘電体膜１７を形成することにより、上述のように波長短縮率は約０．２となる。即ち、マイクロストリップライン１５の上述した式（３）により求まる長さ（Ｌ_λ/4）は約１／２の長さになる。

以上のように本実施の形態１におけるバンドパスフィルタは、マイクロストリップライン共振器を構成するマイクロストリップライン１５がエアブリッジ配線として設けられ、このマイクロストリップライン１５の半導体基板１０に対して反対側に誘電体膜１７を設け、この誘電体膜１７の比誘電率が半導体基板１０より高い比誘電率の誘電体材料を用いることにより、バンドパスフィルタの大きさを、半導体基板１０上に形成したバンドパスフィルタより小型化することができる。

尚、上記説明では、バンプ１１，１２とマイクロストリップライン１５との間にカレントフィルム１３が介在する構成を説明したが、マイクロストリップライン１５を電解メッキ（後述）で形成しない場合は、カレントフィルム１３は設けなくても良い。
また、上記説明では、ストリップライン共振器が１段の場合を説明したが、これに限らず、任意の段数で良い。

次に、本実施の形態１におけるバンドパスフィルタの製造方法を説明するが、まず、上述のような、マイクロストリップライン１５をエアブリッジとしない製造方法における課題について図８を用いて説明する。

図８は半導体基板上に誘電膜を形成した場合のバンドパスフィルタの構成を示す図である。上述のように、マイクロストリップライン１５の長さを短縮するには、即ち、バンドパスフィルタを小型化するには、誘電率を高くすれば良い。
誘電率を高くする方法として、図８（ａ）のように誘電体膜１７を半導体基板１０上にＣＶＤ法、スパッタリング法、ゾルゲル法などによって形成し、その上にバンドパスフィルタを形成する方法が考えられる。この場合、半導体基板１０上に誘電体領域を形成するプロセスが実施されるが、これをリフトオフ法によるパターン形成方法にて行う場合、上記のような誘電体膜１７の半導体基板１０上への形成方法ではフォトレジストが加熱により硬化するので用いることができない。このため半導体全面を誘電体膜１７で覆った後、エッチング工程により除去することになる。しかしながら、このエッチング工程は最終的には半導体表面が露出するまで行うため、それまでに形成した配線やＦＥＴまでもエッチングしてしまう可能性があり、エッチングの制御はかなり困難となる。

また、他の配線をする前に誘電体膜１７を形成する場合、この誘電体膜１７は数十μｍ以上の膜厚を必要とするため、その後のフォトレジスト塗布工程への不具合が考えられるのでこの方法は採用できない。

また、誘電体膜１７上に形成されたバンドパスフィルタへの配線３１は誘電体膜１７の側面を這うか、ビアホール４０を誘電体膜１７に形成して接続することになる。しかしながら、誘電体膜１７の側面を這う配線３１の形成は、蒸着工程において側面へ金属を蒸着することになりかなり困難である。誘電体側面をエッチングにより斜面にすることは可能であろうが、これもエッチング条件の最適化が必要となる。さらにスパッタリング法で側面に金属を蒸着することは可能であるが、これをフォトリソ工程、エッチング工程で配線パターンを形成することは不可能に近い。また、図８（ｂ）のように、バンドパスフィルタへの配線４１を誘電体膜１７に形成したビアホール４０で接続する場合は、誘電体膜表面までビアホールを金属で埋めてからバンドパスフィルタを形成するフォトリソ工程を実施しなければならないため工程が増加する。

また、バンドパスフィルタを別の誘電体に形成し、半導体基板１０（ＩＣチップ）上に実装する方法も考えられる。この場合は、誘電体基板として高い比誘電率を有するものを用いることができるので、バンドパスフィルタを小型化することが容易である。しかし、別の誘電体に形成した後に実装するため、実際のＭＭＩＣの電気的な特性はオンウエハでは評価ができない。さらに半導体基板１０（ＩＣチップ）上への実装するときの電極への接触損失も設計段階で考慮しなければならないことなど、所望の特性を得ることが困難であり、また、速やかに作製できない。

したがって、ＭＭＩＣに用いるバンドパスフィルタを、デバイス工程技術を用いて直接半導体基板上に形成し、かつ小型化することができるバンドパスフィルの製造方法が望まれている。このような本実施の形態１におけるバンドパスフィルタの製造方法について図３〜図６を用いて説明する。

図３〜図６は実施の形態１に係るバンドパスフィルタの製造工程図である。まず、図３（ａ）に示すように、半導体基板１０上にバンドパスフィルタを形成する入出力部にバンプ１１、１２を形成する。このバンプ１１，１２の配置は、バンドパスフィルタの比帯域、中心周波数、リップル値や誘電体膜１７（後述）の比誘電率や厚さから計算することが可能である。この算出手法は公知（例えば、非特許文献２参照）であるので、詳細の説明は省略する。次に、図３（ｂ）に示すように、絶縁性のフォトレジスト１を塗布し、フォトリソグラフィー技術を用いて、バンプ１１，１２の形状に対応した開口を設けた第１のレジストパターンを形成する。

図３（ｃ）に示すように、フォトレジスト１上の全面に、例えばＴｉやＡｕ等の導電性材料を用い、蒸着法やスパッタリング法等によりカレントフィルム１３（例えばＴｉ：５０ｎｍ厚，Ａｕ：１００ｎｍ厚）を形成する。これによりカレントフィルム１３は、フォトレジスト１の表面と、このフォトレジスト１の開口側面と、バンプ１１，１２の表面に形成される。このカレントフィルム１３は、基板上全面において電気的に通電したものとなっている。尚、マイクロストリップライン１５を電界メッキで形成しない場合は、カレントフィルム１３を形成する工程は省略しても良い。

このカレントフィルム１３上に、図４（ｄ）に示すように、絶縁性のフォトレジスト２を塗布し、フォトリソグラフィー技術を用いて、マイクロストリップライン共振器の配線パターンの形状に対応した開口を設けた第２のレジストパターンを形成する。これによりフォトレジスト２に開口部１４が形成され、開口部１４のみカレントフィルム１３が露出する。

次に、図４（ｅ）に示すように、第２のレジストパターンをマスクとして、カレントフィルム１３上に電解メッキを施すことによって、マイクロストリップライン共振器の配線となるマイクロストリップライン１５を形成する。この電解メッキは、例えば図示しない電極をカレントフィルム１３に当接させ、カレントフィルム１３に電流を供給しながら、メッキ液を吹き付け又はメッキ面をメッキ液に浸漬することにより行う。この電解メッキは例えばＡｕメッキ膜や、Ｃｕメッキ膜や、その他の任意のメッキ膜により形成することができる。このような電解メッキにより、例えばＡｕ層の膜厚は、μｍオーダ（例えば３μｍ）程度にすることができる。尚、メッキ方法はこれに限らず、他の公知の方法により行っても良い。

次に、図４（ｆ）に示すように、フォトレジスト２を除去した後、図５（ｇ）に示すように、上記電解メッキ、即ち、マイクロストリップライン１５以外の露出したカレントフィルム１３をドライエッチングにより除去する。ここで、カレントフィルム１３の厚さは、例えば約０．１μｍ程度であるから、カレントフィルム１３を全面エッチングしても、マイクロストリップライン１５の厚さは約５％程度減じるだけである。

次に、半導体基板１０の全面、即ち、マイクロストリップライン１５及びフォトレジスト１の上に例えばゾルゲル法等を用いて誘電体膜１７を形成する。ゾルゲル法による誘電体膜１７の形成は、図５（ｈ）に示すように、まず、マイクロストリップライン１５及びフォトレジスト１の上の全面に誘電体ゾル１６を塗布する。この誘電体ゾル１６は、少なくとも半導体基板１０の比誘電率より高い比誘電率の材料を用いる。望ましくは比誘電率が約５０以上のものでゾルゲル法によって形成できる高誘電体ゾルを選択する。例えばＳｒＢｉ₂Ｔａ₂Ｏ₉がよく知られている材料である（比誘電率：約１８０）。次に、図５（ｉ）に示すように、少なくともマイクロストリップライン１５を含む範囲、即ち、少なくともバンドパスフィルタを形成する箇所以外の誘電体ゾル１６をエッチングにより除去し、残ったバンドパスフィルタを形成する箇所の誘電体ゾル１６を焼成し結晶化することにより誘電体膜１７を形成する。この誘電体ゾル１６の焼成は、例えば８００℃程度で焼成する。尚、半導体基板１０が、例えばＧａＡｓやＩｎＰのように高温（〜４００℃）で分解する材料の場合は、誘電体ゾル１６を局所的に昇温することにより焼成して結晶化する。例えば、レーザーアニール法により誘電体ゾル１６のみを昇温して結晶化させる。

最後に、図６（ｊ）に示すように、第１のレジストパターンを形成したフォトレジスト１を有機溶剤により除去して、マイクロストリップライン１５をマイクロストリップライン構造とする。以上により、本実施の形態におけるバンドパスフィルタが形成される。

図７は実施の形態１に係るバンドパスフィルタの斜視図及び誘電体膜裏面の様子を示す図である。上述のような工程により、図７に示すように、誘電体膜１７を誘電体とするマイクロストリップライン１５によりマイクロストリップライン共振器を構成し、このマイクロストリップライン１５をエアブリッジとしたバンドパスフィルタが形成される。

以上のように本実施の形態１におけるバンドパスフィルタの製造方法は、半導体基板１０上にマイクロストリップライン１５をエアブリッジにより形成し、このエアブリッジの半導体基板１０に対して反対側に誘電体膜１７を形成してマイクロストリップラインとすることにより、半導体基板１０にバンドパスフィルタを形成した場合であっても、その小型化を図ることができる。

実施の形態１に係るバンドパスフィルタの構成を示す図である。比誘電率と波長短縮率との関係を示す図である。実施の形態１に係るバンドパスフィルタの製造工程図（１）である。実施の形態１に係るバンドパスフィルタの製造工程図（２）である。実施の形態１に係るバンドパスフィルタの製造工程図（３）である。実施の形態１に係るバンドパスフィルタの製造工程図（４）である。実施の形態１に係るバンドパスフィルタの斜視図及び誘電体膜裏面の様子を示す図である。半導体基板上に誘電膜を形成した場合のバンドパスフィルタの構成を示す図である。

符号の説明

１フォトレジスト、２フォトレジスト、１０半導体基板、１１バンプ、１２バンプ、１３カレントフィルム、１４開口部、１５マイクロストリップライン、１６誘電体ゾル、１７誘電体膜、３１配線、４０ビアホール、４１配線。

Claims

半導体基板上に形成されたエアブリッジ配線と、
前記エアブリッジ配線の前記半導体基板に対して反対側に形成され、前記エアブリッジ配線をマイクロストリップラインとする誘電体膜と
を備え、
前記マイクロストリップラインによりマイクロストリップライン共振器を構成することを特徴とするバンドパスフィルタ。
マイクロストリップライン共振器を備えたバンドパスフィルタであって、
半導体基板上にエアブリッジにより形成された前記マイクロストリップライン共振器の配線と、
前記エアブリッジの前記半導体基板に対して反対側に形成された誘電体膜と
を備えたことを特徴とするバンドパスフィルタ。
前記誘電体膜は、比誘電率が前記半導体基板の比誘電率より高い誘電体により形成されることを特徴とする請求項１又は２記載のバンドパスフィルタ。
前記誘電体膜は、比誘電率が５０以上の誘電体により形成されることを特徴とする請求項１〜３の何れかに記載のバンドパスフィルタ。
マイクロストリップライン共振器を備えたバンドパスフィルタの製造方法であって、
半導体基板上に前記マイクロストリップライン共振器の配線をエアブリッジにより形成する工程と、
前記エアブリッジの前記半導体基板に対して反対側に誘電体膜を形成してマイクロストリップラインとする工程と
を備えたことを特徴とするバンドパスフィルタの製造方法。
前記マイクロストリップライン共振器の配線は、電解メッキにより形成することを特徴とする請求項５記載のバンドパスフィルタの製造方法。
マイクロストリップライン共振器を備えたバンドパスフィルタの製造方法であって、
半導体基板上にバンプを形成する工程と、
前記半導体基板上に、前記バンプの形状に対応した第１のレジストパターンを形成する工程と、
前記第１のレジストパターン上に、前記マイクロストリップライン共振器の配線パターンの形状に対応した第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして、前記マイクロストリップライン共振器の配線を形成する工程と、
前記第２のレジストパターンを除去する工程と、
前記マイクロストリップライン共振器の配線及び前記第１のレジストパターン上に誘電体膜を形成する工程と、
前記第１のレジストパターンを除去して、前記マイクロストリップライン共振器の配線をマイクロストリップラインとする工程と
を備えたことを特徴とするバンドパスフィルタの製造方法。
マイクロストリップライン共振器を備えたバンドパスフィルタの製造方法であって、
半導体基板上にバンプを形成する工程と、
前記半導体基板上に、前記バンプの形状に対応した第１のレジストパターンを形成する工程と、
前記第１のレジストパターン上の全面に、カレントフィルムを形成する工程と、
前記カレントフィルム上に、前記マイクロストリップライン共振器の配線パターンの形状に対応した第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして、カレントフィルム上に電解メッキを施すことによって、前記マイクロストリップライン共振器の配線を形成する工程と、
前記第２のレジストパターンを除去する工程と、
少なくとも露出した前記カレントフィルムを除去する工程と、
前記マイクロストリップライン共振器の配線及び前記第１のレジストパターン上に誘電体膜を形成する工程と、
前記第１のレジストパターンを除去して、前記マイクロストリップライン共振器の配線をマイクロストリップラインとする工程と
を備えたことを特徴とするバンドパスフィルタの製造方法。
前記カレントフィルムの除去を、ドライエッチングにより除去することを特徴とする請求項８記載のバンドパスフィルタの製造方法。
前記誘電体膜の形成を、ゾルゲル法により形成することを特徴とする請求項５〜９の何れかに記載のバンドパスフィルタの製造方法。
前記誘電体膜は、
誘電体ゾルを前記マイクロストリップラインの配線及び前記第１のレジストパターン上に塗布する工程と、
少なくとも前記マイクロストリップラインの配線を含む範囲以外の前記誘電体ゾルを除去する工程と、
少なくとも前記マイクロストリップラインの配線を含む範囲の前記誘電体ゾルを焼成して結晶化する工程と
により形成されることを特徴とする請求項７〜１０の何れかに記載のバンドパスフィルタの製造方法。
前記誘電体ゾルを局所的に昇温することにより焼成して結晶化することを特徴とする請求項１１記載のバンドパスフィルタの製造方法。
前記誘電体ゾルの焼成を、レーザーアニール法により焼成することを特徴とする請求項１１又は１２記載のバンドパスフィルタの製造方法。
前記誘電体膜は、比誘電率が前記半導体基板の比誘電率より高い誘電体により形成されることを特徴とする請求項５〜１３の何れかに記載のバンドパスフィルタの製造方法。
前記誘電体膜は、比誘電率が５０以上の誘電体により形成することを特徴とする請求項５〜１４の何れかに記載のバンドパスフィルタの製造方法。