JP3880796B2 - 多層誘電体エバネッセントモード導波路フィルタ - Google Patents
多層誘電体エバネッセントモード導波路フィルタ Download PDFInfo
- Publication number
- JP3880796B2 JP3880796B2 JP2000568137A JP2000568137A JP3880796B2 JP 3880796 B2 JP3880796 B2 JP 3880796B2 JP 2000568137 A JP2000568137 A JP 2000568137A JP 2000568137 A JP2000568137 A JP 2000568137A JP 3880796 B2 JP3880796 B2 JP 3880796B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- waveguide
- evanescent mode
- mode waveguide
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/219—Evanescent mode filters
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Description
【発明の属する技術分野】
本発明は、エバネッセントモード導波路フィルタに関するものである。より詳細には、本発明は、通常マイクロ波周波数で作動し、最小挿入損失及び高選択性を有する非常に狭帯域幅を実現する共振器のためのビアホール技術を利用するフィルタのトポロジーを開示する。
【0002】
【従来の技術及び発明が解決しようとする課題】
長い間、無線通信システムは、多くの要因の中で、より小さいサイズ、より高周波でかつそれに伴う帯域幅の拡張での作動、所定の電力出力に対するより低い電力消費、及びロバストネス(robustness)による性能の向上と共に、技術的に益々発展してきた。より優れた通信システムを求めるトレンドは、これらのシステムの製造についても非常に大きな要求を求めている。
【0003】
今日、衛星、軍事、及び他の先端デジタル通信システムの要求は、約500MHzから約60GHz又はそれ以上までの周波数で通常作動するマイクロ波技術に合致している。多くのこれらのシステムは帯域パスフィルタを使用して、マイクロ波信号に存在するノイズ又は不要な周波数の低減している。
【0004】
狭帯域幅出願によく使用されるフィルタの一つは、VHFからL帯域を通しての周波数を含む応用に対して通常使用されるSAW(表面音波)フィルタである。SAWフィルタは、静電気に敏感であるという欠点を有し、特に損失が大きいという欠点を有するより高い周波数において静電気に敏感である。例えば、結合非効率、抵抗損失、インピーダンス不整合に起因して、SAWフィルタは約0.8GHz以上の周波数では法外に損失が大きくなる。数GHzのような高い周波数では、SAWフィルタはサブミクロン電極配置によって結合されている。
【0005】
帯域パスフィルタの他の典型的な装置はエバネッセントモード導波路を用いる。エバネッセントモード導波路は任意の断面形状及び少なくとも一つの共振器を有してもよい。断面の寸法は、興味の作動周波数での波動の伝搬を可能にする一方、他の周波数で急速に減衰するように選択される。エバネッセントモード導波路の選択長はインダクタの値がπ部又はT部として表すことができ、その値は部の長さ、誘電率及びガイド断面の関数である。共振器ポストは、エバネッセントモード導波路の広い壁を貫通し、それによって導波路の反対側の導電壁の間で分路キャパシタンス要素を形成するように挿入されてもよい。分路インダクタンス及び分路キャパシタンスの組合せによって共振器が形成される。導波路に沿った変動距離で離間した多重共振器ポストを配置することによって、多重共振器が導入され、幅広い種類の帯域パス機能につながる。そのフィルタはインダクタ及びキャパシタンスを合わせた帯域フィルタと等価なマイクロ波である。
【0006】
現存のエバネッセントモード導波路は、特に作動中心周波数が減少するほどサイズ及び重量が相対的に小さくなっている。フィルタ中心周波数が減少するほど、共振器の高非負荷(high unloaded)品質因子(Q)と実現可能負荷キャパシタンスとの両方を達成するために要する断面導波路寸法が増加するので、それには限界がある。非負荷Qは挿入損失の量とフィルタの帯域幅とに逆比例する。従って、高い選択性を有する低損失フィルタに対して、高非負荷共振器Qが望ましく、それによって、中心周波数が小さくなるほど性能を維持するために物理的に大きな導波路が必要となる。
【0007】
導波路における共振器ポストを形成するために通常調整ネジを使用する。調整ネジの端面と導波路の壁との間のギャップは分路キャパシタンスを形成する。空気誘電体導波路においては、ネジの物理的直径が導波路の形式上の性能を乱さないのに十分小さく保持しなければならないので、達成される実現可能分路キャパシタンスの大きさに物理的な制限がある。例として、調整ネジを利用する狭帯域フィルタは、ネジのねじ山の精度のような必要に小さい物理的許容範囲のために、製造コストが高くまた調整が困難である。他の制限は、調整ネジの端面と導波路壁との間に許容されている物理的近接距離である。要する精度に起因して、0.025mm以下の物理的近接距離に対して共振器ポストとして適切に作用する調整ネジを製造することは困難でありかつ製造コストが高い。一方、非負荷共振器Qと負荷キャパシタンスの両方を増大することができる誘電体充填導波路は通常使われない。というのは、それらを製造し調整することが物理的に困難である。
【0008】
さらに、調整ネジを用いる導波路フィルタは通常、他の要素を有する多層基板構造上のスペースを共にすることができない離散的な単位として製造される。こうして、マイクロ波回路は埋没型導波路フィルタを有しないが、分離して製造される離散的導波路フィルタに結合される。離散的な要素の製造及びその後の結合によってコスト、サイズ、重量及び最終生成物のロバストネスが高くなる。
【0009】
【課題を解決するための手段】
本発明は、マイクロ波周波数での最小挿入損失及び高選択性を有する非常に狭帯域幅を実現することができる多層誘電体エバネッセントモード導波路帯域フィルタに関するものである。このフィルタは通常、高誘電率セラミックを有する軟らかい基板多層誘電体とビアホール技術とによって製造される。
【0010】
本発明の目的は、多層技術を用いて製造するのが容易なエバネッセントモード導波路帯域フィルタを提供することである。
【0011】
本発明の他の目的は、共振器に対する等価な非負荷Qを維持する間、旧来のマイクロ波帯域フィルタより小さな断面寸法を有するエバネッセントモード導波路帯域フィルタを提供することである。
【0012】
本発明の他の目的は、等価な断面を有する旧来の空気充填ガイドに比較してより低いカットオフ周波数とより大きな非負荷Qとを有するエバネッセントモード導波路帯域フィルタを提供することである。
【0013】
本発明の他の目的は、通常従来の導波路構造において見られる電気的かつ機械的制限が除去するためにエバネッセントモード導波路帯域フィルタを提供することである。
【0014】
本発明の他の目的は、他の多層デバイスと直接一体にするために、多層技術を用いて製造されたエバネッセントモード導波路帯域フィルタを提供することである。
【0015】
本発明の他の目的は、広い作動周波数範囲にわたって製造することができるエバネッセントモード導波路帯域フィルタを提供することである。
【0016】
本発明の他の目的は、他に存在するフィルタを超えて優れた電力ハンドリング能力を有するエバネッセントモード導波路帯域フィルタを提供することである。
【0017】
本発明の他の目的は、サイズが小さくかつ静電気に敏感でないエバネッセントモード導波路帯域フィルタを提供することである。
【0018】
本発明の他の目的は、温度安定なエバネッセントモード導波路帯域フィルタを提供することである。
【0019】
本発明の他の目的は、調整ネジを用いたものよりはるかに大きなキャパシタンス値を有するキャパシタを製造するために低めの誘電率材料内に埋め込んだ高誘電率セラミックを提供することによって、調整ネジの必要性を除去するエバネッセントモード導波路帯域フィルタを提供することである。
【0020】
本発明の他の目的は、導波路の導電壁がフィルタ誘電率材料の回りに形成することができる電気メッキ技術を用いるエバネッセントモード導波路帯域フィルタを提供することである。
【0021】
本発明の他の目的は、フィルタの周界を規定するためにビアホール技術を利用するエバネッセントモード導波路帯域フィルタを提供することである。
【0022】
本発明の他の目的は、フィルタの周界を規定するためにスロットを利用するエバネッセントモード導波路帯域フィルタを提供することである。
【0023】
本発明の他の目的は、ビアホールをフィードポストとして用いるエバネッセントモード導波路帯域フィルタを提供することである。
【0024】
【発明の実施の形態】
以下で示す図のいくつかは、基板層上に銅エッチング及びホールを含む回路パターンを示す。ホールのような構造は明瞭にするために図では大きくしているが、これらの図は本発明の好適な実施形態に対して様々な構造の形状と相対的位置関係は正確に描いている。
【0025】
本発明の作用
図1a及び図1bに、2次の(n=2)のエバネッセントモード導波路帯域フィルタ100の好適な実施形態を示す。図1a及び図1bは、同じエバネッセントモード導波路帯域フィルタ100の異なる代表例であり、導波路部4,5,6,7,8を表すインダクタのT型ネットワークがインダクタのπ型ネットワークに容易に変換されることは、アナログ回路設計の当業者には明らかである。フィルタ100の組立図を図2に示す。好適な実施形態では、信号が入力TEM伝送ラインから好適にはビアホールであるフィードポスト1に誘導的に導入され、それによって導波路帯域フィルタ100の支配的なエバネッセントモードTE10を励起する。導波路帯域フィルタ100の導波路部4,5,6,7,8は誘導T型部又はπ型部を形成しかつフィルタ要素を構成する。好適な実施形態では、導波路帯域フィルタ100は短絡しており、抵抗3a、9aは端部導電壁3b、9dのシート抵抗をモデル化している(代替好適実施形態では、図11a及び図11bにおける導波路帯域フィルタ100のような開放端導波路は端部シールドを有さない)。共振器ビアホール10a及び11aは、キャパシタ10b、11bが所望の形状因子を実現するために誘導部5,6,7を有する共振器を形成するように、導波路帯域フィルタ100に挿入される。所望の形状因子は所望のフィルタ性能に依存し、典型的には60dB帯域幅の6dBに対する比として定義される。好適にはビアホールであるフィードポスト2は信号を出力TEM伝送ラインに伝達する。
【0026】
発明の物理的構成
好適な実施形態では、導波路帯域フィルタ100は、約1から約100の範囲の典型的な誘電率を有する軟らかい基板PTFE積層を備えた多層構造に形成されるが、このような積層は約3から約10の範囲の誘電率が通常商業的に入手可能である。このような多層構造を形成する方法を以下に記載する。
【0027】
好適な実施形態では、フィードポスト1,2は導電壁112から導波路帯域フィルタ100の導電壁112へTEMラインフィードから延伸し、又は、他の好適な実施形態では、ループ型フィード構造が使用され、フィードポスト1は導電壁3bから導電壁112あるいは導電壁114へ延伸し、フィードポスト2は導電壁9bから導電壁112あるいは導電壁114へ延伸する。導波路帯域フィルタ100は導電壁3b、9bで短絡している。入力及び出力フィードライン(図示せず)は、例えば、表面実装のために同軸又はプリントストリップ(strip)であってもよい。共振器ビアホール10a、11aとは導波路帯域フィルタ100の頂部導電壁112から延伸し、キャパシタ10b、11bのそれぞれの頂部電極10c、11cによって終端されている。キャパシタ10b、11bは導電壁110の底部導電壁114に短絡されている。共振器ビアホール10a,11aは好適には5:1である高いアスペクト比で形成される。
【0028】
導電壁3b、9b、112,114は、導電壁112の長い端部から導電壁114の長い端部へ延伸する導電側壁と共に、導波路帯域フィルタ100の全表面領域を電気メッキすることによって形成されるが、代替の好適実施形態では、壁のいくつか、例えば、頂部導電壁112及び底部導電壁114は電気メッキを要しない導電材料を備えている。
【0029】
好適な実施形態では、導波路帯域フィルタ100は多層誘電体材料を含んでいる。他の好適な実施形態では、導波路帯域フィルタ100内の材料は実質的に除去され、負荷材料として作用する空気又は他の気体によって置換される。
【0030】
導波路帯域フィルタ100に対する様々な寸法は以下の数式から計算される。好適な実施形態では、断面寸法は非負荷共振器Qの規定値に対して計算される。断面寸法は、例えば2重隆起(ridge)導波路のような他の所望の形状に合致するように修正されてもよい。共振器間隔はインダクタンスの機能としてエバネッセントモード部長さに対して修正された数式を用いて計算される。
【0031】
所望のフィルタは異なるやり方で及び/又はより高い次数を有するように形成されるが、以下の計算を単純な2次オーダーフィルタを設計するのに用いた。行う計算を単純化するため、及び、実質的に対称な帯域フィルタを作るため、導波路帯域フィルタ100が物理的に対称に設計される(例えば、この好適な実施形態では、キャパシタ10b、11bは同じ誘電率及び同じキャパシタンスを有するが、他の好適な実施形態では、キャパシタ10b、11bは単一の誘電率及び異なるキャパシタンスを有する)。
【0032】
インダクタのπ型又はT型ネットワークは導波路帯域フィルタ100の長さをモデル化するのに使用してもよい。例えば、図1bで示したπ型ネットワークに対しては、インダクタンス値は:
【数1】
及び
【数2】
である。
【0033】
インダクタのπ型ネットワークは、容易にインダクタのT型ネットワークに変換される。以下の式は図1aで示したT型ネットワークをもとにしたモデルに適用される。インダクタのT型ネットワークに対しては、インダクタンス値は:
【数3】
及び
【数4】
である。ここで、lはインダクタ部の長さであり、導波路帯域フィルタ100の複素数伝搬定数は以下に与えられる:
【数5】
ここで、a=導波路の幅
b=導波路の高さ
c=光速
εr=導波路の誘電率
b=導波路のカットオフ周波数
【0034】
他の好適な実施形態では、以下の場合に気体は負荷材料として使用される:
【数6】
ここで、μrは媒体の相対透過性である。
【0035】
(共振器ビアホール10aの中心と共振器ビアホール11aの中心との間の距離である)部6の長さは最初に以下のように選択される:
【数7】
ここで、
【数8】
ここで、bwはパーセント1dB帯域幅、λcはガイドカットオフ波長である。
【0036】
キャパシタ10b、11bは以下のように選択される。
【数9】
ここで、Lshuntは上記式で与えられるような導波路帯域フィルタ100の部の分路インダクタンスである。
【0037】
導波路帯域フィルタ100の長さの非負荷Qは以下のように計算される。
【数10】
ここで、
【数11】
ここで、tanδは誘電体フィルタ材料の損失正接である。また、ωは径方向周波数、特別導波路導電体(通常、銅)の導電率である。誘電体の当業者であれば知っているように、より高い周波数では、誘電損失の増加は一般にはフィルタの挿入損失を増加させる。π型及びT型モデルにおける各インダクタは、各インダクタと直列に抵抗を挿入することによってこれらの損失を明らかにするために修正しなければならない。特別のインダクタLの損失を説明するのに要する抵抗値は以下のように与えられる。
【数12】
同様に、各キャパシタは各キャパシタに平行な抵抗を挿入することによって有限のQを説明するために修正しなければならない。特別のキャパシタC(例えば、キャパシタ10bあるいはキャパシタ11b)の損失を説明するのに要する抵抗値は以下のように与えられる。
【数13】
ここで、
【数14】
であり、tanδはキャパシタ誘電体の損失である。
【0038】
フィードポスト1,2及び抵抗ビアホール10a,11aは図1a及び図1bで示したように、集中インダクタとしてモデル化してもよい。ビアホールのインダクタンスは円形ワイアインダクタンスとしてモデル化してもよい。値は以下の式を用いて計算してもよい:
【数15】
ここで、dはビアホールの直径(cm)であり、lはビアホールの長さ(cm)であり、0<x<100に対しては
【数16】
である。大きなxではT(x)はゼロに近づく。
【0039】
フィードポスト1,2及び抵抗ビアホール10a,11aは、約a/5になるように設計される。キャパシタ材料選択、導波路フィルタ誘電体定数εr及び導波路帯域フィルタ100の断面直径は、所望の周波数で(上記式で与えられるように)好適な非負荷Qを達成しかつ導波路帯域フィルタ100に対して阻止レベル及び阻止帯域幅のような所望の阻止帯域性能を得るように選択される。
【0040】
フィードポスト1の中心と導電壁3bとの間の距離(部4の長さ)、フィードポスト2の中心と導電壁9bとの間の距離(部8の長さ)、フィードポスト1の中心と共振器ビアホール10aの中心との間の距離(部5の長さ)、及び、共振器ビアホール11aの中心とフィードポスト2の中心との間の距離(部7の長さ)は、最初に経験的に選択され、次いで性能を改善するために最適化される。例えば、開始点として部5,6,7を同じ長さに選択し、部4,8をa/2に選択する。
【0041】
これらの長さはL及びCに対する値と共に、最適化ルーチンを用いてさらに最適化される。エラー最小化処理を用いてHPEESOFによる線形回路シミュレータTouchstoneに含まれるようなオプティマイザは、物理的制限、信頼性及び含まれる要素のパラメータを考慮することによって改善された性能を実現することができる。
【0042】
一度好適な結果を上記ステップを用いて得れば、物理的モデルは、Sonnet SoftwareによるMicroStripesのような全波3次元場解決器を用いてシミュレーションすることができる。
【0043】
キャパシタ10b、11bは好適な実施形態では平行板型であり、好適には低損失正接値を有しかつ商業的に入手可能なのは約1から約500であるが好適には約30から約80の誘電率値を有するセラミックから形成される。キャパシタ10b、11bは式C=ε*(表面領域)/(セラミックの厚さ)から計算される。ここで、εはセラミック媒体の誘電率である。好適な実施形態では、キャパシタ10b,11bは一側を底部導電壁114に結合する前に両側で電気メッキされる誘電体パックである。他の好適な実施形態では、より高い周波数に対しては、負荷キャパシタンスの値は小さく、そのためより小さいキャパシタを使用するか又はセラミックの代わりに空気を使用してもよい。他の実施形態では、キャパシタ10b、11bは多層であるか又は、MEMS技術における可変容量ダイオード型又はFET型のように活性である。
【0044】
本発明の製造
以下は、0.3%の分数帯域幅(fractional bandwidth)を有する発明の好適な実施形態を確立するのに使用する方法の段階的描像に示す。この好適な実施形態の寸法は、例として図3a、図3b、図3c及び図3dに示した性能曲線を提供するだけのために修正してもよい。しかしながら、この特別な実施形態に対する性能曲線を図4a、図4b、図4c及び図4dに示す。
【0045】
好適な実施形態では、導波路帯域フィルタ100は、以下に概略する段階に従って製造された多層構造を形成するために結合され約10.2の誘電率を有するRogersにあるRogers Corporationから入手可能なR03010材料のような9基板層のスタックから構築される。各層は約2.576cm長でかつ約0.610cm幅である。通常数100の回路を基板パネル上のアレイに一度に形成することが望ましい。典型的なマスクは同じパターンのアレイを有してもよい。適当な間隔、好適には少なくとも約6mmをアレイの要素間に備える。
【0046】
サブアセンブリ 500
図5aを参照すると、銅クラッド1.3mm厚50オーム誘電体である層501,502及び銅クラッド0.25mm厚50オーム誘電体である層503を、室温から、240℃までの40分間の傾斜、375℃までの45分間の傾斜、375℃一定で15分間、室温まで90分間の傾斜によって200PSIのプロファイルを用いてサブアセンブリ500を形成するように溶融結合する。次に、約0.61mmの直径を有する4個のホールを図5b及び図5cで示すようなサブアセンブリ500に穴あけする。サブアセンブリ500をナトリウムエッチングする。次いで、サブアセンブリ500を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いでサブアセンブリ500を149℃で1時間真空ベーキングする。サブアセンブリ500を、まず、銅メッキを形成する電解法の後に銅種層(copper seed layer)を形成する無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。サブアセンブリ500を少なくとも1分間脱イオン水ですすぐ。サブアセンブリ500を約5分間90℃まで加熱し、フォトレジストを薄く形成する。マスクを用い、適当な露光装置を用いてフォトレジストを現像して図5cで示したパターンを形成する。サブアセンブリ500の底部側を銅エッチングする。サブアセンブリ500を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。サブアセンブリ600を149℃で一時間再度真空ベーキングする。
【0047】
サブアセンブリ 600
図5aを参照すると、銅クラッド0.25mm厚50オーム誘電体である層601,602及び銅クラッド1.3mm厚50オーム誘電体である層603、604を、室温から、240℃までの40分間の傾斜、375℃までの45分間の傾斜、375℃一定で15分間、室温まで90分間の傾斜によって200PSIのプロファイルを用いてサブアセンブリ600を形成するように溶融結合する。次に、約0.61mmの直径を有する4個のホールを図5b及び図5cで示すようなサブアセンブリ600に穴あけする。サブアセンブリ600をナトリウムエッチングする。次いで、サブアセンブリ600を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いでサブアセンブリ600を149℃で1時間真空ベーキングする。サブアセンブリ600を、まず、電解法の後に無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。サブアセンブリ600を少なくとも1分間脱イオン水ですすぐ。サブアセンブリ600を約5分間90℃まで加熱し、フォトレジストを薄く形成する。マスクを用い、適当な露光装置を用いてフォトレジストを現像して図6b及び図6cで示したパターンを形成する。サブアセンブリ600の頂部側と底部側を銅エッチングする。サブアセンブリ600を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。サブアセンブリ600を149℃で一時間再度真空ベーキングする。
【0048】
サブアセンブリ 700
図7a,図7b及び図7cを参照すると、約0.61mmの直径を有する2個のホールを、図7b及び図7cで示したような銅クラッド0.25mm厚50オーム誘電体である層700に穴あけして形成する。層700をナトリウムエッチングする。次いで、層700を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いで層700を149℃で1時間真空ベーキングする。層700を、まず、電解法の後に無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。層700を少なくとも1分間脱イオン水ですすぐ。約1.5mmx1.5mmの寸法のスロットを図7a及び図7bに示すように機械加工する。層700を約5分間90℃まで加熱し、フォトレジストを薄く形成する。マスクを用い、適当な露光装置を用いてフォトレジストを現像して図7b及び図7cで示したパターンを形成する。層700の頂部側と底部側を銅エッチングする。層700を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。層700を149℃で一時間再度真空ベーキングする。
【0049】
プレート 800
図8a,図8bを参照して、約80の誘電率と1.5mm長、1.5mm幅、0.25mm厚の寸法を有する2つのセラミック基板から成るプレート800をナトリウムエッチングする(2つの方向から見た一プレート800を図8a,図8bに示す)。次いで、プレート800を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いでプレート800を149℃で1時間真空ベーキングする。プレート800を、まず、電解法の後に無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。プレート800を少なくとも1分間脱イオン水ですすぐ。プレート800を、孔あけ、圧延、ダイアモンド切削、及び/又はエキシマレーザーを含んでもよいパネルはずし法を用いて枠をはずす。プレート800を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。プレート800を100℃で一時間再度真空ベーキングする。
【0050】
層 900
図9a,図9b及び図9cを参照すると、約0.61mmの直径を有する2個のホールと約0.79mmの直径を有する12個のホールを、図9b及び図9cで示したような銅クラッド1.3mm厚50オーム誘電体である層700に穴あけして形成する。約4.88mmx0.79mmの寸法のスロットを図9b及び図9cに示すように機械加工する。層900をナトリウムエッチングする。次いで、層900を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いで層700を149℃で1時間真空ベーキングする。層900を、まず、電解法の後に無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。層900を少なくとも1分間脱イオン水ですすぐ。層900を約5分間90℃まで加熱し、フォトレジストを薄く形成する。マスクを用い、適当な露光装置を用いてフォトレジストを現像して図9bで示したパターンを形成する。層900の頂部側と底部側を銅エッチングする。層900を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。層900を149℃で一時間再度真空ベーキングする。
【0051】
アセンブリ 1000
図9a,図9b及び図9cを参照すると、サブアセンブリ500,サブアセンブリ600,層700,プレート800(一プレート800の配置を図10a及び図10bの可視切り抜きに示し、他のプレート800を対称に配置した)及び層900を、室温から、240℃までの40分間の傾斜、375℃までの45分間の傾斜、375℃一定で15分間、室温まで90分間の傾斜によって200PSIのプロファイルを用いて溶融結合する。次いで、図10bに示すように、アセンブリ1000を深さ約6.4mmまでエッジに沿って機械加工する。アセンブリ1000はナトリウムエッチングする。アセンブリ1000を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。次いでアセンブリ1000を149℃で1時間真空ベーキングする。アセンブリ1000を、まず、電解法の後に無電解法を用いて厚さ0.013mmから0.025mmまで銅でメッキする。この工程では、層900のエッジの回りのリングをメッキしないままにしておき、それによって、アセンブリ1000の頂部とアセンブリ1000の底部とを短絡しないように注意する。アセンブリ1000を約1分間脱イオン水ですすぐ。アセンブリ1000を約5分間90℃まで加熱し、フォトレジストを薄く形成する。マスクを用い、適当な露光装置を用いてフォトレジストを現像して図10cで示したパターンを形成する。アセンブリ1000の底部側を銅エッチングする。アセンブリ1000を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。アセンブリ1000をスズでメッキし、さらにスズメッキを、過度のメッキが再度再フローすることができるように融点まで加熱する。このメッキ工程では、サブアセンブリ500,サブアセンブリ600及び層700をメッキで被覆する間、層900は底部近傍でメッキしない。アセンブリ1000を約15分間アルコールですすぎ、さらに約15分間温度21℃の脱イオン水ですすぐことによって清浄化する。アセンブリ1000を100℃で1時間真空ベーキングし、導波路帯域フィルタ100の物理的実施形態となる。
【0052】
上記使用される数値(例として、寸法、温度、時間)が近似であって変更してもよく、ある段階は異なる順番で実施してもよいことは、多層ポリテトラフルオロエチレンセラミック/ガラス(PTFE組成物)回路要素の当業者であれば理解される。
【0053】
他の好適な実施形態では、導波路帯域フィルタ100は低温共焼結セラミック(LTCC)のような他の多層技術を用いて製造する。
【0054】
他の好適な実施形態では、導波路帯域フィルタ100は射出成形工程によって製造する。パネルは鋳型内に多くのくぼみを含んでもよい。導波路帯域フィルタ100の本体を形成するため、材料を鋳型内に注入する。導電壁3b、9b、112,114を形成するために、本体の電気メッキ又は他の手段を使用する。
【0055】
本発明の性能
本発明の好適な実施形態では、中心周波数はUHFからミリメートル周波数を通しての範囲でもよい。約0.1dBから約10dBを通しての通過帯域挿入損失が達成可能である。2:1以下のVSWR(電圧定在波比)も達成可能である。本発明のより大型の装置は、数100ワットの信号をフィルターする。出力において最大値から1dB降下以下を有する帯域は約0.1%からマルチオクターブを通しての範囲から達成してもよい。例として、本発明は1GHz信号をフィルタするために使用してもよく、このとき、最大値から1以下の出力降下が0.999GHzと1.001GHzとの間の周波数に対して達成される。最後に、本発明の装置は約-55℃から約+125℃までの範囲の温度において最小性能低下で作動するようにテストしたが、より広い温度範囲で作動可能である。本発明の作動及び本発明の物理的構造をもとにして、記載した様々な実施形態の設計及び構造は、導波路帯域フィルタの設計及び構築の当業者には明らかである。
【0056】
図3a、図3b、図3c及び図3dによれば、0.9%分数帯域を有する本発明の好適な実施形態に対する性能曲線を図示している。この特別な実施形態は、以下の実現された寸法を有する:全寸法は6.1mmx6.1mmx20.5mmであり、部4,8の長さはそれぞれ3.175mmであり、部5,7の長さはそれぞれ2.87mmであり、部6の長さは8.43mmである。
【0057】
チャート310は、0.7GHzから1.3GHzまでの周波数に対して、周波数に対する反射減衰312、伝送314を示している。チャート320は、0.99GHzから1.01GHzまでの周波数に対して、周波数に対する伝送322を示している。チャート330は、0GHzから4GHzまでの周波数に対して、周波数に対する規格化された大きさ332をdBc(搬送周波数に対して規格化されたデシベル)で示している。チャート330は、0.95GHzから1.05GHzまでの周波数に対して、周波数に対する群遅延342をナノ秒単位で示している。
【0058】
図4a、図4b、図4c及び図4dによれば、アセンブリ1000に対して上記の方法によって製造され、0.3%分数帯域を有する本発明の好適な実施形態に対する性能曲線を図示している。この特別な実施形態は以下の実現された寸法を有する:全寸法は6.1mmx6.1mmx25.8mmであり、部4,8の長さはそれぞれ3.175mmであり、部5,7の長さはそれぞれ4.37mmであり、部6の長さは10.7mmである。
【0059】
チャート410は、0.7GHzから1.3GHzまでの周波数に対して、周波数に対する反射減衰412、伝送414を示している。チャート420は、0.995GHzから1.005GHzまでの周波数に対して、周波数に対する伝送422を示している。チャート430は、0GHzから4GHzまでの周波数に対して、周波数に対する規格化された大きさ432をdBcで示している。チャート430は、0.99GHzから1.01GHzまでの周波数に対して、周波数に対する群遅延442をナノ秒単位で示している。
【0060】
直接フィード共振器ビアホール
他の実施形態では、共振器ビアホールはフィードポストとして使用してもよく、それによってフィードポストとしてだけ作用する別のビアホールの必要性がなくなる。図13a及び図13bでは、誘電損失を考慮していない2次のエバネッセントモード導波路帯域フィルタ1300の好適な実施形態の概略図を示している。図13a及び図13bは同じエバネッセントモード導波路帯域フィルタ1300の異なる代表例であって、導波路部4,6,8を表すインダクタのT型ネットワークがインダクタのπ型ネットワークに容易に変換されることはアナログ回路設計の当業者には明らかである。フィルタ1300のアセンブリ概略図を図14に示す。好適な実施形態では、信号が入力TEM伝送ラインから共振器ビアホール10aへ誘導的に供給され、それによって導波路帯域フィルタ1300の支配的TE10エバネッセントモードが励起される。導波路帯域フィルタ1300の導波路部4,6,8は誘導的T型又はπ型部を形成し、フィルタ要素を構成する。好適な実施形態では、導波路帯域フィルタ1300が短絡しているところでは、抵抗3a,9aを端部導電壁3b、9b(他の好適な実施形態では、開放端導波路帯域フィルタは端部のシールドを有さない)のシート抵抗をモデル化している。共振器ビアホール10a,11aは、キャパシタ10b、11bが所望の形状因子を得るために誘導部6で抵抗を形成する。所望形状因子は、所望フィルタ性能特性に依存し、通常は6dB帯域幅に対する60dB帯域幅の比として定義される。共振器ビアホール11aは信号を出力TEM伝送ラインに送る。
【0061】
ビアホール又はスロットで定義される導波路フィルタ周界
他の好適な実施形態では、導波路フィルタの周界はビアホールによって定義される。図15では、図13a及び図13bの概略図を具体化するエバネッセントモード導波路フィルタを示している。誘電材料1570に配備されたビアホール1530は、点線で示した所望の導波路周界1580を形成する。ビアホール1530は導波路周界1580に接して配置し、任意の直径を有するが、好適な実施形態では0.61mmの直径を有する。ビアホール1530は、好適にはそれらを導電壁112及び導電壁114(図15には図示せず)に接続することによって接地している。2つの隣接ビアホールのエッジ間の間隔1590は、近似的にゼロから近似的にλ/8である。ここで、λは誘電体材料における伝搬信号の波長であり、以下の式によって与えられる。
【数17】
好適な実施形態では、間隔1590は近似的にλ/16である。
【0062】
導波路フィルタの周界を規定するビアホールは格子型に配置されてもよい。他の好適な実施形態では、ビアホール又はスロットの格子は、図16の4個の基板層を有する好適な実施形態によって実証されるように、複数の基板層上に配置してもよい。この好適な実施形態では、基板層1672,1674,1676,1678上でビアホール又はスロット1680に接続するために金属被膜(metalization)を用いる。基板層1672の平面図を図17aに示し、基板層1674の平面図を図17bに示す。プリントストリップ又は内部接続ビアパッドをビアホール又はスロット1680に接続して用いてもよい。
【0063】
他の好適な実施形態では、導波路フィルタの周界をメッキしたスロットによって規定する。図18は、図13a及び図13bの概略図を具体化するエバネッセントモード導波路フィルタを示している。誘電材料1870に配備されたメッキされたスロット1840は、点線で示した所望の導波路周界1880を形成する。メッキされたスロット1840は導波路周界1880に接して配置し、任意の厚さ及び長さを有するが、好適な実施形態では0.61mmの厚で2.54mm長を有する。メッキされたスロット1840は、好適にはそれらを導電壁112及び導電壁114(図18には図示せず)に接続することによって接地している。2つの隣接メッキされたスロットのエッジ間の間隔1890は、近似的にゼロから近似的にλ/8である。ここで、λは誘電体材料における伝搬信号の波長であり、以下の式によって与えられる。
【数18】
好適な実施形態では、間隔1890は近似的にλ/16である。
【0064】
上記の好適な実施形態では、アセンブリ1000の枠を外し、続いて他の回路に物理的に取り付けられなければならない離散的な導波路フィルタに成る。ビアホール又はメッキされたスロットによって規定された周界を有する導波路フィルタの利点は、それが、多層マイクロ波回路を設計する当業者に明らかであるようなやり方で同じ基板上で他の要素と結合されてもよいことである。
【0065】
エバネッセントモード導波路に電力を供給する他の方法があることは、エバネッセントモード導波路フィルタの設計の当業者には明らかである。例えば、フィードポスト1,2は上述の他の好適な実施形態で議論したようにループ型であってもよい。(導電壁3b及び導波路部4に沿った)フィードポスト1及び/又は(導電壁9b及び導波路部8に沿った)フィードポスト2を標準モードで作動する導波路に置換することも当業者には明らかである。例えば、図11aでは、導波路115,116は電力を導波路帯域フィルタ110へ送るか又は導波路帯域フィルタ110から電力を受けるために用いてもよい。導波路帯域フィルタ110の損失なしモデル(lossless model)の概略図は、インダクタ127,128にそれぞれ直列につながるキャパシタ125,126と共に図12bで示している。導波路帯域フィルタ100,110,120の特徴が混合され、双方向フィルタとして作動することは、エバネッセントモード導波路フィルタの設計の当業者には明らかである。これらのどのフィルタも遅延ラインとして組み込まれてもよいことも当業者には明らかである。さらに、好適な実施形態では、導波路帯域フィルタ100,110,120が矩形の断面を有するが、他の実施形態は円筒又は多角形のような他の形状を有するフィルタを含んでいることも明らかである。
【0066】
低温共焼結されたセラミック(LTCC)を用いて、導波路フィルタを組み込んでもよいことは、多層共焼結セラミックの当業者には明らかである。現在の技術で周知のことは、導波路フィルタがLTCCを用いて形成してもよいことである。現在の技術で周知でないことは、共振器が単一のビアホールを備えてもよいことである。
【0067】
本発明の基本的な顕著な特徴が実施形態に適用されるものとしては示し、記載し、指摘してきたが、この明細書で開示してきたように、本発明の形式及び詳細において様々な省略、置換及び変更が本発明の精神から逸脱することなく当業者によって行ってもよいことは理解されたい。これらの要素及び/又は同じ結果に達するために実質的に同じやり方で実質的に同じ機能を発揮する方法段階の全ての組合せが本発明の範囲内であることを明確に意図している。従って、本発明は添付したクレームの範囲に示したようにだけ限定されるものである。
【図面の簡単な説明】
【図1】 (a)フィルタの断面がインダクタのTネットワークを用いてモデル化されたエバネッセントモード導波路フィルタの好適な実施形態の概略ダイアグラムである。(b)フィルタの断面がインダクタのπネットワークを用いてモデル化された図1(a)で示したエバネッセントモード導波路フィルタの好適な実施形態の概略ダイアグラムである。
【図2】 図1(a)及び図1(b)で示したエバネッセントモード導波路フィルタのアセンブリ概略図である。
【図3】 (a)0.9%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についてのリターン反射減衰(return loss)と周波数との関係を示す性能曲線である。(b)0.9%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての伝送と周波数との関係を示す性能曲線である。(c)0.9%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての規格化した大きさと周波数との関係を示す性能曲線である。(b)0.9%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての群遅延と周波数との関係を示す性能曲線である。
【図4】 (a)0.3%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についてのリターン反射減衰(return loss)と周波数との関係を示す性能曲線である。(b)0.3%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての伝送と周波数との関係を示す性能曲線である。(c)0.3%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての規格化した大きさと周波数との関係を示す性能曲線である。(b)0.3%の作動幅を有するエバネッセントモード導波路フィルタの好適な実施形態についての群遅延と周波数との関係を示す性能曲線である。
【図5】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第1、第2及び第3の層の側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第1、第2及び第3の層の平面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第1、第2及び第3の層の下面図である。
【図6】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第4、第5,第6及び第7の層の側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第4、第5,第6及び第7の層の平面図である。(c)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない結合された第4、第5,第6及び第7の層の底面図である。
【図7】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第8の層の側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第8の層の平面図である。(c)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第8の層の底面図である。
【図8】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタに対するセラミックプレートの側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタに対するセラミックプレートの平面図である。
【図9】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第9の層の側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第9の層の平面図である。(c)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成していない第9の層の底面図である。
【図10】 (a)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成したアセンブリの側面図であって、図8(a)からのプレートの一つの配置を示す切り取り図を有する側面図である。(b)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成したアセンブリの平面図であって、図8(a)からのプレートの一つの配置を示す切り取り図を有する平面図である。(c)0.3%の作動幅を有する9層のエバネッセントモード導波路フィルタの完成したアセンブリの底面図である。
【図11】 (a)オープンエバネッセントモード導波路フィルタのアセンブリ概略図である。(b)図11(a)で示したオープンエバネッセントモード導波路フィルタの概略ダイアグラムである。
【図12】 (a)内部マイクロチップ電力フィードを有するエバネッセントモード導波路フィルタのアセンブリ概略図である。(b)図11(a)で示した内部マイクロチップ電力フィードを有するエバネッセントモード導波路フィルタのの概略ダイアグラムである。
【図13】 (a)フィルタの断面がインダクタのTネットワークを用いてモデル化されたエバネッセントモード導波路フィルタの他の好適な実施形態の概略ダイアグラムである。(b)フィルタの断面がインダクタのπネットワークを用いてモデル化された図1(a)で示したエバネッセントモード導波路フィルタの他の好適な実施形態の概略ダイアグラムである。
【図14】 図13(a)及び図13(b)に示したエバネッセントモード導波路フィルタのアセンブリ概略図である。
【図15】 周界を規定するために接地されたビアホールを用いるエバネッセントモード導波路フィルタの断面図である。
【図16】 周界を規定するために接地されたビアホールの格子を用いるエバネッセントモード導波路フィルタの側面図である。
【図17】 (a)図16で示したエバネッセントモード導波路フィルタの中間層の平面図である。(b)図17(a)で示した中間層に近接する図16に示したエバネッセントモード導波路フィルタの中間層の平面図である。
【図18】 周界を規定するために接地されたスロットを用いるエバネッセントモード導波路フィルタの断面図である。
【符号の説明】
1,2 フィールドポスト
3b、9b 導電壁
4,5,6,7,8 導波路部
10a,11a 共振器
10b、11b キャパシタ
100、110,120,1300 フィルタ
112,114 導電壁
115,116 導波路
500 サブアセンブリ
501,502,503 誘電体層
600 サブアセンブリ
601,602,603,604 誘電体層
601,02,503 誘電体層
700 サブアセンブリ
800 プレート
900 層
1000 アセンブリ
1530 ビアホール
1570,1870 誘電材料
1580,1880 導波路周界
1840 スロット
Claims (4)
- 複数の導電性導波路壁と;
ビアホール構造と、該ビアホール構造の断面積より大きな面積を有する頂部電極及び底部電極を有するキャパシタとを備えた少なくとも一つの共振器と;を備え、
前記ビアホールが実質的に前記複数の導電性導波路壁のうちの一つから前記キャパシタの前記頂部電極へ延伸し、かつ、前記キャパシタの前記底部電極が前記複数の導電性導波路壁のうちの別の一つに短絡されているエバネッセントモード導波路フィルタであって、
前記フィルタが、ポリテトラフルオロエチレン組成物基板層が結合した多層構造を備えており、前記ポリテトラフルオロエチレン組成物基板層のうち、少なくとも多層構造の内部に位置するものは多層構造として結合される前にメッキされているエバネッセントモード導波路フィルタ。 - 導波路を提供する導電壁手段と、キャパシタ手段に接続されたビアホール手段を有する共振手段とを備え、
前記キャパシタ手段は前記ビアホール手段の断面積より大きな面積を有する頂部電極及び底部電極を有するエバネッセントモード導波路フィルタであって、
前記導波路が、ポリテトラフルオロエチレン組成物基板層が結合した多層構造を備えており、前記ポリテトラフルオロエチレン組成物基板層のうち、少なくとも多層構造の内部に位置するものは多層構造として結合される前にメッキされているエバネッセントモード導波路フィルタ。 - 複数の導電性導波路壁と;
少なくとも2つの共振器とを備え、
該2つの共振器はそれぞれビアホール構造と、該ビアホール構造の断面積より大きな面積を有する頂部電極及び底部電極を有するキャパシタとを備え、
前記ビアホールがフィードポストであり、かつ前記複数の導電性導波路壁のうちの一つから前記キャパシタの前記頂部電極へ実質的に延伸し、前記キャパシタの前記底部電極が前記複数の導電性導波路壁のうちの別の一つに短絡されているエバネッセントモード導波路フィルタであって、
前記フィルタが、ポリテトラフルオロエチレン組成物基板層が結合した多層構造を備えており、前記ポリテトラフルオロエチレン組成物基板層のうち、少なくとも多層構造の内部に位置するものは多層構造として結合される前にメッキされているエバネッセントモード導波路フィルタ。 - 導波路を提供する導電壁手段と;
キャパシタ手段に接続されたビアホール手段を備えた共振手段と;
前記ビアホール手段を有するフィードポスト手段と;を備え、
前記キャパシタ手段は前記ビアホール手段の断面積より大きな面積を有する頂部電極及び底部電極を有するエバネッセントモード導波路フィルタであって、
前記導波路が、ポリテトラフルオロエチレン組成物基板層が結合した多層構造を備えており、前記ポリテトラフルオロエチレン組成物基板層のうち、少なくとも多層構造の内部に位置するものは多層構造として結合される前にメッキされているエバネッセントモード導波路フィルタ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9806998P | 1998-08-27 | 1998-08-27 | |
US60/098,069 | 1998-08-27 | ||
US09/199,831 | 1998-11-25 | ||
US09/199,831 US6154106A (en) | 1998-08-27 | 1998-11-25 | Multilayer dielectric evanescent mode waveguide filter |
US09/330,899 | 1999-06-11 | ||
US09/330,899 US6137383A (en) | 1998-08-27 | 1999-06-11 | Multilayer dielectric evanescent mode waveguide filter utilizing via holes |
PCT/US1999/019442 WO2000013253A1 (en) | 1998-08-27 | 1999-08-27 | Multilayer dielectric evanescent mode waveguide filter |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299272A Division JP2005057804A (ja) | 1998-08-27 | 2004-10-13 | 多層誘電体エバネッセントモード導波路フィルタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002524895A JP2002524895A (ja) | 2002-08-06 |
JP3880796B2 true JP3880796B2 (ja) | 2007-02-14 |
Family
ID=27378495
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568137A Expired - Fee Related JP3880796B2 (ja) | 1998-08-27 | 1999-08-27 | 多層誘電体エバネッセントモード導波路フィルタ |
JP2004299272A Pending JP2005057804A (ja) | 1998-08-27 | 2004-10-13 | 多層誘電体エバネッセントモード導波路フィルタ及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299272A Pending JP2005057804A (ja) | 1998-08-27 | 2004-10-13 | 多層誘電体エバネッセントモード導波路フィルタ及びその製造方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6137383A (ja) |
EP (1) | EP1110267B1 (ja) |
JP (2) | JP3880796B2 (ja) |
CN (1) | CN1324503A (ja) |
AT (1) | ATE343225T1 (ja) |
CA (1) | CA2341758C (ja) |
DE (1) | DE69933682T2 (ja) |
TW (1) | TW431017B (ja) |
WO (1) | WO2000013253A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6238946B1 (en) | 1999-08-17 | 2001-05-29 | International Business Machines Corporation | Process for fabricating single crystal resonant devices that are compatible with integrated circuit processing |
US6535083B1 (en) | 2000-09-05 | 2003-03-18 | Northrop Grumman Corporation | Embedded ridge waveguide filters |
JP2002232209A (ja) * | 2000-11-29 | 2002-08-16 | Tdk Corp | バンドパスフィルタ |
US7249338B2 (en) * | 2003-05-21 | 2007-07-24 | Gateway Inc. | High speed bus with radio frequency microstrip |
KR100626647B1 (ko) * | 2003-11-06 | 2006-09-21 | 한국전자통신연구원 | 비아를 이용한 도파관 필터 |
US7030719B2 (en) * | 2004-01-16 | 2006-04-18 | Northrop Grumman Corporation | Method for tuning the center frequency of embedded microwave filters |
US7772124B2 (en) * | 2008-06-17 | 2010-08-10 | International Business Machines Corporation | Method of manufacturing a through-silicon-via on-chip passive MMW bandpass filter |
US8120145B2 (en) * | 2008-06-17 | 2012-02-21 | International Business Machines Corporation | Structure for a through-silicon-via on-chip passive MMW bandpass filter |
US20100108369A1 (en) * | 2008-10-31 | 2010-05-06 | Alexander Tom | Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture |
CN101729036B (zh) * | 2009-04-24 | 2012-10-03 | 南京理工大学 | 高阻带抑制微型微波中频带通滤波器 |
US8823470B2 (en) | 2010-05-17 | 2014-09-02 | Cts Corporation | Dielectric waveguide filter with structure and method for adjusting bandwidth |
US8884716B2 (en) * | 2011-02-14 | 2014-11-11 | Sony Corporation | Feeding structure for cavity resonators |
US9030278B2 (en) | 2011-05-09 | 2015-05-12 | Cts Corporation | Tuned dielectric waveguide filter and method of tuning the same |
US9030279B2 (en) | 2011-05-09 | 2015-05-12 | Cts Corporation | Dielectric waveguide filter with direct coupling and alternative cross-coupling |
US9130256B2 (en) | 2011-05-09 | 2015-09-08 | Cts Corporation | Dielectric waveguide filter with direct coupling and alternative cross-coupling |
US9130255B2 (en) | 2011-05-09 | 2015-09-08 | Cts Corporation | Dielectric waveguide filter with direct coupling and alternative cross-coupling |
US8963657B2 (en) | 2011-06-09 | 2015-02-24 | International Business Machines Corporation | On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure |
US10050321B2 (en) | 2011-12-03 | 2018-08-14 | Cts Corporation | Dielectric waveguide filter with direct coupling and alternative cross-coupling |
US10116028B2 (en) | 2011-12-03 | 2018-10-30 | Cts Corporation | RF dielectric waveguide duplexer filter module |
US9583805B2 (en) | 2011-12-03 | 2017-02-28 | Cts Corporation | RF filter assembly with mounting pins |
US9130258B2 (en) | 2013-09-23 | 2015-09-08 | Cts Corporation | Dielectric waveguide filter with direct coupling and alternative cross-coupling |
US9666921B2 (en) | 2011-12-03 | 2017-05-30 | Cts Corporation | Dielectric waveguide filter with cross-coupling RF signal transmission structure |
US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
US9178256B2 (en) * | 2012-04-19 | 2015-11-03 | Qualcomm Mems Technologies, Inc. | Isotropically-etched cavities for evanescent-mode electromagnetic-wave cavity resonators |
US9123983B1 (en) | 2012-07-20 | 2015-09-01 | Hittite Microwave Corporation | Tunable bandpass filter integrated circuit |
US10128556B2 (en) * | 2013-03-24 | 2018-11-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Transition between a SIW and a waveguide interface |
WO2015157510A1 (en) | 2014-04-10 | 2015-10-15 | Cts Corporation | Rf duplexer filter module with waveguide filter assembly |
US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
US11081769B2 (en) | 2015-04-09 | 2021-08-03 | Cts Corporation | RF dielectric waveguide duplexer filter module |
US10483608B2 (en) | 2015-04-09 | 2019-11-19 | Cts Corporation | RF dielectric waveguide duplexer filter module |
CN110202414B (zh) * | 2019-05-21 | 2020-07-31 | 王勇 | 一种基于光学倏逝波的非接触式高精度对刀系统 |
US11437691B2 (en) | 2019-06-26 | 2022-09-06 | Cts Corporation | Dielectric waveguide filter with trap resonator |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3855161A (en) * | 1973-06-14 | 1974-12-17 | Filfast Corp | Method of neutralizing a catalyzed aldehyde condensation resin foam |
US3949327A (en) * | 1974-08-01 | 1976-04-06 | Sage Laboratories, Inc. | Waveguide low pass filter |
US3955161A (en) * | 1974-08-05 | 1976-05-04 | General Dynamics Corporation | Molded waveguide filter with integral tuning posts |
JPS5986307A (ja) * | 1982-11-09 | 1984-05-18 | Shimada Phys & Chem Ind Co Ltd | エバネセントモ−ド形共振器 |
CA1194159A (en) * | 1984-05-28 | 1985-09-24 | Abdelmegid K. Saad | Low pass filters with finite transmission zeros in evanescent modes |
JPS63220603A (ja) * | 1987-03-10 | 1988-09-13 | Yuniden Kk | セラミツク導波管型濾波回路 |
FR2632123B1 (fr) * | 1988-05-27 | 1991-01-18 | Alcatel Thomson Faisceaux | Filtre multiplexe en hyperfrequence, et procede de reglage d'un tel filtre |
US4837535A (en) * | 1989-01-05 | 1989-06-06 | Uniden Corporation | Resonant wave filter |
US5406234A (en) * | 1992-12-30 | 1995-04-11 | Itt Corporation | Tunable microwave filter apparatus having a notch resonator |
US5382931A (en) * | 1993-12-22 | 1995-01-17 | Westinghouse Electric Corporation | Waveguide filters having a layered dielectric structure |
US5739734A (en) * | 1997-01-13 | 1998-04-14 | Victory Industrial Corporation | Evanescent mode band reject filters and related methods |
JP3610751B2 (ja) * | 1997-01-24 | 2005-01-19 | 株式会社村田製作所 | 誘電体フィルタ及び誘電体デュプレクサ |
JPH10276010A (ja) * | 1997-01-29 | 1998-10-13 | Murata Mfg Co Ltd | 誘電体フィルタ及び誘電体デュプレクサ |
-
1999
- 1999-06-11 US US09/330,899 patent/US6137383A/en not_active Expired - Fee Related
- 1999-08-19 TW TW088114173A patent/TW431017B/zh not_active IP Right Cessation
- 1999-08-27 DE DE69933682T patent/DE69933682T2/de not_active Expired - Fee Related
- 1999-08-27 CN CN99812458.3A patent/CN1324503A/zh active Pending
- 1999-08-27 WO PCT/US1999/019442 patent/WO2000013253A1/en active IP Right Grant
- 1999-08-27 CA CA002341758A patent/CA2341758C/en not_active Expired - Fee Related
- 1999-08-27 EP EP99945193A patent/EP1110267B1/en not_active Expired - Lifetime
- 1999-08-27 JP JP2000568137A patent/JP3880796B2/ja not_active Expired - Fee Related
- 1999-08-27 AT AT99945193T patent/ATE343225T1/de not_active IP Right Cessation
-
2004
- 2004-10-13 JP JP2004299272A patent/JP2005057804A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2005057804A (ja) | 2005-03-03 |
US6137383A (en) | 2000-10-24 |
DE69933682T2 (de) | 2007-08-23 |
ATE343225T1 (de) | 2006-11-15 |
EP1110267A4 (en) | 2003-03-19 |
EP1110267A1 (en) | 2001-06-27 |
DE69933682D1 (de) | 2006-11-30 |
CA2341758C (en) | 2004-04-06 |
EP1110267B1 (en) | 2006-10-18 |
CA2341758A1 (en) | 2000-03-09 |
CN1324503A (zh) | 2001-11-28 |
TW431017B (en) | 2001-04-21 |
JP2002524895A (ja) | 2002-08-06 |
WO2000013253A1 (en) | 2000-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3880796B2 (ja) | 多層誘電体エバネッセントモード導波路フィルタ | |
US6154106A (en) | Multilayer dielectric evanescent mode waveguide filter | |
Sheen | LTCC-mlc duplexer for dcs-1800 | |
US6607934B2 (en) | Micro-electromechanical process for fabrication of integrated multi-frequency communication passive components | |
US3530411A (en) | High frequency electronic circuit structure employing planar transmission lines | |
US6791403B1 (en) | Miniature RF stripline linear phase filters | |
US6798320B2 (en) | Microstrip line having a line electrode with integral edge electrodes | |
US6265954B1 (en) | Microwave filter | |
Nam et al. | Reconfigurable bandpass filter with resonators in cul-de-sacs for producing notches | |
JP3464116B2 (ja) | 高周波用伝送線路の結合構造およびそれを具備する多層配線基板 | |
US5239280A (en) | Dielectric filter having inductive input/output coupling | |
CN107946710B (zh) | 基于rqmsiw的超紧凑双频段带通滤波器 | |
US6091312A (en) | Semi-lumped bandstop filter | |
WO2003041271A2 (en) | Circuit board microwave filters | |
US6064281A (en) | Semi-lumped bandpass filter | |
CN112886167B (zh) | 基于电磁耦合的微带线垂直过渡结构及微波集成系统 | |
Wu et al. | Wideband filters on high-resistivity silicon substrate for 5G high-frequency applications | |
KR100404971B1 (ko) | 다층 유전체 에버네선트 모드 도파관 필터 | |
JPH03108801A (ja) | 誘電体フィルタ | |
CN115986347B (zh) | 一种双频半封闭超表面腔体滤波器及传输零点控制方法 | |
Militaru et al. | Microwave Bandpass Filters with Open-Loop Triangular Microstrip Resonators | |
Suma et al. | Performance analysis and process parameters of novel LTCC filters | |
Johnson et al. | A novel approach for integrating high-Q band-pass filters into microwave integrated circuit assemblies | |
CN117543169A (zh) | 基于简化复合左右手零阶谐振器的二阶有耗带通滤波器 | |
JPH04347903A (ja) | 多層誘電体基板によるトリプレート型帯域通過フィルタの周波数調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041126 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |