JP2008159606A - Nitride semiconductor light-emitting element and its manufacturing method - Google Patents

Nitride semiconductor light-emitting element and its manufacturing method Download PDF

Info

Publication number
JP2008159606A
JP2008159606A JP2006343090A JP2006343090A JP2008159606A JP 2008159606 A JP2008159606 A JP 2008159606A JP 2006343090 A JP2006343090 A JP 2006343090A JP 2006343090 A JP2006343090 A JP 2006343090A JP 2008159606 A JP2008159606 A JP 2008159606A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
active layer
plane
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006343090A
Other languages
Japanese (ja)
Inventor
Kuniyoshi Okamoto
國美 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006343090A priority Critical patent/JP2008159606A/en
Priority to PCT/JP2007/073793 priority patent/WO2008075581A1/en
Priority to TW096148804A priority patent/TW200840095A/en
Publication of JP2008159606A publication Critical patent/JP2008159606A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/041—Optical pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4043—Edge-emitting structures with vertically stacked active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor light-emitting element wherein a polarized light can be picked up and of which emission wavelength can be easily controlled, and to provide its manufacturing method. <P>SOLUTION: A GaN substrate 1 is provided with a main surface excluding a c surface (e.g., m surface). A GaN semiconductor layer 2 is formed on the GaN substrate 1 by organometallic vapor deposition method. The GaN semiconductor layer 2 has a lamination structure wherein an N-type contact layer 21, a first quantum well layer 22, a GaN final barrier layer 25, a P-type electron inhibition layer 23, a P-type contact layer 24, and a second quantum well layer 26 are stacked in sequence from the side of the GaN substrate 1. The second quantum well layer 26 has larger emission wavelength than the first quantum well layer 22. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、窒化物半導体発光素子（発光ダイオード、レーザダイオード等）およびその製造方法に関する。   The present invention relates to a nitride semiconductor light emitting device (light emitting diode, laser diode, etc.) and a method for manufacturing the same.

III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体は「III族窒化物半導体」と呼ばれ、その代表例は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）である。一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができ、これを、「窒化ガリウム半導体」または「ＧａＮ半導体」ということにする。 A semiconductor using nitrogen as a group V element in a group III-V semiconductor is called a “group III nitride semiconductor”, and typical examples thereof are aluminum nitride (AlN), gallium nitride (GaN), and indium nitride (InN). is there. In general, it can be expressed as Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which is expressed as “gallium nitride semiconductor” or “GaN semiconductor”. I will say.

ｃ面を主面とする窒化ガリウム（ＧａＮ）基板上にIII族窒化物半導体を有機金属化学気相成長法（ＭＯＣＶＤ法）によって成長させる窒化物半導体の製造方法が知られている。この方法を適用することにより、Ｎ型層およびＰ型層を有するＧａＮ半導体積層構造を形成することができ、この積層構造を利用した発光デバイスを作製できる。このような発光デバイスは、たとえば、液晶パネル用バックライトの光源として利用可能である。   A nitride semiconductor manufacturing method is known in which a group III nitride semiconductor is grown on a gallium nitride (GaN) substrate having a c-plane as a main surface by metal organic chemical vapor deposition (MOCVD). By applying this method, a GaN semiconductor multilayer structure having an N-type layer and a P-type layer can be formed, and a light-emitting device using this multilayer structure can be manufactured. Such a light emitting device can be used as a light source of a backlight for a liquid crystal panel, for example.

ｃ面を主面とするＧａＮ基板上に再成長されたＧａＮ半導体の主面はｃ面である。このｃ面から取り出される光は、ランダム偏光（無偏光）状態となっている。そのため、液晶パネルに入射する際に、入射側偏光板に対応した特定偏光以外は遮蔽され、出射側への輝度に寄与しない。そのため、高輝度な表示を実現し難い（効率は最大でも５０％）という問題がある。   The main surface of the GaN semiconductor regrowth on the GaN substrate having the c-plane as the main surface is the c-plane. The light extracted from the c-plane is in a randomly polarized (non-polarized) state. Therefore, when incident on the liquid crystal panel, other than the specific polarized light corresponding to the incident side polarizing plate is shielded and does not contribute to the luminance toward the emission side. Therefore, there is a problem that it is difficult to realize a display with high luminance (efficiency is 50% at the maximum).

この問題を解決するために、ｃ面以外、すなわち、ａ面、ｍ面等の無極性（ノンポーラ）面、または半極性（セミポーラ）面を主面とするＧａＮ半導体を成長させて、発光デバイスを作製することが検討されている。無極性面または半極性面を主面とするＧａＮ半導体層によってＰ型層およびＮ型層を有する発光デバイスを作製すると、強い偏光状態の発光が可能である。そこで、このような発光デバイスの偏光の方向と、液晶パネルの入射側偏光板の通過偏光の方向とを一致させておくことにより、入射側偏光板での損失を少なくすることができる。その結果、高輝度な表示を実現できる。
T. Takeuchi et al., Jap. J. Appl. Phys. 39, 413-416, 2000 A. Chakraborty, B. A. Haskell, H. S. Keller, J. S. Speck, S. P. DenBaars, S. Nakamura and U. K. Mishra: Jap. J. Appl. Phys. 44 (2005) L173 In order to solve this problem, a GaN semiconductor having a main surface other than the c-plane, that is, a non-polar (non-polar) surface such as a-plane or m-plane, or a semi-polar (semi-polar) surface is grown. Fabrication is under consideration. When a light-emitting device having a P-type layer and an N-type layer is manufactured using a GaN semiconductor layer having a nonpolar surface or a semipolar surface as a main surface, light having a strong polarization state can be emitted. Therefore, the loss in the incident side polarizing plate can be reduced by matching the polarization direction of such a light emitting device with the direction of the passing polarized light of the incident side polarizing plate of the liquid crystal panel. As a result, a display with high luminance can be realized.
T. Takeuchi et al., Jap. J. Appl. Phys. 39, 413-416, 2000 A. Chakraborty, BA Haskell, HS Keller, JS Speck, SP DenBaars, S. Nakamura and UK Mishra: Jap. J. Appl. Phys. 44 (2005) L173

たとえば、白色発光を実現しようとすると、従来からの白色ＬＥＤ（発光ダイオード）の場合と同様に、蛍光体と組み合わせることになる。すなわち、発光デバイスから発した偏光光を蛍光体に入射させ、この蛍光体から放出される光を外部に取り出すことによって、白色発光を実現できる。
ところが、蛍光体から放出される光は、散乱光であり、偏光方向がランダムな無偏光光である。したがって、液晶パネルのバックライト用光源として適用するとすれば、偏光板での大きな損失が避けられず、高輝度な表示を実現できない。 For example, in order to realize white light emission, it is combined with a phosphor as in the case of a conventional white LED (light emitting diode). That is, white light emission can be realized by causing polarized light emitted from the light emitting device to enter the phosphor and extracting light emitted from the phosphor to the outside.
However, the light emitted from the phosphor is scattered light and non-polarized light with a random polarization direction. Therefore, if it is applied as a light source for a backlight of a liquid crystal panel, a large loss in the polarizing plate cannot be avoided, and a high-luminance display cannot be realized.

一方、III族窒化物半導体で５００ｎｍ以上の発光波長を持つ活性層を形成すると、このような活性層は、熱ダメージに弱いことが分かっている。具体的には、たとえば、ＧａＮ基板上にＮ型ＧａＮ半導体層を成長させ、これにIII族窒化物半導体からなる活性層を積層し、さらに、Ｐ型ＧａＮ半導体層を成長させて発光ダイオード構造を形成する場合を例にとる。この場合、５００ｎｍ以上の発光波長とするためには、活性層にインジウムが取り込まれる必要がある。そのために、活性層の成長時の基板温度が、７００℃〜８００℃とされる。一方、活性層の上に形成されるＰ型ＧａＮ層のエピタキシャル成長時には、基板温度が８００℃以上とされる。このときに活性層が熱ダメージを受け、その発光効率が著しく損なわれることになる。したがって、５００ｎｍ以上の波長を得ることは、必ずしも容易ではない。   On the other hand, it is known that when an active layer having a light emission wavelength of 500 nm or more is formed of a group III nitride semiconductor, such an active layer is vulnerable to thermal damage. Specifically, for example, an N-type GaN semiconductor layer is grown on a GaN substrate, an active layer made of a group III nitride semiconductor is stacked thereon, and a P-type GaN semiconductor layer is further grown to form a light-emitting diode structure. Take the case of forming as an example. In this case, in order to obtain an emission wavelength of 500 nm or more, it is necessary to incorporate indium into the active layer. Therefore, the substrate temperature during the growth of the active layer is set to 700 ° C. to 800 ° C. On the other hand, the substrate temperature is set to 800 ° C. or higher during the epitaxial growth of the P-type GaN layer formed on the active layer. At this time, the active layer is damaged by heat and its luminous efficiency is remarkably impaired. Therefore, obtaining a wavelength of 500 nm or more is not always easy.

この発明の目的は、２種類以上の波長ピークを持つ偏光光を取り出すことができ、その発光波長の制御および高効率化が容易な窒化物半導体発光素子およびその製造方法を提供すること、つまり、たとえば、偏光した白色発光ダイオードを実現することである。   An object of the present invention is to provide a nitride semiconductor light emitting device capable of extracting polarized light having two or more types of wavelength peaks and easily controlling the emission wavelength and increasing the efficiency thereof, and a method for manufacturing the same, that is, For example, to realize a polarized white light emitting diode.

上記の目的を達成するための請求項１記載の発明は、ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子であって、前記III族窒化物半導体積層構造が、ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層と、前記所定の結晶面の主面を有し、前記第１波長とは異なる第２波長の光を発生する第２活性層とを含む、窒化物半導体発光素子である。   In order to achieve the above object, the invention according to claim 1 is a nitride semiconductor light emitting device having a group III nitride semiconductor multilayer structure having a multilayer main surface other than the c-plane, wherein the group III nitride semiconductor is provided. The laminated structure has a main surface of a predetermined crystal plane other than the c-plane, and has a first active layer that generates light of a first wavelength, a main surface of the predetermined crystal plane, and the first wavelength Is a nitride semiconductor light emitting device including a second active layer that generates light of a different second wavelength.

この構成によれば、第１および第２の活性層は、いずれも共通の結晶面の主面を有するので、同じ方向に偏光した光を発生する。第１および第２活性層から第１および第２波長の光が同時に発生することにより、見かけ上、これらの混色の光が観測されることになる。こうして、III族窒化物半導体の活性層の組成の制御では発生することができない発光色（波長）の偏光を発生することができ、見かけ上の発光波長を容易に制御できる。   According to this configuration, since both the first and second active layers have a common principal plane of crystal plane, they generate light polarized in the same direction. By simultaneously generating light of the first and second wavelengths from the first and second active layers, apparently mixed light of these colors is observed. In this way, polarized light having a luminescent color (wavelength) that cannot be generated by controlling the composition of the active layer of the group III nitride semiconductor can be generated, and the apparent emission wavelength can be easily controlled.

請求項２に記載されているように、前記第１および第２活性層は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）からなるものであることが好ましい。
請求項３記載の発明は、前記III族窒化物半導体積層構造が、さらに、Ｎ型窒化物半導体層と、Ｐ型窒化物半導体層とを含み、前記第１活性層が、前記Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間にあり、前記第２活性層が、前記Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間以外の場所にある、請求項１または２記載の窒化物半導体発光素子である。 The first and second active layers may be formed of Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It is preferable that
According to a third aspect of the present invention, the group III nitride semiconductor multilayer structure further includes an N-type nitride semiconductor layer and a P-type nitride semiconductor layer, and the first active layer is the N-type nitride. 3. The semiconductor device according to claim 1, wherein the second active layer is between the semiconductor layer and the P-type nitride semiconductor layer, and is located at a place other than between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer. This is a nitride semiconductor light emitting device.

この構成によれば、Ｎ型窒化物半導体層およびＰ型窒化物半導体層によって第１活性層を挟んだ発光ダイオード構造が形成されている。したがって、第１活性層に電流を注入することにより、この第１活性層を励起して発光させることができる。第２活性層については、たとえば、第１活性層で発生する光によって励起して発光させることができる。
第２活性層は、Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間以外の場所にあるので、これらを形成した後に第２活性層を形成することができる。このようにすれば、第２活性層は、Ｎ型またはＰ型窒化物半導体層の形成時における熱ダメージを回避できるから、その発光波長の制御が容易になる。 According to this configuration, a light emitting diode structure in which the first active layer is sandwiched between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer is formed. Therefore, by injecting a current into the first active layer, the first active layer can be excited to emit light. For example, the second active layer can be excited by light generated in the first active layer to emit light.
Since the second active layer is located at a place other than between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer, the second active layer can be formed after forming them. In this way, the second active layer can avoid thermal damage during the formation of the N-type or P-type nitride semiconductor layer, so that the emission wavelength can be easily controlled.

請求項４に記載されているように、前記第２活性層は、前記Ｐ型窒化物半導体層に対して前記第１活性層とは反対側にあってもよい。
また、請求項５に記載されているように、前記第２活性層は、前記Ｎ型窒化物半導体層に対して前記第１活性層とは反対側にあってもよい。
むろん、第３の活性層や第４の活性層やさらに別の活性層が、前記Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間以外の場所にさらに設けられていてもよい。このようにすれば、３つ以上の波長の偏光光が見かけ上混合されて観測されることになるので、発光波長の制御の自由度を多くすることができる。 According to a fourth aspect of the present invention, the second active layer may be on a side opposite to the first active layer with respect to the P-type nitride semiconductor layer.
The second active layer may be on the opposite side of the N-type nitride semiconductor layer from the first active layer.
Needless to say, a third active layer, a fourth active layer, or another active layer may be further provided at a place other than between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer. In this way, since polarized light having three or more wavelengths is apparently mixed and observed, the degree of freedom in controlling the emission wavelength can be increased.

請求項６記載の発明は、いずれも前記所定の結晶面である第１主面および第２主面を有する基板をさらに含み、前記III族窒化物半導体積層構造が、前記基板の第１主面に積層され前記第１活性層を含む第１部分と、前記基板の第２主面に積層され前記第２活性層を含む第２部分とを含む、請求項１〜５のいずれか一項に記載の窒化物半導体発光素子である。   The invention according to claim 6 further includes a substrate having a first main surface and a second main surface, both of which are the predetermined crystal planes, wherein the group III nitride semiconductor multilayer structure is a first main surface of the substrate. The first part including the first active layer and the second part including the second active layer and stacked on the second main surface of the substrate. The nitride semiconductor light emitting device described.

この構成によれば、基板の一方主面側および他方主面側にIII族窒化物半導体積層構造が振り分けられている。たとえば、基板の第１主面側に積層される第１部分が、Ｎ型窒化物半導体層およびＰ型窒化物半導体層ならびにこれらの間に配置された第１活性層を含む構成とすることができる。これにより、基板の第１主面側において、電流注入によって第１活性層を励起させて偏光発光させ、その偏光光を、基板を通して第２主面側の第２活性層に導き、これを光励起によって偏光発光させることができる。   According to this configuration, the group III nitride semiconductor multilayer structure is distributed on one main surface side and the other main surface side of the substrate. For example, the first portion stacked on the first main surface side of the substrate may include an N-type nitride semiconductor layer, a P-type nitride semiconductor layer, and a first active layer disposed therebetween. it can. Thereby, on the first main surface side of the substrate, the first active layer is excited by current injection to emit polarized light, and the polarized light is guided to the second active layer on the second main surface side through the substrate, and this is photoexcited. The polarized light can be emitted.

請求項７に記載されているように、前記第２主面は鏡面であることが好ましい。
前記基板としては、サファイア基板（たとえば、ｒ面を主面とするもの）、ＬｉＡｌ２Ｏ３基板、炭化シリコン基板（たとえばｍ面を主面とするもの）、窒化ガリウム基板（たとえば、ａ面またはｍ面を主面とするもの）などを用いることができる。ｒ面サファイア基板上にはａ面III族窒化物半導体層を形成でき、ＬｉＡｌ２Ｏ３基板上にはｍ面III族窒化物半導体層を形成でき、ｍ面炭化シリコン基板上にはｍ面III族窒化物半導体層を形成でき、ａ面窒化ガリウム基板上にはａ面III族窒化物半導体層を形成でき、ｍ面窒化ガリウム基板上にはｍ面III族窒化物半導体層を形成できる。 As described in claim 7, the second main surface is preferably a mirror surface.
Examples of the substrate include a sapphire substrate (for example, a surface having an r-plane as a main surface), a LiAl 2 O 3 substrate, a silicon carbide substrate (for example, a surface having an m-plane as a main surface), a gallium nitride substrate (for example, an a-plane or and the like whose main surface is m-plane) can be used. An a-plane group III nitride semiconductor layer can be formed on the r-plane sapphire substrate, an m-plane group III nitride semiconductor layer can be formed on the LiAl 2 O 3 substrate, and an m-plane III layer on the m-plane silicon carbide substrate. A group nitride semiconductor layer can be formed, an a-plane group III nitride semiconductor layer can be formed on the a-plane gallium nitride substrate, and an m-plane group III nitride semiconductor layer can be formed on the m-plane gallium nitride substrate.

請求項８に記載されているように、前記基板は、前記第１活性層よりも広いバンドギャップを持つことが好ましい。前記基板が導電性基板（たとえば、炭化シリコン基板またはＧａＮ基板）の場合に、そのバンドギャップを第１活性層のバンドギャップよりも広くしておくことによって、基板での光吸収を抑制できる。これにより、第２活性層を効率的に光励起できる。   As described in claim 8, it is preferable that the substrate has a wider band gap than the first active layer. When the substrate is a conductive substrate (for example, a silicon carbide substrate or a GaN substrate), light absorption at the substrate can be suppressed by setting the band gap wider than the band gap of the first active layer. Thereby, the second active layer can be photoexcited efficiently.

さらに、請求項９に記載されているように、前記基板は、前記第１活性層の発光波長に対して透明（好ましくは９０％以上の光透過率）であることが好ましい。これにより、第１活性層からの光を第２活性層に効率的に導いて、この第２活性層を効率的に光励起させることができる。
請求項１０記載の発明は、前記第１活性層が電流注入により発光し、前記第２活性層が前記第１活性層からの光による光励起によって発光するようになっている、請求項１〜９のいずれか一項に記載の窒化物半導体発光素子である。 Furthermore, as described in claim 9, the substrate is preferably transparent (preferably a light transmittance of 90% or more) with respect to the emission wavelength of the first active layer. Thereby, the light from the first active layer can be efficiently guided to the second active layer, and the second active layer can be efficiently photoexcited.
In a tenth aspect of the present invention, the first active layer emits light by current injection, and the second active layer emits light by light excitation by light from the first active layer. The nitride semiconductor light-emitting device according to any one of the above.

この構成によれば、第２活性層に関して電流を注入するための構成を備える必要がない。そのため、構成が簡単になる。そのうえ、III族窒化物半導体積層構造の形成時に、第１活性層に関連する発光ダイオード構造を形成した後に第２活性層を形成することができ、この第２活性層に関しては発光ダイオード構造を形成する必要がない。そのため、第２活性層を、発光ダイオード構造の形成時における熱ダメージを回避して形成することができる。これにより、第２活性層はすぐれた発光効率を有することができる。   According to this configuration, there is no need to provide a configuration for injecting current with respect to the second active layer. This simplifies the configuration. In addition, the second active layer can be formed after forming the light emitting diode structure related to the first active layer when forming the group III nitride semiconductor multilayer structure, and the light emitting diode structure is formed with respect to the second active layer. There is no need to do. Therefore, the second active layer can be formed while avoiding thermal damage during the formation of the light emitting diode structure. Accordingly, the second active layer can have excellent light emission efficiency.

請求項１１に記載されているように、前記第１活性層は、前記第２活性層よりもバンドギャップが大きいIII族窒化物半導体からなっていてもよい。バンドギャップが大きく、したがって、発光波長が短いほど、活性層の耐熱性がよくなる。そこで、第１活性層をＮ型窒化物半導体層およびＰ型窒化物半導体層の間に配置して発光ダイオード構造を形成するとともに、第２活性層を当該発光ダイオード構造の外側に配置するとよい。これにより、第１活性層は、III族窒化物半導体積層構造の形成時における高温に耐えることができ、第２活性層は、そのような高温環境に置くことなく形成することができる。したがって、第１および第２活性層は、いずれもすぐれた効率で偏光発光することができる。   The first active layer may be made of a group III nitride semiconductor having a larger band gap than the second active layer. The larger the band gap and hence the shorter the emission wavelength, the better the heat resistance of the active layer. Therefore, the first active layer may be disposed between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer to form a light emitting diode structure, and the second active layer may be disposed outside the light emitting diode structure. As a result, the first active layer can withstand high temperatures during the formation of the group III nitride semiconductor multilayer structure, and the second active layer can be formed without being placed in such a high temperature environment. Therefore, both the first and second active layers can emit polarized light with excellent efficiency.

請求項１２に記載されているように、前記所定の結晶面は、無極性面または半極性面であってもよい。無極性面の例は、ｍ面（１０-１０）およびａ面（１１-２０）である。半極性面の例としては、（１０-１-１）面、（１０-１-３）面、（１１-２２）面を挙げることができる。
請求項１３記載の発明は、ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子の製造方法であって、前記III族窒化物半導体積層構造を形成する工程が、ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層を形成する工程と、前記所定の結晶面の主面を有し、前記第１波長よりも長い第２波長の光を発生する第２活性層を、前記III族窒化物半導体積層構造の構成層のうち当該第２活性層の形成温度よりも形成温度の高い層を全て形成した後に形成する工程とを含む、窒化物半導体発光素子の製造方法である。 The predetermined crystal plane may be a nonpolar plane or a semipolar plane. Examples of nonpolar surfaces are the m-plane (10-10) and a-plane (11-20). Examples of the semipolar plane include (10-1-1) plane, (10-1-3) plane, and (11-22) plane.
The invention according to claim 13 is a method for manufacturing a nitride semiconductor light emitting device having a group III nitride semiconductor multilayer structure having a multilayer principal surface other than the c-plane, wherein the group III nitride semiconductor multilayer structure is formed. Forming a first active layer having a principal plane of a predetermined crystal plane other than the c-plane and generating light of a first wavelength; and having a principal plane of the predetermined crystal plane, The second active layer that generates light having a second wavelength longer than one wavelength is formed from all of the constituent layers of the group III nitride semiconductor multilayer structure whose formation temperature is higher than the formation temperature of the second active layer. And a step of forming the nitride semiconductor light emitting device.

この方法により、発光波長が長く、したがって耐熱性に劣る第２活性層が熱ダメージを受けることを回避できる。これにより、第１および第２活性層はいずれも良好な発光特性を有することができ、第１および第２波長の光を見かけ上混合した発光色、たとえば白色の偏光発光が可能になる。
III族窒化物半導体積層構造の形成は、ハイドライド気相成長（ＨＶＰＥ：Hydride Vapor Phase Epitaxy）法または有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法によって行うことができる。 By this method, it is possible to avoid thermal damage to the second active layer having a long emission wavelength and thus poor heat resistance. As a result, both the first and second active layers can have good light emission characteristics, and an emission color, such as white polarized light emission, which is apparently mixed with light of the first and second wavelengths can be obtained.
The group III nitride semiconductor multilayer structure can be formed by a hydride vapor phase epitaxy (HVPE) method or a metal organic chemical vapor deposition (MOCVD) method.

請求項１４記載の発明は、ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子の製造方法であって、前記III族窒化物半導体積層構造を形成する工程が、第１導電型の窒化物半導体層を形成する工程と、前記第１導電型の窒化物半導体層の上に、ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層を形成する工程と、前記第１活性層の上に、第２導電型の窒化物半導体層を形成する工程と、前記所定の結晶面の主面を有し、前記第１波長よりも長い第２波長の光を発生する第２活性層を、前記第１導電型の窒化物半導体層、前記第１活性層および前記第２導電型の窒化物半導体層が形成された後に形成する工程とを含む、窒化物半導体発光素子の製造方法である。   The invention according to claim 14 is a method for manufacturing a nitride semiconductor light emitting device having a group III nitride semiconductor multilayer structure having a main laminate surface other than the c-plane, wherein the group III nitride semiconductor multilayer structure is formed. A step of forming a nitride semiconductor layer of a first conductivity type, a main surface of a predetermined crystal plane other than the c-plane on the first conductivity type nitride semiconductor layer, and having a first wavelength Forming a first active layer for generating light, forming a second conductive type nitride semiconductor layer on the first active layer, and a principal surface of the predetermined crystal plane. The second active layer that generates light having a second wavelength longer than the first wavelength is a nitride semiconductor layer of the first conductivity type, the first active layer, and the nitride semiconductor layer of the second conductivity type. A method of manufacturing a nitride semiconductor light-emitting device, including a step of forming after being formed.

この方法によれば、第１活性層に関連する発光ダイオード構造を形成した後に、第２活性層が形成される。したがって、第２活性層は、第１活性層に関連する発光ダイオード構造形成時の高温処理による熱ダメージを受けることがない。こうして第１および第２活性層はいずれも良好な発光効率でそれぞれ第１および第２波長の偏光光を発生することができる。   According to this method, the second active layer is formed after the light emitting diode structure associated with the first active layer is formed. Therefore, the second active layer is not subjected to thermal damage due to the high temperature treatment when the light emitting diode structure related to the first active layer is formed. Thus, both the first and second active layers can generate polarized light having the first and second wavelengths, respectively, with good luminous efficiency.

請求項１５記載の発明は、前記第２活性層を形成する工程が、前記III族窒化物半導体積層構造の他のすべての構成層が形成された後に当該第２活性層を形成する工程である、請求項１３または１４記載の窒化物半導体発光素子の製造方法である。
この方法により、第２活性層が高温処理による熱ダメージを受けることを確実に回避できる。 According to a fifteenth aspect of the present invention, the step of forming the second active layer is a step of forming the second active layer after all other constituent layers of the group III nitride semiconductor multilayer structure are formed. 15. A method for manufacturing a nitride semiconductor light emitting device according to claim 13 or 14.
This method can reliably avoid the second active layer from being thermally damaged by the high temperature treatment.

請求項１６に記載されているように、前記第２波長は、５００ｎｍ以上であってもよい。したがって、前記第１波長は、たとえば、５００ｎｍ未満であってもよい。
その他、窒化物半導体発光素子の製造方法に関しても、窒化物半導体発光素子の発明の場合と同様な変形が可能である。 As described in claim 16, the second wavelength may be 500 nm or more. Therefore, the first wavelength may be less than 500 nm, for example.
In addition, the manufacturing method of the nitride semiconductor light emitting device can be modified in the same manner as in the invention of the nitride semiconductor light emitting device.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る窒化物半導体発光素子の構造を説明するための図解的な断面図である。この窒化物半導体発光素子は、ＧａＮ（窒化ガリウム）基板１上にIII族窒化物半導体積層構造としてのＧａＮ半導体層２を再成長させて構成されている。
ＧａＮ半導体層２は、ＧａＮ基板１側から順に、Ｎ型コンタクト層２１、第１活性層（発光層）としての第１量子井戸（ＱＷ：Quantum Well）層２２、ＧａＮファイナルバリア層２５、Ｐ型電子阻止層２３、Ｐ型コンタクト層２４、および第２活性層（発光層）としての第２量子井戸層２６を積層した積層構造を有している。Ｐ型コンタクト層２４層の表面は、第２量子井戸層２６の側方へと引き出された引き出し部を有しており、この引き出し部には、透明電極としてのアノード電極３が形成されている。さらに、このアノード電極３の一部には、配線接続のための接続部４が接合されている。また、Ｎ型コンタクト層２１には、カソード電極５が接合されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view for explaining the structure of a nitride semiconductor light emitting device according to an embodiment of the present invention. This nitride semiconductor light emitting device is configured by regrowing a GaN semiconductor layer 2 as a group III nitride semiconductor multilayer structure on a GaN (gallium nitride) substrate 1.
The GaN semiconductor layer 2 includes an N-type contact layer 21, a first quantum well (QW) layer 22 as a first active layer (light-emitting layer), a GaN final barrier layer 25, and a P-type in order from the GaN substrate 1 side. It has a laminated structure in which an electron blocking layer 23, a P-type contact layer 24, and a second quantum well layer 26 as a second active layer (light emitting layer) are laminated. The surface of the P-type contact layer 24 has a lead portion led out to the side of the second quantum well layer 26, and the anode electrode 3 as a transparent electrode is formed in this lead portion. . Further, a connecting portion 4 for connecting the wiring is joined to a part of the anode electrode 3. The cathode electrode 5 is joined to the N-type contact layer 21.

ＧａＮ基板１は、支持基板（配線基板）１０に接合されている。支持基板１０の表面には、配線１１，１２が形成されている。そして、接続部４と配線１１とがボンディングワイヤ１３で接続されており、カソード電極５と配線１２とがボンディングワイヤ１４で接続されている。さらに、ＧａＮ半導体層２、アノード電極３、接続部４およびカソード電極５、ならびにボンディングワイヤ１３，１４が、エポキシ樹脂等の透明樹脂によって封止されることにより、窒化物半導体発光素子が構成されている。   The GaN substrate 1 is bonded to a support substrate (wiring substrate) 10. Wirings 11 and 12 are formed on the surface of the support substrate 10. The connection portion 4 and the wiring 11 are connected by a bonding wire 13, and the cathode electrode 5 and the wiring 12 are connected by a bonding wire 14. Further, the GaN semiconductor layer 2, the anode electrode 3, the connection portion 4 and the cathode electrode 5, and the bonding wires 13 and 14 are sealed with a transparent resin such as an epoxy resin, thereby forming a nitride semiconductor light emitting element. Yes.

Ｎ型コンタクト層２１は、シリコンをＮ型ドーパントとして添加したＮ型ＧａＮ層からなる。層厚は３μｍ以上とすることが好ましい。シリコンのドーピング濃度は、たとえば、１０１８cm−３とされる。より具体的には、Ｎ型コンタクト層２１は、ＧａＮ基板１上（またはＡｌＮ層８上）に結晶成長させられたＮ型ＧａＮ半導体からなる。
第１量子井戸層２２および第２量子井戸層２６は、それぞれ、たとえば、シリコンをドープしたＩｎＧａＮ層（たとえば３ｎｍ厚）とＧａＮ層（たとえば９ｎｍ厚）とを交互に所定周期（たとえば５周期）積層したものである。第１量子井戸層２２と、Ｐ型電子阻止層２３との間には、ＧａＮファイナルバリア層２５（たとえば４０ｎｍ厚）が積層されている。 The N-type contact layer 21 is composed of an N-type GaN layer to which silicon is added as an N-type dopant. The layer thickness is preferably 3 μm or more. The doping concentration of silicon is, for example, 10 18 cm −3 . More specifically, the N-type contact layer 21 is made of an N-type GaN semiconductor that is crystal-grown on the GaN substrate 1 (or on the AlN layer 8).
Each of the first quantum well layer 22 and the second quantum well layer 26 is, for example, an InGaN layer (for example, 3 nm thickness) doped with silicon and a GaN layer (for example, 9 nm thickness) alternately laminated in a predetermined cycle (for example, 5 cycles). It is what. A GaN final barrier layer 25 (for example, 40 nm thick) is stacked between the first quantum well layer 22 and the P-type electron blocking layer 23.

第１量子井戸層２２は、Ｎ型コンタクト層２１とＰ型コンタクト層２４との間に挟まれて発光ダイオード構造を形成する。この第１量子井戸層２２の発光波長は、５００ｎｍ未満とされる。より具体的には、たとえば、４６０ｎｍ（青色の波長域）とされる。
第２量子井戸層２６は、Ｐ型コンタクト層２４に関して第１量子井戸層２２とは反対側に配置され、これにより、前記発光ダイオード構造の外に位置している。この第２量子井戸層２６の発光波長は、５００ｎｍ以上とされる。より具体的には、たとえば、５００ｎｍ〜６００ｎｍ（緑色〜黄色の波長域）とされる。 The first quantum well layer 22 is sandwiched between the N-type contact layer 21 and the P-type contact layer 24 to form a light emitting diode structure. The emission wavelength of the first quantum well layer 22 is less than 500 nm. More specifically, for example, the wavelength is set to 460 nm (blue wavelength region).
The second quantum well layer 26 is disposed on the opposite side to the first quantum well layer 22 with respect to the P-type contact layer 24, and thereby is located outside the light emitting diode structure. The emission wavelength of the second quantum well layer 26 is 500 nm or more. More specifically, for example, the wavelength is set to 500 nm to 600 nm (green to yellow wavelength range).

すなわち、第２量子井戸層２６の発光波長は、第１量子井戸層２２の発光波長よりも長くされている。換言すれば、第２量子井戸層２６のバンドギャップ（より具体的にはＩｎＧａＮ層のバンドギャップ）は、第１量子井戸層２２のバンドギャップ（より具体的にはＩｎＧａＮ層のバンドギャップ）よりも小さくされている。バンドギャップの調整は、インジウム（Ｉｎ）の組成比を調整することによって行うことができる。   That is, the emission wavelength of the second quantum well layer 26 is longer than the emission wavelength of the first quantum well layer 22. In other words, the band gap of the second quantum well layer 26 (more specifically, the band gap of the InGaN layer) is larger than the band gap of the first quantum well layer 22 (more specifically, the band gap of the InGaN layer). It has been made smaller. The band gap can be adjusted by adjusting the composition ratio of indium (In).

たとえば、第１量子井戸層２２の発光波長を青色波長域とし、第２量子井戸層２６の発光波長を黄色波長域（５６０ｎｍ〜６００ｎｍ）とすると、青色光と黄色光とが見かけ上混合されることによって、見かけ上、白色発光を実現できる。
Ｐ型電子阻止層２３は、Ｐ型ドーパントとしてのマグネシウムを添加したＡｌＧａＮ層からなる。層厚は、たとえば、２８ｎｍである。マグネシウムのドーピング濃度は、たとえば、３×１０１９cm−３とされる。 For example, when the emission wavelength of the first quantum well layer 22 is a blue wavelength region and the emission wavelength of the second quantum well layer 26 is a yellow wavelength region (560 nm to 600 nm), blue light and yellow light are apparently mixed. Thus, it is possible to realize white light emission apparently.
The P-type electron blocking layer 23 is composed of an AlGaN layer to which magnesium as a P-type dopant is added. The layer thickness is, for example, 28 nm. The doping concentration of magnesium is, for example, 3 × 10 19 cm −3 .

Ｐ型コンタクト層２４は、Ｐ型ドーパントとしてのマグネシウムを高濃度に添加したＧａＮ層からなる。層厚は、たとえば、７０ｎｍである。マグネシウムのドーピング濃度は、たとえば、１０２０cm−３とされる。
アノード電極３は、ＮｉとＡｕとから構成される透明な薄い金属層（たとえば、２００Å以下）で構成される。 The P-type contact layer 24 is composed of a GaN layer to which magnesium as a P-type dopant is added at a high concentration. The layer thickness is, for example, 70 nm. The doping concentration of magnesium is, for example, 10 20 cm −3 .
The anode electrode 3 is composed of a transparent thin metal layer (for example, 200 mm or less) composed of Ni and Au.

カソード電極は、ＴｉとＡｌ層とから構成される膜である。
ＧａＮ基板１は、ｃ面以外の主面を有するＧａＮからなる基板である。より具体的には、無極性面または半極性面を主面とするものである。好ましくは、無極性面の面方位から±１°以内のオフ角を有する面、または半極性面の面方位から±１°以内のオフ角を有する面を主面とするＧａＮ単結晶基板である。ＧａＮ半導体層２の各層の積層主面は、ＧａＮ基板１の主面の結晶面に従う。すなわち、ＧａＮ半導体層２の構成層の主面は、いずれも、ＧａＮ基板１の主面の結晶面と同じ結晶面を有する。 The cathode electrode is a film composed of Ti and an Al layer.
The GaN substrate 1 is a substrate made of GaN having a main surface other than the c-plane. More specifically, the main surface is a nonpolar surface or a semipolar surface. Preferably, it is a GaN single crystal substrate whose principal surface is a plane having an off angle within ± 1 ° from the plane orientation of the nonpolar plane, or a plane having an off angle within ± 1 ° from the plane orientation of the semipolar plane. . The laminated main surface of each layer of the GaN semiconductor layer 2 follows the crystal plane of the main surface of the GaN substrate 1. That is, the main surfaces of the constituent layers of the GaN semiconductor layer 2 all have the same crystal plane as the crystal plane of the main surface of the GaN substrate 1.

配線１１，１２から、アノード電極３およびカソード電極５間に順方向電圧を印加すると、第１量子井戸層２２は、電流注入によって励起されて発光する。発光メカニズムは、ダイオード発光であってもよいし、ＥＬ（エレクトロスミネッセンス）発光であってもよい。ＧａＮ基板１の主面がｃ面以外の所定の結晶面（無極性面または半極性面）であるため、第１量子井戸層２２の主面もまたｃ面以外の結晶面（ＧａＮ基板１と同一結晶面）となる。そのため、第１量子井戸層２２は偏光光を発生することになる。   When a forward voltage is applied between the anode 11 and the cathode 5 from the wirings 11 and 12, the first quantum well layer 22 is excited by current injection to emit light. The light emission mechanism may be diode light emission or EL (electroluminescence) light emission. Since the main surface of the GaN substrate 1 is a predetermined crystal plane (nonpolar plane or semipolar plane) other than the c plane, the main plane of the first quantum well layer 22 is also a crystal plane other than the c plane (with the GaN substrate 1 and The same crystal plane). Therefore, the first quantum well layer 22 generates polarized light.

一方、第１量子井戸層２２から発生した光が第２量子井戸層２６に入射されると、この第２量子井戸層２６は光励起されて発光することになる。第２量子井戸層２６の主面もＧａＮ基板１と同一結晶面である。したがって、第２量子井戸層２６は、第１量子井戸層２２と同じ偏光方向の偏光光を発生する。
こうして第１および第２量子井戸層２２，２６から発した各偏光光は、見かけ上混合されて観測されることになる。したがって、見かけ上、第１および第２量子井戸層２２，２６の発光色の混色の偏光を発生することができる。 On the other hand, when light generated from the first quantum well layer 22 enters the second quantum well layer 26, the second quantum well layer 26 is photoexcited to emit light. The main surface of the second quantum well layer 26 is also the same crystal plane as the GaN substrate 1. Therefore, the second quantum well layer 26 generates polarized light having the same polarization direction as that of the first quantum well layer 22.
Thus, the polarized lights emitted from the first and second quantum well layers 22 and 26 are apparently mixed and observed. Therefore, it is possible to generate polarized light of a mixed color of the luminescent colors of the first and second quantum well layers 22 and 26 apparently.

図２は、III族窒化物半導体の結晶構造のユニットセルを表した図解図である。III族窒化物半導体の結晶構造は、六方晶系で近似することができ、六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）がｃ面（０００１）である。III族窒化物半導体では、分極方向がｃ軸に沿っている。そのため、ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示すので、極性面(Polar Plane)と呼ばれる。一方、六角柱の側面がそれぞれｍ面（１０-１０）であり、隣り合わない一対の稜線を通る面がａ面（１１-２０）である。これらは、ｃ面に対して直角な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、無極性面(Nonpolar Plane)である。さらに、ｃ面に対して傾斜している（平行でもなく直角でもない）結晶面は、分極方向に対して斜めに交差しているため、若干の極性のある平面、すなわち、半極性面(Semipolar Plane)である。半極性面の具体例は、（１０-１-１）面、（１０-１-３）面、（１１-２２）面などである。   FIG. 2 is an illustrative view showing a unit cell having a crystal structure of a group III nitride semiconductor. The crystal structure of the group III nitride semiconductor can be approximated by a hexagonal system, and the surface (the top surface of the hexagonal column) whose normal is the c axis along the axial direction of the hexagonal column is the c plane (0001). . In the group III nitride semiconductor, the polarization direction is along the c-axis. For this reason, the c-plane is called a polar plane because it exhibits different properties on the + c-axis side and the −c-axis side. On the other hand, the side surfaces of the hexagonal columns are m-planes (10-10), respectively, and the plane passing through a pair of ridge lines that are not adjacent to each other is the a-plane (11-20). Since these are crystal planes perpendicular to the c-plane and orthogonal to the polarization direction, they are nonpolar planes, that is, nonpolar planes. Furthermore, since the crystal plane inclined with respect to the c-plane (not parallel nor perpendicular) intersects the polarization direction obliquely, it has a slightly polar plane, that is, a semipolar plane (Semipolar plane). Plane). Specific examples of the semipolar plane include a (10-1-1) plane, a (10-1-3) plane, and a (11-22) plane.

非特許文献１に、ｃ面に対する結晶面の偏角と当該結晶面の法線方向の分極との関係が示されている。この非特許文献１から、（１１-２４）面、（１０-１２）面なども分極の少ない結晶面であり、大きな偏光状態の光を取り出すために採用される可能性のある有力な結晶面であると言える。
たとえば、ｍ面を主面とするＧａＮ単結晶基板は、ｃ面を主面としたＧａＮ単結晶から切り出して作製することができる。切り出された基板のｍ面は、たとえば、化学的機械的研磨処理によって研磨され、（０００１）方向および（１１−２０）方向の両方に関する方位誤差が、±１°以内（好ましくは±０．３°以内）とされる。こうして、ｍ面を主面とし、かつ、転位や積層欠陥といった結晶欠陥のないＧａＮ単結晶基板が得られる。このようなＧａＮ単結晶基板の表面には、原子レベルの段差が生じているにすぎない。 Non-Patent Document 1 shows the relationship between the declination of the crystal plane relative to the c-plane and the polarization in the normal direction of the crystal plane. From this non-patent document 1, the (11-24) plane, the (10-12) plane, etc. are also low-polarization crystal planes, and may be adopted to extract light in a large polarization state. It can be said that.
For example, a GaN single crystal substrate having an m-plane as a main surface can be produced by cutting from a GaN single crystal having a c-plane as a main surface. The m-plane of the cut substrate is polished by, for example, a chemical mechanical polishing process, and an orientation error with respect to both the (0001) direction and the (11-20) direction is within ± 1 ° (preferably ± 0.3). (Within °). In this way, a GaN single crystal substrate having the m-plane as the main surface and free from crystal defects such as dislocations and stacking faults can be obtained. There is only an atomic level step on the surface of such a GaN single crystal substrate.

このようにして得られるＧａＮ単結晶基板上に、ＭＯＣＶＤ法によって、ＧａＮ半導体層２を成長させることができる。
図３は、ＧａＮ半導体層２を構成する各層を成長させるための処理装置の構成を説明するための図解図である。処理室３０内に、ヒータ３１を内蔵したサセプタ３２が配置されている。サセプタ３２は、回転軸３３に結合されており、この回転軸３３は、処理室３０外に配置された回転駆動機構３４によって回転されるようになっている。これにより、サセプタ３２に処理対象のウエハ３５を保持させることにより、処理室３０内でウエハ３５を所定温度に昇温することができ、かつ、回転させることができる。ウエハ３５は、前述のＧａＮ基板１を構成する、たとえば、ＧａＮ単結晶ウエハである。 On the GaN single crystal substrate thus obtained, the GaN semiconductor layer 2 can be grown by MOCVD.
FIG. 3 is an illustrative view for explaining a configuration of a processing apparatus for growing each layer constituting the GaN semiconductor layer 2. A susceptor 32 incorporating a heater 31 is disposed in the processing chamber 30. The susceptor 32 is coupled to a rotation shaft 33, and the rotation shaft 33 is rotated by a rotation drive mechanism 34 disposed outside the processing chamber 30. Thus, by holding the wafer 35 to be processed on the susceptor 32, the wafer 35 can be heated to a predetermined temperature in the processing chamber 30 and can be rotated. The wafer 35 is, for example, a GaN single crystal wafer constituting the GaN substrate 1 described above.

処理室３０には、排気配管３６が接続されている。排気配管３６はロータリポンプ等の排気設備に接続されている。これにより、処理室３０内の圧力は、１／１０気圧〜常圧力（好ましくは１／５気圧程度）とされ、処理室３０内の雰囲気は常時排気されている。
一方、処理室３０には、サセプタ３２に保持されたウエハ３５の表面に向けて原料ガスを供給するための原料ガス供給路４０が導入されている。この原料ガス供給路４０には、窒素原料ガスとしてのアンモニアを供給するアンモニア原料配管４１と、ガリウム原料ガスとしてのトリメチルガリウム（ＴＭＧ）を供給するガリウム原料配管４２と、アルミニウム原料ガスとしてのトリメチルアルミニウム（ＴＭＡｌ）を供給するアルミニウム原料配管４３と、インジウム原料ガスとしてのトリメチルインジウム（ＴＭＩｎ）を供給するインジウム原料配管４４と、マグネシウム原料ガスとしてのエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を供給するマグネシウム原料配管４５と、シリコンの原料ガスとしてのシラン（ＳｉＨ４）を供給するシリコン原料配管４６とが接続されている。これらの原料配管４１〜４６には、それぞれバルブ５１〜５６が介装されている。各原料ガスは、いずれも水素もしくは窒素またはこれらの両方からなるキャリヤガスとともに供給されるようになっている。 An exhaust pipe 36 is connected to the processing chamber 30. The exhaust pipe 36 is connected to exhaust equipment such as a rotary pump. Thereby, the pressure in the processing chamber 30 is set to 1/10 atm to normal pressure (preferably about 1/5 atm), and the atmosphere in the processing chamber 30 is always exhausted.
On the other hand, a raw material gas supply path 40 for supplying a raw material gas toward the surface of the wafer 35 held by the susceptor 32 is introduced into the processing chamber 30. The source gas supply path 40 includes an ammonia source pipe 41 for supplying ammonia as a nitrogen source gas, a gallium source pipe 42 for supplying trimethylgallium (TMG) as a gallium source gas, and trimethylaluminum as an aluminum source gas. An aluminum source pipe 43 for supplying (TMAl), an indium source pipe 44 for supplying trimethylindium (TMIn) as an indium source gas, and ethylcyclopentadienylmagnesium (EtCp 2 Mg) as a magnesium source gas are supplied. A magnesium raw material pipe 45 and a silicon raw material pipe 46 for supplying silane (SiH 4 ) as a silicon raw material gas are connected. Valves 51 to 56 are interposed in these raw material pipes 41 to 46, respectively. Each source gas is supplied together with a carrier gas composed of hydrogen, nitrogen, or both.

たとえば、ｍ面を主面とするＧａＮ単結晶ウエハをウエハ３５としてサセプタ３２に保持させる。この状態で、バルブ５２〜５６は閉じておき、アンモニア原料バルブ５１を開いて、処理室３０内に、キャリヤガスおよびアンモニアガス（窒素原料ガス）が供給される。さらに、ヒータ３１への通電が行われ、ウエハ温度が１０００℃〜１１００℃（たとえば、１０５０℃）まで昇温される。これにより、表面の荒れを生じさせることなくＧａＮ半導体を成長させることができるようになる。   For example, a GaN single crystal wafer having an m-plane as a main surface is held on the susceptor 32 as a wafer 35. In this state, the valves 52 to 56 are closed, the ammonia material valve 51 is opened, and the carrier gas and ammonia gas (nitrogen material gas) are supplied into the processing chamber 30. Further, the heater 31 is energized, and the wafer temperature is raised to 1000 ° C. to 1100 ° C. (for example, 1050 ° C.). As a result, the GaN semiconductor can be grown without causing surface roughness.

ウエハ温度が１０００℃〜１１００℃に達するまで待機した後、アンモニア原料バルブ５１、ガリウム原料バルブ５２およびシリコン原料バルブ５６が開かれる。これにより、原料ガス供給路４０から、キャリヤガスとともに、アンモニア、トリメチルガリウムおよびシランが供給される。その結果、ウエハ３５の表面に、シリコンがドープされたＧａＮ層からなるＮ型コンタクト層２１が成長する。   After waiting until the wafer temperature reaches 1000 ° C. to 1100 ° C., the ammonia material valve 51, the gallium material valve 52, and the silicon material valve 56 are opened. As a result, ammonia, trimethylgallium and silane are supplied from the source gas supply path 40 together with the carrier gas. As a result, an N-type contact layer 21 made of a GaN layer doped with silicon grows on the surface of the wafer 35.

Ｎ型コンタクト層２１を形成した後には、次に、シリコン原料バルブ５６が閉じられ、第１量子井戸層２２の成長が行われる。第１量子井戸層２２の成長は、アンモニア原料バルブ５１、ガリウム原料バルブ５２およびインジウム原料バルブ５４を開いてアンモニア、トリメチルガリウムおよびトリメチルインジウムをウエハ３５へと供給することによりＩｎＧａＮ層を成長させる工程と、インジウム原料バルブ５４を閉じ、アンモニア原料バルブ５１およびガリウム原料バルブ５２を開いてアンモニアおよびトリメチルガリウムをウエハ３５へと供給することにより、無添加のＧａＮ層を成長させる工程とを交互に実行することによって行える。たとえば、ＧａＮ層を始めに形成し、その上にＩｎＧａＮ層を形成する。これを５回に渡って繰り返し行った後、最後に、ＩｎＧａＮ層上にＧａＮファイナルバリア層２５が形成される。量子井戸層２２およびＧａＮファイナルバリア層２５の形成時には、ウエハ３５の温度は、たとえば、７００℃〜８００℃（たとえば７３０℃）とされることが好ましい。   After the N-type contact layer 21 is formed, the silicon source valve 56 is then closed and the first quantum well layer 22 is grown. The growth of the first quantum well layer 22 includes the steps of growing the InGaN layer by opening the ammonia source valve 51, the gallium source valve 52 and the indium source valve 54 and supplying ammonia, trimethylgallium and trimethylindium to the wafer 35. The step of growing the additive-free GaN layer is alternately performed by closing the indium source valve 54 and opening the ammonia source valve 51 and the gallium source valve 52 to supply ammonia and trimethylgallium to the wafer 35. You can do it. For example, a GaN layer is formed first, and an InGaN layer is formed thereon. After this is repeated five times, finally, the GaN final barrier layer 25 is formed on the InGaN layer. When the quantum well layer 22 and the GaN final barrier layer 25 are formed, the temperature of the wafer 35 is preferably set to 700 ° C. to 800 ° C. (for example, 730 ° C.), for example.

次いで、Ｐ型電子阻止層２３が形成される。すなわち、アンモニア原料バルブ５１、ガリウム原料バルブ５２、アルミニウム原料バルブ５３およびマグネシウム原料バルブ５５が開かれ、他のバルブ５４，５６が閉じられる。これにより、ウエハ３５に向けて、アンモニア、トリメチルガリウム、トリメチルアルミニウムおよびエチルシクロペンタジエニルマグネシウムが供給され、マグネシウムがドープされたＡｌＧａＮ層からなるＰ型電子阻止層２３が形成されることになる。このＰ型電子阻止層２３の形成時には、ウエハ３５の温度は、８００℃以上（たとえば１０００℃）とされることが好ましい。   Next, a P-type electron blocking layer 23 is formed. That is, the ammonia material valve 51, the gallium material valve 52, the aluminum material valve 53, and the magnesium material valve 55 are opened, and the other valves 54 and 56 are closed. As a result, ammonia, trimethylgallium, trimethylaluminum, and ethylcyclopentadienylmagnesium are supplied toward the wafer 35, and a P-type electron blocking layer 23 made of an AlGaN layer doped with magnesium is formed. When forming the P-type electron blocking layer 23, the temperature of the wafer 35 is preferably set to 800 ° C. or higher (for example, 1000 ° C.).

次に、Ｐ型コンタクト層２４が形成される。すなわち、アンモニア原料バルブ５１、ガリウム原料バルブ５２およびマグネシウム原料バルブ５５が開かれ、他のバルブ５３，５４，５６が閉じられる。これにより、ウエハ３５に向けて、アンモニア、トリメチルガリウムおよびエチルシクロペンタジエニルマグネシウムが供給され、マグネシウムがドープされたＧａＮ層からなるＰ型コンタクト層２４が形成されることになる。Ｐ型コンタクト層２４の形成時には、ウエハ３５の温度は、８００℃以上（たとえば１０００℃）とされることが好ましい。   Next, a P-type contact layer 24 is formed. That is, the ammonia material valve 51, the gallium material valve 52, and the magnesium material valve 55 are opened, and the other valves 53, 54, and 56 are closed. As a result, ammonia, trimethylgallium and ethylcyclopentadienylmagnesium are supplied toward the wafer 35, and the P-type contact layer 24 made of a GaN layer doped with magnesium is formed. When the P-type contact layer 24 is formed, the temperature of the wafer 35 is preferably set to 800 ° C. or higher (for example, 1000 ° C.).

そして、次に、Ｐ型コンタクト層２４上に、第１量子井戸層２２の場合と同様にして、第２量子井戸層２６が形成される。第１および第２量子井戸層２２，２６の形成時には、インジウム原料ガス、ガリウム原料ガスおよび窒素原料ガスの流量比を調節することによって、ＩｎＧａＮ層の組成が調節される。これにより、ＩｎＧａＮ層のバンドギャップが調節され、その結果、第１および第２量子井戸層２２，２６の各発光波長が制御される。   Next, the second quantum well layer 26 is formed on the P-type contact layer 24 in the same manner as the first quantum well layer 22. When the first and second quantum well layers 22 and 26 are formed, the composition of the InGaN layer is adjusted by adjusting the flow ratio of the indium source gas, the gallium source gas, and the nitrogen source gas. As a result, the band gap of the InGaN layer is adjusted, and as a result, the emission wavelengths of the first and second quantum well layers 22 and 26 are controlled.

こうして、ウエハ３５上にＧａＮ半導体層２が成長させられると、このウエハ３５は、エッチング装置に移され、たとえばプラズマエッチングによって、図１に示すように、Ｎ型コンタクト層２１を露出させるための凹部７と、Ｎ型コンタクト層２４を露出させるための凹部８とが形成される。凹部７は、第１量子井戸層２２、Ｐ型電子阻止層２３およびＰ型コンタクト層２４を島状に取り囲むように形成されてもよく、これにより、量子井戸層２２、Ｐ型電子阻止層２３およびＰ型コンタクト層２４をメサ形に整形するものであってもよい。同様に、凹部８は、第２量子井戸層２６を島状に取り囲むように形成されてもよく、これにより、第２量子井戸層２６をメサ形に整形するものであってもよい。   Thus, when the GaN semiconductor layer 2 is grown on the wafer 35, the wafer 35 is transferred to an etching apparatus, and a recess for exposing the N-type contact layer 21 by plasma etching, for example, as shown in FIG. 7 and a recess 8 for exposing the N-type contact layer 24 are formed. The recess 7 may be formed so as to surround the first quantum well layer 22, the P-type electron blocking layer 23 and the P-type contact layer 24 in an island shape, whereby the quantum well layer 22 and the P-type electron blocking layer 23 are formed. The P-type contact layer 24 may be shaped into a mesa shape. Similarly, the recess 8 may be formed so as to surround the second quantum well layer 26 in an island shape, and thereby the second quantum well layer 26 may be shaped into a mesa shape.

さらに、抵抗加熱または電子線ビームによる金属蒸着装置によって、アノード電極３、接続部４、カソード電極５が形成される。これにより、図１に示す発光ダイオード構造を得ることができる。
このようなウエハプロセスの後に、ウエハ３５の劈開によって個別素子が切り出され、この個別素子は、ダイボンディングおよびワイヤボンディングによってリード電極に接続された後、エポキシ樹脂等の透明樹脂中に封止される。こうして、窒化物半導体発光素子が作製される。 Furthermore, the anode electrode 3, the connection part 4, and the cathode electrode 5 are formed by the metal vapor deposition apparatus by resistance heating or an electron beam. Thereby, the light emitting diode structure shown in FIG. 1 can be obtained.
After such a wafer process, the individual elements are cut out by cleaving the wafer 35, and the individual elements are connected to the lead electrodes by die bonding and wire bonding, and then sealed in a transparent resin such as an epoxy resin. . In this way, a nitride semiconductor light emitting device is manufactured.

前述のとおり、第２量子井戸層２６は、III族窒化物半導体積層構造であるＧａＮ半導体層２の構成層のうち、最後に形成される。より具体的には、第１量子井戸層２２をＮ型コンタクト層２１およびＰ型コンタクト層２４で挟み込んだ発光ダイオード構造が形成された後に、第２量子井戸層２６が形成される。そのため、第２量子井戸層２６は、Ｐ型コンタクト層２４の形成時の温度８００℃以上（たとえば１０００℃）を経験することがない。さらに言えば、第２量子井戸層２６は、ＧａＮ半導体層２の構成層のうちで、それよりも形成温度の高い全ての層が形成された後に形成される。したがって、第２量子井戸層２６は、他の層の形成時に熱ダメージを受けることがない。よって、第２量子井戸層２６は、発光波長が長い発光層であるにも拘わらず、すぐれた発光効率を有することができる。一方、第１量子井戸層２２は、発光波長が短い発光層であるため、Ｐ型コンタクト層２４の形成時の高温に耐えることができるので、やはり、すぐれた発光効率を有することができる。   As described above, the second quantum well layer 26 is formed last among the constituent layers of the GaN semiconductor layer 2 having the group III nitride semiconductor multilayer structure. More specifically, after the light emitting diode structure in which the first quantum well layer 22 is sandwiched between the N-type contact layer 21 and the P-type contact layer 24 is formed, the second quantum well layer 26 is formed. Therefore, the second quantum well layer 26 does not experience a temperature of 800 ° C. or higher (for example, 1000 ° C.) when the P-type contact layer 24 is formed. Furthermore, the second quantum well layer 26 is formed after all the layers having a higher formation temperature among the constituent layers of the GaN semiconductor layer 2 are formed. Therefore, the second quantum well layer 26 does not receive thermal damage when other layers are formed. Therefore, although the second quantum well layer 26 is a light emitting layer having a long light emission wavelength, it can have excellent light emission efficiency. On the other hand, since the first quantum well layer 22 is a light emitting layer having a short light emission wavelength, it can withstand the high temperature during the formation of the P-type contact layer 24, so that it can also have excellent light emission efficiency.

第１および第２量子井戸層２２，２６は、いずれも、偏光発光する発光層であり、偏光方向も同一である。したがって、第１および第２量子井戸層２２，２６からの発光光が混合されて観測されることによって、見かけ上、それらの混色の偏光光が観測されることになる。このようにして、窒化物半導体発光素子から、発光色の制御された偏光を取り出すことができる。   The first and second quantum well layers 22 and 26 are both light emitting layers that emit polarized light and have the same polarization direction. Therefore, by mixing and observing the emitted light from the first and second quantum well layers 22 and 26, the mixed color polarized light is apparently observed. In this way, polarized light whose emission color is controlled can be extracted from the nitride semiconductor light emitting device.

図４は、この発明の他の実施形態に係る窒化物半導体発光素子の構造を説明するための図解図である。この図４において、前述の図１に示された各部に対応する部分には同一の参照符号を付して示す。
この実施形態では、III族窒化物半導体積層構造としてのＧａＮ半導体層２は、ＧａＮ基板１の一方の主面（第１主面）側に第１量子井戸層２２を含む第１部分２Ａを有し、ＧａＮ基板１の他方の主面（第２主面）側に第２量子井戸層２６を含む第２部分２Ｂを有している。前記他方の主面（第２主面）は、鏡面とされている。 FIG. 4 is an illustrative view for illustrating the structure of a nitride semiconductor light emitting device according to another embodiment of the present invention. In FIG. 4, portions corresponding to the respective portions shown in FIG. 1 are denoted by the same reference numerals.
In this embodiment, the GaN semiconductor layer 2 as the group III nitride semiconductor multilayer structure has a first portion 2A including a first quantum well layer 22 on one main surface (first main surface) side of the GaN substrate 1. The second portion 2B including the second quantum well layer 26 is provided on the other main surface (second main surface) side of the GaN substrate 1. The other main surface (second main surface) is a mirror surface.

第１部分２Ａは、ＧａＮ基板１側から順に、Ｎ型コンタクト層２１、第１量子井戸層２２、ファイナルバリア層２５、Ｐ型電子阻止層２３およびＰ型コンタクト層２４を積層して構成されている。
第２部分２Ｂは、この実施形態では、第２量子井戸層２６のみを含む。第２量子井戸層２６は、Ｎ型コンタクト層２１に対して第１量子井戸層２２とは反対側に位置しており、第１量子井戸層２２をＮ型およびＰ型コンタクト層２１，２４で挟んだ発光ダイオード構造の外側に配置されている。この第２量子井戸層２６側が、光取り出し面となっている。 The first portion 2A is configured by laminating an N-type contact layer 21, a first quantum well layer 22, a final barrier layer 25, a P-type electron blocking layer 23, and a P-type contact layer 24 in order from the GaN substrate 1 side. Yes.
The second portion 2B includes only the second quantum well layer 26 in this embodiment. The second quantum well layer 26 is located on the side opposite to the first quantum well layer 22 with respect to the N-type contact layer 21, and the first quantum well layer 22 is composed of N-type and P-type contact layers 21 and 24. It is arranged outside the sandwiched light emitting diode structure. The second quantum well layer 26 side is a light extraction surface.

Ｐ型コンタクト層２４の表面に形成されたアノード電極３は、支持基板１０上の配線１１に接合（ダイボンディング）されている。これにより、発光ダイオード構造は、図１の場合とは反転した姿勢で支持基板１０に固定されている。
ＧａＮ半導体層２の第１部分２Ａは、支持基板１０側からＮ型コンタクト層２１が露出するまでエッチング（たとえばプラズマエッチング）されていて、凹部１７が形成されている。この凹部１７に、Ｎ型コンタクト層２１に接するカソード電極５が形成されている。このカソード電極５と支持基板１０上の配線１２とが、金属ポスト１８によって接続されている。 The anode electrode 3 formed on the surface of the P-type contact layer 24 is bonded (die bonded) to the wiring 11 on the support substrate 10. As a result, the light emitting diode structure is fixed to the support substrate 10 in a posture reversed from the case of FIG.
The first portion 2A of the GaN semiconductor layer 2 is etched (for example, plasma etching) from the support substrate 10 side until the N-type contact layer 21 is exposed, so that a recess 17 is formed. A cathode electrode 5 in contact with the N-type contact layer 21 is formed in the recess 17. The cathode electrode 5 and the wiring 12 on the support substrate 10 are connected by a metal post 18.

この構成により、ＧａＮ半導体層２の第１部分２Ａでは、第１量子井戸層２２をＮ型コンタクト層２１とＰ型コンタクト層２４とで挟んだダイオード構造が形成されている。したがって、アノード電極３とカソード電極５との間に順方向電圧を印加すれば、第１量子井戸層２２は、電流注入によって励起し、その主面の結晶面に依存する偏光を発生する。この光が、ＧａＮ基板１を透過して第２量子井戸層２６に達することにより、この第２量子井戸層２６が光励起され、その主面の結晶面に依存する偏光を発生する。   With this configuration, in the first portion 2A of the GaN semiconductor layer 2, a diode structure in which the first quantum well layer 22 is sandwiched between the N-type contact layer 21 and the P-type contact layer 24 is formed. Therefore, when a forward voltage is applied between the anode electrode 3 and the cathode electrode 5, the first quantum well layer 22 is excited by current injection to generate polarized light that depends on the crystal plane of its main surface. When this light passes through the GaN substrate 1 and reaches the second quantum well layer 26, the second quantum well layer 26 is photoexcited to generate polarized light that depends on the crystal plane of the main surface.

ＧａＮ基板１の両主面は、いずれもｃ面以外の共通の結晶面であるので、第１および第２量子井戸層２２，２６の偏光方向は等しい。したがって、第２量子井戸層２６側では、第１および第２量子井戸層２２，２６の発光色の混色の偏光が観測されることになる。
第１量子井戸層２２で発生した偏光光がＧａＮ基板１で吸収されることを抑制するためには、ＧａＮ基板１は第１量子井戸層２２よりも広いバンドギャップを持つことが好ましい。また、基板１が第１量子井戸層２２の発光波長に対して透明（好ましくは９０％以上の光透過率）であることがより好ましい。 Since both main surfaces of the GaN substrate 1 are common crystal planes other than the c-plane, the polarization directions of the first and second quantum well layers 22 and 26 are equal. Therefore, on the second quantum well layer 26 side, mixed color polarization of the emission colors of the first and second quantum well layers 22 and 26 is observed.
In order to suppress the polarized light generated in the first quantum well layer 22 from being absorbed by the GaN substrate 1, the GaN substrate 1 preferably has a wider band gap than the first quantum well layer 22. Further, it is more preferable that the substrate 1 is transparent (preferably light transmittance of 90% or more) with respect to the emission wavelength of the first quantum well layer 22.

この構造の窒化物半導体発光素子の作製に際しては、ＧａＮ基板１の一方主面側にＧａＮ半導体層２の第１部分２Ａがエピタキシャル成長させられた後に、ＧａＮ基板１の他方主面側に第２部分２Ａを構成する第２量子井戸層２６がエピタキシャル成長させられる。したがって、第２量子井戸層２６は、第１部分２Ａの発光ダイオード構造よりも後に形成されるので、Ｐ型コンタクト層２４等の形成時の高温による熱ダメージを受けることがない。これにより、すぐれた効率で発光することができる。   In manufacturing the nitride semiconductor light emitting device having this structure, after the first portion 2A of the GaN semiconductor layer 2 is epitaxially grown on one main surface side of the GaN substrate 1, the second portion is formed on the other main surface side of the GaN substrate 1. The second quantum well layer 26 constituting 2A is epitaxially grown. Accordingly, since the second quantum well layer 26 is formed after the light emitting diode structure of the first portion 2A, the second quantum well layer 26 is not subjected to thermal damage due to a high temperature when forming the P-type contact layer 24 and the like. Thereby, light can be emitted with excellent efficiency.

以上、この発明の実施形態について説明してきたが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、発光ダイオード構造に本願発明が適用された例について説明したが、この発明は、レーザダイオード等の他の発光デバイスにも適用することができる。
また、前述の実施形態では、主としてｍ面を主面とするＧａＮ基板１を用いた例について説明したが、ａ面を主面とするＧａＮ基板を用いてもよい。また、（１０−１１）面、（１０−１３）面、（１１−２２）などといったセミポーラ面を主面とするＧａＮ基板を用いてもよい。 As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form. For example, in the above-described embodiment, the example in which the present invention is applied to the light emitting diode structure has been described. However, the present invention can also be applied to other light emitting devices such as a laser diode.
In the above-described embodiment, the example using the GaN substrate 1 mainly having the m-plane as the main surface has been described. However, a GaN substrate having the a-plane as the main surface may be used. Moreover, you may use the GaN board | substrate which uses a semipolar surface as a main surface, such as (10-11) plane, (10-13) plane, (11-22).

また、前述の例では、ＧａＮ基板１上にＧａＮ半導体層２を再成長させた例について説明したが、たとえば、ｍ面を主面とした炭化シリコン基板上に、成長主面をｍ面としたＧａＮ半導体を成長させるようにしてもよいし、ｒ面を主面とするサファイア基板上にａ面を主面とするＧａＮ半導体を成長させるようにしてもよい。
さらに、前述の実施形態では、ＭＯＣＶＤ法によってＧａＮ基板１上にＧａＮ半導体をエピタキシャル成長させる例について説明したが、ＨＶＰＥ法などの他のエピタキシャル成長法が適用されてもよい。 In the above-described example, an example in which the GaN semiconductor layer 2 is regrown on the GaN substrate 1 has been described. For example, the growth main surface is an m plane on a silicon carbide substrate having an m plane as a main surface. A GaN semiconductor may be grown, or a GaN semiconductor having an a-plane as a main surface may be grown on a sapphire substrate having an r-plane as a main surface.
Furthermore, in the above-described embodiment, the example in which the GaN semiconductor is epitaxially grown on the GaN substrate 1 by the MOCVD method has been described, but other epitaxial growth methods such as the HVPE method may be applied.

また、前述の実施形態では、第１および第２量子井戸層（発光層）２２，２６を有する構成について説明したが、たとえば、図１および図４にそれぞれ示すように、第３活性層２７を第２量子井戸層２６に積層してもよい。この第３活性層２７は、たとえば、第１および第２量子井戸層２２，２６のいずれとも発光波長の異なるIII族窒化物半導体層（より具体的には量子井戸層）からなり、第１量子井戸層２２からの光の入射を受けて光励起して発光するものである。これにより、３色の偏光光が見かけ上混合されて観測されることになる。むろん、さらに、第４活性層や第５活性層を積層して、４色以上の混色の偏光発光を行わせることも可能である。   In the above-described embodiment, the configuration having the first and second quantum well layers (light emitting layers) 22 and 26 has been described. For example, as shown in FIGS. You may laminate | stack on the 2nd quantum well layer 26. FIG. The third active layer 27 is composed of, for example, a group III nitride semiconductor layer (more specifically, a quantum well layer) having a light emission wavelength different from that of the first and second quantum well layers 22 and 26, and the first quantum layer In response to the incidence of light from the well layer 22, the light is excited to emit light. Thus, the three colors of polarized light are apparently mixed and observed. Of course, a fourth active layer or a fifth active layer can be stacked to emit polarized light of four or more colors.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。   In addition, various design changes can be made within the scope of matters described in the claims.

この発明の一実施形態に係る窒化物半導体発光素子の構造を説明するための図解的な断面図である。1 is a schematic cross-sectional view for explaining the structure of a nitride semiconductor light emitting device according to an embodiment of the present invention. III族窒化物半導体の結晶構造のユニットセルを表した図解図である。FIG. 4 is an illustrative view showing a unit cell of a crystal structure of a group III nitride semiconductor. ＧａＮ半導体層を構成する各層を成長させるための処理装置の構成を説明するための図解図である。It is an illustration figure for demonstrating the structure of the processing apparatus for growing each layer which comprises a GaN semiconductor layer. この発明の他の実施形態に係る窒化物半導体発光素子の構造を説明するための図解的な断面図である。FIG. 5 is a schematic cross-sectional view for explaining the structure of a nitride semiconductor light emitting device according to another embodiment of the present invention.

符号の説明Explanation of symbols

１ ＧａＮ基板
２ ＧａＮ半導体層
２Ａ 第１部分
２Ｂ 第２部分
３ アノード電極
４ 接続部
５ カソード電極
７，８ 凹部
１０ 支持基板
１１，１２ 配線
１３，１４ ボンディングワイヤ
１７ 凹部
１８ 金属ポスト
２１ Ｎ型コンタクト層
２２ 第１量子井戸層（第１活性層）
２３ Ｐ型電子阻止層
２４ Ｐ型コンタクト層
２５ ファイナルバリア層
２６ 第２量子井戸層（第２活性層）
２７ 第３活性層
３０ 処理室
３１ ヒータ
３２ サセプタ
３３ 回転軸
３４ 回転駆動機構
３５ ウエハ
３６ 排気配管
４０ 原料ガス供給路
４１ アンモニア原料配管
４２ ガリウム原料配管
４３ アルミニウム原料配管
４４ インジウム原料配管
４５ マグネシウム原料配管
４６ シリコン原料配管
５１ アンモニア原料バルブ
５２ ガリウム原料バルブ
５３ アルミニウム原料バルブ
５４ インジウム原料バルブ
５５ マグネシウム原料バルブ
５６ シリコン原料バルブ DESCRIPTION OF SYMBOLS 1 GaN board | substrate 2 GaN semiconductor layer 2A 1st part 2B 2nd part 3 Anode electrode 4 Connection part 5 Cathode electrode 7,8 Recess 10 Support substrate 11,12 Wiring 13,14 Bonding wire 17 Recess 18 Metal post 21 N-type contact layer 22 First quantum well layer (first active layer)
23 P-type electron blocking layer 24 P-type contact layer 25 Final barrier layer 26 Second quantum well layer (second active layer)
27 Third active layer 30 Processing chamber 31 Heater 32 Susceptor 33 Rotating shaft 34 Rotation drive mechanism 35 Wafer 36 Exhaust piping 40 Raw material gas supply passage 41 Ammonia raw material piping 42 Gallium raw material piping 43 Aluminum raw material piping 44 Indium raw material piping 45 Magnesium raw material piping 46 Silicon material piping 51 Ammonia material valve 52 Gallium material valve 53 Aluminum material valve 54 Indium material valve 55 Magnesium material valve 56 Silicon material valve

Claims (16)

ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子であって、
前記III族窒化物半導体積層構造が、
ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層と、
前記所定の結晶面の主面を有し、前記第１波長とは異なる第２波長の光を発生する第２活性層とを含む、窒化物半導体発光素子。 A nitride semiconductor light-emitting device having a group III nitride semiconductor multilayer structure having a main laminate surface other than the c-plane,
The group III nitride semiconductor multilayer structure is
a first active layer having a principal plane of a predetermined crystal plane other than the c-plane and generating light of a first wavelength;
A nitride semiconductor light emitting element comprising: a second active layer having a principal surface of the predetermined crystal plane and generating light having a second wavelength different from the first wavelength. 前記第１および第２活性層が、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）からなる、請求項１記載の窒化物半導体発光素子。 2. The nitride semiconductor light emitting device according to claim 1, wherein the first and second active layers are made of Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). element. 前記III族窒化物半導体積層構造が、さらに、Ｎ型窒化物半導体層と、Ｐ型窒化物半導体層とを含み、
前記第１活性層が、前記Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間にあり、
前記第２活性層が、前記Ｎ型窒化物半導体層およびＰ型窒化物半導体層の間以外の場所にある、請求項１または２記載の窒化物半導体発光素子。 The group III nitride semiconductor multilayer structure further includes an N-type nitride semiconductor layer and a P-type nitride semiconductor layer,
The first active layer is between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer;
3. The nitride semiconductor light-emitting element according to claim 1, wherein the second active layer is located at a place other than between the N-type nitride semiconductor layer and the P-type nitride semiconductor layer. 前記第２活性層が、前記Ｐ型窒化物半導体層に対して前記第１活性層とは反対側にある、請求項３記載の窒化物半導体発光素子。   4. The nitride semiconductor light emitting device according to claim 3, wherein the second active layer is on the opposite side of the P-type nitride semiconductor layer from the first active layer. 5. 前記第２活性層が、前記Ｎ型窒化物半導体層に対して前記第１活性層とは反対側にある、請求項３記載の窒化物半導体発光素子。   4. The nitride semiconductor light emitting device according to claim 3, wherein the second active layer is on a side opposite to the first active layer with respect to the N-type nitride semiconductor layer. 5. いずれも前記所定の結晶面である第１主面および第２主面を有する基板をさらに含み、
前記III族窒化物半導体積層構造が、前記基板の第１主面に積層され前記第１活性層を含む第１部分と、前記基板の第２主面に積層され前記第２活性層を含む第２部分とを含む、請求項１〜５のいずれか一項に記載の窒化物半導体発光素子。 Each further includes a substrate having a first main surface and a second main surface which are the predetermined crystal planes,
The group III nitride semiconductor multilayer structure includes a first portion that is stacked on the first main surface of the substrate and includes the first active layer, and a first portion that is stacked on the second main surface of the substrate and includes the second active layer. The nitride semiconductor light emitting device according to claim 1, comprising two portions. 前記第２主面が鏡面である、請求項６記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 6, wherein the second main surface is a mirror surface. 前記基板が、前記第１活性層よりも広いバンドギャップを持つ、請求項６または７記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 6 or 7, wherein the substrate has a wider band gap than the first active layer. 前記基板が、前記第１活性層の発光波長に対して透明である、請求項６〜８のいずれか一項に記載の窒化物半導体発光素子。   The nitride semiconductor light emitting element according to any one of claims 6 to 8, wherein the substrate is transparent to an emission wavelength of the first active layer. 前記第１活性層が電流注入により発光し、前記第２活性層が前記第１活性層からの光による光励起によって発光するようになっている、請求項１〜９のいずれか一項に記載の窒化物半導体発光素子。   10. The first active layer emits light by current injection, and the second active layer emits light by photoexcitation with light from the first active layer. 10. Nitride semiconductor light emitting device. 前記第１活性層は、前記第２活性層よりもバンドギャップが大きいIII族窒化物半導体からなる、請求項１〜１０のいずれか一項に記載の窒化物半導体発光素子。   11. The nitride semiconductor light emitting device according to claim 1, wherein the first active layer is made of a group III nitride semiconductor having a band gap larger than that of the second active layer. 前記所定の結晶面が、無極性面または半極性面である、請求項１〜１１のいずれか一項に記載の窒化物半導体発光素子。   The nitride semiconductor light emitting element according to claim 1, wherein the predetermined crystal plane is a nonpolar plane or a semipolar plane. ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子の製造方法であって、
前記III族窒化物半導体積層構造を形成する工程が、
ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層を形成する工程と、
前記所定の結晶面の主面を有し、前記第１波長よりも長い第２波長の光を発生する第２活性層を、前記III族窒化物半導体積層構造の構成層のうち当該第２活性層の形成温度よりも形成温度の高い層を全て形成した後に形成する工程とを含む、窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device having a group III nitride semiconductor multilayer structure having a main laminate surface other than the c-plane,
Forming the group III nitride semiconductor multilayer structure,
forming a first active layer having a principal surface of a predetermined crystal plane other than the c-plane and generating light of a first wavelength;
A second active layer having a principal plane of the predetermined crystal plane and generating light having a second wavelength longer than the first wavelength is selected from the constituent layers of the group III nitride semiconductor multilayer structure. Forming a nitride semiconductor light-emitting element including forming all layers having a higher formation temperature than the layer formation temperature. ｃ面以外の積層主面を有するIII族窒化物半導体積層構造を備えた窒化物半導体発光素子の製造方法であって、
前記III族窒化物半導体積層構造を形成する工程が、
第１導電型の窒化物半導体層を形成する工程と、
前記第１導電型の窒化物半導体層の上に、ｃ面以外の所定の結晶面の主面を有し、第１波長の光を発生する第１活性層を形成する工程と、
前記第１活性層の上に、第２導電型の窒化物半導体層を形成する工程と、
前記所定の結晶面の主面を有し、前記第１波長よりも長い第２波長の光を発生する第２活性層を、前記第１導電型の窒化物半導体層、前記第１活性層および前記第２導電型の窒化物半導体層が形成された後に形成する工程とを含む、窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device having a group III nitride semiconductor multilayer structure having a main laminate surface other than the c-plane,
Forming the group III nitride semiconductor multilayer structure,
Forming a first conductivity type nitride semiconductor layer;
Forming a first active layer having a principal surface of a predetermined crystal plane other than the c-plane and generating light of a first wavelength on the first conductivity type nitride semiconductor layer;
Forming a second conductivity type nitride semiconductor layer on the first active layer;
A second active layer having a principal surface of the predetermined crystal plane and generating light having a second wavelength longer than the first wavelength, the nitride semiconductor layer of the first conductivity type, the first active layer, and Forming the second conductive type nitride semiconductor layer, and then forming the nitride semiconductor light emitting device. 前記第２活性層を形成する工程が、前記III族窒化物半導体積層構造の他のすべての構成層が形成された後に当該第２活性層を形成する工程である、請求項１３または１４記載の窒化物半導体発光素子の製造方法。   15. The step of forming the second active layer is a step of forming the second active layer after all other constituent layers of the group III nitride semiconductor multilayer structure are formed. A method for manufacturing a nitride semiconductor light emitting device. 前記第２波長が、５００ｎｍ以上である、請求項１３〜１５のいずれか一項に記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light-emitting element according to claim 13, wherein the second wavelength is 500 nm or more.
JP2006343090A 2006-12-20 2006-12-20 Nitride semiconductor light-emitting element and its manufacturing method Pending JP2008159606A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006343090A JP2008159606A (en) 2006-12-20 2006-12-20 Nitride semiconductor light-emitting element and its manufacturing method
PCT/JP2007/073793 WO2008075581A1 (en) 2006-12-20 2007-12-10 Nitride semiconductor light emitting element and method for manufacturing the same
TW096148804A TW200840095A (en) 2006-12-20 2007-12-19 Nitride semiconductor light emitting element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343090A JP2008159606A (en) 2006-12-20 2006-12-20 Nitride semiconductor light-emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008159606A true JP2008159606A (en) 2008-07-10

Family

ID=39536213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343090A Pending JP2008159606A (en) 2006-12-20 2006-12-20 Nitride semiconductor light-emitting element and its manufacturing method

Country Status (3)

Country Link
JP (1) JP2008159606A (en)
TW (1) TW200840095A (en)
WO (1) WO2008075581A1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087218A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
WO2011040331A1 (en) 2009-09-30 2011-04-07 住友電気工業株式会社 Light-emitting element
JP2011530194A (en) * 2008-08-04 2011-12-15 ソラア インコーポレーテッド White light device using non-polarizable or semipolar gallium containing materials and phosphors
JP2013519232A (en) * 2010-02-03 2013-05-23 ソラア インコーポレーテッド Reflective mode package for optical devices using gallium and nitrogen containing materials
US8729579B2 (en) 2009-12-09 2014-05-20 Panasonic Corporation Nitride-based semiconductor light-emitting element, lighting device, liquid crystal display device, and method for producing lighting device
US8791473B2 (en) 2009-04-09 2014-07-29 Panasonic Corporation Nitride semiconductor light-emitting element, illuminating device, liquid crystal display device, method for producing nitride semiconductor light-emitting element and method for manufacturing illuminating device
EP2375457A3 (en) * 2010-04-09 2015-04-29 LG Innotek Co., Ltd. Light emitting device with a monolithic re-emission layer
US9046227B2 (en) 2009-09-18 2015-06-02 Soraa, Inc. LED lamps with improved quality of light
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9293667B2 (en) 2010-08-19 2016-03-22 Soraa, Inc. System and method for selected pump LEDs with multiple phosphors
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027924A (en) * 2008-07-22 2010-02-04 Sumitomo Electric Ind Ltd Group iii nitride light-emitting diode
DE102008052405A1 (en) 2008-10-21 2010-04-22 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
JP4375497B1 (en) 2009-03-11 2009-12-02 住友電気工業株式会社 Group III nitride semiconductor device, epitaxial substrate, and method of manufacturing group III nitride semiconductor device
CN107188112B (en) * 2017-04-14 2019-10-01 南京邮电大学 A kind of variable light distribution device and preparation method thereof based on silica-based nitride

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232078A (en) * 2001-02-01 2002-08-16 Sanyo Electric Co Ltd Semiconductor laser and its manufacturing method
JP2002305327A (en) * 2001-04-09 2002-10-18 Sharp Corp Nitride-based semiconductor light emitting device
EP1787330A4 (en) * 2004-05-10 2011-04-13 Univ California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP4140606B2 (en) * 2005-01-11 2008-08-27 ソニー株式会社 GaN-based semiconductor light emitting device manufacturing method
JP4653671B2 (en) * 2005-03-14 2011-03-16 株式会社東芝 Light emitting device
JP4353125B2 (en) * 2005-04-06 2009-10-28 住友電気工業株式会社 LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JP4915128B2 (en) * 2005-04-11 2012-04-11 日亜化学工業株式会社 Nitride semiconductor wafer and method for manufacturing the same
JP2007234918A (en) * 2006-03-02 2007-09-13 Toyoda Gosei Co Ltd Semiconductor light-emitting element

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530194A (en) * 2008-08-04 2011-12-15 ソラア インコーポレーテッド White light device using non-polarizable or semipolar gallium containing materials and phosphors
USRE47711E1 (en) 2008-08-04 2019-11-05 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8956894B2 (en) 2008-08-04 2015-02-17 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
JP2010087218A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
US8791473B2 (en) 2009-04-09 2014-07-29 Panasonic Corporation Nitride semiconductor light-emitting element, illuminating device, liquid crystal display device, method for producing nitride semiconductor light-emitting element and method for manufacturing illuminating device
US9046227B2 (en) 2009-09-18 2015-06-02 Soraa, Inc. LED lamps with improved quality of light
US10557595B2 (en) 2009-09-18 2020-02-11 Soraa, Inc. LED lamps with improved quality of light
US11105473B2 (en) 2009-09-18 2021-08-31 EcoSense Lighting, Inc. LED lamps with improved quality of light
US11662067B2 (en) 2009-09-18 2023-05-30 Korrus, Inc. LED lamps with improved quality of light
US8823027B2 (en) 2009-09-30 2014-09-02 Sumitomo Electric Industries, Ltd. Light emitting device
WO2011040331A1 (en) 2009-09-30 2011-04-07 住友電気工業株式会社 Light-emitting element
US8729579B2 (en) 2009-12-09 2014-05-20 Panasonic Corporation Nitride-based semiconductor light-emitting element, lighting device, liquid crystal display device, and method for producing lighting device
JP2013519232A (en) * 2010-02-03 2013-05-23 ソラア インコーポレーテッド Reflective mode package for optical devices using gallium and nitrogen containing materials
EP2375457A3 (en) * 2010-04-09 2015-04-29 LG Innotek Co., Ltd. Light emitting device with a monolithic re-emission layer
US10700244B2 (en) 2010-08-19 2020-06-30 EcoSense Lighting, Inc. System and method for selected pump LEDs with multiple phosphors
US9293667B2 (en) 2010-08-19 2016-03-22 Soraa, Inc. System and method for selected pump LEDs with multiple phosphors
US11611023B2 (en) 2010-08-19 2023-03-21 Korrus, Inc. System and method for selected pump LEDs with multiple phosphors
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen

Also Published As

Publication number Publication date
TW200840095A (en) 2008-10-01
WO2008075581A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP2008159606A (en) Nitride semiconductor light-emitting element and its manufacturing method
JP2008153285A (en) Nitride semiconductor apparatus and nitride semiconductor manufacturing method
US8017932B2 (en) Light-emitting device
JP2008235804A (en) Light-emitting element
JP2008091488A (en) Method for manufacturing nitride semiconductor
JP4989978B2 (en) Nitride-based light emitting device and manufacturing method thereof
TWI455359B (en) Ultraviolet light emitting element
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
JP2008235802A (en) Light-emitting device
JP2009111012A (en) Semiconductor light-emitting element
JP2011517098A (en) Method for the production of semipolar (Al, In, Ga, B) N-based light emitting diodes
JP2008153286A (en) Nitride semiconductor laminate structure, nitride semiconductor apparatus and manufacturing method for the nitride semiconductor laminate structure
US8946727B2 (en) Zinc oxide based compound semiconductor device
JP2008218645A (en) Light-emitting device
JP2009117641A (en) Semiconductor light-emitting element
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2009071174A (en) Semiconductor light-emitting device
JP2009238803A (en) Gan-based semiconductor substrate, method of manufacturing the same, and semiconductor device
JP2014187159A (en) Semiconductor light-emitting element
JP2009021346A (en) Semiconductor light-emitting element
JP2008288532A (en) Nitride semiconductor device
JP2014207328A (en) Semiconductor light-emitting device
JP2008109021A (en) Semiconductor light emitting element
JP2008235803A (en) Nitride semiconductor light-emitting element
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE