JP2009238803A - Gan-based semiconductor substrate, method of manufacturing the same, and semiconductor device - Google Patents

Gan-based semiconductor substrate, method of manufacturing the same, and semiconductor device Download PDF

Info

Publication number
JP2009238803A
JP2009238803A JP2008079722A JP2008079722A JP2009238803A JP 2009238803 A JP2009238803 A JP 2009238803A JP 2008079722 A JP2008079722 A JP 2008079722A JP 2008079722 A JP2008079722 A JP 2008079722A JP 2009238803 A JP2009238803 A JP 2009238803A
Authority
JP
Japan
Prior art keywords
layer
substrate
gan
ingan
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008079722A
Other languages
Japanese (ja)
Other versions
JP5128335B2 (en
Inventor
Hirotatsu Ishii
宏辰 石井
Tatsushi Shinagawa
達志 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2008079722A priority Critical patent/JP5128335B2/en
Publication of JP2009238803A publication Critical patent/JP2009238803A/en
Application granted granted Critical
Publication of JP5128335B2 publication Critical patent/JP5128335B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a large diameter GaN-based semiconductor substrate with little threading dislocation, and to provide method of manufacturing the same. <P>SOLUTION: A GaN template substrate 10 includes a ZnO single crystal substrate 11, a protective film 12 formed on the backside 11a and the side surface 11b of the substrate 11, an interface layer 13 formed on the surface 11c of the ZnO single crystal substrate 11, an InGaN layer 14 which is formed on the interface layer and lattice-matched with the ZnO single crystal substrate 11, and a GaN layer 15 as thick as several μm formed on the InGaN layer. The GaN layer 15 is grown to overlie an InGaN/ZnO compound substrate having the InGaN layer 14 which is grown while lattice matching with the ZnO single crystal substrate 11 having a small dislocation density, thereby the threading dislocation of the GaN layer 15 is reduced sharply. When the GaN layer 15 is grown, the protective film 12 prevents the ZnO single crystal substrate 11 from being destroyed by ammonia, and mixing of Zn or O to the InGaN layer or the GaN layer can be controlled. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、発光素子、特に半導体レーザダイオードなどを作製するのに好適なGaN系半導体基板、その製造方法および半導体素子に関する。   The present invention relates to a GaN-based semiconductor substrate suitable for manufacturing a light-emitting element, particularly a semiconductor laser diode, a manufacturing method thereof, and a semiconductor element.

従来、青紫色レーザダイオードは、HVPEなどの方法により成長された自立GaN基板を利用し、この基板上に活性層、クラッド層、コンタクト層などの各層をMOCVDなどの方法によりエピタキシャル成長した窒化物半導体積層体を加工し形成される。   Conventionally, a blue-violet laser diode uses a self-standing GaN substrate grown by a method such as HVPE, and a nitride semiconductor laminate in which each layer such as an active layer, a clad layer, and a contact layer is epitaxially grown on this substrate by a method such as MOCVD. Formed by processing the body.

従来、自立GaN基板の成長には、GaAs基板上にGaN層を成長し、GaAs基板を取り除く方法が利用されている(特許文献1,2および3参照)。
WO99/23693号公報 特開2001−102307号公報 特開2000−340509号公報
Conventionally, a method of growing a self-standing GaN substrate by growing a GaN layer on the GaAs substrate and removing the GaAs substrate has been used (see Patent Documents 1, 2, and 3).
WO99 / 23693 JP 2001-102307 A JP 2000-340509 A

ところで、青紫色レーザダイオードなどの実用化に至る過程において、信頼性の確保のために基板の転位密度の低減が重要であった。上記特許文献1乃至3に開示された従来技術によれば、貫通転位密度を低減した自立GaN基板が実現するとされている。しかし、より高い信頼性を確保するために、貫通転位に代表される結晶欠陥の密度を更に低減する必要がある。
本発明の目的は、従来よりも良好な結晶品質を有するGaN系半導体基板、その製造方法および半導体素子を提供することにある。
Meanwhile, in the process leading to the practical use of blue-violet laser diodes and the like, it has been important to reduce the dislocation density of the substrate in order to ensure reliability. According to the prior art disclosed in Patent Documents 1 to 3, a self-standing GaN substrate with a reduced threading dislocation density is realized. However, in order to ensure higher reliability, it is necessary to further reduce the density of crystal defects typified by threading dislocations.
An object of the present invention is to provide a GaN-based semiconductor substrate having a better crystal quality than before, a method for manufacturing the same, and a semiconductor element.

上記課題を解決するために、請求項1に記載の発明に係るGaN系半導体基板は、ZnO基板と、前記ZnO基板の一方の面と側面に形成された保護膜と、前記ZnO基板の他方の面に形成された界面層と、前記界面層上に形成された前記ZnO基板と格子整合するInGaN層と、前記InGaN層上に形成された少なくとも2μm以上のGaN層と、を備えたGaNテンプレート基板であることを特徴とする。   In order to solve the above-mentioned problem, a GaN-based semiconductor substrate according to claim 1 includes a ZnO substrate, a protective film formed on one side and a side surface of the ZnO substrate, and the other of the ZnO substrate. A GaN template substrate comprising: an interface layer formed on a surface; an InGaN layer lattice-matched to the ZnO substrate formed on the interface layer; and a GaN layer of at least 2 μm or more formed on the InGaN layer It is characterized by being.

この構成によれば、下地基板として、大型の単結晶、具体的には2〜3インチ、あるいは、それ以上の基板の製造が可能なZnO基板を用いているので、従来よりも大口径のGaNテンプレート基板を作れる。もともと転位密度の小さいZnO基板に格子整合して成長されたInGaN層を有するInGaN/ZnO複合基板を下地としてGaN層が成長されているので、GaN層の貫通転位密度が大幅に低減されている。また、ZnO基板の一方の面および側面に形成された保護膜により、GaN層を成長する際に、ZnO基板がGaNの原料ガスのひとつであるアンモニアによって破壊されるのを抑制でき、更に界面層の導入によってInGaN層やGaN層へのZnおよびOの混入を抑制することができる。従って、従来よりも貫通転位を低減した良好な結晶品質のGaN層を有するGaNテンプレート基板を得ることができる。   According to this configuration, a large single crystal, specifically, a ZnO substrate capable of manufacturing a substrate having a size of 2 to 3 inches or more is used as the base substrate. A template board can be made. Since the GaN layer is grown on the basis of an InGaN / ZnO composite substrate having an InGaN layer grown by lattice matching with a ZnO substrate originally having a low dislocation density, the threading dislocation density of the GaN layer is greatly reduced. Further, the protective film formed on one side and the side surface of the ZnO substrate can suppress the destruction of the ZnO substrate by ammonia, which is one of GaN source gases, when the GaN layer is grown. Introducing Zn and O into the InGaN layer and the GaN layer can be suppressed. Therefore, it is possible to obtain a GaN template substrate having a GaN layer having a good crystal quality with reduced threading dislocations as compared with the prior art.

請求項2に記載の発明に係るGaN系半導体基板は、前記界面層は、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層からなることを特徴とする。
請求項3に記載の発明に係るGaN系半導体基板の製造方法は、ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、前記ZnO基板の他方の面に界面層を形成する第2の工程と、前記界面層上に前記ZnO基板と格子整合するInGaN層を形成する第3の工程と、前記InGaN層上に少なくとも2μm以上のGaN層を形成する第4の工程と、を実施してGaNテンプレート基板を作製することを特徴とする。
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のGaN層を有するGaNテンプレート基板を作製することができる。
The GaN-based semiconductor substrate according to a second aspect of the invention is characterized in that the interface layer is composed of a GaN layer having a critical thickness or less, an InN layer, and a composite layer combining these.
According to a third aspect of the present invention, there is provided a method for manufacturing a GaN-based semiconductor substrate, comprising: a first step of forming a protective film on one surface and side surface of a ZnO substrate; and forming an interface layer on the other surface of the ZnO substrate. A second step of forming a third step of forming an InGaN layer lattice-matched to the ZnO substrate on the interface layer, a fourth step of forming a GaN layer of at least 2 μm or more on the InGaN layer, To produce a GaN template substrate.
According to this configuration, it is possible to manufacture a GaN template substrate having a GaN layer with good crystal quality and having fewer threading dislocations than before.

請求項4に記載の発明に係るGaN系半導体基板の製造方法は、前記保護膜および前記ZnO基板を取り除くことで、自立GaN基板を作製する第5の工程を更に備えることを特徴とする。   According to a fourth aspect of the present invention, there is provided a method of manufacturing a GaN-based semiconductor substrate, further comprising a fifth step of manufacturing a self-standing GaN substrate by removing the protective film and the ZnO substrate.

この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のGaN層を有する自立GaN基板を得ることができる。
請求項5に記載の発明に係るGaN系半導体基板の製造方法は、前記保護膜、前記ZnO基板、前記界面層、前記InGaN層および前記InGaN層と界面をなす前記GaN層の一部を取り除くことで、自立GaN基板を作製する第6の工程を更に備えることを特徴とする。
According to this configuration, it is possible to obtain a self-standing GaN substrate having a GaN layer having a good crystal quality with fewer threading dislocations than in the past.
The method for manufacturing a GaN-based semiconductor substrate according to claim 5 is to remove a part of the protective film, the ZnO substrate, the interface layer, the InGaN layer, and the GaN layer that forms an interface with the InGaN layer. The semiconductor device further includes a sixth step of manufacturing a self-standing GaN substrate.

この構成によれば、貫通転位を低減した更に良好な結晶品質のGaN層を有する自立GaN基板を得ることができる。請求項6に記載の発明に係る半導体素子は、請求項4又は5に記載の前記自立GaN基板上に、半導体素子構造を形成したことを特徴とする。   According to this configuration, it is possible to obtain a self-standing GaN substrate having a GaN layer with better crystal quality with reduced threading dislocations. A semiconductor element according to a sixth aspect of the invention is characterized in that a semiconductor element structure is formed on the self-standing GaN substrate according to the fourth or fifth aspect.

この構成によれば、自立GaN基板上に素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ(FET)などの半導体素子を形成できる。   According to this configuration, by forming an element structure on a free-standing GaN substrate, a semiconductor light emitting element such as a semiconductor laser element or a light emitting diode, or a semiconductor element such as a power Schottky diode or a field effect transistor (FET) is formed. it can.

請求項7に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立GaN基板上に形成された第1導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成された第2導電型のGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。   According to a seventh aspect of the present invention, in the semiconductor device according to the seventh aspect, the semiconductor device structure includes a first conductivity type AlGaN clad layer formed on the free-standing GaN substrate, and an InGaN active layer formed on the AlGaN clad layer. Alternatively, an active layer having a quantum well structure made of GaN, a second conductivity type AlGaN cladding layer formed on the active layer, and a second conductivity type GaN contact layer formed on the AlGaN cladding layer, And a semiconductor light emitting device.

この構成によれば、発光波長が青色の半導体発光素子を実現できる。
請求項8に記載の発明に係るGaN系半導体基板は、ZnO基板と、前記ZnO基板の一方の面と側面に形成された保護膜と、前記ZnO基板の他方の面に形成された界面層と、前記界面層上に形成された前記ZnO基板と格子整合するInGaN層と、前記InGaN層上に形成された少なくとも2μm以上のInGaN層と、を備えたInGaNテンプレート基板であることを特徴とする。この構成によれば、ZnO基板上にInを添加された良好な品質の厚いInGaN層を成長できるので、従来よりも貫通転位密度が小さいInGaNテンプレート基板を得ることができる。発振波長の長波長化に有利な格子定数を調整された基板を得ることができる。
According to this configuration, a semiconductor light emitting element having a blue emission wavelength can be realized.
A GaN-based semiconductor substrate according to claim 8 includes a ZnO substrate, a protective film formed on one surface and side surfaces of the ZnO substrate, and an interface layer formed on the other surface of the ZnO substrate, An InGaN template substrate comprising: an InGaN layer lattice-matched with the ZnO substrate formed on the interface layer; and an InGaN layer of at least 2 μm or more formed on the InGaN layer. According to this configuration, a good quality thick InGaN layer doped with In can be grown on the ZnO substrate, so that an InGaN template substrate having a lower threading dislocation density than the conventional one can be obtained. It is possible to obtain a substrate in which the lattice constant, which is advantageous for increasing the oscillation wavelength, is adjusted.

請求項9に記載の発明に係るGaN系半導体基板の製造方法は、ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、前記ZnO基板の他方の面に界面層を成長させて形成する第2の工程と、前記界面層上に前記ZnO基板と格子整合するInGaN層を形成する第3の工程と、前記InGaN層上に少なくとも2μm以上のInGaN層を形成する第4の工程と、を実施してInGaNテンプレート基板を作製することを特徴とする。   The method for manufacturing a GaN-based semiconductor substrate according to claim 9 includes a first step of forming a protective film on one surface and side surface of the ZnO substrate, and an interface layer grown on the other surface of the ZnO substrate. A second step of forming an InGaN layer lattice-matched to the ZnO substrate on the interface layer, and a fourth step of forming an InGaN layer of at least 2 μm or more on the InGaN layer. And an InGaN template substrate is manufactured by performing the steps.

請求項10に記載の発明に係るGaN系半導体基板の製造方法は、前記保護膜および前記ZnO基板を取り除くことで、自立InGaN基板を作製する第5の工程を更に備えることを特徴とする。   The method for manufacturing a GaN-based semiconductor substrate according to claim 10 further includes a fifth step of fabricating a self-supporting InGaN substrate by removing the protective film and the ZnO substrate.

請求項11に記載の発明に係るGaN系半導体基板の製造方法は、前記InGaNテンプレート基板の前記保護膜、前記ZnO基板、前記界面層、および該界面層と界面をなす前記InGaN層の一部を取り除くことで、自立InGaN基板を作製する第6の工程を更に備えることを特徴とする。請求項12に記載の発明に係る半導体素子は、請求項10又は11に記載の前記自立InGaN基板上に、半導体素子構造を形成したことを特徴とする。   A method of manufacturing a GaN-based semiconductor substrate according to an eleventh aspect includes: the protective film of the InGaN template substrate; the ZnO substrate; the interface layer; and a part of the InGaN layer that forms an interface with the interface layer. It is characterized by further comprising a sixth step of producing a free-standing InGaN substrate by removing. A semiconductor device according to a twelfth aspect of the invention is characterized in that a semiconductor device structure is formed on the self-standing InGaN substrate of the tenth or eleventh aspect.

この構成によれば、自立InGaN基板上に半導体素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ(FET)などの半導体素子を形成できる。   According to this configuration, by forming a semiconductor element structure on a free-standing InGaN substrate, a semiconductor light emitting element such as a semiconductor laser element or a light emitting diode, or a semiconductor element such as a power Schottky diode or a field effect transistor (FET) can be obtained. Can be formed.

請求項13に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立InGaN基板上に形成された第1導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる多重量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成された第2導電型のInGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the semiconductor device structure has a first conductivity type AlInGaN clad layer formed on the freestanding InGaN substrate and an InGaN active layer formed on the AlInGaN clad layer. Alternatively, an active layer having a multiple quantum well structure made of GaN, a second conductivity type AlInGaN cladding layer formed on the active layer, and a second conductivity type InGaN contact layer formed on the AlInGaN cladding layer, And is configured as a semiconductor light emitting device.

この構成によれば、青色から赤色までの可視光領域、特に青色よりも長波長の可視光(例えば緑色)で発光する半導体発光素子を実現できる。   According to this configuration, it is possible to realize a semiconductor light emitting element that emits light in a visible light region from blue to red, in particular, visible light having a longer wavelength than blue (for example, green).

本発明によれば、従来よりも良好な結晶品質を有するGaN系半導体基板および半導体素子を実現できる。   According to the present invention, it is possible to realize a GaN-based semiconductor substrate and a semiconductor element having better crystal quality than conventional ones.

以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
(第1実施形態)
図1は本発明の第1実施形態に係るGaNテンプレート基板10を示している。
Hereinafter, embodiments embodying the present invention will be described with reference to the drawings. In the description of each embodiment, similar parts are denoted by the same reference numerals, and redundant description is omitted.
(First embodiment)
FIG. 1 shows a GaN template substrate 10 according to the first embodiment of the present invention.

GaN系半導体基板としてのGaNテンプレート基板10は、半導体素子の一例として、405nm付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板(エピタキシャルウェハ)として利用される。   The GaN template substrate 10 as a GaN-based semiconductor substrate is used as an epitaxial growth substrate (epitaxial wafer) for a blue-violet semiconductor laser device having an oscillation wavelength near 405 nm as an example of a semiconductor device.

このGaNテンプレート基板10は、ZnO単結晶基板(ZnO基板)11と、ZnO単結晶基板11の裏面(一方の面)11aと側面11bに形成された保護膜12と、ZnO単結晶基板11の表面(他方の面)11cに形成された界面層13と、薄い界面層13上に形成されたZnO単結晶基板11と格子整合するInGaN層14と、InGaN層14上に形成された少なくとも2μm以上の厚いGaN層15とを備える。   The GaN template substrate 10 includes a ZnO single crystal substrate (ZnO substrate) 11, a protective film 12 formed on the back surface (one surface) 11 a and the side surface 11 b of the ZnO single crystal substrate 11, and the surface of the ZnO single crystal substrate 11. (The other side) interface layer 13 formed on 11c, InGaN layer 14 lattice-matched with ZnO single crystal substrate 11 formed on thin interface layer 13, and at least 2 μm or more formed on InGaN layer 14 And a thick GaN layer 15.

ZnO単結晶基板11は、水熱合成などの方法により育成されたインゴットをスライスして利用する。主面方位はc面であり、酸素面もしくはZn面である。1度程度のわずかなオフ角度をつけてもよい。少なくともエピタキシャル層を配置するZnO単結晶基板11の主面は、化学機械研磨および熱処理により原子レベルに平坦化されている。ZnO単結晶基板11上にZnO系エピタキシャル層が配置されていてもよい。   The ZnO single crystal substrate 11 is used by slicing an ingot grown by a method such as hydrothermal synthesis. The principal plane orientation is the c plane, which is an oxygen plane or a Zn plane. A slight off angle of about 1 degree may be provided. At least the main surface of the ZnO single crystal substrate 11 on which the epitaxial layer is arranged is flattened to the atomic level by chemical mechanical polishing and heat treatment. A ZnO-based epitaxial layer may be disposed on the ZnO single crystal substrate 11.

界面層13は、InNおよびGaNの単分子層膜を組み合わせるなどした擬格子整合界面層である。典型的には、5分子層のGaN層と1分子層のInN層の組み合わせを構成単位とし、これを1回から10回繰り返す構造が利用される。界面層が弾性的に歪むことにより、擬似格子整合を維持できる範囲内で、GaN層を3分子層程度に薄くしたり、10分子層程度に厚くすることもできるが、InN層は、1分子層以下が好ましい。また、ここでいう分子層の数値は、必ずしも整数である必要はない。このように構成された
擬格子整合界面層は、厚さが2〜50nm程度であり、この界面層によって、ZnO単結晶基板11の格子定数を引き継ぎながら、ZnO単結晶基板とその上に成長されるInGaN層との構成元素による相互拡散を防止することができる。
The interface layer 13 is a pseudo-lattice matching interface layer obtained by combining InN and GaN monolayers. Typically, a structure in which a combination of a five-molecular GaN layer and a single-molecular InN layer is used as a structural unit and this is repeated one to ten times is used. As the interface layer is elastically distorted, the GaN layer can be made as thin as about 3 molecular layers or as thick as about 10 molecular layers within a range in which pseudo lattice matching can be maintained. Layers or less are preferred. Moreover, the numerical value of the molecular layer here does not necessarily need to be an integer. The thus configured pseudo-lattice matching interface layer has a thickness of about 2 to 50 nm, and the interface layer is grown on the ZnO single crystal substrate and the ZnO single crystal substrate 11 while inheriting the lattice constant of the ZnO single crystal substrate 11. Interdiffusion due to constituent elements with the InGaN layer can be prevented.

ZnO単結晶基板11上に薄い界面層13を介して形成される、ZnO単結晶基板11と格子整合するInGaN層14のIn組成は、概略0.15程度であるが、結晶欠陥を増加させない程度に成長が可能なIn組成は0.1〜0.2である。厳密には、InGaN層14のInN組成は、X線回折法により観測されるロッキングカーブの回折ピーク半値幅が最小となるように調整される。InGaN層14の厚さは、典型的には0.1μmである。その厚さが0.01μm以下であると、GaN層15の成長時に相互拡散が大きくなる場合があり好ましくない。   The In composition of the InGaN layer 14 lattice-matched with the ZnO single crystal substrate 11 formed on the ZnO single crystal substrate 11 through the thin interface layer 13 is about 0.15, but grows to such an extent that crystal defects are not increased. The possible In composition is 0.1 to 0.2. Strictly speaking, the InN composition of the InGaN layer 14 is adjusted so that the half-value width of the diffraction peak of the rocking curve observed by the X-ray diffraction method is minimized. The thickness of the InGaN layer 14 is typically 0.1 μm. If the thickness is 0.01 μm or less, mutual diffusion may increase when the GaN layer 15 is grown, which is not preferable.

また、ZnO単結晶基板11の酸素面或いはZn面のいずれを用いた場合でも、InGaN層14は、III族面となるように成長する。成長温度が著しく低い場合は、N面となる場合がある。   In addition, the InGaN layer 14 grows to be a group III surface regardless of whether the oxygen surface or the Zn surface of the ZnO single crystal substrate 11 is used. When the growth temperature is extremely low, the N surface may be formed.

InGaN層14上に形成されたGaN層15は、結晶品質を良好とするために少なくとも2μm以上の厚さとする。また、デバイス化の段階などで部分的にZnO基板を取り除くためには、10μm以上の厚さを有することが望ましい。さらに自立基板とするためには、機械的強度を保つために50μm程度以上の厚さが必要で、典型的には、200μm程度の厚さであることが望ましい。但し、自立基板の機械的強度を保つために他のZnO基板やGaAs基板などに貼り付けて使用する場合は、50μm程度以下の自立基板を利用することが可能である。   The GaN layer 15 formed on the InGaN layer 14 has a thickness of at least 2 μm or more in order to improve the crystal quality. In order to partially remove the ZnO substrate at the stage of device fabrication, it is desirable to have a thickness of 10 μm or more. Furthermore, in order to make a self-supporting substrate, a thickness of about 50 μm or more is necessary to maintain mechanical strength, and it is typically desirable that the thickness be about 200 μm. However, in order to maintain the mechanical strength of the self-supporting substrate, it is possible to use a self-supporting substrate of about 50 μm or less when it is used by being attached to another ZnO substrate or GaAs substrate.

GaN層15は、アンドープの高純度としてもよいが、Mg等のp型不純物をドーピングしてP型としてもよく、Si等のn型不純物をドーピングしてN型としてもよい。
ZnO単結晶基板11の裏面11aおよび側面11bに形成された保護膜12は、GaN層15を成長する際のZnO単結晶基板11の劣化を抑制するための保護膜である。つまり、この保護膜12により、GaN層15を成長する際に使用される原料ガスであるアンモニアとの反応によって、ZnO単結晶基板11が破壊されるのを抑制できる。この保護膜12は、Mo等の高融点金属をスパッタすることによって形成した膜やSiN等からなる誘電体膜が利用できるが、GaN層を用いてもよい。(GaNテンプレート基板の製造方法)
The GaN layer 15 may be highly undoped, but may be p-type doped with p-type impurities such as Mg, or may be n-type doped with n-type impurities such as Si.
The protective film 12 formed on the back surface 11 a and the side surface 11 b of the ZnO single crystal substrate 11 is a protective film for suppressing deterioration of the ZnO single crystal substrate 11 when the GaN layer 15 is grown. That is, the protective film 12 can suppress the destruction of the ZnO single crystal substrate 11 due to the reaction with ammonia, which is a raw material gas used when the GaN layer 15 is grown. The protective film 12 can be a film formed by sputtering a refractory metal such as Mo or a dielectric film made of SiN or the like, but a GaN layer may be used. (Method for manufacturing GaN template substrate)

次に、図1に示すGaNテンプレート基板10の製造方法を説明する。
GaNテンプレート基板10の製造方法は、以下の工程を備える。
1.ZnO単結晶基板11の裏面11aと側面11bに保護膜12を形成する工程。
2.ZnO単結晶基板11の表面11cに界面層13を成長させて形成する工程。
3.界面層13上にZnO単結晶基板11と格子整合するInGaN層14を形成する工程。
4.InGaN層14上に厚いGaN層15を形成する工程。
これらの工程を実施してGaNテンプレート基板10が完成する。
Next, a method for manufacturing the GaN template substrate 10 shown in FIG. 1 will be described.
The manufacturing method of the GaN template substrate 10 includes the following steps.
1. A step of forming a protective film 12 on the back surface 11a and the side surface 11b of the ZnO single crystal substrate 11.
2. A step of growing and forming the interface layer 13 on the surface 11c of the ZnO single crystal substrate 11.
3. A step of forming an InGaN layer 14 lattice-matched with the ZnO single crystal substrate 11 on the interface layer 13.
4. A step of forming a thick GaN layer 15 on the InGaN layer 14.
By performing these steps, the GaN template substrate 10 is completed.

このようなGaNテンプレート基板10の製造方法を、以下により詳細に説明する。
(工程1)まず、(000_1)面(―c面:酸素面)が基板面(表面)となっているZnO単結晶基板11を用意する。(0001)面(+c面:Zn面)を利用してもよい。1度程度のオフ角度を施してもよい。
A method for manufacturing such a GaN template substrate 10 will be described in more detail below.
(Step 1) First, a ZnO single crystal substrate 11 having a (000_1) plane (-c plane: oxygen plane) as a substrate plane (surface) is prepared. A (0001) plane (+ c plane: Zn plane) may be used. An off angle of about 1 degree may be applied.

(工程2)ZnO単結晶基板11の外面のうち、裏面11aおよび両側面11b上に窒化物半導体(InGaN,AlInN,AlGaInN等)からなる保護膜40を、MBE(molecular beam epitaxy)法、例えばRFMBE(radio-frequency molecular beam epitaxy)法、或いはPLD(Pulsed Laser Deposition)法等、比較的低温(400〜600℃程度以下)のプロセスにより成長(エピタキシャル成長)させる。 (Step 2) A protective film 40 made of a nitride semiconductor (InGaN, AlInN, AlGaInN, etc.) is formed on the back surface 11a and both side surfaces 11b of the outer surface of the ZnO single crystal substrate 11 by MBE (molecular beam epitaxy) method, for example, RFMBE Growth (epitaxial growth) is performed by a process at a relatively low temperature (about 400 to 600 ° C. or less) such as a (radio-frequency molecular beam epitaxy) method or a PLD (Pulsed Laser Deposition) method.

(工程3)次に、ZnO単結晶基板11の表面平坦化処理を行う。
熱処理と化学機械研磨による平坦化を行う。ZnOエピタキシャル層を形成してもよい。これらの処理の結果、ZnO単結晶基板11は、原子レベルで平坦な表面を得ることができる。例えば、AFMのRMS値は、0.2nm程度以下となる。オフ角度を施した場合は、ステップバンチングがなく、均一なステップを観測することができた。
(Step 3) Next, a surface flattening process of the ZnO single crystal substrate 11 is performed.
Planarization is performed by heat treatment and chemical mechanical polishing. A ZnO epitaxial layer may be formed. As a result of these treatments, the ZnO single crystal substrate 11 can obtain a flat surface at the atomic level. For example, the RMS value of AFM is about 0.2 nm or less. When the off-angle was applied, there was no step bunching and a uniform step could be observed.

(工程4)次に、第1の窒化物半導体の成長工程に入る。成長チャンバー内で大気圧下または減圧下でサーマルクリーニング処理を行う。
具体的には、真空中、700〜750℃の温度で30〜60分加熱し、有機物などを除去する。
(Step 4) Next, the first nitride semiconductor growth step is started. Thermal cleaning is performed in the growth chamber under atmospheric pressure or reduced pressure.
Specifically, it is heated in a vacuum at a temperature of 700 to 750 ° C. for 30 to 60 minutes to remove organic substances and the like.

ここで、ZnO単結晶基板11の裏面11aおよび両側面11b上に、窒化物半導体(InGaN,AlInN,AlGaInN等)からなる保護膜12を形成してもよいが、ここでは、既に保護膜12が形成されているとする。   Here, a protective film 12 made of a nitride semiconductor (InGaN, AlInN, AlGaInN, etc.) may be formed on the back surface 11a and both side surfaces 11b of the ZnO single crystal substrate 11, but here, the protective film 12 has already been formed. Suppose that it is formed.

(工程5) 次にZnO単結晶基板11表面への窒化物半導体層の成長工程にはいる。
V族原料を窒素ラジカルとして供給できるRFラジカルセルを有するRFMBE法により成長させる。界面層13は、例えばInNの1MLとGaNの5MLを組み合わせた積層を1単位として、この積層を2〜4単位繰り返して形成する。
(Step 5) Next, the nitride semiconductor layer is grown on the surface of the ZnO single crystal substrate 11.
The group V material is grown by the RFMBE method having an RF radical cell capable of supplying nitrogen radicals. For example, the interface layer 13 is formed by repeating a stack of 2 to 4 units by combining a stack of 1 ML of InN and 5 ML of GaN as one unit.

この工程5の条件として、例えば、成長温度Tg=400〜600℃、プラズマ電力P=300〜500W、窒素ガス(N2)流量1.0〜5.0sccm(standard cc/mIn)とする。III族原料としては、InN層においては、高純度のIn、GaN層に対しては、Ga金属原料をクヌーセンセルで蒸発させて基板に供給する。 As conditions for this step 5, for example, the growth temperature Tg = 400 to 600 ° C., the plasma power P = 300 to 500 W, and the nitrogen gas (N 2 ) flow rate 1.0 to 5.0 sccm (standard cc / mIn). As the group III material, in the InN layer, the Ga metal material is evaporated in the Knudsen cell and supplied to the substrate for the high-purity In and GaN layers.

引き続きZnO単結晶基板11と格子整合するInGaN層14を成長する。この工程において、例えば、成長温度はTg=400から600℃に設定される。プラズマ電力P=300〜500W、窒素ガス(N2)流量1.0〜5.0sccmとする。III族原料としては、高純度のInおよびGa金属原料をクヌーセンセルで蒸発させて基板に供給する。In組成は、およそ20%に調整する。InGaN層14は、総計で0,1〜0.3μm程度の厚さで、少なくとも0.01μmの厚さ成長する。基板温度は、連続的に上昇させるか、途中でステップ状に上昇してもよい。成長温度の違いでInとGaの取り込まれる率が変動するので、成長温度を上昇させる場合にInのフラックスを上昇させる。また、窒素ラジカルは、表面におけるV/III比が1程度となるようにRHEEDパターンを一定とするように調整する。
InGaN層14の成長途中で、アニールを行ってもよい。
Subsequently, an InGaN layer 14 lattice-matched with the ZnO single crystal substrate 11 is grown. In this step, for example, the growth temperature is set to Tg = 400 to 600 ° C. The plasma power P is set to 300 to 500 W and the nitrogen gas (N 2 ) flow rate is set to 1.0 to 5.0 sccm. As group III materials, high-purity In and Ga metal materials are evaporated in a Knudsen cell and supplied to the substrate. The In composition is adjusted to approximately 20%. The InGaN layer 14 has a total thickness of about 0.1 to 0.3 μm and grows to a thickness of at least 0.01 μm. The substrate temperature may be increased continuously or stepwise in the middle. Since the rate at which In and Ga are incorporated varies depending on the growth temperature, the flux of In is increased when the growth temperature is increased. Further, the nitrogen radical is adjusted so that the RHEED pattern is constant so that the V / III ratio on the surface is about 1.
Annealing may be performed during the growth of the InGaN layer 14.

(工程6)この後、GaN層15の成長にはいる。
GaN層15の成長は、アンモニアを利用して行う。基板温度を800℃程度に上昇し、アンモニアの供給とともにInとGaを照射して成長を行う。この手法では、GaN層15の成長速度は、高々1μm/h程度であるので、厚膜の成長を行うことができない。InGaN/ZnOの段階でHVPE装置に導入して成長する。HVPE装置に導入する前にGaN層15をMBE装置で成長してもよい。MBE法のほかにPLD法を使用してもよい。PLD法では3族原料の運動エネルギーが大きいので、基板温度を低温としても比較的表面マイグレーションの大きい条件で成長が可能である。
(Step 6) Thereafter, the GaN layer 15 is grown.
The growth of the GaN layer 15 is performed using ammonia. The substrate temperature is raised to about 800 ° C., and growth is performed by irradiating In and Ga with the supply of ammonia. In this method, the growth rate of the GaN layer 15 is at most about 1 μm / h, so that a thick film cannot be grown. Introduced into HVPE equipment at InGaN / ZnO stage and grows. The GaN layer 15 may be grown with an MBE device before being introduced into the HVPE device. The PLD method may be used in addition to the MBE method. In the PLD method, since the kinetic energy of the Group 3 raw material is large, growth can be performed under relatively large surface migration even when the substrate temperature is low.

HVPEの条件は、概略次のとおりである。成長温度は、1000℃から1100℃キャリアに塩化水素を用いて、3族原料は金属Gaを用いる。   The conditions of HVPE are as follows. The growth temperature is 1000 ° C. to 1100 ° C. Hydrogen is used as a carrier, and the group 3 material is metal Ga.

以上の(工程1)〜(工程6)により図1に示すGaNテンプレート基板10が製造される。GaN層15の厚さを10μm程度とし、このGaNテンプレート基板10を素子作製に利用することができる。この場合は、GaN層15の成長にMBEやMOCVDが利用できる。   The GaN template substrate 10 shown in FIG. 1 is manufactured by the above (Step 1) to (Step 6). The thickness of the GaN layer 15 is about 10 μm, and this GaN template substrate 10 can be used for device fabrication. In this case, MBE or MOCVD can be used for the growth of the GaN layer 15.

このようにして作製したGaNテンプレート基板10の保護膜12およびZnO単結晶基板11を取り除くことで、図2に示すGaN系半導体基板としての自立GaN基板20を作製することができる。   By removing the protective film 12 and the ZnO single crystal substrate 11 of the GaN template substrate 10 thus manufactured, the self-standing GaN substrate 20 as the GaN-based semiconductor substrate shown in FIG. 2 can be manufactured.

この場合は、GaN層15を100μm以上の厚さとする。ドライエッチングで裏面11aの保護膜12を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりZnO単結晶基板11をウエットエッチングする。さらに自立GaN基板20の裏面側を数μm程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。   In this case, the GaN layer 15 has a thickness of 100 μm or more. After the protective film 12 on the back surface 11a is removed by dry etching, the ZnO single crystal substrate 11 is wet etched with carboxylic acid such as hydrochloric acid, phosphoric acid, or tartaric acid. Further, the contact resistance of the back surface can be lowered by removing the back surface side of the free-standing GaN substrate 20 by about several μm by chemical mechanical polishing. This step is often performed in an element process.

(半導体発光素子)
次に、図2に示す自立GaN基板20を、エピタキシャル成長用基板(エピタキシャルウェハ)として用い、このエピタキシャルウェハ上に高温のMOCVDにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立GaN基板20は、図2の破線で示す部分まで取り除いたものを使用する。
(Semiconductor light emitting device)
Next, the self-standing GaN substrate 20 shown in FIG. 2 is used as an epitaxial growth substrate (epitaxial wafer), and the element structure of the semiconductor light emitting element is laminated on the epitaxial wafer by high temperature MOCVD. Note that the self-standing GaN substrate 20 used here is the one that is removed up to the portion indicated by the broken line in FIG.

ここでは、自立GaN基板20のGaN層15上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立GaN基板20は、半導体レーザ素子LEDなどの半導体発光素子に限らず、電力用のショットキーダイオードやFETなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用することもできる。   Here, a case where an element structure of a semiconductor laser element is formed on the GaN layer 15 of the self-standing GaN substrate 20 will be described as an example. The self-standing GaN substrate 20 is not limited to a semiconductor light emitting element such as a semiconductor laser element LED, but can also be used as an epitaxial wafer for forming an element structure of a semiconductor element such as a power Schottky diode or FET.

図3は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立GaN基板20のGaN層15をエピタキシャルウェハとして、このエピタキシャルウェハ上に形成される。GaN層15は、Siをドープしたn型導電性を有する。このGaN層15上に形成される素子構造は、バッファ層であるn型導電性を有するGaN層31と、n型導電性を有するGaNクラッド層32と、GaNクラッド層32上に形成されたInGaN活性層33と、活性層33上に形成されたp型導電性を有するAlGaNクラッド層34と、AlGaNクラッド層34上に形成されたp型導電性を有するGaNコンタクト層35と、を備える。なお、InGaN活性層33に代えて、InGaN/GaNからなる量子井戸(QW)構造の活性層を用いてもよい。   FIG. 3 is a cross-sectional view showing the element structure of the semiconductor laser element. This element structure is formed on this epitaxial wafer using the GaN layer 15 of the self-standing GaN substrate 20 as an epitaxial wafer. The GaN layer 15 has n-type conductivity doped with Si. The element structure formed on the GaN layer 15 includes an n-type GaN layer 31 serving as a buffer layer, an n-type GaN clad layer 32, and an InGaN formed on the GaN clad layer 32. An active layer 33, an AlGaN cladding layer 34 having p-type conductivity formed on the active layer 33, and a GaN contact layer 35 having p-type conductivity formed on the AlGaN cladding layer 34 are provided. Instead of the InGaN active layer 33, an active layer having a quantum well (QW) structure made of InGaN / GaN may be used.

このような半導体素子構造を自立GaN基板20のGaN層15上に積層した後、素子プロセスに入る。図4に示すようにリッジストライプ36をドライエッチングにより加工し、その側壁を保護膜37により保護した後にP型電極38を配置する。また、エピタキシャルウェハである自立GaN基板20のGaN層15の裏面側にn型の下部電極39を形成する。この前に研磨を行うことがよい。次に、図5に示すように、劈開による端面ミラー41,42を形成する。端面ミラー41,42にはAR膜,HR膜をそれぞれ形成する。リッジストライプ36に沿ってダイシングにより単一素子に分割し、ヒートシンクにダイボンディングする。表面電極には金メッキ等の方法で厚い電極パットを用意してもよい。表面電極にワイヤボンドするなどして、P型電極38への電流供給手段を設ける。   After stacking such a semiconductor device structure on the GaN layer 15 of the free-standing GaN substrate 20, the device process starts. As shown in FIG. 4, the ridge stripe 36 is processed by dry etching, and its side wall is protected by a protective film 37, and then a P-type electrode 38 is disposed. Further, an n-type lower electrode 39 is formed on the back surface side of the GaN layer 15 of the self-standing GaN substrate 20 that is an epitaxial wafer. Polishing is preferably performed before this. Next, as shown in FIG. 5, end mirrors 41 and 42 are formed by cleavage. An AR film and an HR film are formed on the end mirrors 41 and 42, respectively. A single element is divided along the ridge stripe 36 by dicing and die-bonded to a heat sink. A thick electrode pad may be prepared for the surface electrode by a method such as gold plating. A means for supplying current to the P-type electrode 38 is provided, for example, by wire bonding to the surface electrode.

これにより、半導体レーザ素子40の作製が完了する。
以上説明した第1実施形態によれば、以下の作用効果を奏する。
Thereby, the fabrication of the semiconductor laser element 40 is completed.
According to 1st Embodiment described above, there exist the following effects.

・ZnO単結晶基板11上に形成した格子整合InGaN層14を有するInGaN/ZnO複合基板上にGaN層15の成長に好ましいアンモニアによる1000℃以上の温度で厚いGaN層が成長されているため、結晶の配向性にすぐれ、転位密度が著しく低減されたGaNテンプレート基板10および自立GaN基板20を作製できる。   A thick GaN layer is grown on an InGaN / ZnO composite substrate having a lattice-matched InGaN layer 14 formed on the ZnO single crystal substrate 11 at a temperature of 1000 ° C. or higher with ammonia preferable for the growth of the GaN layer 15. Thus, the GaN template substrate 10 and the self-standing GaN substrate 20 having excellent orientation and a significantly reduced dislocation density can be produced.

・また、ZnO単結晶基板11の裏面11aと両側面11bは、あらかじめ保護膜12により保護されているため、GaN層15の成長中にZnO単結晶基板11がアンモニアにより破壊されることがなく、そのため、Znや酸素によりGaN層15が汚染されない。従って、従来よりも貫通転位を低減した良好な結晶品質のGaN層15を有するGaNテンプレート基板10および自立GaN基板20を得ることができる。   In addition, since the back surface 11a and both side surfaces 11b of the ZnO single crystal substrate 11 are protected in advance by the protective film 12, the ZnO single crystal substrate 11 is not destroyed by ammonia during the growth of the GaN layer 15, Therefore, the GaN layer 15 is not contaminated by Zn or oxygen. Therefore, it is possible to obtain the GaN template substrate 10 and the free-standing GaN substrate 20 having the GaN layer 15 having a good crystal quality with reduced threading dislocations as compared with the prior art.

・下地基板として、大型の単結晶ができるZnO単結晶基板11を用いているので、大型のGaNテンプレート基板10および自立GaN基板20を作製できる。   Since the ZnO single crystal substrate 11 capable of forming a large single crystal is used as the base substrate, the large GaN template substrate 10 and the freestanding GaN substrate 20 can be manufactured.

・もともと転位密度の小さいZnO単結晶基板11に格子整合して成長されたInGaN層14を有するInGaN/ZnO複合基板を下地としてGaN層15が成長されているので、GaN層15の貫通転位密度が大幅に低減されている。例えば、その貫通転位密度が1E+2cm-2以下である。   Since the GaN layer 15 is grown on the basis of an InGaN / ZnO composite substrate having an InGaN layer 14 originally grown in lattice matching with a ZnO single crystal substrate 11 having a low dislocation density, the threading dislocation density of the GaN layer 15 is It is greatly reduced. For example, the threading dislocation density is 1E + 2 cm−2 or less.

・さらに、GaN層15の一部を図2の破線で示す位置まで取り除いて自立GaN基板20とすることにより、素子構造の成長を熱的応力を導入低ひずみで実施することができる。縦型の電極配置が可能となる。   Furthermore, by removing a part of the GaN layer 15 to the position shown by the broken line in FIG. 2 to make the self-standing GaN substrate 20, the growth of the element structure can be performed with low strain by introducing thermal stress. A vertical electrode arrangement is possible.

・大きな領域の活性層33を有する半導体レーザ素子40を作製しても活性層33に貫通転位が存在しない素子を得ることができるので、ワットクラスの光出力でかつ実用的な寿命を備えた素子を得ることができる。   Even if the semiconductor laser device 40 having the active layer 33 in a large region is manufactured, an element in which no threading dislocation exists in the active layer 33 can be obtained, so that the device has a watt-class light output and has a practical lifetime. Can be obtained.

・GaNテンプレート基板10および自立GaN基板20は、405nm付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板(エピタキシャルウェハ)として利用することができる。   The GaN template substrate 10 and the freestanding GaN substrate 20 can be used as an epitaxial growth substrate (epitaxial wafer) for a blue-violet semiconductor laser device having an oscillation wavelength near 405 nm.

・また、図1に示すGaNテンプレート基板10を図2の破線で示す部分まで取り除くことで、自立GaN基板20を作製することにより、GaN層15のうち、ZnおよびOなどの不純物の混入した部分が取り除かれているので、貫通転位を低減した更に良好な結晶品質のGaN層15を有する自立GaN基板を得ることができる。   Further, by removing the GaN template substrate 10 shown in FIG. 1 up to the portion shown by the broken line in FIG. 2, a portion in which impurities such as Zn and O are mixed in the GaN layer 15 by producing the self-standing GaN substrate 20. Therefore, a self-standing GaN substrate having a GaN layer 15 of better crystal quality with reduced threading dislocations can be obtained.

(第2実施形態)
図6は本発明の第2実施形態に係るInGaNテンプレート基板10Aを示している。
GaN系半導体基板としてのInGaNテンプレート基板10Aは、図1に示す上記第1実施形態に係るGaNテンプレート基板10のGaN層15に代えて、このGaN層15にInを添加したInGaN層15Aを用いている。InGaNテンプレート基板10Aのその他の構成は、図1に示すGaNテンプレート基板10と同じである。このInGaNテンプレート基板10Aの保護膜12およびZnO単結晶基板11を取り除くことで、図7に示すGaN系半導体基板としての自立InGaN基板20Aを作製することができる。
(Second Embodiment)
FIG. 6 shows an InGaN template substrate 10A according to the second embodiment of the present invention.
An InGaN template substrate 10A as a GaN-based semiconductor substrate uses an InGaN layer 15A in which In is added to the GaN layer 15 instead of the GaN layer 15 of the GaN template substrate 10 according to the first embodiment shown in FIG. Yes. Other configurations of the InGaN template substrate 10A are the same as those of the GaN template substrate 10 shown in FIG. By removing the protective film 12 and the ZnO single crystal substrate 11 from the InGaN template substrate 10A, a self-standing InGaN substrate 20A as a GaN-based semiconductor substrate shown in FIG. 7 can be produced.

この場合は、InGaN層15を100μm以上の厚さとする。ドライエッチングで裏面11aの保護膜12を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりZnO単結晶基板11をウエットエッチングする。さらに自立InGaN基板20Aの裏面側を数μm程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。   In this case, the InGaN layer 15 has a thickness of 100 μm or more. After the protective film 12 on the back surface 11a is removed by dry etching, the ZnO single crystal substrate 11 is wet etched with carboxylic acid such as hydrochloric acid, phosphoric acid, or tartaric acid. Furthermore, the contact resistance of the back surface can be lowered by removing the back surface side of the freestanding InGaN substrate 20A by about several μm by chemical mechanical polishing. This step is often performed in an element process.

(半導体発光素子)
次に、図7に示す自立InGaN基板20Aを、エピタキシャル成長用基板(エピタキシャルウェハ)として用い、このエピタキシャルウェハ上に高温のMOCVDにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立InGaN基板20Aは、図7の破線で示す部分まで取り除いたものを使用する。
(Semiconductor light emitting device)
Next, the self-standing InGaN substrate 20A shown in FIG. 7 is used as an epitaxial growth substrate (epitaxial wafer), and the element structure of the semiconductor light emitting element is laminated on the epitaxial wafer by high temperature MOCVD. Note that the self-standing InGaN substrate 20A used here is one that has been removed up to the portion indicated by the broken line in FIG.

ここでは、自立InGaN基板20AのInGaN層15A上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立InGaN基板20Aは、半導体レーザ素子LEDなどの半導体発光素子に限らず、電力用のショットキーダイオードやFETなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用される場合もある。   Here, a case where the element structure of the semiconductor laser element is formed on the InGaN layer 15A of the freestanding InGaN substrate 20A will be described as an example. This self-standing InGaN substrate 20A is not limited to a semiconductor light emitting element such as a semiconductor laser element LED, but may be used as an epitaxial wafer for forming an element structure of a semiconductor element such as a Schottky diode for power or an FET.

図8は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立InGaN基板20AのInGaN層15Aをエピタキシャルウェハ(基板)として、この基板上に形成される。InGaN層15Aは、Siをドープしたn型導電性を有する。このInGaN層15A上に形成される素子構造は、バッファ層であるn型導電性を有するInGaN層51と、n型導電性を有するAlInGaNクラッド層52と、AlInGaNクラッド層52上に形成されたInGaN活性層53と、活性層53上に形成されたp型導電性を有するAlInGaNクラッド層54と、AlInGaNクラッド層54上に形成されたp型導電性を有するInGaNコンタクト層55と、を備える。なお、InGaN活性層53に代えて、GaNからなる多重量子井戸(MQW)構造の活性層を用いてもよい。   FIG. 8 is a cross-sectional view showing the element structure of the semiconductor laser element. This element structure is formed on this substrate using the InGaN layer 15A of the freestanding InGaN substrate 20A as an epitaxial wafer (substrate). The InGaN layer 15A has n-type conductivity doped with Si. The element structure formed on the InGaN layer 15A includes an InGaN layer 51 having n-type conductivity which is a buffer layer, an AlInGaN cladding layer 52 having n-type conductivity, and an InGaN formed on the AlInGaN cladding layer 52. The active layer 53 includes an AlInGaN clad layer 54 having p-type conductivity formed on the active layer 53, and an InGaN contact layer 55 having p-type conductivity formed on the AlInGaN clad layer 54. Instead of the InGaN active layer 53, an active layer having a multiple quantum well (MQW) structure made of GaN may be used.

このような素子構造をエピタキシャルウェハである自立InGaN基板20AのInGaN層15A上に積層した後、上述した素子プロセスに入る。そして、上記第1実施形態と同様に半導体レーザ素子を作製する。
以上説明した第2実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
After stacking such an element structure on the InGaN layer 15A of the freestanding InGaN substrate 20A that is an epitaxial wafer, the above-described element process is started. Then, a semiconductor laser element is manufactured as in the first embodiment.
According to 2nd Embodiment described above, in addition to the effect which the said 1st Embodiment show | plays, there exist the following effects.

・InGaN層15Aを厚い膜として、InGaNテンプレート基板10A或いは自立InGaN基板20Aとすることにより、活性層53の歪みが低減されて半導体発光素子における発振波長の長波長化を実現できる。つまり、青色から赤色までの可視光領域、特に青色よりも長波長の可視光(例えば緑色)で発光する半導体発光素子を実現できる。   By using the InGaN layer 15A as a thick film and using the InGaN template substrate 10A or the self-standing InGaN substrate 20A, the distortion of the active layer 53 is reduced, and the oscillation wavelength of the semiconductor light emitting device can be increased. That is, it is possible to realize a semiconductor light emitting element that emits light in a visible light region from blue to red, particularly visible light having a longer wavelength than blue (for example, green).

・ZnO単結晶基板11の格子定数はInGaNに近い(格子整合する)ので、活性層53のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するInGaN活性層53が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光(例えば緑色)で発光する半導体発光素子を実現できる。なお、この発明は以下のように変更して具体化することもできる。   Since the lattice constant of the ZnO single crystal substrate 11 is close to that of InGaN (lattice matching), phase separation is suppressed even if the In composition of the active layer 53 is increased. As a result, an InGaN active layer 53 having a uniform In composition can be obtained even if the In composition is increased, so that light is emitted in the visible light region from blue to red, particularly visible light having a longer wavelength than blue (for example, green). A semiconductor light emitting device can be realized. In addition, this invention can also be changed and embodied as follows.

・図3に示す半導体レーザ素子の素子構造において、n型導電性を有するそれぞれ有するGaN層15、GaN層31およびGaNクラッド層32に代えて、Mgをドープしてp型導電性をそれぞれ持たせたGaN層15、GaN層31およびGaNクラッド層32を用いてもよい。この場合、p型導電性をそれぞれ有するAlGaNクラッド層34およびGaNコンタクト層35に代えて、Siをドープしてn型導電性をそれぞれ持たせたAlGaNクラッド層34およびGaNコンタクト層35とする。   In the element structure of the semiconductor laser device shown in FIG. 3, instead of the GaN layer 15, GaN layer 31 and GaN cladding layer 32 having n-type conductivity, Mg is doped to have p-type conductivity, respectively. Alternatively, the GaN layer 15, the GaN layer 31, and the GaN cladding layer 32 may be used. In this case, instead of the AlGaN cladding layer 34 and the GaN contact layer 35 each having p-type conductivity, an AlGaN cladding layer 34 and a GaN contact layer 35 each having n-type conductivity doped with Si are used.

・図8に示す半導体レーザ素子の素子構造において、n型導電性をそれぞれ持たせたInGaN層15A、InGaN層51およびAlInGaNクラッド層52に代えて、Mgをドープしてp型導電性をそれぞれ持たせたInGaN層15A、InGaN層51およびAlInGaNクラッド層52を用いてもよい。この場合、p型導電性をそれぞれ有するAlInGaNクラッド層54およびInGaNコンタクト層55に代えて、Siをドープしてn型導電性をそれぞれ持たせたAlInGaNクラッド層54およびInGaNコンタクト層55とする。   In the element structure of the semiconductor laser device shown in FIG. 8, instead of the InGaN layer 15A, InGaN layer 51, and AlInGaN cladding layer 52 each having n-type conductivity, Mg is doped to have p-type conductivity. The InGaN layer 15A, the InGaN layer 51, and the AlInGaN clad layer 52 may be used. In this case, instead of the AlInGaN cladding layer 54 and the InGaN contact layer 55 each having p-type conductivity, the AlInGaN cladding layer 54 and the InGaN contact layer 55 each having n-type conductivity doped with Si are used.

・上記各実施形態において、半導体レーザ素子のストライプ幅を100μm以上とし、キャビティ長を1000mm以上とすることにより、横モードマルチで1W以上の光出力において実用的な寿命を保有する半導体レーザ素子が得られる。   In each of the above embodiments, by setting the stripe width of the semiconductor laser element to 100 μm or more and the cavity length to 1000 mm or more, a semiconductor laser element having a practical life at a light output of 1 W or more in the transverse mode multi is obtained. It is done.

・上記各実施形態において、InGaNで構成した活性層15をAlGaInNで構成した場合にも、ZnO単結晶基板12の格子定数はInGaN と同様にAlGaInNにも近い(格子整合する)ので、活性層15のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するAlGaInN活性層が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光(例えば緑色)で発光する半導体発光素子を実現できる。   In each of the above embodiments, even when the active layer 15 made of InGaN is made of AlGaInN, the lattice constant of the ZnO single crystal substrate 12 is close to AlGaInN (lattice matching) like InGaN, so that the active layer 15 Even if the composition of In is increased, phase separation is suppressed. As a result, an AlGaInN active layer having a uniform In composition can be obtained even if the In composition is increased, so that light is emitted in the visible light region from blue to red, particularly visible light having a longer wavelength than blue (eg, green). A semiconductor light emitting device can be realized.

第1実施形態に係るGaNテンプレート基板を示す断面図。Sectional drawing which shows the GaN template board | substrate which concerns on 1st Embodiment. 自立GaN基板を示す断面図。Sectional drawing which shows a self-standing GaN substrate. 図2に示す自立GaN基板上に形成する素子構造を示す断面図。Sectional drawing which shows the element structure formed on the self-supporting GaN substrate shown in FIG. 図2に示す自立GaN基板上に形成した半導体レーザ素子を示す断面図。Sectional drawing which shows the semiconductor laser element formed on the self-supporting GaN substrate shown in FIG. 劈開とダイシングの説明図。Explanatory drawing of cleavage and dicing. 第2実施形態に係るInGaNテンプレート基板を示す断面図。Sectional drawing which shows the InGaN template substrate which concerns on 2nd Embodiment. 自立InGaN基板を示す断面図。Sectional drawing which shows a self-supporting InGaN substrate. 図2に示す自立InGaN基板上に形成する素子構造を示す断面図。Sectional drawing which shows the element structure formed on the self-supporting InGaN substrate shown in FIG.

符号の説明Explanation of symbols

10:GaNテンプレート基板
10A:InGaNテンプレート基板
11:ZnO単結晶基板
11a:裏面
11b:側面
11c:表面
12:保護膜
13:界面層
14:InGaN層
15:GaN層
15A:InGaN層
20:自立GaN基板
20A:自立InGaN基板
31:GaN層
32:GaNクラッド層
33:InGaN活性層
34:AlGaNクラッド層
35:GaNコンタクト層
36:リッジストライプ
40:半導体素子としての半導体レーザ素子
51:InGaN層
52:AlInGaNクラッド層
53:InGaN活性層
54:AlInGaNクラッド層
55:InGaNコンタクト層
10: GaN template substrate 10A: InGaN template substrate 11: ZnO single crystal substrate 11a: back surface 11b: side surface 11c: surface 12: protective film 13: interface layer 14: InGaN layer 15: GaN layer 15A: InGaN layer 20: freestanding GaN substrate 20A: Freestanding InGaN substrate 31: GaN layer 32: GaN cladding layer 33: InGaN active layer 34: AlGaN cladding layer 35: GaN contact layer 36: Ridge stripe 40: Semiconductor laser device as a semiconductor device 51: InGaN layer 52: AlInGaN cladding Layer 53: InGaN active layer 54: AlInGaN cladding layer 55: InGaN contact layer

Claims (13)

ZnO基板と、
前記ZnO基板の一方の面と側面に形成された保護膜と、
前記ZnO基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ZnO基板と格子整合するInGaN層と、
前記InGaN層上に形成された少なくとも2μm以上のGaN層と、
を備えたGaNテンプレート基板であることを特徴とするGaN系半導体基板。
A ZnO substrate;
A protective film formed on one surface and side surface of the ZnO substrate;
An interface layer formed on the other surface of the ZnO substrate;
An InGaN layer lattice-matched to the ZnO substrate formed on the interface layer;
A GaN layer of at least 2 μm or more formed on the InGaN layer;
A GaN-based semiconductor substrate, comprising: a GaN template substrate comprising:
前記界面層は、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層からなることを特徴とする請求項1に記載のGaN系半導体基板。   The GaN-based semiconductor substrate according to claim 1, wherein the interface layer includes a GaN layer having a critical thickness or less, an InN layer, and a composite layer obtained by combining these layers. ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に界面層を形成する第2の工程と、
前記界面層上に前記ZnO基板と格子整合するInGaN層を形成する第3の工程と、
前記InGaN層上に少なくとも2μm以上のGaN層を形成する第4の工程と、を実施してGaNテンプレート基板を作製することを特徴とするGaN系半導体基板の製造方法。
A first step of forming a protective film on one surface and side surface of the ZnO substrate;
A second step of forming an interface layer on the other surface of the ZnO substrate;
A third step of forming an InGaN layer lattice-matched to the ZnO substrate on the interface layer;
And a fourth step of forming a GaN layer having a thickness of at least 2 μm on the InGaN layer to produce a GaN template substrate.
前記保護膜および前記ZnO基板を取り除くことで、自立GaN基板を作製する第5の工程を更に備えることを特徴とする請求項3に記載のGaN系半導体基板の製造方法。   4. The method of manufacturing a GaN-based semiconductor substrate according to claim 3, further comprising a fifth step of manufacturing a self-standing GaN substrate by removing the protective film and the ZnO substrate. 前記保護膜、前記ZnO基板、前記界面層、前記InGaN層および前記InGaN層と界面をなす前記GaN層の一部を取り除くことで、自立GaN基板を作製する第6の工程を更に備えることを特徴とする請求項3に記載のGaN系半導体基板の製造方法。   The method further comprises a sixth step of fabricating a self-standing GaN substrate by removing the protective film, the ZnO substrate, the interface layer, the InGaN layer, and a part of the GaN layer that forms an interface with the InGaN layer. The method for producing a GaN-based semiconductor substrate according to claim 3. 請求項4又は5に記載の前記自立GaN基板上に、半導体素子構造を形成したことを特徴とする半導体素子。   A semiconductor device comprising a semiconductor device structure formed on the self-standing GaN substrate according to claim 4. 前記半導体素子構造は、前記自立GaN基板上に形成された第1導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成された第2導電型のGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項6に記載の半導体素子。   The semiconductor device structure includes an AlGaN cladding layer of a first conductivity type formed on the free-standing GaN substrate, an InGaN active layer formed on the AlGaN cladding layer, or an active layer of a quantum well structure made of GaN, A second light emitting type AlGaN cladding layer formed on the active layer and a second conductivity type GaN contact layer formed on the AlGaN cladding layer, and configured as a semiconductor light emitting device. The semiconductor device according to claim 6. ZnO基板と、
前記ZnO基板の一方の面と側面に形成された保護膜と、
前記ZnO基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ZnO基板と格子整合するInGaN層と、
前記InGaN層上に形成された少なくとも2μm以上のInGaN層と、を備えたInGaNテンプレート基板であることを特徴とするGaN系半導体基板。
A ZnO substrate;
A protective film formed on one surface and side surface of the ZnO substrate;
An interface layer formed on the other surface of the ZnO substrate;
An InGaN layer lattice-matched to the ZnO substrate formed on the interface layer;
A GaN-based semiconductor substrate, comprising: an InGaN template substrate comprising an InGaN layer of at least 2 μm formed on the InGaN layer.
ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に界面層を成長させて形成する第2の工程と、
前記界面層上に前記ZnO基板と格子整合するInGaN層を形成する第3の工程と、
前記InGaN層上に少なくとも2μm以上のInGaN層を形成する第4の工程と、を実施してInGaNテンプレート基板を作製することを特徴とするGaN系半導体基板の製造方法。
A first step of forming a protective film on one surface and side surface of the ZnO substrate;
A second step of growing an interface layer on the other surface of the ZnO substrate;
A third step of forming an InGaN layer lattice-matched to the ZnO substrate on the interface layer;
And a fourth step of forming an InGaN layer of at least 2 μm or more on the InGaN layer to produce an InGaN template substrate.
前記保護膜および前記ZnO基板を取り除くことで、自立InGaN基板を作製する第5の工程を更に備えることを特徴とする請求項9に記載のGaN系半導体基板の製造方法。   10. The method of manufacturing a GaN-based semiconductor substrate according to claim 9, further comprising a fifth step of fabricating a self-supporting InGaN substrate by removing the protective film and the ZnO substrate. 前記InGaNテンプレート基板の前記保護膜、前記ZnO基板、前記界面層、および該界面層と界面をなす前記InGaN層の一部を取り除くことで、自立InGaN基板を作製する第6の工程を更に備えることを特徴とする請求項9に記載のGaN系半導体基板の製造方法。   The method further includes a sixth step of fabricating a self-supporting InGaN substrate by removing the protective film of the InGaN template substrate, the ZnO substrate, the interface layer, and a part of the InGaN layer that forms an interface with the interface layer. The method for producing a GaN-based semiconductor substrate according to claim 9. 請求項10又は11に記載の前記自立InGaN基板上に、半導体素子構造を形成したことを特徴とする半導体素子。   A semiconductor device comprising a semiconductor device structure formed on the self-standing InGaN substrate according to claim 10. 前記半導体素子構造は、前記自立InGaN基板上に形成された第1導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる多重量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成された第2導電型のInGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項12に記載の半導体素子。   The semiconductor device structure includes an AlInGaN cladding layer of a first conductivity type formed on the freestanding InGaN substrate, an InGaN active layer formed on the AlInGaN cladding layer, or an active layer of a multiple quantum well structure made of GaN, A second light emitting type AlInGaN clad layer formed on the active layer and a second light conductive type InGaN contact layer formed on the AlInGaN clad layer, and configured as a semiconductor light emitting device The semiconductor device according to claim 12.
JP2008079722A 2008-03-26 2008-03-26 GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device Expired - Fee Related JP5128335B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008079722A JP5128335B2 (en) 2008-03-26 2008-03-26 GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008079722A JP5128335B2 (en) 2008-03-26 2008-03-26 GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2009238803A true JP2009238803A (en) 2009-10-15
JP5128335B2 JP5128335B2 (en) 2013-01-23

Family

ID=41252442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008079722A Expired - Fee Related JP5128335B2 (en) 2008-03-26 2008-03-26 GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device

Country Status (1)

Country Link
JP (1) JP5128335B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171394A (en) * 2010-02-16 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor thin film, nitride semiconductor ordered mixed crystal, and growth method of the nitride semiconductor thin film
EP2824719A4 (en) * 2012-07-23 2016-01-06 Sino Nitride Semiconductor Co Composite substrate with protective layer for preventing metal from diffusing
US10094045B2 (en) 2016-10-21 2018-10-09 Samsung Electronics Co., Ltd. Method of manufacturing a gallium nitride substrate
JP2019021873A (en) * 2017-07-21 2019-02-07 住友電気工業株式会社 Method for manufacturing substrate product

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109082634B (en) * 2018-08-16 2020-04-24 广州本康环保科技有限公司 A mass thickness of 500-2Self-supporting gallium film and preparation method thereof
CN109136831B (en) * 2018-08-16 2020-04-24 广州本康环保科技有限公司 A mass thickness of 700-2Self-supporting germanium film and preparation method thereof
CN109136832B (en) * 2018-08-16 2020-04-24 广州本康环保科技有限公司 A mass thickness of 600-2Self-supporting indium film and preparation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661527A (en) * 1992-08-07 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light-emitting element and its manufacture
JP2002261014A (en) * 2001-11-28 2002-09-13 Nichia Chem Ind Ltd Method of manufacturing nitride semiconductor element
JP2006313845A (en) * 2005-05-09 2006-11-16 Rohm Co Ltd Nitride semiconductor element and its fabrication process
JP2007080896A (en) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd Semiconductor element
WO2008029915A1 (en) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Semiconductor light emitting device and process for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661527A (en) * 1992-08-07 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light-emitting element and its manufacture
JP2002261014A (en) * 2001-11-28 2002-09-13 Nichia Chem Ind Ltd Method of manufacturing nitride semiconductor element
JP2006313845A (en) * 2005-05-09 2006-11-16 Rohm Co Ltd Nitride semiconductor element and its fabrication process
JP2007080896A (en) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd Semiconductor element
WO2008029915A1 (en) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Semiconductor light emitting device and process for producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171394A (en) * 2010-02-16 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor thin film, nitride semiconductor ordered mixed crystal, and growth method of the nitride semiconductor thin film
EP2824719A4 (en) * 2012-07-23 2016-01-06 Sino Nitride Semiconductor Co Composite substrate with protective layer for preventing metal from diffusing
US10094045B2 (en) 2016-10-21 2018-10-09 Samsung Electronics Co., Ltd. Method of manufacturing a gallium nitride substrate
JP2019021873A (en) * 2017-07-21 2019-02-07 住友電気工業株式会社 Method for manufacturing substrate product
JP7069584B2 (en) 2017-07-21 2022-05-18 住友電気工業株式会社 Manufacturing method for board products

Also Published As

Publication number Publication date
JP5128335B2 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
US8470627B2 (en) Method for manufacturing semiconductor light emitting device
KR101646064B1 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
WO2010125850A1 (en) Method for fabricating wafer products and method for fabricating gallium nitride semiconductor photonic elements
WO2008041521A1 (en) Light-emitting device
JP5128335B2 (en) GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device
JP2007088271A (en) Zinc oxide based compound semiconductor device
JP2012235091A (en) Method and system for performing epitaxial process on miscut bulk substrate
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
JP5979547B2 (en) Epitaxial wafer and method for manufacturing the same
WO2008029915A1 (en) Semiconductor light emitting device and process for producing the same
WO2015146069A1 (en) Light emitting diode element
JP2005268581A (en) Gallium nitride family compound semiconductor light emitting device
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
JP2005209925A (en) Lamination semiconductor substrate
JP2008288532A (en) Nitride semiconductor device
JP2008115463A (en) Layered structure of semiconductor of group iii nitride, production method therefor, semiconductor light-emitting element and lamp
JP2008098224A (en) Film forming method of group iii nitride compound semiconductor laminate structure
WO2006106928A1 (en) Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2008282942A (en) Semiconductor element, and manufacturing method thereof
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2008098245A (en) Film forming method of group iii nitride compound semiconductor laminate structure
WO2020090814A1 (en) Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element and method for producing substrate for semiconductor growth

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees