JP4353125B2 - LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF - Google Patents

LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF Download PDF

Info

Publication number
JP4353125B2
JP4353125B2 JP2005110141A JP2005110141A JP4353125B2 JP 4353125 B2 JP4353125 B2 JP 4353125B2 JP 2005110141 A JP2005110141 A JP 2005110141A JP 2005110141 A JP2005110141 A JP 2005110141A JP 4353125 B2 JP4353125 B2 JP 4353125B2
Authority
JP
Japan
Prior art keywords
layer
gan
gan substrate
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005110141A
Other languages
Japanese (ja)
Other versions
JP2006294697A (en
Inventor
陽一 永井
浩二 片山
弘之 北林
康二 上松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005110141A priority Critical patent/JP4353125B2/en
Publication of JP2006294697A publication Critical patent/JP2006294697A/en
Application granted granted Critical
Publication of JP4353125B2 publication Critical patent/JP4353125B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子およびその製造方法に関し、より特定的には、GaN(窒化ガリウム)基板を用いた発光素子およびその製造方法に関する。   The present invention relates to a light emitting device and a manufacturing method thereof, and more particularly to a light emitting device using a GaN (gallium nitride) substrate and a manufacturing method thereof.

LED(Light Emitting Diode)は、携帯電話を含む携帯情報端末などの表示装置の照明や、電飾などに盛んに用いられている。携帯情報端末の表示装置などの光源にLEDを用いる場合には、発光特性を良好にすることが求められる。また、ヘッドランプや一般照明用途といったより高出力が必要なLEDの場合、発光特性の一層の向上や大電流を印加したときの発光効率の向上がより重要となってくる。   2. Description of the Related Art LEDs (Light Emitting Diodes) are actively used for illumination of display devices such as portable information terminals including mobile phones, and for lighting. When an LED is used for a light source such as a display device of a portable information terminal, it is required to improve the light emission characteristics. Further, in the case of an LED that requires a higher output, such as a headlamp or general lighting application, it is more important to further improve the light emission characteristics and to improve the light emission efficiency when a large current is applied.

特開平11−317546号公報(特許文献1)には、従来の発光素子が開示されている。特許文献1の発光素子では、透明のn型半導体基板の下面に、透明または光透過性のn型半導体層とp型半導体層とがこの順で積層されている。そして、n型半導体層とp型半導体層とによるpn接合域が発光層とされている。また、p型半導体層の表面にはp電極が形成されており、n型半導体基板の上面にはn電極が形成されている。そして、n型半導体基板が上側、発光層が下側の状態でリードフレーム上に搭載されている。発光素子に通電すると、発光層が活性化されて発光し、n型半導体層およびn型半導体基板を抜けてn型半導体基板の上面から光が放出される。そして、発光層からの光は、主光取出し面側だけでなく側方へも放出され、p型半導体層を透過してp型半導体基板の下面からも光が放出される。
特開平11−317546号公報
Japanese Unexamined Patent Publication No. 11-317546 (Patent Document 1) discloses a conventional light emitting device. In the light-emitting element of Patent Document 1, a transparent or light-transmissive n-type semiconductor layer and a p-type semiconductor layer are laminated in this order on the lower surface of a transparent n-type semiconductor substrate. A pn junction region formed by the n-type semiconductor layer and the p-type semiconductor layer is a light emitting layer. A p-electrode is formed on the surface of the p-type semiconductor layer, and an n-electrode is formed on the upper surface of the n-type semiconductor substrate. The n-type semiconductor substrate is mounted on the lead frame with the upper side and the light emitting layer on the lower side. When the light emitting element is energized, the light emitting layer is activated to emit light, and light is emitted from the upper surface of the n type semiconductor substrate through the n type semiconductor layer and the n type semiconductor substrate. Then, the light from the light emitting layer is emitted not only to the main light extraction surface side but also to the side, and the light is emitted from the lower surface of the p-type semiconductor substrate through the p-type semiconductor layer.
JP 11-317546 A

しかしながら、上記の半導体発光素子においては、発光量を大きくしようとして発光層への電流の注入量を増加すると、発光効率(内部量子効率)が低下する。このため、発光量には限界があり、十分な発光量を得ることができなかった。この問題は、特にGa(窒化ガリウム)基板を用いた発光素子に顕著な問題であった。   However, in the semiconductor light emitting device described above, if the amount of current injected into the light emitting layer is increased in order to increase the amount of light emission, the light emission efficiency (internal quantum efficiency) decreases. For this reason, there is a limit to the amount of emitted light, and a sufficient amount of emitted light could not be obtained. This problem is particularly significant for light-emitting elements using a Ga (gallium nitride) substrate.

ここで、上記問題が起こるのは、電流を増加すると半導体基板内に存在する転位が発光効率に影響を及ぼすためであると考えられる。また、たとえばn型半導体層およびp型半導体層の各々から注入されたキャリアのオーバーフローが影響しているとも考えられる。さらに、発光層が多重量子井戸により構成される場合に、多重量子井戸のそれぞれの層の組成に揺らぎが生じることによって、低電流時の発光効率が嵩上げされるとも考えられる。   Here, it is considered that the above-described problem occurs because dislocations existing in the semiconductor substrate affect the light emission efficiency when the current is increased. Further, for example, it is considered that an overflow of carriers injected from each of the n-type semiconductor layer and the p-type semiconductor layer has an influence. Furthermore, when the light emitting layer is composed of multiple quantum wells, it is considered that the light emission efficiency at low current is increased by fluctuations in the composition of each layer of the multiple quantum well.

したがって、本発明の目的は、発光量を向上することのできる発光素子およびその製造方法を提供することである。   Accordingly, an object of the present invention is to provide a light emitting device capable of improving the light emission amount and a method for manufacturing the same.

また、本発明の他の目的は、長寿命化を図ることのでき、消費電力を低減することのできる発光素子およびその製造方法を提供することである。   Another object of the present invention is to provide a light emitting element capable of extending the life and reducing power consumption and a method for manufacturing the light emitting element.

本発明の発光素子は、一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板と、GaN基板のN面またはN面側に形成され、かつ表面がGa面によって構成されたGaN層をGaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層と、反転層の表面に隣接して形成され、表面がGa面により構成されたGaN層と、GaN基板の一方の主面側において、GaN基板から見てGaN層よりも離れた位置に形成され、電流の注入により発光する第1発光層と、GaN基板の他方の主面側に形成され、電流の注入により発光する第2発光層とを備えている。反転層は、GaN基板の一方の主面を荒らすことにより形成された反転層、GaN基板の一方の主面側に形成されたAl、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる反転層、およびGaN基板の一方の主面側に400℃以上800℃以下の温度でMOCVD法を用いて形成されたGaNよりなる反転層のうちのいずれかである。 The light emitting device of the present invention is formed on a N-plane or N-plane side of a GaN substrate in which one main surface is constituted by an N surface and the other main surface is constituted by a Ga surface, and the surface is formed of Ga. A GaN layer composed of planes can be epitaxially grown on the N-plane of a GaN substrate and is formed adjacent to the surface of the inversion layer having sufficient light transmittance, and the surface is formed by the Ga plane The first luminescent layer that is formed at a position away from the GaN layer when viewed from the GaN substrate on one main surface side of the GaN substrate, and emits light by current injection, and the other GaN substrate. And a second light emitting layer that is formed on the main surface side and emits light by current injection. The inversion layer is selected from the group consisting of an inversion layer formed by roughening one main surface of the GaN substrate, and Al, In, Au, Pt, Cr, and Fe formed on one main surface side of the GaN substrate. Any one of an inversion layer made of at least one kind of metal and an inversion layer made of GaN formed by MOCVD at a temperature of 400 ° C. or more and 800 ° C. or less on one main surface side of the GaN substrate. is there.

本発明の発光素子の製造方法は、一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板を準備する工程と、表面がGa面によって構成されたGaN層をGaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層を、GaN基板のN面またはN面側に形成する反転層形成工程と、表面がGa面により構成されたGaN層を反転層の表面からエピタキシャル成長させるGaN層形成工程と、GaN基板の一方の主面側において、GaN基板から見てGaN層よりも離れた位置に、電流の注入により発光する第1発光層を形成する工程と、GaN基板の他方の主面側に、電流の注入により発光する第2発光層を形成する工程とを備えている。反転層形成工程においては、GaN基板の一方の主面を荒らすことにより、GaN基板の一方の主面に反転層を形成する、あるいは、Al、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる反転層をGaN基板の一方の主面側に形成する、あるいは、400℃以上800℃以下の温度でMOCVD法を用いてGaNよりなる反転層をGaN基板の一方の主面側に形成する。 The method for manufacturing a light emitting device according to the present invention includes a step of preparing a GaN substrate in which one main surface is constituted by an N surface and the other main surface is constituted by a Ga surface, and a GaN layer whose surface is constituted by a Ga surface. Can be epitaxially grown on the N surface of the GaN substrate, and an inversion layer forming step for forming an inversion layer having sufficient light transmittance on the N surface or the N surface side of the GaN substrate, A GaN layer forming step of epitaxially growing the constituted GaN layer from the surface of the inversion layer; and a first light emitting by injecting current at a position away from the GaN layer when viewed from the GaN substrate on one main surface side of the GaN substrate. A step of forming one light-emitting layer, and a step of forming a second light-emitting layer that emits light by current injection on the other main surface side of the GaN substrate. In the inversion layer forming step, an inversion layer is formed on one main surface of the GaN substrate by roughening one main surface of the GaN substrate, or a group consisting of Al, In, Au, Pt, Cr, and Fe An inversion layer made of at least one metal selected from the above is formed on one main surface side of the GaN substrate, or an inversion layer made of GaN is formed using a MOCVD method at a temperature of 400 ° C. to 800 ° C. Formed on one main surface side.

従来、GaN基板のN面上には結晶性の良好なGaN層をエピタキシャル成長させることが困難であったので、GaN基板のGa面側にのみ発光層を形成し、N面側には発光層を形成することはできなかった。本願発明者らは、GaN基板のN面またはN面側に反転層を形成することにより、GaN基板のN面側に結晶性の良好なGaN層をエピタキシャル成長させる手法を見出した。エピタキシャル成長したGaN層の表面はGa面により構成されている。これにより、GaN基板のN面側にも、GaN層上に第1発光層を形成することができ、2つの発光層を形成することができる。発光素子の発光の際には、第1発光層へ電流を注入することにより第1発光層が発光し、第2発光層に電流を注入することにより第2発光層が発光する。したがって、第1発光層および第2発光層の両方で発光するので、1つの発光層のみで発光する従来の発光素子に比べて、発光量を向上することができる。   Conventionally, since it has been difficult to epitaxially grow a GaN layer with good crystallinity on the N surface of a GaN substrate, a light emitting layer is formed only on the Ga surface side of the GaN substrate, and a light emitting layer is formed on the N surface side. Could not be formed. The inventors of the present application have found a method of epitaxially growing a GaN layer with good crystallinity on the N-plane side of the GaN substrate by forming an inversion layer on the N-plane or N-plane side of the GaN substrate. The surface of the epitaxially grown GaN layer is constituted by a Ga surface. Accordingly, the first light emitting layer can be formed on the GaN layer also on the N surface side of the GaN substrate, and two light emitting layers can be formed. When the light emitting element emits light, the first light emitting layer emits light by injecting current into the first light emitting layer, and the second light emitting layer emits light by injecting current into the second light emitting layer. Therefore, since both the first light emitting layer and the second light emitting layer emit light, the light emission amount can be improved as compared with the conventional light emitting element that emits light only by one light emitting layer.

上記発光素子において好ましくは、第1発光層から黄色および青色のうちいずれか一方を発光し、第2発光層から黄色および青色のうちいずれか他方を発光する。   In the light emitting device, preferably, one of yellow and blue is emitted from the first light emitting layer, and one of yellow and blue is emitted from the second light emitting layer.

従来の白色発光の発光素子では、蛍光材に電子を衝突させることにより白色発光していた。これに対して本発明では、2つの発光層の各々から黄色および青色を発光することで、黄色と青色とを重ね合わせて白色を発光させることができる。これにより、蛍光材によって白色に光を変換する際の変換ロスがない分だけ輝度を向上することができる。また、蛍光材を用いることなく白色発光させることができるので、蛍光材を用いない分だけ製造コストを低減することができ、蛍光材の劣化がないため長寿命化を図ることができる。   In a conventional white light emitting element, white light is emitted by colliding electrons with a fluorescent material. On the other hand, in the present invention, yellow and blue light is emitted from each of the two light emitting layers, so that yellow and blue can be superimposed to emit white light. Thereby, the luminance can be improved by the amount of no conversion loss when the light is converted into white by the fluorescent material. Further, since white light can be emitted without using the fluorescent material, the manufacturing cost can be reduced by the amount not using the fluorescent material, and the lifetime can be extended because the fluorescent material is not deteriorated.

上記発光素子において好ましくは、第1発光層へ注入する電流と、第2発光層へ注入する電流との配分が調整可能である。   In the above light emitting device, preferably, the distribution of the current injected into the first light emitting layer and the current injected into the second light emitting layer can be adjusted.

これにより、黄色の発光強度と青色の発光強度との各々を変えることができるので、光の色調を変化させることができ、白色発光させやすくなる。   Thereby, since each of yellow light emission intensity | strength and blue light emission intensity | strength can be changed, the color tone of light can be changed and it becomes easy to carry out white light emission.

上記発光素子において好ましくは、GaN基板と電気的に接続された電極と、GaN基板に隣接して形成され、かつGaN基板の不純物濃度よりも高い不純物濃度を有する高濃度GaN層とをさらに備えている。上記電極は高濃度GaN層に隣接して形成されている。   Preferably, the light emitting device further includes an electrode electrically connected to the GaN substrate, and a high-concentration GaN layer formed adjacent to the GaN substrate and having an impurity concentration higher than that of the GaN substrate. Yes. The electrode is formed adjacent to the high concentration GaN layer.

これにより、GaN基板に隣接して電極を設ける場合よりも、電極のコンタクト抵抗を低減することができ、消費電力を低減することができる。   Thereby, the contact resistance of an electrode can be reduced and power consumption can be reduced compared with the case where an electrode is provided adjacent to a GaN substrate.

上記発光素子において好ましくは、GaN基板と電気的に接続された電極をさらに備えている。上記電極はGaN基板の他方の主面に隣接して形成されている。   Preferably, the light emitting device further includes an electrode electrically connected to the GaN substrate. The electrode is formed adjacent to the other main surface of the GaN substrate.

これにより、Ga面に隣接して電極が設けられるので、N面に隣接して電極を設ける場合よりも、電極のコンタクト抵抗を低減することができ、消費電力を低減することができる。   Accordingly, since the electrode is provided adjacent to the Ga surface, the contact resistance of the electrode can be reduced and the power consumption can be reduced as compared with the case where the electrode is provided adjacent to the N surface.

上記製造方法において好ましくは、反転層形成工程において、GaN基板の一方の主面を荒らすことにより、GaN基板の一方の主面に反転層を形成する。   Preferably, in the above manufacturing method, the inversion layer is formed on one main surface of the GaN substrate by roughening one main surface of the GaN substrate in the inversion layer forming step.

GaN基板の一方の主面を荒らした反転層を形成することにより、反転層を下地としてGaN層がエピタキシャル成長しやすくなる。   By forming an inversion layer with one main surface of the GaN substrate roughened, the GaN layer can be easily epitaxially grown with the inversion layer as a base.

なお、「GaN基板の一方の主面を荒らす」とは、GaN基板の一方の主面の表面から深さ方向数層に欠陥を導入し、主面の結晶の対称性を著しく損なわせることを意味している。   Note that “roughening one main surface of the GaN substrate” means introducing defects into several layers in the depth direction from the surface of one main surface of the GaN substrate and significantly reducing the crystal symmetry of the main surface. I mean.

上記製造方法において好ましくは、反転層形成工程において、Al(アルミニウム)、In(インジウム)、Au(金)、Pt(白金)、Cr(クロム)、およびFe(鉄)よりなる群から選ばれる少なくとも1種以上の金属よりなる反転層をGaN基板の一方の主面側に形成する。   Preferably in the manufacturing method, in the inversion layer forming step, at least selected from the group consisting of Al (aluminum), In (indium), Au (gold), Pt (platinum), Cr (chromium), and Fe (iron). An inversion layer made of one or more metals is formed on one main surface side of the GaN substrate.

上記金属よりなる反転層を形成することにより、反転層を下地としてGaN層がエピタキシャル成長しやすくなる。   By forming the inversion layer made of the metal, the GaN layer is easily grown epitaxially with the inversion layer as a base.

上記製造方法において好ましくは、反転層形成工程において、400℃以上800℃以下の温度でMOCVD(Metal Organic Chemical Vapor Deposition)法を用いてGaNよりなる反転層をGaN基板の一方の主面側に形成する。   Preferably, in the above manufacturing method, in the inversion layer forming step, an inversion layer made of GaN is formed on one main surface side of the GaN substrate using a MOCVD (Metal Organic Chemical Vapor Deposition) method at a temperature of 400 ° C. or more and 800 ° C. or less. To do.

上記反転層を形成することにより、反転層を下地としてGaN層がエピタキシャル成長しやすくなる。   By forming the inversion layer, the GaN layer is easily epitaxially grown with the inversion layer as a base.

上記製造方法において好ましくは、GaN層形成工程は、GaN層を形成しない部分を覆うようにマスク層を形成する工程を含んでいる。   Preferably, in the manufacturing method, the GaN layer forming step includes a step of forming a mask layer so as to cover a portion where the GaN layer is not formed.

マスク層を形成することによって、反転層が露出している部分のみにGaN層を選択的に成長させることができる。   By forming the mask layer, the GaN layer can be selectively grown only in the portion where the inversion layer is exposed.

なお、本発明における「発光素子」とは、GaN基板とその上に積層された半導体層とを主体に形成される積層構造または半導体チップのみを意味する場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。   The “light emitting device” in the present invention may mean only a laminated structure or a semiconductor chip mainly composed of a GaN substrate and a semiconductor layer laminated thereon, or the semiconductor chip is mounted. In some cases, it refers only to a device mounted on a component and sealed with resin. Furthermore, it may be used for both meanings.

本発明の発光素子およびその製造方法によれば、発光量を向上することができる。   According to the light emitting device and the method for manufacturing the same of the present invention, the amount of light emission can be improved.

以下、本発明の実施の形態について、図を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施の形態1)
図1は、本発明の実施の形態1におけるLEDの構成を示す断面図である。図1を参照して、本実施の形態の発光素子としてのLEDにおいては、リードフレームのマウント部21aに積層構造50が搭載されている。始めに、積層構造50の構成について説明する。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of an LED according to Embodiment 1 of the present invention. With reference to FIG. 1, in the LED as the light emitting element of the present embodiment, a laminated structure 50 is mounted on a mount portion 21 a of a lead frame. First, the configuration of the laminated structure 50 will be described.

図2は、図1の半導体チップ(積層構造)を拡大して示す平面図である。図3は、図2のIII−III線に沿う断面図である。図2および図3を参照して、積層構造50は、GaN基板1と、反転層10と、GaN層としてのGaN再成長層11と、第1発光層としての発光層14と、p電極9bと、第2発光層としての発光層4と、p電極9aと、n電極9cとを主に備えている。GaN基板1は、一方の主面1aがN面により構成されており、他方の主面1bがGa面により構成されており、n型である。GaN基板1における一方の主面1a側には反転層10と、GaN再成長層11と、発光層14と、p電極9bと、n電極9cとが形成されている。GaN基板1における他方の主面1b側には、発光層4と、p電極9aとが形成されている。   FIG. 2 is an enlarged plan view showing the semiconductor chip (laminated structure) of FIG. 3 is a cross-sectional view taken along line III-III in FIG. 2 and 3, the stacked structure 50 includes a GaN substrate 1, an inversion layer 10, a GaN regrowth layer 11 as a GaN layer, a light emitting layer 14 as a first light emitting layer, and a p-electrode 9b. And a light emitting layer 4 as a second light emitting layer, a p-electrode 9a, and an n-electrode 9c. In the GaN substrate 1, one main surface 1a is constituted by an N surface, and the other main surface 1b is constituted by a Ga surface, and is n-type. An inversion layer 10, a GaN regrowth layer 11, a light emitting layer 14, a p-electrode 9b, and an n-electrode 9c are formed on one main surface 1a side of the GaN substrate 1. On the other main surface 1b side of the GaN substrate 1, a light emitting layer 4 and a p-electrode 9a are formed.

GaN基板1における一方の主面1aは荒らされており、一方の主面1aの荒らされた領域が反転層10となっている。また、一方の主面1aの荒らされた領域が反転層10である場合の他、Al,In,Au,Pt,Cr,およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる反転層10が一方の主面1a上に形成されていてもよい。さらに、上記金属よりなる反転層10が形成される場合の他、結晶性の悪いGaN層が反転層10として形成されてもよい。   One main surface 1a of the GaN substrate 1 is roughened, and the roughened region of one main surface 1a is an inversion layer 10. In addition to the case where the roughened region of one main surface 1a is the inversion layer 10, the inversion layer is made of at least one metal selected from the group consisting of Al, In, Au, Pt, Cr, and Fe. 10 may be formed on one main surface 1a. Furthermore, in addition to the case where the inversion layer 10 made of the metal is formed, a GaN layer having poor crystallinity may be formed as the inversion layer 10.

反転層10上には、GaN再成長層11が形成されている。GaN再成長層11は、GaN基板1から見て反転層10よりも離れた位置に、反転層10の表面に隣接して形成されている。GaN再成長層11の表面11aはGa面で構成されている。   A GaN regrowth layer 11 is formed on the inversion layer 10. The GaN regrowth layer 11 is formed adjacent to the surface of the inversion layer 10 at a position away from the inversion layer 10 when viewed from the GaN substrate 1. The surface 11a of the GaN regrowth layer 11 is a Ga plane.

GaN再成長層11上には、n型のGaNエピタキシャル層12が形成されている。GaNエピタキシャル層12上には、たとえばAlxGa1-xN(0≦x≦1)よりなるn型クラッド層13が形成されており、n型クラッド層13上には、発光層14が形成されている。発光層14は、GaN基板1の一方の主面1a側に形成されており、かつGaN基板1から見てGaN再成長層11よりも離れた位置に形成されている。発光層14は、たとえばAlxGa1-xN層とAlxInyGa1-x-yN層(0≦y≦1)とが積層された量子井戸(MQW:Multi-Quantum Well)よりなっている。発光層14は、上記yの値を0.2〜0.3とすることで、黄色発光するようにされている。そして、発光層14上にはたとえばAlxGa1-xNよりなるp型クラッド層15が形成されている。p型クラッド層15上には、たとえばGaNよりなるp型のコンタクト層16が形成されており、コンタクト層16上にはp電極9bが形成されている。 On the GaN regrowth layer 11, an n-type GaN epitaxial layer 12 is formed. An n-type cladding layer 13 made of, for example, Al x Ga 1 -xN (0 ≦ x ≦ 1) is formed on the GaN epitaxial layer 12, and a light emitting layer 14 is formed on the n-type cladding layer 13. Has been. The light emitting layer 14 is formed on one main surface 1 a side of the GaN substrate 1 and is formed at a position farther from the GaN regrowth layer 11 when viewed from the GaN substrate 1. The light emitting layer 14 is composed of a quantum well (MQW: Multi-Quantum Well) in which, for example, an Al x Ga 1-x N layer and an Al x In y Ga 1-xy N layer (0 ≦ y ≦ 1) are stacked. Yes. The light emitting layer 14 emits yellow light by setting the value of y to 0.2 to 0.3. A p-type cladding layer 15 made of, for example, Al x Ga 1-x N is formed on the light emitting layer 14. A p-type contact layer 16 made of, for example, GaN is formed on the p-type cladding layer 15, and a p-electrode 9 b is formed on the contact layer 16.

LEDの図3中左端部には、GaNエピタキシャル層12の内部に達する溝12aが形成されており、溝12a内において、n電極9cはGaNエピタキシャル層12に隣接して形成されている。これにより、n電極9cは、GaNエピタキシャル層12、GaN再成長層11、および反転層10の各々を通じてGaN基板1に電気的に接続されている。   A groove 12a reaching the inside of the GaN epitaxial layer 12 is formed at the left end portion of the LED in FIG. 3, and the n-electrode 9c is formed adjacent to the GaN epitaxial layer 12 in the groove 12a. Thereby, the n-electrode 9 c is electrically connected to the GaN substrate 1 through each of the GaN epitaxial layer 12, the GaN regrowth layer 11, and the inversion layer 10.

GaN基板1における他方の主面1bの下には、n型のGaNエピタキシャル層2が形成されている。GaNエピタキシャル層2の下には、たとえばAlxGa1-xNよりなるn型クラッド層3が形成されており、n型クラッド層3の下には、発光層4が形成されている。発光層4は、GaN基板1の他方の主面1b側に形成されている。発光層4は、たとえばAlxGa1-xN層とAlxInyGa1-x-yN層とが積層された量子井戸よりなっている。発光層4は、上記yの値を約0.15とすることで、青色発光するようにされている。そして、発光層4上にはたとえばAlxGa1-xNよりなるp型クラッド層5が形成されている。p型クラッド層5の下には、たとえばp型GaNよりなるp型のコンタクト層6が形成されており、コンタクト層6の下にはp電極9aが形成されている。 Under the other main surface 1b of the GaN substrate 1, an n-type GaN epitaxial layer 2 is formed. An n-type cladding layer 3 made of, for example, Al x Ga 1-x N is formed under the GaN epitaxial layer 2, and a light emitting layer 4 is formed under the n-type cladding layer 3. The light emitting layer 4 is formed on the other main surface 1 b side of the GaN substrate 1. The light emitting layer 4 is composed of a quantum well in which, for example, an Al x Ga 1-x N layer and an Al x In y Ga 1-xy N layer are stacked. The light emitting layer 4 emits blue light by setting the value of y to about 0.15. A p-type cladding layer 5 made of, for example, Al x Ga 1-x N is formed on the light emitting layer 4. A p-type contact layer 6 made of, for example, p-type GaN is formed under the p-type cladding layer 5, and a p-electrode 9 a is formed under the contact layer 6.

続いて、積層構造50以外のLEDの構成について説明する。   Subsequently, the configuration of the LEDs other than the laminated structure 50 will be described.

図1を参照して、リードフレームのマウント部21aとp電極9aとは、たとえば図示しない導電性接着剤によって接着されており、これにより互いに電気的に接続されている。p電極9aに接続された図示しない制御装置によって、p電極9aから発光層4へ注入する電流が調整可能である。また、リードフレームのリード部21bとp電極9bとがワイヤ23aおよび制御装置28を介して電気的に接続されている。p電極9bに接続された制御装置28によって、p電極9bから発光層14へ注入する電流が調整可能である。制御装置はたとえばダイオードなどで構成されている。さらに、リードフレームのリード部21cとn電極9cとがワイヤ23bを介して電気的に接続されている。リードフレームのマウント部21a、リード部21b、およびリード部21cのそれぞれの交差部分には絶縁体22が配置されており、これによって、リードフレームのマウント部21a、リード部21b、およびリード部21cの各々は互いに絶縁されている。積層構造50およびワイヤ23a、23bの各々は、エポキシ系樹脂25により封止されている。   Referring to FIG. 1, lead frame mount portion 21a and p-electrode 9a are bonded to each other by, for example, a conductive adhesive (not shown), thereby being electrically connected to each other. The current injected from the p electrode 9a to the light emitting layer 4 can be adjusted by a control device (not shown) connected to the p electrode 9a. Further, the lead portion 21b of the lead frame and the p-electrode 9b are electrically connected via the wire 23a and the control device 28. The current injected from the p-electrode 9b to the light-emitting layer 14 can be adjusted by the control device 28 connected to the p-electrode 9b. The control device is composed of, for example, a diode. Furthermore, the lead portion 21c of the lead frame and the n-electrode 9c are electrically connected via a wire 23b. Insulators 22 are disposed at the intersections of the lead frame mounting portion 21a, the lead portion 21b, and the lead portion 21c, whereby the lead frame mounting portion 21a, the lead portion 21b, and the lead portion 21c. Each is insulated from each other. Each of the laminated structure 50 and the wires 23 a and 23 b is sealed with an epoxy resin 25.

続いて、LEDの動作方法について、図1を用いて説明する。   Subsequently, an operation method of the LED will be described with reference to FIG.

制御装置28によって制御された所定の電位をp電極9bへ与えると、p電極9bおよびn電極9cの間に電圧が発生し、n型クラッド層13およびp型クラッド層15の各々から発光層14へキャリアが注入される。そして、注入されたキャリア同士が発光層14においてそれぞれ再結合し、黄色の光が発生する。この光は、p電極9bの上面および積層構造50の側面から放出される。一方、図示しない制御装置によって制御された所定の電位をp電極9aへ与えると、p電極9aおよびn電極9cの間に電圧が発生し、n型クラッド層3およびp型クラッド層5の各々から発光層4へキャリアが注入される。そして、注入されたキャリア同士が発光層4においてそれぞれ結合し、青色の光が発生する。この光は、p電極9bの上面および積層構造50の側面から放出される。   When a predetermined potential controlled by the control device 28 is applied to the p-electrode 9b, a voltage is generated between the p-electrode 9b and the n-electrode 9c, and the light-emitting layer 14 is generated from each of the n-type cladding layer 13 and the p-type cladding layer 15. The carrier is injected. The injected carriers are recombined in the light emitting layer 14 to generate yellow light. This light is emitted from the upper surface of the p-electrode 9 b and the side surface of the multilayer structure 50. On the other hand, when a predetermined potential controlled by a control device (not shown) is applied to the p-electrode 9a, a voltage is generated between the p-electrode 9a and the n-electrode 9c, and from each of the n-type cladding layer 3 and the p-type cladding layer 5 Carriers are injected into the light emitting layer 4. Then, the injected carriers are coupled to each other in the light emitting layer 4, and blue light is generated. This light is emitted from the upper surface of the p-electrode 9 b and the side surface of the multilayer structure 50.

ここで、発光層4で黄色の光を放出させ、発光層14で青色の光を放出させる場合には、発光層4および発光層14の各々のバンド構造に起因して、黄色発光する発光層4の立ち上がり電圧(発光に必要な最小電圧)の方が、青色発光する発光層14の立ち上がり電圧よりも低くなる。このため、p電極9bおよびn電極9cの間と、p電極9aおよびn電極9cの間とに等しい電圧が印加されると、大半の電流が発光層4の方に流れて黄色発光が強くなり、白色発光させることができない。また、黄色の方が青色よりも視感度が高いので、白色発光させるためには黄色よりも青色の発光強度を強くすることが必要になる。本実施の形態では、p電極9a,9bの各々に制御装置を設けることにより、発光層4および発光層14の各々に流す電流の量を制御し、白色発光を可能にしている。   Here, when the light emitting layer 4 emits yellow light and the light emitting layer 14 emits blue light, the light emitting layer emits yellow light due to the band structure of each of the light emitting layer 4 and the light emitting layer 14. The rising voltage 4 (minimum voltage required for light emission) is lower than the rising voltage of the light emitting layer 14 that emits blue light. For this reason, when an equal voltage is applied between the p-electrode 9b and the n-electrode 9c and between the p-electrode 9a and the n-electrode 9c, most of the current flows toward the light emitting layer 4 and the yellow light emission becomes stronger. Cannot emit white light. In addition, since yellow has higher visibility than blue, in order to emit white light, it is necessary to increase the emission intensity of blue rather than yellow. In the present embodiment, by providing a control device for each of the p-electrodes 9a and 9b, the amount of current flowing through each of the light-emitting layer 4 and the light-emitting layer 14 is controlled to enable white light emission.

なお、本実施の形態では、発光層4から黄色の光が放出され、発光層14から青色の光が放出される場合について示したが、発光層4から黄色および青色のうちいずれか一方が発光し、発光層14から黄色および青色のうちいずれか他方が発光すればよい。さらに、2つの発光層から同じ波長の光が発光されてもよい。2つの発光層の各々で発光する光の波長は任意である。   In the present embodiment, the case where yellow light is emitted from the light emitting layer 4 and blue light is emitted from the light emitting layer 14 is shown. However, one of yellow and blue light is emitted from the light emitting layer 4. And any one of yellow and blue should just emit light from the light emitting layer 14. Further, light having the same wavelength may be emitted from the two light emitting layers. The wavelength of the light emitted from each of the two light emitting layers is arbitrary.

続いて、本実施の形態におけるLEDの製造方法について、図4〜図12を用いて説明する。なお、図10は図9のX−X線に沿う断面図であり、図12は図11のXII−XII線に沿う断面図である。   Then, the manufacturing method of LED in this Embodiment is demonstrated using FIGS. 10 is a cross-sectional view taken along line XX in FIG. 9, and FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.

始めに、図4を参照して、GaN基板1を準備する。GaN基板1は、一方の主面1aがN面により構成されており、他方の主面1bがGa面により構成されている。ここで、「一方の主面がN面により構成されている」とは、一方の主面の最表面がN原子によって終端されている状態を意味している。しかし、一方の主面に何らかの加工が施されている場合には、加工部分の最表面の大部分はN原子によって終端されているものの、加工部分の際表面の一部にN原子以外の原子が露出していることもある。本明細書では、一方の主面に何らかの加工が施されている場合であっても、少なくとも加工が施されていない部分の最表面がN原子によって終端されているか、あるいは加工部分の最表面の大部分がN原子によって終端されていれば、「一方の主面がN面により構成されている」ものとする。   First, referring to FIG. 4, a GaN substrate 1 is prepared. In the GaN substrate 1, one main surface 1a is configured by an N surface, and the other main surface 1b is configured by a Ga surface. Here, “one main surface is constituted by an N surface” means a state in which the outermost surface of one main surface is terminated by N atoms. However, when some processing is performed on one main surface, most of the outermost surface of the processed portion is terminated by N atoms, but atoms other than N atoms are formed on the surface of the processed portion. May be exposed. In the present specification, even if some processing is performed on one main surface, at least the outermost surface of the unprocessed portion is terminated by N atoms, or the outermost surface of the processed portion If most of them are terminated by N atoms, it is assumed that “one main surface is constituted by N surfaces”.

同様に、「他方の主面がGa面により構成されている」とは、他方の主面の最表面がGa原子によって終端されている状態を意味している。本明細書では、他方の主面に何らかの加工が施されている場合であっても、少なくとも加工が施されていない部分の最表面がGa原子によって終端されているか、あるいは加工部分の最表面の大部分がGa原子によって終端されていれば、「他方の主面がGa面により構成されている」ものとする。   Similarly, “the other main surface is constituted by a Ga surface” means a state in which the outermost surface of the other main surface is terminated by Ga atoms. In this specification, even if some processing is performed on the other main surface, at least the outermost surface of the unprocessed portion is terminated by Ga atoms, or the outermost surface of the processed portion If the majority is terminated by Ga atoms, it is assumed that “the other main surface is constituted by a Ga surface”.

次に、GaN基板1にたとえば酸素やSi(シリコン)をイオン注入することで、GaN基板1をn型にする。次に、GaN基板1の一方の主面1aまたは一方の主面1a上に反転層10を形成する。反転層10の形成方法としては、たとえば以下の3つの方法が挙げられる。   Next, for example, oxygen or Si (silicon) is ion-implanted into the GaN substrate 1 to make the GaN substrate 1 n-type. Next, the inversion layer 10 is formed on one main surface 1a of the GaN substrate 1 or on one main surface 1a. Examples of the method for forming the inversion layer 10 include the following three methods.

第1の形成方法は、GaN基板1の一方の主面1aをたとえば砥粒を用いて研磨して荒らすことにより、一方の主面1aに反転層10を形成する方法である。研磨後の一方の主面1aは、図5に示すように凹凸になり、表面の平坦度が研磨前よりも悪くなる。反転層10の最表面10cは研磨されていない部分であり、この部分はN原子によって構成されている。GaN基板1を研磨した場合には、GaN基板1と反転層10との間に明確な境界線はない。   The first forming method is a method of forming the inversion layer 10 on one main surface 1a by polishing and roughening one main surface 1a of the GaN substrate 1 using, for example, abrasive grains. One main surface 1a after the polishing becomes uneven as shown in FIG. 5, and the flatness of the surface becomes worse than that before the polishing. The outermost surface 10c of the inversion layer 10 is an unpolished portion, and this portion is composed of N atoms. When the GaN substrate 1 is polished, there is no clear boundary line between the GaN substrate 1 and the inversion layer 10.

第2の形成方法は、Al、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる膜を反転層10として一方の主面1a上に形成する方法である。   The second forming method is a method in which a film made of at least one metal selected from the group consisting of Al, In, Au, Pt, Cr, and Fe is formed as an inversion layer 10 on one main surface 1a. is there.

第3の形成方法は、400℃以上800℃以下の温度でMOCVD法を用いてGaNよりなる膜を反転層10として一方の主面1a上に形成する方法である。上記条件でGaNよりなる膜をN面上に形成すると、結晶性の良好なGaN結晶は得られないものの、結晶性の悪いGaN結晶(LT(Low Temperature)−GAN)が生成する。   The third forming method is a method of forming a film made of GaN as an inversion layer 10 on one main surface 1a by using MOCVD at a temperature of 400 ° C. or higher and 800 ° C. or lower. When a film made of GaN is formed on the N plane under the above conditions, a GaN crystal having a low crystallinity (LT (Low Temperature) -GAN) is generated, although a GaN crystal having a good crystallinity cannot be obtained.

また、反転層としては、表面がGa面によって構成されたGaN層をGaN基板のN面上にエピタキシャル成長させることが可能な膜であればよく、十分な光透過性を有する層であることが好ましい。 As the inversion layer, it surface may be a film capable of epitaxially growing a GaN layer formed by Ga face on the N surface of the GaN substrate, a layer having a sufficient optical transparency preferable.

次に、図6を参照して、たとえばHVPE(Hydride Vapor Phase Epitaxy)法、MOCVD法、またはMBE(Molecular Beam Epitaxy)法などの気相成長法を用いて、GaN再成長層11を反転層10の表面10bからエピタキシャル成長させる。成長したGaN再成長層11の表面11aはGa面により構成される。つまり、GaN基板1のN面側に、N面を反転させてGa面を露出させることができる。   Next, referring to FIG. 6, the GaN regrowth layer 11 is turned into the inversion layer 10 by using a vapor phase growth method such as HVPE (Hydride Vapor Phase Epitaxy) method, MOCVD method, MBE (Molecular Beam Epitaxy) method or the like. Epitaxial growth is performed from the surface 10b. The surface 11a of the grown GaN regrowth layer 11 is constituted by a Ga surface. That is, the Ga plane can be exposed by inverting the N plane on the N plane side of the GaN substrate 1.

また、GaN再成長層11のエピタキシャル成長の際、たとえば原料ガスにO2ガスやH2Oガスを混合すれば、GaN再成長層11内に酸素がドープされ、n型のGaN再成長層11が得られる。また、たとえば原料ガスにSiH4ガスを混合すれば、GaN再成長層11内にSiがドープされ、n型のGaN再成長層11が得られる。 Further, when the GaN regrowth layer 11 is epitaxially grown, for example, if O 2 gas or H 2 O gas is mixed into the source gas, the GaN regrowth layer 11 is doped with oxygen, and the n-type GaN regrowth layer 11 is formed. can get. For example, when SiH 4 gas is mixed with the source gas, Si is doped into the GaN regrowth layer 11 and the n-type GaN regrowth layer 11 is obtained.

さらに、GaN再成長層11内に酸素をドープする場合、GaN再成長層11内の酸素濃度は1×1017/cm3以上2×1019/cm3以下であることが好ましい。酸素濃度を1×1017/cm3以上とすることで、GaN再成長層11が低抵抗化され、LEDの駆動電圧を低減することができる。また、酸素濃度を2×1019/cm3以下とすることで、特にGaN再成長層11における青色光の透過率を高く保つことができる。 Furthermore, when oxygen is doped into the GaN regrowth layer 11, the oxygen concentration in the GaN regrowth layer 11 is preferably 1 × 10 17 / cm 3 or more and 2 × 10 19 / cm 3 or less. By setting the oxygen concentration to 1 × 10 17 / cm 3 or more, the resistance of the GaN regrowth layer 11 is reduced, and the driving voltage of the LED can be reduced. In addition, by setting the oxygen concentration to 2 × 10 19 / cm 3 or less, it is possible to keep the blue light transmittance particularly high in the GaN regrowth layer 11.

次に、図7を参照して、たとえばMOCVD法などを用いて、GaNエピタキシャル層12をGaN再成長層11の表面11a上にエピタキシャル成長する。GaNエピタキシャル層12を形成することで、上層に形成される層の結晶性が向上する。続いて、たとえばMOCVD法などを用いて、n型クラッド層13、発光層14、p型クラッド層15、およびコンタクト層16の各々をGaNエピタキシャル層12上にこの順序でエピタキシャル成長させる。これにより、一方の主面1a側であって、かつGaN基板1から見てGaN再成長層11よりも離れた位置に発光層14が形成される。   Next, referring to FIG. 7, GaN epitaxial layer 12 is epitaxially grown on surface 11a of GaN regrowth layer 11 using, for example, MOCVD. By forming the GaN epitaxial layer 12, the crystallinity of the layer formed in the upper layer is improved. Subsequently, the n-type cladding layer 13, the light emitting layer 14, the p-type cladding layer 15, and the contact layer 16 are each epitaxially grown in this order on the GaN epitaxial layer 12 using, for example, MOCVD. As a result, the light emitting layer 14 is formed on the one main surface 1a side and at a position away from the GaN regrowth layer 11 when viewed from the GaN substrate 1.

次に、図8を参照して、GaN基板1を反転させ、一方の主面1aを下面、他方の主面1bを上面とする。そして、たとえばMOCVD法などを用いて、GaNエピタキシャル層2を他方の主面1b上にエピタキシャル成長させる。GaN基板1の他方の主面1bはGa面によって構成されているので、結晶性の良好なGaN結晶をエピタキシャル成長させることができる。そして、n型クラッド層3、発光層4、p型クラッド層5、およびコンタクト層6の各々をGaNエピタキシャル層2上にこの順序でエピタキシャル成長させる。次に、GaN基板1を熱処理することにより、p型クラッド層5および15と、コンタクト層6および16との各々に含まれる不純物を活性化する。   Next, referring to FIG. 8, the GaN substrate 1 is inverted so that one main surface 1a is a lower surface and the other main surface 1b is an upper surface. Then, the GaN epitaxial layer 2 is epitaxially grown on the other main surface 1b by using, for example, the MOCVD method. Since the other main surface 1b of the GaN substrate 1 is constituted by a Ga surface, a GaN crystal having good crystallinity can be epitaxially grown. Then, each of the n-type cladding layer 3, the light emitting layer 4, the p-type cladding layer 5, and the contact layer 6 is epitaxially grown on the GaN epitaxial layer 2 in this order. Next, the GaN substrate 1 is heat-treated to activate the impurities contained in each of the p-type cladding layers 5 and 15 and the contact layers 6 and 16.

次に、図9および図10を参照して、平面的に見て積層構造の外周を取り囲むように、一方の主面1a側に素子分離溝27を形成する。また、一方の主面1a側において、積層構造の各々における右上の領域に、GaNエピタキシャル層12に達する溝12aを形成する。素子分離溝27および溝12aは、たとえばフォトリソグラフィ技術と、RIE(Reactive Ion Etching)とを用いて、コンタクト層16、p型クラッド層15、発光層14、n型クラッド層13、およびGaNエピタキシャル層12の上部の各々をCl(塩素)系ガスでエッチングすることで形成される。素子分離溝27および溝12aは同一工程で形成されてもよいし、別工程で形成されてもよい。続いて、他方の主面1b側において、平面的に見て素子分離溝27と重なり合う領域にも同様に素子分離溝26を形成する。素子分離溝26は、コンタクト層6、p型クラッド層5、発光層4、n型クラッド層3、およびGaNエピタキシャル層2の上部の各々をエッチングすることで形成される。   Next, referring to FIG. 9 and FIG. 10, element isolation grooves 27 are formed on one main surface 1a side so as to surround the outer periphery of the laminated structure as viewed in a plan view. Further, on one main surface 1a side, a groove 12a reaching the GaN epitaxial layer 12 is formed in the upper right region in each of the stacked structures. The element isolation groove 27 and the groove 12a are formed by using, for example, a photolithography technique and RIE (Reactive Ion Etching), the contact layer 16, the p-type cladding layer 15, the light emitting layer 14, the n-type cladding layer 13, and the GaN epitaxial layer. Each of the upper portions of 12 is formed by etching with a Cl (chlorine) -based gas. The element isolation groove 27 and the groove 12a may be formed in the same process or may be formed in different processes. Subsequently, on the other main surface 1b side, an element isolation groove 26 is similarly formed in a region overlapping with the element isolation groove 27 in plan view. The element isolation trench 26 is formed by etching each of the contact layer 6, the p-type cladding layer 5, the light emitting layer 4, the n-type cladding layer 3, and the upper part of the GaN epitaxial layer 2.

次に、図11および図12を参照して、GaN基板1を反転させ、一方の主面1aを上面、他方の主面1bを下面とする。そして、たとえばフォトリソグラフィ技術と、蒸着法と、リフトオフ法とを用いて、溝12aにおける所定の位置にn電極9cを形成する。同様に、コンタクト層16の上面全面にp電極9bを形成し、コンタクト層6の下面全面にp電極9aを形成する。続いて、素子分離溝27内および素子分離溝26内のチップ境界Aが側面として現れるようにスクライブを行ない、図2および図3に示す個々の積層構造50に分断する。   Next, referring to FIGS. 11 and 12, the GaN substrate 1 is inverted so that one main surface 1a is an upper surface and the other main surface 1b is a lower surface. Then, the n-electrode 9c is formed at a predetermined position in the groove 12a using, for example, a photolithography technique, a vapor deposition method, and a lift-off method. Similarly, the p electrode 9 b is formed on the entire upper surface of the contact layer 16, and the p electrode 9 a is formed on the entire lower surface of the contact layer 6. Subsequently, scribing is performed so that the chip boundary A in the element isolation groove 27 and the element isolation groove 26 appears as side surfaces, and the chip is divided into individual stacked structures 50 shown in FIGS.

次に、図1を参照して、リードフレームのマウント部21aにp電極9aが隣接するように、積層構造50を搭載する。そして、マウント部に導電性接着剤を塗布し、積層構造50とリードフレームとを固定するとともに、積層構造50とリードフレームとの間の導通が得られるようにする。導電性接着剤としては、たとえば熱伝導の良いAg系のものが用いられる。また、リードフレームとしては、たとえば熱伝導の良いCuW系のものが用いられる。続いて、p電極9bと、リードフレームのリード部21bとをワイヤ23aおよび制御装置28によって電気的に接続する。また、n電極9cと、リードフレームのリード部21cとをワイヤ23bによって電気的に接続する。さらに、エポキシ系樹脂25を用いて、積層構造50およびワイヤ23a、23bの各々を封止する。以上の工程により、本実施の形態のLEDが完成する。   Next, referring to FIG. 1, the laminated structure 50 is mounted so that the p-electrode 9a is adjacent to the mount portion 21a of the lead frame. Then, a conductive adhesive is applied to the mount portion to fix the laminated structure 50 and the lead frame, and to obtain conduction between the laminated structure 50 and the lead frame. As the conductive adhesive, for example, an Ag-based adhesive having good thermal conductivity is used. Further, as the lead frame, for example, a CuW type material having good thermal conductivity is used. Subsequently, the p-electrode 9b and the lead portion 21b of the lead frame are electrically connected by the wire 23a and the control device 28. Further, the n-electrode 9c and the lead portion 21c of the lead frame are electrically connected by a wire 23b. Furthermore, each of the laminated structure 50 and the wires 23a and 23b is sealed using an epoxy resin 25. Through the above steps, the LED of the present embodiment is completed.

本実施の形態のLEDおよびその製造方法によれば、GaN基板1のN面またはN面側に反転層10を形成することにより、GaN基板1のN面側に結晶性の良好なGaN再成長層11をエピタキシャル成長させることができる。これにより、GaN再成長層11上に発光層を形成することができ、GaN基板1の一方の主面1a側にも発光層14を形成することができる。したがって、発光層4および発光層14の両方で発光するので、1つの発光層のみで発光する従来の発光素子に比べて、発光量を向上することができる。   According to the LED of the present embodiment and the manufacturing method thereof, the GaN regrowth with good crystallinity is formed on the N-plane side of the GaN substrate 1 by forming the inversion layer 10 on the N-plane or N-plane side of the GaN substrate 1. Layer 11 can be epitaxially grown. Thereby, a light emitting layer can be formed on the GaN regrowth layer 11, and the light emitting layer 14 can also be formed on one main surface 1 a side of the GaN substrate 1. Therefore, since both the light emitting layer 4 and the light emitting layer 14 emit light, the amount of light emission can be improved as compared with a conventional light emitting element that emits light by only one light emitting layer.

本実施の形態のLEDでは、発光層4から黄色および青色のうちいずれか一方が発光し、発光層14から黄色および青色のうちいずれか他方を発光する。   In the LED of the present embodiment, either one of yellow and blue light is emitted from the light emitting layer 4, and one of yellow and blue light is emitted from the light emitting layer 14.

これにより、蛍光材を用いることなく白色発光させることができるので、蛍光材によって白色に光を変換する際の変換ロスがない分だけ輝度を向上することができる。また、蛍光材を用いることなく白色発光させることができるので、蛍光材を用いない分だけ製造コストを低減することができ、蛍光材の劣化がないため長寿命化を図ることができる。   Thereby, since white light can be emitted without using a fluorescent material, the luminance can be improved to the extent that there is no conversion loss when light is converted into white by the fluorescent material. Further, since white light can be emitted without using the fluorescent material, the manufacturing cost can be reduced by the amount not using the fluorescent material, and the lifetime can be extended because the fluorescent material is not deteriorated.

本実施の形態のLEDでは、発光層14へ注入する電流と、発光層4へ注入する電流との配分を調整可能である。   In the LED of this embodiment, the distribution between the current injected into the light emitting layer 14 and the current injected into the light emitting layer 4 can be adjusted.

これにより、黄色の発光強度と青色の発光強度との各々を変えることができるので、光の色調を変化させることができ、白色発光させやすくなる。   Thereby, since each of yellow light emission intensity | strength and blue light emission intensity | strength can be changed, the color tone of light can be changed and it becomes easy to carry out white light emission.

本実施の形態のLEDの製造方法において好ましくは、GaN基板1の一方の主面1aを荒らすことにより、GaN基板1の一方の主面1aに反転層10を形成する。   In the LED manufacturing method of the present embodiment, preferably, the inversion layer 10 is formed on one main surface 1 a of the GaN substrate 1 by roughening one main surface 1 a of the GaN substrate 1.

GaN基板1の一方の主面1aを荒らした反転層10を形成することにより、反転層10を下地としてGaN再成長層11がエピタキシャル成長しやすくなる。   By forming the inversion layer 10 that roughens one main surface 1a of the GaN substrate 1, the GaN regrowth layer 11 is easily epitaxially grown with the inversion layer 10 as a base.

本実施の形態のLEDの製造方法において好ましくは、Al、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる反転層10をGaN基板1の一方の主面1a側に形成する。   In the LED manufacturing method of the present embodiment, the inversion layer 10 made of at least one metal selected from the group consisting of Al, In, Au, Pt, Cr, and Fe is preferably formed on one main surface of the GaN substrate 1. It is formed on the surface 1a side.

上記金属よりなる反転層10を形成することにより、反転層10を下地としてGaN再成長層11がエピタキシャル成長しやすくなる。   By forming the inversion layer 10 made of the metal, the GaN regrowth layer 11 is easily epitaxially grown with the inversion layer 10 as a base.

上記製造方法において好ましくは、400℃以上800℃以下の温度でMOCVD法を用いてGaNよりなる反転層10をGaN基板1の一方の主面1a側に形成する。   Preferably, in the above manufacturing method, the inversion layer 10 made of GaN is formed on the one main surface 1a side of the GaN substrate 1 by MOCVD at a temperature of 400 ° C. or higher and 800 ° C. or lower.

上記反転層10を形成することにより、反転層10を下地としてGaN再成長層11がエピタキシャル成長しやすくなる。   By forming the inversion layer 10, the GaN regrowth layer 11 is easily grown epitaxially with the inversion layer 10 as a base.

なお、本実施の形態では、GaN基板1の一方の主面1a側の積層構造を形成した後で他方の主面1b側の積層構造を形成する場合について示したが、他方の主面1b側の積層構造を形成した後で一方の主面1a側の積層構造を形成してもよい。   In the present embodiment, the case of forming the stacked structure on the other main surface 1b side after forming the stacked structure on the one main surface 1a side of the GaN substrate 1 is shown. However, the other main surface 1b side is shown. After forming the laminated structure, the laminated structure on the one main surface 1a side may be formed.

(実施の形態2)
実施の形態1では、p電極9a,9bの各々に制御装置を設けることにより、発光層4および発光層14の各々に注入する電流の量を制御する場合について示したが、制御装置はいずれか1つでもよい。また、たとえばp電極9a,9bの各々を互いに異なる形状にすることによっても発光層4および発光層14の各々に流す電流の量を制御することができる。
(Embodiment 2)
In the first embodiment, the control device is provided in each of the p-electrodes 9a and 9b to control the amount of current injected into each of the light-emitting layer 4 and the light-emitting layer 14, but any control device is used. One may be sufficient. Further, for example, the amount of current flowing through each of the light emitting layer 4 and the light emitting layer 14 can also be controlled by making the p electrodes 9a and 9b have different shapes.

たとえば図13(a)、(b)に示すように、コンタクト層16の上面全体を覆うようにp電極9bが形成される代わりに、網目状のp電極9dがコンタクト層16上に点在するように形成されて、コンタクト層16の一部が露出されてもよい。この場合には、コンタクト層16の上面全体にp電極を形成する場合よりもp電極の占有面積が減少するので、p電極を流れる電流の電流密度が増加し、発光層14へ電流が流れにくくなる。その結果、発光層4の発光量を発光層14の発光量よりも少なくすることができる。   For example, as shown in FIGS. 13A and 13B, instead of forming the p-electrode 9b so as to cover the entire top surface of the contact layer 16, mesh-like p-electrodes 9d are scattered on the contact layer 16. Thus, a part of the contact layer 16 may be exposed. In this case, since the occupied area of the p electrode is reduced as compared with the case where the p electrode is formed on the entire upper surface of the contact layer 16, the current density of the current flowing through the p electrode is increased and the current does not easily flow to the light emitting layer 14. Become. As a result, the light emission amount of the light emitting layer 4 can be made smaller than the light emission amount of the light emitting layer 14.

また、図1を参照して、p電極9bとコンタクト層16との間の接触抵抗をショットキー接触に近づけ、p電極9bとコンタクト層16との間の接触抵抗をp電極9aとコンタクト層6との間の接触抵抗よりも大きくしてもよい。この場合にも、発光層14へ電流が流れにくくなるので、発光層4の発光量を発光層14の発光量よりも少なくすることができる。   Referring to FIG. 1, the contact resistance between p electrode 9b and contact layer 16 is made close to a Schottky contact, and the contact resistance between p electrode 9b and contact layer 16 is set to p electrode 9a and contact layer 6. It may be larger than the contact resistance between the two. Also in this case, since the current hardly flows to the light emitting layer 14, the light emission amount of the light emitting layer 4 can be made smaller than the light emission amount of the light emitting layer 14.

(実施の形態3)
図14は、本発明の実施の形態3における積層構造の構成を示す断面図である。図14を参照して、本実施の形態のLEDの積層構造50aにおいては、反転層10に達する溝10aが形成されており、溝10aにおいて、n電極9cは反転層10に隣接して形成されている。これにより、n電極9cは、反転層10を介してGaN基板1に電気的に接続されている。
(Embodiment 3)
FIG. 14 is a cross-sectional view showing the configuration of the laminated structure according to Embodiment 3 of the present invention. Referring to FIG. 14, in LED stacked structure 50a of the present embodiment, a groove 10a reaching inversion layer 10 is formed, and n electrode 9c is formed adjacent to inversion layer 10 in groove 10a. ing. As a result, the n-electrode 9 c is electrically connected to the GaN substrate 1 through the inversion layer 10.

なお、これ以外のLEDの構成は、実施の形態1のLEDの構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。   In addition, since the structure of LED other than this is as substantially the same as the structure of LED of Embodiment 1, the same code | symbol is attached | subjected to the same member and the description is not repeated.

次に、本実施の形態のLEDの製造方法について、図15〜図18を用いて説明する。なお、図16は図15のXVI−XVI線に沿う断面図である。   Next, the manufacturing method of LED of this Embodiment is demonstrated using FIGS. 15-18. 16 is a cross-sectional view taken along line XVI-XVI in FIG.

始めに、実施の形態1と同様の方法により反転層10を形成し、図4に示す構造を得る。次に、図15および図16を参照して、たとえばフォトリソグラフィ技術と、スパッタ蒸着法と、リフトオフ法とを用いて、反転層10上における溝10aを形成する領域と、素子分離溝27を形成する領域とに、たとえばSiO2(酸化シリコン)、SiN(窒化シリコン)、W(タングステン)、Ni(ニッケル)、またはTi(チタン)などよりなるマスク層29を形成する。 First, the inversion layer 10 is formed by the same method as in the first embodiment, and the structure shown in FIG. 4 is obtained. Next, referring to FIG. 15 and FIG. 16, the region for forming the groove 10a on the inversion layer 10 and the element isolation groove 27 are formed by using, for example, a photolithography technique, a sputter deposition method, and a lift-off method. A mask layer 29 made of, for example, SiO 2 (silicon oxide), SiN (silicon nitride), W (tungsten), Ni (nickel), or Ti (titanium) is formed in the region to be formed.

次に、図17を参照して、実施の形態1と同様の方法で、GaN再成長層11を反転層10上に形成する。このとき、GaNはマスク層29上にはエピタキシャル成長せず、マスク層29で覆われていない反転層10上にのみ選択的にエピタキシャル成長する。続いて、GaNエピタキシャル層12、n型クラッド層13、発光層14、p型クラッド層15、コンタクト層16をGaN再成長層11上に形成する。その結果、マスク層29で覆われた領域にはこれらの層が形成されず、溝10aおよび素子分離溝27が形成される。   Next, referring to FIG. 17, GaN regrowth layer 11 is formed on inversion layer 10 by the same method as in the first embodiment. At this time, GaN does not epitaxially grow on the mask layer 29 but selectively grows epitaxially only on the inversion layer 10 not covered with the mask layer 29. Subsequently, the GaN epitaxial layer 12, the n-type cladding layer 13, the light emitting layer 14, the p-type cladding layer 15, and the contact layer 16 are formed on the GaN regrowth layer 11. As a result, these layers are not formed in the region covered with the mask layer 29, and the trench 10a and the element isolation trench 27 are formed.

次に、図18を参照して、実施の形態1と同様の方法により、GaNエピタキシャル層2、n型クラッド層3、発光層4、p型クラッド層5、およびコンタクト層6の各々を他方の主面1b側にこの順序でエピタキシャル成長させる。そして、GaN基板1を熱処理することにより、p型クラッド層5および15と、コンタクト層6および16との各々に含まれる不純物を活性化する。続いて、実施の形態1と同様の方法により、他方の主面1b側において、平面的に見て素子分離溝27と重なり合う領域にも同様に素子分離溝26を形成する。   Next, referring to FIG. 18, each of GaN epitaxial layer 2, n-type cladding layer 3, light-emitting layer 4, p-type cladding layer 5, and contact layer 6 is attached to the other by the same method as in the first embodiment. Epitaxial growth is performed in this order on the main surface 1b side. Then, by heat-treating the GaN substrate 1, impurities contained in each of the p-type cladding layers 5 and 15 and the contact layers 6 and 16 are activated. Subsequently, the element isolation groove 26 is similarly formed in a region overlapping the element isolation groove 27 in plan view on the other main surface 1b side by the same method as in the first embodiment.

次に、たとえばフッ酸系の溶剤などを用いてマスク層29を除去する。そして、実施の形態1と同様の方法により、p電極9a、p電極9b、およびn電極9cの各々を所定の領域に形成する。続いて、素子分離溝27内および素子分離溝26内のチップ境界が側面として現れるようにスクライブを行ない、図14に示す積層構造50aに分断する。その後、リードフレームに積層構造50aを搭載し、本実施の形態のLEDが完成する。   Next, the mask layer 29 is removed using, for example, a hydrofluoric acid solvent. Then, each of p electrode 9a, p electrode 9b, and n electrode 9c is formed in a predetermined region by the same method as in the first embodiment. Subsequently, scribing is performed so that the chip boundaries in the element isolation groove 27 and the element isolation groove 26 appear as side surfaces, and the chip structure is divided into a stacked structure 50a shown in FIG. Thereafter, the laminated structure 50a is mounted on the lead frame, and the LED of this embodiment is completed.

本実施の形態のLEDおよびその製造方法によれば、実施の形態1と同様の効果を得ることができる。   According to the LED of this embodiment and the manufacturing method thereof, the same effect as that of Embodiment 1 can be obtained.

本実施の形態のLEDの製造方法においては、GaN再成長層11を形成しない部分を覆うようにマスク層29を形成する。これにより、GaN再成長層11を選択的にエピタキシャル成長させることができる。   In the LED manufacturing method of the present embodiment, the mask layer 29 is formed so as to cover a portion where the GaN regrowth layer 11 is not formed. Thereby, the GaN regrowth layer 11 can be selectively epitaxially grown.

(実施の形態4)
図19は、本発明の実施の形態4における積層構造の構成を示す断面図である。図19を参照して、本実施の形態のLEDの積層構造50bにおいては、GaN基板1の一方の主面1aが下面、他方の主面1bが上面となっている。そして、GaNエピタキシャル層2に達する溝2aが形成されており、溝2aにおいて、n電極9cはGaNエピタキシャル層2に隣接して形成されている。これにより、n電極9cはGaN基板1に電気的に接続されている。
(Embodiment 4)
FIG. 19 is a cross-sectional view showing the configuration of the laminated structure according to Embodiment 4 of the present invention. Referring to FIG. 19, in the LED stacked structure 50b of the present embodiment, one main surface 1a of the GaN substrate 1 is a lower surface and the other main surface 1b is an upper surface. A groove 2 a reaching the GaN epitaxial layer 2 is formed, and the n-electrode 9 c is formed adjacent to the GaN epitaxial layer 2 in the groove 2 a. As a result, the n-electrode 9 c is electrically connected to the GaN substrate 1.

なお、これ以外のLEDの構成は、実施の形態1のLEDとほぼ同様である。また、本実施の形態のLEDは、実施の形態1の製造方法とほぼ同様の方法によって製造することができる。よってその説明は繰り返さない。   In addition, the structure of LED other than this is as substantially the same as LED of Embodiment 1. FIG. In addition, the LED of the present embodiment can be manufactured by a method substantially similar to the manufacturing method of the first embodiment. Therefore, the description will not be repeated.

本実施の形態のLEDによれば、実施の形態1と同様の効果を得ることができる。   According to the LED of the present embodiment, the same effect as in the first embodiment can be obtained.

(実施の形態5)
図20は、本発明の実施の形態5における積層構造の構成を示す断面図である。図20を参照して、本実施の形態のLEDの積層構造50cにおいては、GaN基板1の一方の主面1aが下面、他方の主面1bが上面となっている。そして、GaN基板1の他方の主面1bに達する溝1cが形成されており、溝1cにおいて、電極としてのn電極9cは他方の主面1bに隣接して形成されている。これにより、n電極9cはGaN基板1に電気的に接続されている。
(Embodiment 5)
FIG. 20 is a cross-sectional view showing the configuration of the laminated structure in the fifth embodiment of the present invention. Referring to FIG. 20, in LED stack structure 50c of the present embodiment, one main surface 1a of GaN substrate 1 is a lower surface and the other main surface 1b is an upper surface. A groove 1c reaching the other main surface 1b of the GaN substrate 1 is formed. In the groove 1c, an n-electrode 9c as an electrode is formed adjacent to the other main surface 1b. As a result, the n-electrode 9 c is electrically connected to the GaN substrate 1.

なお、これ以外のLEDの構成は、実施の形態1のLEDとほぼ同様である。また、本実施の形態のLEDは、実施の形態1の製造方法とほぼ同様の方法によって製造することができる。よってその説明は繰り返さない。   In addition, the structure of LED other than this is as substantially the same as LED of Embodiment 1. FIG. In addition, the LED of the present embodiment can be manufactured by a method substantially similar to the manufacturing method of the first embodiment. Therefore, the description will not be repeated.

本実施の形態のLEDによれば、実施の形態1と同様の効果を得ることができる。   According to the LED of the present embodiment, the same effect as in the first embodiment can be obtained.

本実施の形態のLEDにおいて、n電極9cはGaN基板1の他方の主面1bに隣接して形成されている。これにより、Ga面に隣接してn電極9cが設けられるので、N面に隣接してn電極を設ける場合よりも、n電極のコンタクト抵抗を低減することができ、消費電力を低減することができる。   In the LED of the present embodiment, the n-electrode 9 c is formed adjacent to the other main surface 1 b of the GaN substrate 1. Thereby, since the n electrode 9c is provided adjacent to the Ga surface, the contact resistance of the n electrode can be reduced and the power consumption can be reduced as compared with the case where the n electrode is provided adjacent to the N surface. it can.

(実施の形態6)
図21は、本発明の実施の形態6におけるLEDの構成を示す断面図である。図21を参照して、本実施の形態のLEDの積層構造50dにおいては、GaN基板1の一方の主面1aが下面、他方の主面1bが上面となっている。そして、GaN基板1の他方の主面1b側に、GaN基板1に隣接して高濃度GaN層30が形成されている。高濃度GaN層30はGaN基板1の不純物濃度よりも高い不純物濃度を有している。さらに、高濃度GaN層30に達する溝30aが形成されており、溝30aにおいて、n電極9cは高濃度GaN層30に隣接して形成されている。これにより、n電極9cはGaN基板1に電気的に接続されている。
(Embodiment 6)
FIG. 21 is a cross-sectional view showing the configuration of the LED in the sixth embodiment of the present invention. Referring to FIG. 21, in LED laminated structure 50 d of the present embodiment, one main surface 1 a of GaN substrate 1 is a lower surface and the other main surface 1 b is an upper surface. A high-concentration GaN layer 30 is formed adjacent to the GaN substrate 1 on the other main surface 1 b side of the GaN substrate 1. The high concentration GaN layer 30 has an impurity concentration higher than that of the GaN substrate 1. Further, a groove 30 a reaching the high concentration GaN layer 30 is formed, and the n electrode 9 c is formed adjacent to the high concentration GaN layer 30 in the groove 30 a. As a result, the n-electrode 9 c is electrically connected to the GaN substrate 1.

なお、これ以外のLEDの構成は、実施の形態1のLEDとほぼ同様である。また、本実施の形態のLEDは、GaN基板1の他方の主面1b上に高濃度GaN層30をエピタキシャル成長させ、高濃度GaN層30上にGaNエピタキシャル層2をエピタキシャル成長させる以外は、実施の形態1の製造方法とほぼ同様の方法によって製造することができる。よってその説明は繰り返さない。   In addition, the structure of LED other than this is as substantially the same as LED of Embodiment 1. FIG. The LED of this embodiment is the same as the embodiment except that the high-concentration GaN layer 30 is epitaxially grown on the other main surface 1b of the GaN substrate 1 and the GaN epitaxial layer 2 is epitaxially grown on the high-concentration GaN layer 30. It can be manufactured by a method substantially similar to the manufacturing method 1. Therefore, the description will not be repeated.

本実施の形態のLEDによれば、実施の形態1と同様の効果を得ることができる。   According to the LED of the present embodiment, the same effect as in the first embodiment can be obtained.

本実施の形態のLEDは、GaN基板1に隣接して形成され、かつGaN基板1の不純物濃度よりも高い不純物濃度を有する高濃度GaN層30をさらに備えている。n電極9cは高濃度GaN層30に隣接して形成されている。   The LED of the present embodiment further includes a high-concentration GaN layer 30 formed adjacent to the GaN substrate 1 and having an impurity concentration higher than that of the GaN substrate 1. The n electrode 9 c is formed adjacent to the high concentration GaN layer 30.

これにより、GaN基板に隣接してn電極を設ける場合よりも、n電極のコンタクト抵抗を低減することができ、消費電力を低減することができる。   Thereby, the contact resistance of the n electrode can be reduced and the power consumption can be reduced as compared with the case where the n electrode is provided adjacent to the GaN substrate.

以下、本発明の実施例について説明する。   Examples of the present invention will be described below.

本実施例では、本発明例Aおよび比較例Bの各々を以下の方法により作製し、それぞれから放出される光の出力(発光量)を比較した。   In this example, each of Invention Example A and Comparative Example B were prepared by the following method, and the output (light emission amount) of light emitted from each was compared.

(本発明例A)
以下の(a1)〜(a13)に示す製造方法を用いて、2つの発光層の両方から青色の光を放出する、実施の形態1に示す発光素子を作製した。
(Invention Sample A)
Using the manufacturing method shown in the following (a1) to (a13), the light-emitting element described in Embodiment 1 that emits blue light from both of the two light-emitting layers was manufactured.

(a1)c面から0.5°ずらしたGaNのオフ基板を準備した。この基板は、比抵抗が0.01Ω・cmであり、転位密度が1×107/cm2であり、厚みが400μmであった。 (A1) A GaN off-substrate shifted by 0.5 ° from the c-plane was prepared. This substrate had a specific resistance of 0.01 Ω · cm, a dislocation density of 1 × 10 7 / cm 2 , and a thickness of 400 μm.

(a2)次に、GaN基板の一方の主面であるN面を砥粒径5μmの砥粒を用いて研磨し、一方の主面に反転層を形成した。研磨後にGaN基板の断面の反転層(加工変質層)の厚さを、SEM(Scanning Electron Microscope)およびCL(カソードルミネッセンス法)を用いて測定した。その結果、反転層の厚さは5μmであった。続いて、HVPE法を用いて厚さ6μmのGaN再成長層を反転層上にエピタキシャル成長させた。GaN再成長層の成長は、温度1000℃の大気圧中において5分間行なった。また、原料ガスとして、100sccmのGaClと、6000sccmのNH3と、ドーパント用原料ガスとしてのO2ガスとを使用した。GaN再成長層形成後にGaN再成長層中の酸素濃度をSIMS(Secondary Ion Mass Spectrometer)で測定した。その結果、酸素濃度はGaN再成長層中のどの部分においても約5×1018/cm3であり、ほぼ均一であった。また、GaN再成長層形成後にGaNの最表面原子種をCAICISS法(Coaxial Impact Collision Ion Scattering Spectroscopy)により調べた。その結果、Ga再成長層表面がGa面となっていることが確認された。これにより、GaN基板のN面上に反転層を設けることにより、その上に形成されるGaN層の表面は、反転してGa面となることが分かった。 (A2) Next, the N surface, which is one main surface of the GaN substrate, was polished using abrasive grains having an abrasive grain size of 5 μm, and an inversion layer was formed on one main surface. After polishing, the thickness of the inversion layer (processed alteration layer) of the cross section of the GaN substrate was measured using SEM (Scanning Electron Microscope) and CL (cathode luminescence method). As a result, the thickness of the inversion layer was 5 μm. Subsequently, a GaN regrowth layer having a thickness of 6 μm was epitaxially grown on the inversion layer using the HVPE method. The GaN regrowth layer was grown for 5 minutes in an atmospheric pressure at a temperature of 1000 ° C. As source gases, 100 sccm GaCl, 6000 sccm NH 3, and O 2 gas as a dopant source gas were used. After the GaN regrowth layer was formed, the oxygen concentration in the GaN regrowth layer was measured by a secondary ion mass spectrometer (SIMS). As a result, the oxygen concentration was about 5 × 10 18 / cm 3 in any part of the GaN regrowth layer and was almost uniform. Further, after the formation of the GaN regrowth layer, the outermost surface atomic species of GaN was examined by a CAICISS method (Coaxial Impact Collision Ion Scattering Spectroscopy). As a result, it was confirmed that the surface of the Ga regrowth layer was a Ga surface. Thus, it was found that by providing an inversion layer on the N surface of the GaN substrate, the surface of the GaN layer formed thereon was inverted to become a Ga surface.

(a3)次に、MOCVD法を用いて、GaN基板の他方の主面であるGa面上に次の積層構造を形成した。(Siドープn型GaN層(GaNエピタキシャル層)/クラッド層のSiドープn型Al0.2Ga0.8N層(n型クラッド層)/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(発光層)/クラッド層のMgドープp型Al0.2Ga0.8N層(p型クラッド層)/Mgドープp型GaN層(コンタクト層))。このMQWの発光波長は450nmに対応する。 (A3) Next, the following laminated structure was formed on the Ga surface, which is the other main surface of the GaN substrate, using MOCVD. (Si-doped n-type GaN layer (GaN epitaxial layer) / Clad layer Si-doped n-type Al 0.2 Ga 0.8 N layer (n-type clad layer) / GaN layer and In 0.15 Ga 0.85 N layer are 3 layers) MQW (light emitting layer) / clad layer Mg-doped p-type Al 0.2 Ga 0.8 N layer (p-type clad layer) / Mg-doped p-type GaN layer (contact layer)). The emission wavelength of this MQW corresponds to 450 nm.

(a4)次に、MOCVD法を用いて、GaN再成長層のGa面上に次の積層構造を形成した。(Siドープn型GaN層(GaNエピタキシャル層)/クラッド層のSiドープn型Al0.2Ga0.8N層(n型クラッド層)/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW(発光層)/クラッド層のMgドープp型Al0.2Ga0.8N層(p型クラッド層)/Mgドープp型GaN層(コンタクト層))このMQWの発光波長は450nmに対応する。 (A4) Next, the following laminated structure was formed on the Ga surface of the GaN regrown layer by MOCVD. (Si-doped n-type GaN layer (GaN epitaxial layer) / Clad layer Si-doped n-type Al 0.2 Ga 0.8 N layer (n-type clad layer) / GaN layer and In 0.15 Ga 0.85 N layer are 3 layers) Stacked MQW (light emitting layer) / clad layer Mg-doped p-type Al 0.2 Ga 0.8 N layer (p-type clad layer) / Mg-doped p-type GaN layer (contact layer)) The emission wavelength of this MQW corresponds to 450 nm. .

(a5)次に、このウエハを活性化処理して、Mgドープp型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープp型Al0.2Ga0.8N層が5×1017/cm3、Mgドープp型GaN層が1×1018/cm3であった。 (A5) Next, this wafer was activated to reduce the resistance of the Mg-doped p-type layer. The carrier concentration by hole measurement was 5 × 10 17 / cm 3 for the Mg-doped p-type Al 0.2 Ga 0.8 N layer and 1 × 10 18 / cm 3 for the Mg-doped p-type GaN layer.

(a6)次に、フォトリソグラフィ技術とRIEにより、GaN基板の一方の主面側と他方の主面側とに素子分離溝を形成した。素子分離溝は、一方の主面側と他方の主面側とで重なる位置に形成した。また、n電極を設けるための溝を同時にRIEによって形成し、一方の主面側のn型GaN層を露出させた。なお、図9を参照して、n電極を設けるための溝を、一辺d1が500μmである正方形の平面形状とし、素子分離溝の幅d2を100μmとした。また、n電極を設ける部分の間隔d3を上下左右2mmとし、発光部分(MQW)の形状を、一辺d4が1.9mmの正方形の平面形状とした。 (A6) Next, element isolation grooves were formed on one main surface side and the other main surface side of the GaN substrate by photolithography technique and RIE. The element isolation groove was formed at a position where it overlaps on one main surface side and the other main surface side. In addition, a groove for providing an n-electrode was simultaneously formed by RIE to expose the n-type GaN layer on one main surface side. Referring to FIG. 9, the groove for providing the n-electrode has a square planar shape whose one side d 1 is 500 μm, and the width d 2 of the element isolation groove is 100 μm. Further, the interval d 3 between the portions where the n electrodes are provided was set to 2 mm in the vertical and horizontal directions, and the shape of the light emitting portion (MQW) was a square planar shape having a side d 4 of 1.9 mm.

(a7)次に、n電極を設けるために形成した溝に、フォトリソグラフィ技術と、蒸着法と、リフトオフによって、図11に示すように一辺d5が400μmの正方形の平面形状を有するn電極をn型GaN層上に形成した。n電極としては、n型GaN層に接して下から順に、(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1×10-5Ω・cm2以下とした。 (A7) Next, an n electrode having a square planar shape with a side d 5 of 400 μm as shown in FIG. 11 is formed in the groove formed to provide the n electrode by photolithography, vapor deposition, and lift-off. It was formed on the n-type GaN layer. As the n-electrode, a stacked structure of (Ti layer 20 nm / Al layer 100 nm / Ti layer 20 nm / Au layer 200 nm) was formed in order from the bottom in contact with the n-type GaN layer. This was heated in a nitrogen (N 2 ) atmosphere so that the contact resistance was 1 × 10 −5 Ω · cm 2 or less.

(a8)次に、GaN基板の両面に形成されたMgドープp型GaN層の各々に接して、p電極を形成した。p電極としては、厚さ4nmのNi層を形成し、その上に厚さ4nmのAu層を全面に形成した。そして、これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5×10-4Ω・cm2とした。接触抵抗を5×10-4Ω・cm2以下とした。 (A8) Next, a p-electrode was formed in contact with each of the Mg-doped p-type GaN layers formed on both sides of the GaN substrate. As the p-electrode, a 4 nm thick Ni layer was formed, and a 4 nm thick Au layer was formed on the entire surface. And this was heat-processed in inert gas atmosphere, and contact resistance was 5x10 <-4> ohm * cm < 2 >. The contact resistance was 5 × 10 −4 Ω · cm 2 or less.

(a9)その後、チップ境界が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置の発光面積(MQW面積)は7mm2であった。 (A9) After that, scribing was performed so that the chip boundary appeared as a side surface, and the resulting chip was used as the light emitting device. The light emitting area (MQW area) of the light emitting device formed into a chip was 7 mm 2 .

(a10)次に、リードフレームのマウント部に上記チップの他方の主面側のp電極が接するように搭載して、発光装置(LED)を形成した。マウント部に塗布した導電性接着剤によって発光装置とマウントとを固定するとともに、導通が得られるようにした。   (A10) Next, the light emitting device (LED) was formed by mounting so that the p electrode on the other main surface side of the chip was in contact with the mount portion of the lead frame. The light emitting device and the mount are fixed by a conductive adhesive applied to the mount portion, and conduction is obtained.

(a11)発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。   (A11) In order to improve the heat dissipation from the light emitting device, the p-type GaN layer of the light emitting device was mounted so as to be in contact with the entire mount portion. Also, an Ag-based adhesive with good thermal conductivity was selected, and a lead frame of CuW-based adhesive with high thermal conductivity was selected. Thereby, the obtained thermal resistance was 8 ° C./W.

(a12)さらに、n電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。   (A12) Further, the n electrode and the lead portion of the lead frame were made conductive by wire bonding, and then resin sealing was performed with an epoxy resin to form a lamp.

(a13)上述の2つの発光層の各々に注入する電流を調節するために、制御回路を設けた。   (A13) A control circuit is provided to adjust the current injected into each of the two light emitting layers.

(比較例B)
以下の(b1)〜(b11)に示す製造方法を用いて、青色の光を放出する1つの発光層のみを備える発光素子を作成した。
(Comparative Example B)
Using the manufacturing method shown in the following (b1) to (b11), a light emitting device including only one light emitting layer that emits blue light was produced.

(b1)c面から0.5°ずらしたGaNのオフ基板を準備した。この基板は、比抵抗が0.01Ω・cmであり、転位密度が1×107/cm2であり、厚みが400μmであった。 (B1) A GaN off-substrate shifted by 0.5 ° from the c-plane was prepared. This substrate had a specific resistance of 0.01 Ω · cm, a dislocation density of 1 × 10 7 / cm 2 , and a thickness of 400 μm.

(b2)次に、MOCVDでGaN基板のGa面上に次の積層構造を形成した。(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が3層重ねられたMQW/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)このMQWの発光波長は450nmに対応する。 (B2) Next, the following laminated structure was formed on the Ga surface of the GaN substrate by MOCVD. (SiW doped n-type GaN layer / Si doped n type Al 0.2 Ga 0.8 N layer / GaN layer and In 0.15 Ga 0.85 N layer, three layers of MQW / clad layer Mg doped p) (Type Al 0.2 Ga 0.8 N layer / Mg-doped p-type GaN layer) The emission wavelength of this MQW corresponds to 450 nm.

(b3)次に、低温4.2KでのPL(Photo Luminescence)強度と室温298KでのPL強度を比較することにより内部量子効率を便宜的に算出した。その結果、内部量子効率は50%であった。   (B3) Next, the internal quantum efficiency was conveniently calculated by comparing the PL (Photo Luminescence) intensity at a low temperature of 4.2K and the PL intensity at a room temperature of 298K. As a result, the internal quantum efficiency was 50%.

(b4)次に、このウエハを活性化処理して、Mgドープp型層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Mgドープp型Al0.2Ga0.8N層が5×1017/cm3、Mgドープp型GaN層が1×1018/cm3であった。 (B4) Next, this wafer was activated to reduce the resistance of the Mg-doped p-type layer. The carrier concentration by hole measurement was 5 × 10 17 / cm 3 for the Mg-doped p-type Al 0.2 Ga 0.8 N layer and 1 × 10 18 / cm 3 for the Mg-doped p-type GaN layer.

(b5)次に、このウエハをさらに、フォトリソグラフィ技術とRIEとにより、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングした。このエッチングにより、素子分離溝を形成し、素子分離を行なった。素子分離溝の幅は100μmとした。   (B5) Next, this wafer was further etched with Cl-based gas from the Mg-doped p-type layer side to the Si-doped n-type layer by photolithography and RIE. By this etching, an element isolation groove was formed and element isolation was performed. The width of the element isolation groove was 100 μm.

(b6)次に、GaN基板のN面に、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより400μmおきにチップの中心に直径(D)500μmのn電極を形成した。n電極として、GaN基板に接して下から順に(Ti層20nm/Al層100nm/Ti層20nm/Au層200nm)の積層構造を形成した。これを窒素(N2)雰囲気中で加熱することにより、接触抵抗を1×10-5Ω・cm2以下とした。n電極としては、直径500μmの円の平面形状のものを形成した。 (B6) Next, an n-electrode having a diameter (D) of 500 μm was formed at the center of the chip every 400 μm on the N surface of the GaN substrate by photolithography, vapor deposition, and lift-off method. As the n-electrode, a stacked structure (Ti layer 20 nm / Al layer 100 nm / Ti layer 20 nm / Au layer 200 nm) was formed in order from the bottom in contact with the GaN substrate. This was heated in a nitrogen (N 2 ) atmosphere so that the contact resistance was 1 × 10 −5 Ω · cm 2 or less. As the n-electrode, a circular plane shape having a diameter of 500 μm was formed.

(b7)次に、p電極を形成した。p電極としてはp型GaN層に接して厚み4nmのNi層を形成し、その上に厚み4nmのAu層を全面に形成した。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を5×10-4Ω・cm2とした。 (B7) Next, a p-electrode was formed. As a p-electrode, a 4 nm thick Ni layer was formed in contact with the p-type GaN layer, and a 4 nm thick Au layer was formed on the entire surface. This was heat-treated in an inert gas atmosphere to make the contact resistance 5 × 10 −4 Ω · cm 2 .

(b8)その後に、チップ境界が側面として現れるようにスクライブを行ない、チップ化したものを発光装置とした。チップ化した発光装置において、光の放出面は1辺の長さが1.9mmの正方形の形状で、チップは1辺の長さが2mmの正方形の形状であった。また、発光面積(MQW面積)は3.6mm2であった。 (B8) Thereafter, scribing was performed so that the chip boundary appeared as a side surface, and the chip was made into a light emitting device. In the light emitting device formed into a chip, the light emission surface has a square shape with a side length of 1.9 mm, and the chip has a square shape with a side length of 2 mm. The light emission area (MQW area) was 3.6 mm 2 .

(b9)次に、リードフレームのマウント部に、上記チップのp型GaN層側が接するように搭載して、発光装置を形成した。このとき、マウント部に塗布した導電性接着剤によって発光装置とマウントとを固定するとともに、導通が得られるようにした。   (B9) Next, the chip was mounted so that the p-type GaN layer side of the chip was in contact with the mount portion of the lead frame to form a light emitting device. At this time, the light emitting device and the mount were fixed by a conductive adhesive applied to the mount portion, and conduction was obtained.

(b10)次に、発光装置からの放熱性を良くするために、発光装置のp型GaN層が全面マウント部と接するように搭載した。また接着剤は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択した。これにより、得られた熱抵抗は8℃/Wであった。   (B10) Next, in order to improve heat dissipation from the light emitting device, the p-type GaN layer of the light emitting device was mounted so as to be in contact with the entire surface mount portion. Also, an Ag-based adhesive with good thermal conductivity was selected, and a lead frame of CuW-based adhesive with high thermal conductivity was selected. Thereby, the obtained thermal resistance was 8 ° C./W.

(b11)さらに、n電極とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂により樹脂封止を行なって発光装置をランプ化した。   (B11) Further, the n electrode and the lead portion of the lead frame were made conductive by wire bonding, and then resin sealing was performed with an epoxy resin to form a lamp.

次に、上記の方法によって作製された本発明例Aと比較例Bとの各々を積分球内に搭載し、所定の電流を発光層へ注入して発光された光を集光し、ディテクタから出力される光の出力を測定した。その結果を表1に示す。   Next, each of Invention Example A and Comparative Example B produced by the above method are mounted in an integrating sphere, a predetermined current is injected into the light emitting layer, and the emitted light is condensed, and from the detector The output of the output light was measured. The results are shown in Table 1.

Figure 0004353125
Figure 0004353125

表1を参照して、1Aの電流を注入した場合には、比較例Bでは0.39Wの出力しか得られなかったのに対して、本発明例Aでは0.4Wの出力が得られた。また、6Aの電流を注入した場合には、比較例Bでは1.8Wの出力しか得られなかったのに対して、本発明例Aでは、出力が6倍にはならなかったものの、2.1Wの出力が得られた。これにより、2つの発光層を備える本発明例Aでは、1つの発光層のみを備える比較例Bよりも高出力の光が放出されることが分かった。   Referring to Table 1, when a current of 1 A was injected, only 0.39 W of output was obtained in Comparative Example B, whereas 0.4 W of Example of Invention A was obtained. . In addition, when a current of 6 A was injected, only 1.8 W of output was obtained in Comparative Example B, whereas in Example A of the present invention, the output did not increase 6 times. An output of 1 W was obtained. Thus, it was found that Example A of the invention including two light emitting layers emits higher output light than Comparative Example B including only one light emitting layer.

ここで、比較例Bの発光面積は3.6mm2であるのに対して、本発明例Aの発光面積は7mm2であり、比較例Bの発光面積の約2倍となっている。発光層に注入される電流の電流密度は発光面積に反比例するので、比較例Bの電流密度がそれぞれ28A/cm2、167A/cm2であるのに対して、本発明例Aの電流密度はそれぞれ14A/cm2、86A/cm2となっており、比較例Bの電流密度の約2分の1になっている。 Here, the light emission area of Comparative Example B is 3.6 mm 2 , while the light emission area of Invention Example A is 7 mm 2, which is about twice the light emission area of Comparative Example B. Since the current density of the current injected into the light emitting layer is inversely proportional to the light emitting area, the current density of Comparative Example B is 28 A / cm 2 and 167 A / cm 2 respectively, while the current density of Invention Example A is each has a 14A / cm 2, 86A / cm 2, which is about one-half the current density of Comparative example B.

図22は、GaN系発光素子における電流密度Jと外部量子効率ηexとの関係を示す図である。図22に示すように、膜構造や製造条件にもよるが、GaN系発光素子は、電流密度の増加に伴ない発光効率(外部量子効率ηex)が低下することが知られている。このため、本発明例Aでは、電流密度を低く抑えることにより、発光効率の低下が抑止されていると考えられる。 FIG. 22 is a diagram showing the relationship between the current density J and the external quantum efficiency η ex in the GaN-based light emitting device. As shown in FIG. 22, although it depends on the film structure and manufacturing conditions, it is known that the light emitting efficiency (external quantum efficiency η ex ) of the GaN-based light emitting device decreases with an increase in current density. For this reason, in Invention Example A, it is considered that the decrease in luminous efficiency is suppressed by keeping the current density low.

本実施例では、本発明例Cおよび比較例Dの各々を以下の方法により作製し、白色発光の輝度を比較した。   In this example, each of Invention Example C and Comparative Example D were prepared by the following method, and the luminance of white light emission was compared.

(本発明例C)
以下の(c1)〜(c13)に示す製造方法を用いて、2つの発光層からの各々から黄色および青色の光を放出する、実施の形態1に示す発光素子を作製した。
(Invention Sample C)
Using the manufacturing method shown in the following (c1) to (c13), the light-emitting element shown in Embodiment 1 that emits yellow and blue light from each of the two light-emitting layers was manufactured.

(c1)〜(c3)本発明例Aにおける(a1)〜(a3)と同じ処理をした。   (C1) to (c3) The same treatment as (a1) to (a3) in Invention Example A was performed.

(c4)次に、MOCVD法を用いて、GaN再成長層のGa面上に次の積層構造を形成した。(Siドープn型GaN層(GaNエピタキシャル層)/クラッド層のSiドープn型Al0.2Ga0.8N層(n型クラッド層)/GaN層とIn0.28Ga0.72N層との2層構造が3層重ねられたMQW(発光層)/クラッド層のMgドープp型Al0.2Ga0.8N層(p型クラッド層)/Mgドープp型GaN層(コンタクト層))このMQWの発光波長は580nmに対応する。 (C4) Next, the following laminated structure was formed on the Ga surface of the GaN regrowth layer using MOCVD. (Si-doped n-type GaN layer (GaN epitaxial layer) / Clad layer Si-doped n-type Al 0.2 Ga 0.8 N layer (n-type clad layer) / GaN layer and In 0.28 Ga 0.72 N layer have three layers) Stacked MQW (light emitting layer) / Mg-doped p-type Al 0.2 Ga 0.8 N layer (p-type clad layer) / Mg-doped p-type GaN layer (contact layer) of the clad layer) The emission wavelength of this MQW corresponds to 580 nm. .

(c5)〜(c13)本発明例Aにおける(a5)〜(a13)と同じ処理をした。   (C5) to (c13) The same treatment as (a5) to (a13) in Invention Example A was performed.

(比較例D)
以下の(d1)〜(d11)に示す製造方法を用いて、1つの発光層を備える発光素子であって、発光層からの光を白色に変換するための蛍光材をさらに備える発光素子を作製した。
(Comparative Example D)
Using the manufacturing method shown in the following (d1) to (d11), a light-emitting element including one light-emitting layer and further including a fluorescent material for converting light from the light-emitting layer into white is manufactured. did.

(d1)〜(d8)比較例Bにおける(b1)〜(b8)と同じ処理をした。   (D1) to (d8) The same processing as (b1) to (b8) in Comparative Example B was performed.

(d9)次に、リードフレームのマウント部に、上記チップのp型GaN層側が接するように搭載した。このとき、次に、マウント部に塗布した導電性接着剤によって発光装置とマウントとを固定するとともに、導通が得られるようにした。次に、n電極側に蛍光材を搭載し、発光装置を形成した。蛍光材としては、450nmの光が出力された場合に1ワット当たり180lm(ルーメン)が得られる蛍光材を使用した。   (D9) Next, the chip was mounted so that the p-type GaN layer side of the chip was in contact with the mount portion of the lead frame. At this time, the light emitting device and the mount were fixed by a conductive adhesive applied to the mount portion, and electrical conduction was obtained. Next, a fluorescent material was mounted on the n-electrode side to form a light emitting device. As the fluorescent material, a fluorescent material capable of obtaining 180 lm (lumen) per watt when 450 nm light was output was used.

(d10)〜(d11)比較例Bにおける(b10)〜(b11)と同じ処理をした。   (D10) to (d11) The same processing as (b10) to (b11) in Comparative Example B was performed.

次に、上記の方法によって作製された本発明例Aと比較例Bとの各々を積分球内に搭載し、所定の電流を発光層へ注入した。ここで、本発明例Cでは、2つの発光層の各々に注入する電流の量を適当に調節し、白色発光させた。このようにして発光された光を集光し、ディテクタから出力される光の輝度を測定した。   Next, each of Invention Example A and Comparative Example B produced by the above method were mounted in an integrating sphere, and a predetermined current was injected into the light emitting layer. Here, in Example C of the present invention, the amount of current injected into each of the two light emitting layers was appropriately adjusted to emit white light. The light emitted in this way was collected, and the luminance of the light output from the detector was measured.

その結果、1チップ当たりの白色光の輝度は、比較例Dでは288mlであったのに対し、本発明例Cでは317mlであった。これにより、2つの発光層を備える本発明例Cでは、1つの発光層のみを備える比較例Dよりも高い輝度の白色光が放出されることが分かった。   As a result, the luminance of white light per chip was 288 ml in Comparative Example D, whereas it was 317 ml in Invention Example C. Thus, it was found that Example C of the invention having two light emitting layers emits white light with higher luminance than Comparative Example D having only one light emitting layer.

本発明例Cと比較例Dとの輝度の差は、以下の理由により生じるものと考えられる。すなわち、比較例Dでは発光した青色光の一部を蛍光材で黄色光に変換して白色発光を実現しているので、その変換によるロスの分だけ発光効率が悪い。一方、本発明例Cでは、発光した青色の光と黄色の光とが混ざり合うことで白色発光を実現しているので、比較例Dのように色の変換によるロスがなく、発光効率が良く、高い輝度が得られる。   The difference in luminance between Example C of the present invention and Comparative Example D is considered to occur for the following reason. That is, in Comparative Example D, a part of the emitted blue light is converted into yellow light by the fluorescent material to realize white light emission, and thus the light emission efficiency is poor by the loss due to the conversion. On the other hand, in Example C of the present invention, white light emission is realized by mixing the emitted blue light and yellow light, so there is no loss due to color conversion as in Comparative Example D, and the light emission efficiency is good. High brightness can be obtained.

以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。   The embodiments and examples disclosed above are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is shown not by the above embodiments and examples but by the scope of claims, and is intended to include all modifications and variations within the meaning and scope equivalent to the scope of claims. .

本発明の実施の形態1におけるLEDの構成を示す断面図である。It is sectional drawing which shows the structure of LED in Embodiment 1 of this invention. 図1の積層構造を拡大して示す平面図である。It is a top view which expands and shows the laminated structure of FIG. 図2のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 本発明の実施の形態1におけるLEDの製造方法の第1工程を示す断面図である。It is sectional drawing which shows the 1st process of the manufacturing method of LED in Embodiment 1 of this invention. 図4のB部拡大図である。It is the B section enlarged view of FIG. 本発明の実施の形態1におけるLEDの製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method of LED in Embodiment 1 of this invention. 本発明の実施の形態1におけるLEDの製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method of LED in Embodiment 1 of this invention. 本発明の実施の形態1におけるLEDの製造方法の第4工程を示す断面図である。It is sectional drawing which shows the 4th process of the manufacturing method of LED in Embodiment 1 of this invention. 本発明の実施の形態1におけるLEDの製造方法の第5工程を示す平面図である。It is a top view which shows the 5th process of the manufacturing method of LED in Embodiment 1 of this invention. 図9のX−X線に沿う断面図である。It is sectional drawing which follows the XX line of FIG. 本発明の実施の形態1におけるLEDの製造方法の第6工程を示す平面図である。It is a top view which shows the 6th process of the manufacturing method of LED in Embodiment 1 of this invention. 図11のXII−XII線に沿う断面図である。It is sectional drawing which follows the XII-XII line | wire of FIG. (a)本発明の実施の形態2における積層構造の構成を示す平面図である。(b)(a)のC部拡大図である。(A) It is a top view which shows the structure of the laminated structure in Embodiment 2 of this invention. (B) It is the C section enlarged view of (a). 本発明の実施の形態3における積層構造の構成を示す断面図である。It is sectional drawing which shows the structure of the laminated structure in Embodiment 3 of this invention. 本発明の実施の形態3におけるLEDの製造方法の第1工程を示す平面図である。It is a top view which shows the 1st process of the manufacturing method of LED in Embodiment 3 of this invention. 図15のXVI−XVI線に沿う断面図である。It is sectional drawing which follows the XVI-XVI line | wire of FIG. 本発明の実施の形態3におけるLEDの製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method of LED in Embodiment 3 of this invention. 本発明の実施の形態3におけるLEDの製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method of LED in Embodiment 3 of this invention. 本発明の実施の形態4における積層構造の構成を示す断面図である。It is sectional drawing which shows the structure of the laminated structure in Embodiment 4 of this invention. 本発明の実施の形態5における積層構造の構成を示す断面図である。It is sectional drawing which shows the structure of the laminated structure in Embodiment 5 of this invention. 本発明の実施の形態6における積層構造の構成を示す断面図である。It is sectional drawing which shows the structure of the laminated structure in Embodiment 6 of this invention. GaN系発光素子における電流密度Jと外部量子効率ηexとの関係を示す図である。It is a figure which shows the relationship between the current density J and external quantum efficiency (eta) ex in a GaN-type light emitting element.

符号の説明Explanation of symbols

1 GaN基板、1a,1b GaN基板主面、1c,2a,10a,12a,30a 溝、2,12 GaNエピタキシャル層、3,13 n型クラッド層、4,14 発光層、5,15 p型クラッド層、6,16 コンタクト層、9a,9b,9d p電極、9c n電極、10 反転層、10b 反転層表面、10c 最表面、11 GaN再成長層、11a GaN再成長層表面、21a マウント部、21b,21c リード部、22 絶縁体、23a,23b ワイヤ、25 エポキシ系樹脂、26,27 素子分離溝、28 制御装置、29 マスク層、30 高濃度GaN層、50,50a〜50d 積層構造、A チップ境界。   1 GaN substrate, 1a, 1b GaN substrate main surface, 1c, 2a, 10a, 12a, 30a groove, 2,12 GaN epitaxial layer, 3,13 n-type cladding layer, 4,14 light emitting layer, 5,15 p-type cladding Layer, 6, 16 contact layer, 9a, 9b, 9d p electrode, 9cn electrode, 10 inversion layer, 10b inversion layer surface, 10c outermost surface, 11 GaN regrowth layer, 11a GaN regrowth layer surface, 21a mount part, 21b, 21c Lead part, 22 Insulator, 23a, 23b Wire, 25 Epoxy resin, 26, 27 Element isolation groove, 28 Control device, 29 Mask layer, 30 High-concentration GaN layer, 50, 50a to 50d Multilayer structure, A Chip boundary.

Claims (9)

一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板と、
前記GaN基板のN面またはN面側に形成され、かつ表面がGa面によって構成されたGaN層を前記GaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層と、
前記反転層の表面に隣接して形成され、表面がGa面により構成されたGaN層と、
前記GaN基板の前記一方の主面側において、前記GaN基板から見て前記GaN層よりも離れた位置に形成され、電流の注入により発光する第1発光層と、
前記GaN基板の前記他方の主面側に形成され、電流の注入により発光する第2発光層とを備え
前記反転層は、前記GaN基板の前記一方の主面を荒らすことにより形成された反転層、前記GaN基板の前記一方の主面側に形成されたAl、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる反転層、および前記GaN基板の前記一方の主面側に400℃以上800℃以下の温度でMOCVD法を用いて形成されたGaNよりなる反転層のうちのいずれかである、発光素子。
A GaN substrate in which one principal surface is constituted by an N surface and the other principal surface is constituted by a Ga surface;
A GaN layer formed on the N-face or N-face side of the GaN substrate and having a surface constituted by a Ga face can be epitaxially grown on the N-face of the GaN substrate, and the inversion has sufficient light transmittance. Layers,
A GaN layer formed adjacent to the surface of the inversion layer and having a surface constituted by a Ga surface;
A first light emitting layer that is formed on the one main surface side of the GaN substrate at a position farther from the GaN layer when viewed from the GaN substrate, and emits light by current injection;
A second light emitting layer formed on the other main surface side of the GaN substrate and emitting light by current injection ;
The inversion layer is an inversion layer formed by roughening the one main surface of the GaN substrate, Al, In, Au, Pt, Cr, and Fe formed on the one main surface side of the GaN substrate. An inversion layer made of at least one metal selected from the group consisting of, and an inversion made of GaN formed on the one main surface side of the GaN substrate by MOCVD at a temperature of 400 ° C. to 800 ° C. any der Ru, light emitting elements of the layers.
前記第1発光層から黄色および青色のうちいずれか一方を発光し、前記第2発光層から黄色および青色のうちいずれか他方を発光することを特徴とする、請求項1に記載の発光素子。   2. The light emitting device according to claim 1, wherein one of yellow and blue light is emitted from the first light emitting layer, and one of yellow and blue light is emitted from the second light emitting layer. 前記第1発光層へ注入する電流と、前記第2発光層へ注入する電流との配分が調整可能であることを特徴とする、請求項2に記載の発光素子。   The light emitting device according to claim 2, wherein the distribution of the current injected into the first light emitting layer and the current injected into the second light emitting layer can be adjusted. 前記GaN基板と電気的に接続された電極と、
前記GaN基板に隣接して形成され、かつ前記GaN基板の不純物濃度よりも高い不純物濃度を有する高濃度GaN層とをさらに備え、
前記電極は前記高濃度GaN層に隣接して形成されていることを特徴とする、請求項1〜3のいずれかに記載の発光素子。
An electrode electrically connected to the GaN substrate;
A high-concentration GaN layer formed adjacent to the GaN substrate and having an impurity concentration higher than that of the GaN substrate;
The light emitting device according to claim 1, wherein the electrode is formed adjacent to the high concentration GaN layer.
前記GaN基板と電気的に接続された電極をさらに備え、
前記電極は前記GaN基板の前記他方の主面に隣接して形成されていることを特徴とする、請求項1〜3のいずれかに記載の発光素子。
An electrode electrically connected to the GaN substrate;
The light emitting device according to claim 1, wherein the electrode is formed adjacent to the other main surface of the GaN substrate.
一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板を準備する工程と、
表面がGa面によって構成されたGaN層を前記GaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層を、前記GaN基板のN面またはN面側に形成する反転層形成工程と、
表面がGa面により構成されたGaN層を前記反転層の表面からエピタキシャル成長させるGaN層形成工程と、
前記GaN基板の前記一方の主面側において、前記GaN基板から見て前記GaN層よりも離れた位置に、電流の注入により発光する第1発光層を形成する工程と、
前記GaN基板の前記他方の主面側に、電流の注入により発光する第2発光層を形成する工程とを備え、
前記反転層形成工程において、前記GaN基板の前記一方の主面を荒らすことにより、前記GaN基板の前記一方の主面に前記反転層を形成することを特徴とする、発光素子の製造方法。
A step of preparing a GaN substrate in which one principal surface is constituted by an N surface and the other principal surface is constituted by a Ga surface;
A GaN layer whose surface is constituted by a Ga surface can be epitaxially grown on the N surface of the GaN substrate, and an inversion layer having sufficient light transmittance is formed on the N surface or the N surface side of the GaN substrate. An inversion layer forming step,
A GaN layer forming step of epitaxially growing a GaN layer whose surface is constituted by a Ga surface from the surface of the inversion layer;
Forming a first light emitting layer that emits light by current injection at a position away from the GaN layer when viewed from the GaN substrate on the one main surface side of the GaN substrate;
Forming a second light emitting layer that emits light by injecting current on the other main surface side of the GaN substrate,
In the inversion layer forming step, the by roughening the one main surface of the GaN substrate, and forming the inversion layer on the one main surface of the GaN substrate, the manufacturing method of the light emission element.
一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板を準備する工程と、
表面がGa面によって構成されたGaN層を前記GaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層を、前記GaN基板のN面またはN面側に形成する反転層形成工程と、
表面がGa面により構成されたGaN層を前記反転層の表面からエピタキシャル成長させるGaN層形成工程と、
前記GaN基板の前記一方の主面側において、前記GaN基板から見て前記GaN層よりも離れた位置に、電流の注入により発光する第1発光層を形成する工程と、
前記GaN基板の前記他方の主面側に、電流の注入により発光する第2発光層を形成する工程とを備え、
前記反転層形成工程において、Al、In、Au、Pt、Cr、およびFeよりなる群から選ばれる少なくとも1種以上の金属よりなる前記反転層を前記GaN基板の前記一方の主面側に形成することを特徴とする、発光素子の製造方法。
A step of preparing a GaN substrate in which one principal surface is constituted by an N surface and the other principal surface is constituted by a Ga surface;
A GaN layer whose surface is constituted by a Ga surface can be epitaxially grown on the N surface of the GaN substrate, and an inversion layer having sufficient light transmittance is formed on the N surface or the N surface side of the GaN substrate. An inversion layer forming step,
A GaN layer forming step of epitaxially growing a GaN layer whose surface is constituted by a Ga surface from the surface of the inversion layer;
Forming a first light emitting layer that emits light by current injection at a position away from the GaN layer when viewed from the GaN substrate on the one main surface side of the GaN substrate;
Forming a second light emitting layer that emits light by injecting current on the other main surface side of the GaN substrate,
In the inversion layer forming step, the inversion layer made of at least one metal selected from the group consisting of Al, In, Au, Pt, Cr, and Fe is formed on the one main surface side of the GaN substrate. wherein the method of manufacturing a light emission device.
一方の主面がN面により構成され、他方の主面がGa面により構成されたGaN基板を準備する工程と、
表面がGa面によって構成されたGaN層を前記GaN基板のN面上にエピタキシャル成長させることが可能で、かつ十分な光透過性を有する反転層を、前記GaN基板のN面またはN面側に形成する反転層形成工程と、
表面がGa面により構成されたGaN層を前記反転層の表面からエピタキシャル成長させるGaN層形成工程と、
前記GaN基板の前記一方の主面側において、前記GaN基板から見て前記GaN層よりも離れた位置に、電流の注入により発光する第1発光層を形成する工程と、
前記GaN基板の前記他方の主面側に、電流の注入により発光する第2発光層を形成する工程とを備え、
前記反転層形成工程において、400℃以上800℃以下の温度でMOCVD法を用いてGaNよりなる前記反転層を前記GaN基板の前記一方の主面側に形成することを特徴とする、発光素子の製造方法。
A step of preparing a GaN substrate in which one principal surface is constituted by an N surface and the other principal surface is constituted by a Ga surface;
A GaN layer whose surface is constituted by a Ga surface can be epitaxially grown on the N surface of the GaN substrate, and an inversion layer having sufficient light transmittance is formed on the N surface or the N surface side of the GaN substrate. An inversion layer forming step,
A GaN layer forming step of epitaxially growing a GaN layer whose surface is constituted by a Ga surface from the surface of the inversion layer;
Forming a first light emitting layer that emits light by current injection at a position away from the GaN layer when viewed from the GaN substrate on the one main surface side of the GaN substrate;
Forming a second light emitting layer that emits light by injecting current on the other main surface side of the GaN substrate,
In the inversion layer forming step, and forming the inversion layer of GaN by MOCVD at a temperature of 400 ° C. or higher 800 ° C. or less to the one main surface of the GaN substrate, light emission element Manufacturing method.
前記GaN層形成工程は、前記GaN層を形成しない部分を覆うようにマスク層を形成する工程を含むことを特徴とする、請求項のいずれかに記載の発光素子の製造方法。 The GaN layer formation step, and a step of forming a mask layer so as to cover the portion not forming the GaN layer, the manufacturing method of the light emitting device according to any one of claims 6-8.
JP2005110141A 2005-04-06 2005-04-06 LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF Expired - Fee Related JP4353125B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005110141A JP4353125B2 (en) 2005-04-06 2005-04-06 LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005110141A JP4353125B2 (en) 2005-04-06 2005-04-06 LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF

Publications (2)

Publication Number Publication Date
JP2006294697A JP2006294697A (en) 2006-10-26
JP4353125B2 true JP4353125B2 (en) 2009-10-28

Family

ID=37414972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005110141A Expired - Fee Related JP4353125B2 (en) 2005-04-06 2005-04-06 LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF

Country Status (1)

Country Link
JP (1) JP4353125B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294698A (en) * 2005-04-06 2006-10-26 Sumitomo Electric Ind Ltd LIGHT EMITTING ELEMENT, ITS FABRICATION PROCESS AND GaN SUBSTRATE
JP2008159606A (en) * 2006-12-20 2008-07-10 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
JP5037980B2 (en) * 2007-03-22 2012-10-03 京セラ株式会社 Method for manufacturing gallium nitride compound semiconductor light emitting device
DE102008006988A1 (en) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
KR100982993B1 (en) 2008-10-14 2010-09-17 삼성엘이디 주식회사 Surface treatment method of group Ⅲ nitride semiconductor, group Ⅲ nitride semiconductor and manufacturing method thereof, group Ⅲ nitride semiconductor structure
DE102009049057B4 (en) * 2009-10-12 2018-10-25 Osram Gmbh LED module, method of operating this LED module and lighting device with this LED module

Also Published As

Publication number Publication date
JP2006294697A (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4857310B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100661614B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP6701385B2 (en) Method for using remote plasma chemical vapor deposition and sputtering deposition to grow layers in light emitting devices
JP2007184411A (en) Light emitting diode and its manufacturing method, integrated light emitting diode and its manufacturing method, light emitting diode backlight, light emitting diode lighting apparatus, light emitting diode display, electronic equipment, and electronic device and its manufacturing method
JP2010537408A (en) Micropixel ultraviolet light emitting diode
JP2013102240A (en) Group iii nitride light emitting device having light emitting region with double hetero-structure
JP2012114184A (en) Light-emitting diode
US20130015465A1 (en) Nitride semiconductor light-emitting device
JP4353125B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
US10177274B2 (en) Red light emitting diode and lighting device
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
JP5638543B2 (en) Method for manufacturing light emitting device
JP4058595B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR20170109899A (en) Light emitting device and lighting apparatus
KR102135836B1 (en) Method of forming a P-type layer for a light emitting device
JP2007149983A (en) Manufacture of nitride semiconductor light-emitting element
JP2005150664A (en) Light-emitting element and its manufacturing method
JP2005268775A (en) Semiconductor light emitting element and its manufacturing method
JP4569858B2 (en) Method for manufacturing light emitting device
JP2002353503A (en) Gallium-nitride based compound semiconductor light- emitting element
KR101742617B1 (en) Light emitting device
JP4058592B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2006294698A (en) LIGHT EMITTING ELEMENT, ITS FABRICATION PROCESS AND GaN SUBSTRATE
JP4058593B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

R150 Certificate of patent or registration of utility model

Ref document number: 4353125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees