JP2008148127A - Ad変換回路 - Google Patents
Ad変換回路 Download PDFInfo
- Publication number
- JP2008148127A JP2008148127A JP2006334664A JP2006334664A JP2008148127A JP 2008148127 A JP2008148127 A JP 2008148127A JP 2006334664 A JP2006334664 A JP 2006334664A JP 2006334664 A JP2006334664 A JP 2006334664A JP 2008148127 A JP2008148127 A JP 2008148127A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- turned
- unit
- conversion circuit
- mask signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】AD変換回路1は、アナログ出力部2と、第一AD変換回路部3と、第二AD変換回路部4とを備える。第一AD変換回路部3は、第一スイッチ31aを有し出力端子21に接続される第一サンプルホールド部31と、第一制御部32と、第一処理部33とを備える。第二AD変換回路部4は、第二スイッチ41aを有し出力端子21に接続される第二サンプルホールド部41と、第二制御部42と、第二処理部43とを備える。第一制御部32は、第一スイッチ31aがオンしてから第一スイッチ31aがオフした後の第一所定時間t1を経過するまでの間、マスク信号を発生する。第二制御部42は、マスク信号が入力されている間、第二スイッチ41aをオフ状態とする。
【選択図】図1
Description
まず、AD変換回路1(実施例1)の具体的構成について図1を参照して説明する。図1は、AD変換回路1の構成図である。AD変換回路1は、例えば、エアバッグ装置において、加速度センサの出力(アナログ出力)を複数のAD変換回路部でAD変換する場合に用いられる。この場合、エアバッグ装置では、1つのエアバッグの袋体に対して、複数のAD変換回路部が設けられている。そして、当該複数のすべてのAD変換回路部が、袋体の展開許可に値するデジタル信号を出力したとき、袋体を展開させるようになっている。
次に、AD変換回路5(実施例2)の具体的構成について図4を参照して説明する。図4は、AD変換回路5の構成図である。なお、図4において、実施例1と同構成となるものには、同番号を付して説明を省略する。
2:アナログ出力部、21:出力端子
3:第一AD変換回路部
31:第一サンプルホールド部
31a:第一スイッチ、31b:第一コンデンサ
32:第一制御部、32a:第一マスクライン、32b:第二マスクライン
33:第一処理部、34:第一ライン
4:第二AD変換回路部
41:第二サンプルホールド部
41a:第二スイッチ、41b:第二コンデンサ
42:第二制御部、42a:サブマスクライン、43:第二処理部、44:第二ライン
6:第三AD変換回路部
61:第三サンプルホールド部
61a:第三スイッチ、61b:第三コンデンサ
62:第三制御部、63:第二処理部、64:第三ライン
Claims (10)
- アナログ信号を出力するアナログ出力部と、
第一スイッチと第一コンデンサとを有し前記アナログ出力部の出力端子に接続される第一サンプルホールド部と、前記第一スイッチのオン、オフを制御する第一制御部と、前記第一サンプルホールド部の出力をデジタル値に変換する第一処理部とを備える第一AD変換回路部と、
第二スイッチと第二コンデンサとを有し前記アナログ出力部の前記出力端子に接続される第二サンプルホールド部と、前記第二スイッチのオン、オフを制御する第二制御部と、前記第二サンプルホールド部の出力をデジタル値に変換する第二処理部とを備える第二AD変換回路部と、
を備え、
前記第一制御部は、前記第一スイッチがオンしてから前記第一スイッチがオフした後の第一所定時間を経過するまでの間、マスク信号を発生し、
前記第二制御部は、前記マスク信号が入力されている間、前記第二スイッチをオフ状態とすることを特徴とするAD変換回路。 - 前記第一制御部は、さらに、前記第一スイッチがオンする第二所定時間前から前記マスク信号を発生する請求項1に記載のAD変換回路。
- 前記第二制御部は、一定の周期で前記第二スイッチをオン、オフさせ、前記マスク信号が入力されている間に前記第二スイッチをオンさせる周期となった場合、前記マスク信号が停止した直後に前記第二スイッチをオンさせる請求項1または2に記載のAD変換回路。
- 前記第二制御部は、前記マスク信号が入力されたときに前記第二スイッチがオン状態であった場合、前記第二スイッチを強制的にオフさせ、その後、前記マスク信号が停止した直後に前記第二スイッチをオンさせる請求項1〜3の何れか一項に記載のAD変換回路。
- 前記第二処理部は、前記第二スイッチがオンされてからオフされるまでの時間である第二スイッチオン時間を予め記憶し、前記第二スイッチが前記第二スイッチオン時間でオン、オフされた場合にのみ、前記第二サンプルホールド部の出力をデジタル値に変換する請求項1〜4の何れか一項に記載のAD変換回路。
- 第三スイッチと第三コンデンサとを有し前記アナログ出力部の前記出力端子に接続される第三サンプルホールド部と、前記第三スイッチのオン、オフを制御する第三制御部と、前記第三サンプルホールド部の出力をデジタル値に変換する第三処理部とを備える第三AD変換回路部をさらに備え、
前記第二制御部は、さらに、前記第二スイッチがオンしてから前記第二スイッチがオフした後の第三所定時間を経過するまでの間、サブマスク信号を発生し、
前記第三制御部は、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されている間、前記第三スイッチをオフ状態とする請求項1〜5の何れか一項に記載のAD変換回路。 - 前記第二制御部は、さらに、前記第二スイッチがオンする第四所定時間前から前記サブマスク信号を発生する請求項6に記載のAD変換回路。
- 前記第三制御部は、一定の周期で前記第三スイッチをオン、オフさせ、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されている間に前記第三スイッチをオンさせる周期となった場合、前記マスク信号及び前記サブマスク信号の両方が停止状態となった直後に前記第三スイッチをオンさせる請求項6または7に記載のAD変換回路。
- 前記第三制御部は、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されたときに前記第三スイッチがオン状態であった場合、前記第三スイッチを強制的にオフさせ、その後、前記マスク信号及び前記サブマスク信号の両方が停止状態となった直後に前記第三スイッチをオンさせる請求項6〜8の何れか一項に記載のAD変換回路。
- 前記第三処理部は、前記第三スイッチがオンされてからオフされるまでの時間である第三スイッチオン時間を予め記憶し、前記第三スイッチが前記第三スイッチオン時間でオン、オフされた場合にのみ、前記第三サンプルホールド部の出力をデジタル値に変換する請求項6〜9の何れか一項に記載のAD変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334664A JP4797961B2 (ja) | 2006-12-12 | 2006-12-12 | Ad変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334664A JP4797961B2 (ja) | 2006-12-12 | 2006-12-12 | Ad変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008148127A true JP2008148127A (ja) | 2008-06-26 |
JP4797961B2 JP4797961B2 (ja) | 2011-10-19 |
Family
ID=39607786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334664A Expired - Fee Related JP4797961B2 (ja) | 2006-12-12 | 2006-12-12 | Ad変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797961B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108306647A (zh) * | 2012-09-26 | 2018-07-20 | 瑞萨电子株式会社 | 半导体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS504969A (ja) * | 1973-05-16 | 1975-01-20 | ||
JPS5246656U (ja) * | 1975-09-30 | 1977-04-02 | ||
JPH0942993A (ja) * | 1995-07-28 | 1997-02-14 | Fujitsu Ten Ltd | 信号処理装置 |
JPH10185617A (ja) * | 1996-12-20 | 1998-07-14 | Techno Togo:Kk | 周期的な擾乱を含まないホールド回路 |
JP2000076884A (ja) * | 1998-08-27 | 2000-03-14 | Kawasaki Steel Corp | サンプルホールド回路 |
JP2002500461A (ja) * | 1997-12-29 | 2002-01-08 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | アナログ・ディジタル変換の方法とデバイス |
-
2006
- 2006-12-12 JP JP2006334664A patent/JP4797961B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS504969A (ja) * | 1973-05-16 | 1975-01-20 | ||
JPS5246656U (ja) * | 1975-09-30 | 1977-04-02 | ||
JPH0942993A (ja) * | 1995-07-28 | 1997-02-14 | Fujitsu Ten Ltd | 信号処理装置 |
JPH10185617A (ja) * | 1996-12-20 | 1998-07-14 | Techno Togo:Kk | 周期的な擾乱を含まないホールド回路 |
JP2002500461A (ja) * | 1997-12-29 | 2002-01-08 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | アナログ・ディジタル変換の方法とデバイス |
JP2000076884A (ja) * | 1998-08-27 | 2000-03-14 | Kawasaki Steel Corp | サンプルホールド回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108306647A (zh) * | 2012-09-26 | 2018-07-20 | 瑞萨电子株式会社 | 半导体装置 |
CN108306647B (zh) * | 2012-09-26 | 2021-09-03 | 瑞萨电子株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4797961B2 (ja) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866474B2 (en) | Magnetic sensor device | |
JP2015156159A5 (ja) | ||
KR101445424B1 (ko) | 검출 회로 및 센서 장치 | |
JP2007178420A (ja) | 容量式物理量センサおよびその診断方法 | |
JP2004139718A (ja) | 出力ドライバおよび出力駆動方法 | |
US7830286B2 (en) | AD converter and data processing unit | |
EP2717131A2 (en) | Signal processing circuit, signal processing method, position detecting device, and electronic apparatus | |
US9967493B2 (en) | Image sensing device insensitive to noise | |
EP3327403A1 (en) | Inertial force sensor | |
JP2008041884A (ja) | 半導体集積回路およびそれを備えた電子機器 | |
JP2006197564A (ja) | 信号選択回路およびリアルタイムクロック装置 | |
JP4797961B2 (ja) | Ad変換回路 | |
JP2006177838A (ja) | 静電容量式近接センサ及びその出力較正方法 | |
JP6699480B2 (ja) | 信号処理装置 | |
US9075590B2 (en) | Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof | |
US9115991B2 (en) | Apparatus and method for detecting gyro sensor signal | |
JP2016197807A (ja) | 通信装置、および、通信方法 | |
JP2010198331A (ja) | センサ故障検出装置 | |
JP2003242049A (ja) | マイクロコンピュータの異常検出方法 | |
JP2017060120A (ja) | 半導体装置および発振回路の制御方法 | |
US10979061B2 (en) | Analog-digital conversion device | |
JP2010258592A (ja) | 差動通信システム | |
JP6735611B2 (ja) | 電子回路、電子機器および集積回路 | |
US20060245130A1 (en) | Delay circuit | |
JP4859710B2 (ja) | オフセット補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4797961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |