JP2008147228A - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
JP2008147228A
JP2008147228A JP2006329256A JP2006329256A JP2008147228A JP 2008147228 A JP2008147228 A JP 2008147228A JP 2006329256 A JP2006329256 A JP 2006329256A JP 2006329256 A JP2006329256 A JP 2006329256A JP 2008147228 A JP2008147228 A JP 2008147228A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring board
film carrier
electronic components
electronic component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006329256A
Other languages
Japanese (ja)
Other versions
JP5098313B2 (en )
Inventor
Kenji Kawamoto
Jin Sato
Hidekatsu Sekine
尽 佐藤
憲治 河本
秀克 関根
Original Assignee
Toppan Printing Co Ltd
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To realize downsizing by improving positioning accuracy between the respective layers of a wiring board and electronic parts and to reduce manufacturing time and costs by incorporating electronic parts such as semiconductor element, capacitor, resistor, inductor or the like in the wiring board at the same time. <P>SOLUTION: Electronic parts such as semiconductor element, capacitor, resistor and inductor are built in the wiring board. When stacking the layers, they are positioned by sprocket holes or the like of a film carrier wherein the electronic parts are mounted, so as to improve the positioning accuracy between the respective layers of the wiring board and the electronic parts. Furthermore, an ILB connection technology that is technologically established is used to cope with narrower pitches of semiconductor elements, stable reliability of connection and shortest wiring to the upper layer for downsizing. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、各種電子機器の配線基板の製造方法に係わり、さらに詳しくは半導体素子、キャパシタ、抵抗、インダクタ等の電子部品が内蔵される配線基板において、配線基板の各層と内蔵電子部品との位置精度を向上させることにより小型化を可能とし、さらに、製造時間及びコストを低減させることのできる配線基板及びその製造方法に関する。 The present invention relates to a method of manufacturing a wiring board of various electronic devices, more particularly semiconductor devices, capacitors, resistors, in the wiring board on which electronic components such as an inductor is built, the position of each layer and the embedded electronic component of the wiring substrate to enable miniaturization by improving the accuracy, further, it relates to a wiring board and a manufacturing method thereof capable of reducing the manufacturing time and cost.

近年の配線基板については、以下に示す第1〜第3の従来例が知られている。 For a recent wiring board, the first to third conventional examples below are known.
まず、第1の従来例は、例えば図9に示すように、配線基板内の電極5上に半導体素子1、キャパシタ(図示せず)、抵抗3、及びインダクタ(図示せず)等の電子部品を一つずつ実装した例である(例えば特許文献1参照)。 First, the first conventional example, for example, as shown in FIG. 9, the semiconductor device 1 on the electrodes 5 of the wiring board, capacitors (not shown), resistor 3, and an inductor (not shown) such as an electronic component is an example of one by one implement (for example, see Patent Document 1).
この配線基板は、複数層の絶縁樹脂17を重ね合わせて基板本体が成形され、下側の絶縁樹脂17上に電極5が形成されている。 The wiring board is superimposed with the substrate body an insulating resin 17 of the plurality of layers are formed, and the electrode 5 is formed on the lower side of the insulating resin 17. そして、半導体素子1の場合は、半導体素子の電極5(図示せず)上に金等のバンプ6を形成し、非導電性接着剤(NCF(Non-conductive Film))23等を介して、フェイスダウン方式により、基板上の金めっき等が施された電極5に実装されている。 Then, in the case of the semiconductor element 1, the bumps 6 of gold or the like is formed on the electrode 5 of the semiconductor element (not shown), via a non-conductive adhesive (NCF (Non-conductive Film)) 23 or the like, the face down method, gold plating or the like on a substrate is mounted on the electrode 5 subjected. また、その他の部品は、基板(絶縁樹脂17)上の半田27等が施された電極5に実装されている。 Further, other components, the solder 27 or the like on a substrate (insulating resin 17) is mounted on the electrode 5 subjected. そして、このような電子部品上に上層の絶縁樹脂17が積層される。 The upper layer of the insulating resin 17 is laminated on the electronic component. また、このような配線基板の上下両面に配線14が設けられている。 The wiring 14 is provided on the upper and lower surfaces of such a wiring board.

また、第2の従来例は、例えば図10に示すように、配線基板上に半導体素子1、キャパシタ(図示せず)、抵抗3、及びインダクタ(図示せず)等の電子部品が一つずつ接地され、直接、電子部品の電極5と上層配線14とが最短で接続された例である(例えば特許文献2参照)。 The second conventional example, for example, as shown in FIG. 10, the semiconductor device 1 on a wiring board, a capacitor (not shown), resistor 3, and an inductor (not shown) electronic components one by one, such as is grounded, directly, an example in which the electrode 5 and the upper wiring 14 are connected by the shortest of the electronic components (for example, see Patent Document 2).
この配線基板においては、半導体素子1の場合は、電極5上に金等のバンプ6を形成し、フェイスアップ方式で基板(絶縁樹脂17)上のダイパッド24上に銀ペーストを介して接地し、その他の電子部品は、絶縁樹脂17上に絶縁接着剤を介して接地し、上層の絶縁樹脂17を積層した後、炭酸ガスレーザー等でバンプ6及び電極5上に穴を開け、無電解めっきや電解めっきにて上層との接続を行う。 In this wiring board, if the semiconductor element 1, the bumps 6 of gold or the like is formed on the electrode 5, via the silver paste was ground on the die pad 24 on the substrate (insulating resin 17) in a face-up manner, other electronic components, the insulating resin 17 is grounded via an insulating adhesive on, after laminating the upper layer of the insulating resin 17, a hole on the bump 6 and the electrode 5 with carbon dioxide gas laser or the like, Ya electroless plating make the connection of the upper layer by the electrolytic plating. なお、その他は図9に示す構成と同様であり、共通する部材には同一符号を付して説明は省略する。 The other is the same as that shown in FIG. 9, description thereof is omitted with the same reference numerals are given to common members.

また、第3の従来例は、例えば図11、図12に示すように、フィルムキャリア4に半導体素子1のみが実装されたパッケージを一つずつ配線基板内に埋め込んだ例である(例えば特許文献3参照)。 The third conventional example, for example 11, as shown in FIG. 12, an example of embedded package only semiconductor element 1 to the film carrier 4 is mounted on one by one wiring substrate (for example, Patent Document reference 3).
以下、この第3の従来例の製造工程を順次説明する。 Below in order to explain this third conventional example of the manufacturing process. まず、パッケージはTCP(図11(a))と呼ばれ、TAB(フィルムキャリヤ)の実装方式を採用したパッケージであり、リードピッチの縮小化、パッケージの薄型化小型化に適している。 First, the package is referred to when TCP (FIG. 11 (a)), a package employing a mounting method of TAB (film carrier), reduction in lead pitch, are suitable for thinning smaller package.
代表的な製造方法としては、長尺の樹脂フィルム26にシート状接着剤(図示せず)を貼り合わせた後、金型等でパンチングし、所定の開口部26Aを設ける。 As a typical preparation method, after attaching a sheet-like adhesive (not shown) in the resin film 26 of elongated punched by a die or the like, it provided a predetermined opening 26A.
次に、シート状接着剤を介して樹脂フィルム26に銅箔13を貼りあわせ、フォトリソグラフィ及びエッチングプロセスを用いて、樹脂フィルム26の開口部26Aにリード17が張り出した銅配線14を形成する。 Then, by the sheet-like adhesive to a resin film 26 bonded to copper foil 13, using photolithography and etching processes, to form a copper wiring 14 which leads 17 protrudes into the opening 26A of the resin film 26. なお、この一連のプロセスは樹脂フィルム26の両端に形成されたスプロケットホール12と呼ばれる穴で位置合わせ及び搬送が行われる(図12参照)。 Incidentally, this series of process alignment and transport in holes called sprocket holes 12 formed at both ends of the resin film 26 is performed (see FIG. 12).
次いで、例えば錫めっきが施されたリード7と半導体素子1(半導体チップ)の電極5上に形成されたバンプ6(例えば金バンプ)とを所定の治具でボンディングする。 Then bonding such as tin plating decorated with lead 7 and the semiconductor element 1 bumps 6 formed on the electrode 5 (semiconductor chip) and (for example, gold bumps) with a predetermined jig.
次に、ポッティング樹脂10により半導体素子1(半導体チップ)及び所望周辺部を樹脂封止し、所定の金型等でパンチングし、TCP(図11(a))を作製する。 Next, the semiconductor device 1 (semiconductor chip) and optionally the peripheral part by a potting resin 10 is sealed with resin, it punched at a predetermined die or the like to prepare a TCP (Figure 11 (a)).
そして、この従来例は、パッケージを配線基板に内蔵する形態であり、TCPが接着剤を介して基板(絶縁樹脂17)の開口部に接地され、アウターリード25といわれる外へ張り出したリードがACFといわれる異方性導電フィルム(図示せず)を介して基板上の配線14に接続される(図11(b)参照)。 Then, this conventional example, in the form of a built-in package to the wiring board, TCP is grounded to the opening of the substrate (insulating resin 17) via an adhesive, leads projecting outside said to outer lead 25 is ACF It is connected to the wiring 14 on the substrate through an anisotropic conductive film (not shown) which is said to be (see FIG. 11 (b)).
特開平6−45763号公報 JP 6-45763 discloses 特開2002−185145号公報 JP 2002-185145 JP 特開2002−9236号公報 JP 2002-9236 JP

しかしながら、上記第1の従来例の場合、電子部品の周辺に配線14を引き出し、上層の回路へ接続するため、配線基板の小型化が不可能となり、また、特に半導体素子1の場合は、半導体素子1上の電極5も狭ピッチ化が進んでいるため、従来の配線基板上の配線技術では、それに対応する配線の形成が困難であるといった問題があった。 However, the case of the first conventional example, the lead wires 14 around the electronic components, for connection to the upper layer of the circuit, becomes impossible downsizing of the wiring board, also, particularly in the case of the semiconductor element 1, a semiconductor since the progressed electrode 5 even narrow pitch on the element 1, in the conventional wiring interconnection technology on the substrate, there is a problem forming the wirings corresponding thereto is difficult. また、電子部品の種類毎に、基板上の電極の表面処理を変える必要があり、コスト高といった問題があった。 Also, for each type of electronic component, it is necessary to alter the surface treatment of the electrodes on the substrate, there is a problem cost.
また、第2の従来例の場合、配線基板上へ接着剤等を介して電子部品を接着するため、配線基板の回路パターンと電子部品の位置精度が悪くなり、特に、半導体素子の場合は、上層回路パターンを形成する際、上層回路パターンと電子部品の電極位置ズレが発生すると、狭ピッチなため接続不良が発生するといった問題があった。 Also, in the case of the second conventional example, for bonding the electronic component through an adhesive or the like to the wiring board, the circuit pattern and the positional accuracy of the electronic component of the wiring board is deteriorated, particularly in the case of semiconductor elements, When forming the upper layer circuit pattern, the electrode misalignment of the upper circuit pattern and the electronic components are generated, a narrow-pitch for poor connection there is a problem occur.
また、第3の従来例の場合、第2の従来例の問題を解決する方法の一つではあるが、電子部品の外周での接続となるため、第1の従来例の問題を解決できないといった問題があった。 Further, in the case of the third conventional example, although in one method of solving the second conventional example of the problem, since the connection at the outer periphery of the electronic component, said not solve the first conventional example of the problem there was a problem. また、さらには、半導体素子とそれ以外の電子部品の実装方法が異なるため、コスト高といった問題があった。 Still, since the mounting method of semiconductor element and other electronic components are different, there is a problem cost.
また、第1、2及び3の従来例とも、一つずつ電子部品を配線基板内に内蔵するため、製造時間が長く、コストが高いといた問題があった。 Further, with the conventional example of the 1, 2 and 3, in order to built one by one electronic component in the wiring board, a long production time, there is a problem that cost had high.

そこで本発明の目的は、配線基板の各層と電子部品との位置精度を向上させることにより、小型化を可能とし、さらに、一括で半導体素子、キャパシタ、抵抗体、及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることのできる配線基板及びその製造方法を提供することにある。 It is an object of the present invention, by improving the positional accuracy of the wiring board layers and the electronic component, and enables miniaturization, further, the semiconductor device collectively, capacitors, resistors, and the electronic components such as inductors wiring than it is incorporated into the substrate to provide a wiring board and a manufacturing method thereof capable of reducing the manufacturing time and cost.

上述の目的を達成するため、本発明の配線基板は、複数種類の電子部品が搭載される配線基板であって、少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有することを特徴とする。 To achieve the above objects, the wiring board of the present invention is a wiring board in which a plurality of types of electronic components are mounted, at least one type of electronic component mounting, the film carrier are multiple with positioning holes characterized in that it has at least one layer are arranged in strip containing the modules. また、前記位置決め用の孔が搬送孔兼用のスプロケットホールであることを特徴とする。 Further, holes for the positioning, characterized in that a sprocket hole transporting holes combined. また、前記複数種類の電子部品は、半導体素子、キャパシタ、抵抗体、及びインダクタの少なくとも一種類を含むことを特徴とする。 Further, the plurality of types of electronic components, semiconductor devices, capacitors, resistors, and characterized in that it comprises at least one type of inductor.
また、前記電子部品の少なくとも一種類がフィルムキャリアの製造工程内で作り込まれていることを特徴とする。 Further, wherein the at least one electronic component is built in the process of manufacturing the film carrier. また、前記フィルムキャリアと電子部品とを電気的に接続するためのバンプがフィルムキャリアに形成されていることを特徴とする。 Further, wherein the bumps for electrically connecting the film carrier and an electronic component are formed on the film carrier. また、前記フィルムキャリアと電子部品とを電気的に接続するためのバンプが電子部品に形成されていることを特徴とする。 Further, wherein the bumps for electrically connecting the film carrier and an electronic component are formed on the electronic component. また、前記フィルムキャリアと電子部品を電気的に接続するためのリードが1つの接続に対して2つ以上フィルムキャリアに形成されていることを特徴とする。 Further, wherein the film carrier electrically connected to leads for electronic components are formed in two or more film carrier for a single connection. また、前記フィルムキャリアと電子部品を電気的に接続するためのバンプが1つの接続に対して2つ以上電子部品に形成されていることを特徴とする。 Further, wherein the bumps for electrically connecting the film carrier and an electronic component are formed on two or more electronic components to a single connection.

また本発明は、複数種類の電子部品が搭載される配線基板の製造方法であって、位置決め用の孔が設けられた長尺フィルムキャリアを作製する工程と、前記長尺フィルムキャリアに電子部品をTAB実装する工程と、前記電子部品がTAB実装された長尺フィルムキャリアの両面にプリプレグを介して配線用の金属箔を張り合わせる工程とを有し、少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成することを特徴とする。 The present invention is a method for manufacturing a wiring board in which a plurality of types of electronic components are mounted, a process of forming a long film carrier positioning holes are provided, the electronic component on the elongated film carrier a step of TAB mounted, said electronic component and a step of laminating a metal foil for wiring through the prepreg on both sides of the long film carriers TAB mounted, at least one of the electronic components are mounted, positioning wherein the film carrier having pores of use to form a wiring board having at least one layer are arranged in the strip including a plurality of modules. また、前記長尺フィルムキャリアを複数並べた状態で、並列に前記プリプレグを介して金属箔を張り合わせる工程を含むことを特徴とする。 Further, in a state in which the elongated film carrier arranged plural, characterized in that it comprises a step of laminating a metal foil through the prepreg in parallel.

また本発明は、複数種類の電子部品が搭載される配線基板の製造方法であって、長尺金属板の両面に、ポジ型フォトレジストをロールコートし、露光現像を行うフォトリソグラフィ法、及び金属を腐食させるエッチング法により、前記電子部品が実装される部分だけのリードと位置決め用の孔が設けられた長尺フィルムキャリアを作製する工程と、前記長尺フィルムキャリアに電子部品をTAB実装する工程と、前記電子部品がTAB実装された長尺フィルムキャリアの実装側にプリプレグを介して基板を張り合わせる工程とを有し、少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成することを特徴とする。 The present invention is a method for manufacturing a wiring board in which a plurality of types of electronic components are mounted, on both sides of a long metal plate, a positive photoresist was roll coating, photolithography for performing exposure and development, and the metal by means of the etching method corrode the steps of positioning holes only lead portion where the electronic component is mounted to produce a long film carrier provided, the step of TAB mounting electronic components on the elongated film carrier When the electronic component and a step of laminating a substrate through a prepreg mounting side of the long film carriers TAB mounted, at least one of the electronic components are mounted, a film carrier having a hole for positioning There and forming a wiring substrate having at least one layer are arranged in the strip including a plurality of modules.

また本発明は、複数種類の電子部品が搭載される配線基板の製造方法であって、第1面に金属箔を張り付けた樹脂基板よりなるフィルムキャリアの第2面に接着剤を塗布する工程と、前記フィルムキャリアの所望の位置に電子部品が実装される開口部、及び位置決め用の孔を形成する工程と、前記フィルムキャリアの第2面に接着剤を介して金属箔を接着する工程と、前記フィルムキャリアの金属箔を用いて配線を形成する工程と、前記フィルムキャリアに電子部品をTAB実装する工程と、前記フィルムキャリアに上層膜の積層を行う工程とを有し、少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成することを特徴と The present invention includes a a method of manufacturing a wiring board in which a plurality of types of electronic components are mounted, applying an adhesive to the second surface of the film carrier made of a resin substrate having affixed a metal foil on the first surface , forming an opening, and the hole for positioning the electronic parts are mounted in a desired position of the film carrier, a step of bonding a metal foil via an adhesive to the second surface of the film carrier, forming a wiring by using the metal foil of the film carrier, a step of TAB mounting electronic components on the film carrier, and a step of performing lamination of the upper film on the film carrier, at least one electronic components are mounted, and characterized by forming a wiring substrate having at least one layer film carrier is arranged in a strip comprising a plurality of modules having the positioning holes る。 That.

本発明の配線基板及びその製造方法によれば、半導体素子、キャパシタ、抵抗、及びインダクタ等の電子部品が内蔵される配線基板において、各層の積層の際に、電子部品が実装されているフィルムキャリアのスプロケットホール等により位置合せを行うことで、配線基板の各層と電子部品との位置精度を向上させることにより、また、技術的に確立されたILB接続技術を用いることにより、半導体素子の狭ピッチ化への対応、接続の信頼性確保、さらには、上層に最短距離で配線を引き出しが可能となり、小型化を実現することができる効果がある。 According to the wiring board and its manufacturing method of the present invention, a semiconductor device, a capacitor, resistor, and a wiring board on which an electronic component is to be built such as an inductor, a film carrier when the layers of the multilayer electronic parts are mounted by performing the sprocket holes aligned with like, by improving the positional accuracy of the wiring board layers and electronic parts, also by using technically established ILB connection technique, a narrow pitch of the semiconductor element response to reduction, to ensure reliability of the connection, further, it is possible to pull the wire at the shortest distance layer, there is an effect that can be downsized. さらに、一括で半導体素子、キャパシタ、抵抗、及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることが可能となる。 Furthermore, the semiconductor elements collectively, capacitors, resistors, and more be incorporated electronic components such as an inductor in the wiring substrate, it is possible to reduce the manufacturing time and cost.

以下、本発明を実施するための最良の形態を詳細に説明する。 Hereinafter will be described the best mode for carrying out the present invention in detail.
図1〜図8は本発明の実施の形態による配線基板の各具体例を示す断面図及び平面図である。 Figures 1-8 are cross-sectional views and a plan view showing each specific example of a wiring board according to an embodiment of the present invention.
本実施の形態による配線基板は、まず、半導体素子1、キャパシタ2、抵抗3、及びインダクタ等の少なくとも一種類がフィルムキャリア4(図1(a)参照)に実装されており、そのフィルムキャリアが少なくとも1層含まれた配線基板(図1(b)参照)である。 A wiring board according to the present embodiment, first, the semiconductor element 1, capacitor 2, resistor 3, and at least one type of such an inductor are mounted on the film carrier 4 (see FIG. 1 (a)), its film carrier wiring board included at least one layer is a (see FIG. 1 (b)).
なお、フィルムキャリア4と電子部品との接合方法は、電子部品の電極5上に金等のバンプ6を形成して接合する方法(図2(a)参照)とフィルムキャリアのリード7上に金等のバンプ6を形成し接合する方法(図2(b)参照)がある。 The bonding method of the film carrier 4 and the electronic component is gold on the method (see FIG. 2 (a)) and the film carrier lead 7 to be joined to form a bump 6, such as gold on the electrodes 5 of the electronic component a method of forming joining bumps 6 equal (see Figure 2 (b)).
また、キャパシタ、抵抗、及びインダクタ等の電子部品にバンプ6を形成する際、バンプ6を複数形成し、接合することでリード7との接着強度が上がり、接続信頼性が向上する。 Further, capacitors, resistors, and when forming the bumps 6 to the electronic components such as an inductor, a bump 6 forming a plurality of adhesive strength between the lead 7 by bonding is increased, the connection reliability is improved. リード7には、接合のため、金、銀、錫等のめっきを施し、バンプ6としては、一般に金が用いられるが、接合用の金属種には様々な組み合わせを取ることができることは公知である。 The lead 7, for bonding, gold, silver, plated with tin, the bump 6, generally although gold is used, in known that can take a variety of combinations to metal species for the junction is there.

また、本実施の形態による配線基板は、半導体素子1、キャパシタ2、抵抗3、及びインダクタ等の電子部品が内蔵される配線基板において、キャパシタ2、抵抗3、及びインダクタ等の少なくとも一種類がフィルムキャリア4(図3参照)の製造工程内で作り込まれている配線基板である。 The wiring board according to this embodiment, the semiconductor element 1, capacitor 2, resistor 3, and an electronic circuit board component is built such as an inductor, a capacitor 2, resistor 3, and at least one type of such inductors film carrier 4 is a wiring substrate that has been built in the process of manufacturing (see FIG. 3). なお、キャパシタ2及び抵抗3は、印刷や薄膜フォトリソグラフィプロセス等で形成され、インダクタはフィルムキャリア4上の配線にて渦上の所謂スパイダルコイルを形成するのが一般的であるが、本発明では、その構成は問わないものとする。 Incidentally, the capacitor 2 and resistor 3 are formed by printing or thin film photolithographic process or the like, although the inductor is common to form a so-called Spyderco yl on the vortex at the wiring on the film carrier 4, in the present invention , it is assumed that does not matter the configuration.
また、本実施の形態による配線基板は、半導体素子1、キャパシタ2、抵抗3、及びインダクタ等の電子部品が内蔵される配線基板において、キャパシタ2、抵抗3、及びインダクタ等の少なくとも一種類の電子部品がフィルムキャリア4の製造工程内で作り込まれたものとフィルムキャリアに実装されたものであり、要求精度が低いものは造り込み、要求精度が高いものはチップ部品をフィルムキャリア4に実装することが望ましい(図4参照)。 The wiring board according to this embodiment, the semiconductor element 1, capacitor 2, resistor 3, and an electronic circuit board component is built such as an inductor, a capacitor 2, resistor 3, and at least one electron such as inductors parts has been mounted on a film carrier which is built in the process of manufacturing the film carrier 4, the required accuracy is low is narrowing structure, it has high precision required to implement the chip component in the film carrier 4 it is desirable (see FIG. 4).

また、本実施の形態による配線基板に用いられるフィルムキャリア4の構成としては、金属の1層タイプ、金属と樹脂フィルムとの2層タイプ(接着剤を介して貼り合わされているものでも良い)、樹脂フィルムの両面に金属がある両面タイプ、金属と樹脂フィルムとが交互に複数積層された多層タイプ(図8参照)がある。 As the structure of the film carrier 4 to be used in the wiring substrate according to the present embodiment, one layer type metal, (or those which are bonded together with an adhesive) dual-layer between the metal and the resin film, is double-sided type with metal on both sides of the resin film, a metal and a multilayer type and the resin film are alternately stacked (see FIG. 8). 金属としては、一般に銅が使用され、樹脂フィルムとしては、PET、ポリイミド等のフレキシブルタイプやガラスクロス入りエポキシ樹脂等のリジッドタイプを用いることができ、厚さは電子部品の構成や回路設計により決定されるが、25μmから300μm程度が用いられる。 The metal decision, commonly copper used as the resin film, PET, can be used rigid type, such as a flexible type or a glass cloth epoxy resin such as polyimide, the thickness is the configuration and circuit design of the electronic component but is the approximately 300μm is used from 25 [mu] m.
また、フィルムキャリア4における電子部品の実装部は、図2(a)及び図5(a)、(b)に示すように、張り出した形のリードでも、接続部9以外が樹脂10で覆われた構造でも良く、各電子部品に対して様々な構成が簡単に適用できる。 Further, mounting portions of the electronic components in the film carrier 4, FIGS. 2 (a) and 5 (a), (b), the even overhanging form of lead, other than the connection portion 9 is covered with resin 10 and it may be a structure can be easily applied different configurations for each electronic component. さらに、フィルムキャリア以外の配線基板の絶縁材に用いられる材料はフレキシブル及びリジッドタイプの材料が自由に選択できる。 Furthermore, the material used for the insulating material of the wiring board other than the film carrier is flexible and rigid-type materials can be selected freely.

以下、図6を参照して本発明の実施例1を具体的に説明する。 It will be specifically described below in Example 1 of the present invention with reference to FIG. なお、図6において、(a)はフィルムキャリアの断面図、(b)は電子部品を実装した後の断面図、(c)は上層積層前の断面図、(d)は上層積層後の断面図である。 Incidentally, In FIG. 6, (a) is a sectional view of the film carrier, (b) is a sectional view after mounting the electronic components, (c) is a sectional view of a prior upper layer stack, (d) the cross-section of the post upper laminate it is a diagram.
まず、150mm幅、25μm厚の熱硬化性長尺ポリイミドフィルム11上に2μm厚の熱可塑性ポリイミド接着剤(図示せず)を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール12(スプロケットホールでなく、位置決めになる孔だけでも良い)をパンチング加工する。 First, after lamination 150mm width, 25 [mu] m thick thermosetting long polyimide film 11 2 [mu] m thick thermoplastic polyimide adhesive on a (not shown) at a predetermined temperature, the electronic components are mounted at a desired mold (not sprocket holes may only hole to be positioned) parts and sprocket holes 12 serving as the positioning hole and conveying hole punching processing.
次いで、12μm厚の銅箔13を熱可塑性ポリイミド接着剤(図示せず)を介して熱硬化性長尺ポリイミドフィルム11に所定温度でラミネートし、部材を作製する。 Then, the copper foil 13 of 12μm thickness laminated at a predetermined temperature in the thermosetting long polyimide film 11 via a thermoplastic polyimide adhesive (not shown) to produce a member.
次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線14を形成する(図6(a)参照)。 Then, a photoresist is roll coated on member duplex, by means of the etching method corrode photolithographic and copper performing exposure and development to form a desired wiring 14 (see FIG. 6 (a)).

次いで、フォトレジストを剥離後、配線14の表面に無電解錫めっきを行う。 Then, after the photoresist is removed, the electroless tin plating on the surface of the wiring 14 performed. なお、錫めっき厚は1μm程度とする。 Incidentally, the tin plating thickness is set to about 1 [mu] m. ここで、錫めっきを行ったのは、電子部品との接合性を確保するためであり、錫めっき以外には、金めっき、銀めっき、ニッケルめっき等が挙げられる。 Here, went tinned is for the purpose of ensuring the bonding between the electronic components, in addition to tin plating, gold plating, silver plating, nickel plating, and the like. また、めっきを行う前後に、配線14の一部に積層材と同種類の保護膜、例えば、エポキシ系樹脂を設けても良い。 Further, before and after performing the plating, the laminate of the same type of protective film on a part of the wiring 14, for example, may be provided an epoxy resin.
次いで、半導体素子1、キャパシタ2、抵抗3、及びインダクタ等のチップ部品の電極5上にボールボンディング装置を用いて金バンプ6を形成する。 Then, the semiconductor element 1, capacitor 2, to form the gold bumps 6 with resistor 3, and a ball bonding apparatus on the electrode 5 of the chip component such as an inductor. なお、リード7と電極5を直接接続すると半導体素子表面にリードが接触し、ショートが発生したり、回路を破壊してしまう可能性があるため、通常、突起状のバンプ6を設ける。 Incidentally, the lead is in contact with the semiconductor element surface Connecting lead 7 and the electrode 5 directly, short may occur, because there is a possibility of destroying the circuit, usually provided protruding bump 6. バンプ6の種類は、リード7に施されためっきの種類により、選択されるが、一般的には金が好ましい。 Type of bumps 6, the type of plating applied to the lead 7, is selected, in general, the gold is preferred. また、バンプ6の形成方法には、ボールボンディング装置を用いる他に、めっきによる形成方法等もある。 Further, the method of forming the bumps 6, in addition to using a ball bonding apparatus, there is also a method of forming such by plating. また、リード7にバンプ6を形成し、電子部品との接続を図る方法もある。 There is also a method of a bump 6 is formed on the lead 7, achieving a connection with the electronic component.

次いで、一般に用いられているILB(インナーリードボンディング)装置のボンディングステージ上に設置した電子部品の電極5上のバンプ6に対し、フィルムキャリヤ4の所望のリード7をボンディングツールを用いて、加熱加圧することで、電子部品の電極5とリード7の接続を行う(図6(b)参照)。 Then, with respect to general ILB used in the (inner lead bonding) bumps 6 on the electrode 5 of the apparatus electronic components placed on the bonding stage, the desired lead 7 of the film carrier 4 using a bonding tool, heating by applying, for connecting the electrode 5 and the leads 7 of the electronic component (see Figure 6 (b)).
ここで、シングルボンディングと言われるバンプ6とリード7とを一つずつ接続する方法もある。 Here, there is a method in which one by one connecting the bumps 6 and the lead 7 called single bond.

次いで、電子部品(特に半導体素子)やリードを湿気や汚染から保護したり、接続の信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂10を所望部に滴下し、熱硬化させることで封止する。 Then, protect the electronic components (particularly semiconductor devices) or lead from moisture and contamination, to ensure the reliability of the connection, typically a liquid epoxy resin 10 which is said to potting added dropwise to a desired part, it is thermally cured in sealed. ここでの封止は、工程中での信頼性を十分得るためであり、場合によっては封止無しでも良い。 Here sealing in is for the reliability in the process may well be without sealing in some cases.
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝15が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、電子部品が実装されたフィルムキャリア4を位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、銅箔13を位置させ(図6(c)参照)、最高加熱温度175°C、2時間程度で加熱プレスする(図6(d)参照))。 Then, a substrate obtained in the course process of the printed wiring board, on a substrate having a groove 15 on which an electronic component is to be built is formed, for example, glass cloth-containing epoxy resin having an opening portion on which an electronic component is to be built through a prepreg 16 is an electronic component so that positions the to the film carrier 4 mounted, thereon, through a prepreg 16 is a glass cloth-containing epoxy resin, a copper foil 13 is positioned (FIG. 6 (c) see ), the maximum heating temperature 175 ° C, in about 2 hours to heat pressing refer to (FIG. 6 (d))).

次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態による配線基板を完成する。 Then, by performing a series of the wiring board manufacturing process left to complete a wiring board according to this embodiment. なお、上下層配線とフィルムキャリア上の配線との接続は、一般的な接続が利用でき、例えば、YAGレーザーや炭酸ガスレーザー等により穴を形成し、めっきによる接続や導電性ペーストを印刷する接続等の方法を用いることができる。 The connection between the upper and lower layer wiring and the film carrier wiring, typical connection are available, for example, to form a hole by YAG laser or carbon dioxide laser or the like, to print a connection or a conductive paste by plating connection method etc. can be used. 一例として、図1(b)に、めっきにより接続を行った配線基板を示す。 As an example, in FIG. 1 (b), showing a wiring substrate subjected to connection by plating. また、上記において、プリント配線基板の途中工程で得られた基板は、340×410mmのサイズであり、電子部品が実装されたフィルムキャリアのサイズを150×410mmに切り出し、フィルムキャリアを2列並べ、位置合せ孔を用い位置合せを行い、積層する。 In the above, the substrate obtained in the course process of the printed wiring board is a size of 340 × 410 mm, cut the size of the film carrier on which electronic components are mounted to 0.99 × 410 mm, side by side film carrier 2 rows, It performs positioning using the positioning holes, are laminated.

以下、図7を参照して本発明の実施例2を具体的に説明する。 It will be specifically described below in Example 2 of the present invention with reference to FIG.
まず、150mm幅、25μm厚の熱硬化性長尺ポリイミドフィルム11Aの両面に2μm厚の熱可塑性ポリイミド接着剤(図示せず)を所定温度でラミネートした後、18μm厚の銅箔13を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム11Aの片側に所定温度でラミネートし、次いで、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール12(スプロケットホールでなく、位置決めになる孔だけでも良い)のパンチング加工を行い、第1の部材を作製する。 First, 150 mm width, was laminated 25μm thick thermosetting long polyimide film 11A of both sides 2μm thick thermoplastic polyimide adhesive (not shown) at a predetermined temperature, 18 [mu] m thick copper foil 13 of a thermoplastic polyimide through an adhesive was laminated at a predetermined temperature on one side of the thermosetting long polyimide film 11A, and then, sprocket holes 12 (sprocket holes as a part and the positioning holes and conveying hole electronic components in the desired mold is mounted not performs punching good) alone hole becomes positioned to produce a first member.
次いで、142mm幅、25μm厚の熱硬化性長尺ポリイミドフィルム11Bの上に2μm厚の熱可塑性ポリイミド接着剤(図示せず)を所定温度でラミネートした後、12μm厚の銅箔13を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム11Bに所定温度でラミネートし、第2の部材を作製する。 Then, 142 mm width, was laminated 2μm thick thermoplastic polyimide adhesive on a 25μm thick thermosetting long polyimide film 11B (not shown) at a predetermined temperature, 12 [mu] m thick copper foil 13 of a thermoplastic polyimide through an adhesive was laminated at a predetermined temperature in the thermosetting long polyimide film 11B, to produce a second member.
次いで、第1の部材に第2の部材を所定温度でラミネートすることで第3の部材を作製する。 Then, to produce the third member by laminating a second member at a predetermined temperature to the first member. 次いで、第1の部材側から、炭酸ガスレーザーにより、電子部品の電極5上のバンプ6が接続される部分のポリイミドを除去し、銅を露出させた。 Then, from the first member side, by a carbon dioxide laser to remove portions of the polyimide bumps 6 on the electrode 5 of the electronic component is connected, to expose the copper. 次いで、第2の部材側から、YAGレーザーにより、両面の接続となるビア18穴を開け、第1部材側の銅を露出させた。 Then, from the second member side, the YAG laser, drilled vias 18 holes serving as both sides of the connection, to expose the copper of the first member. 次に、第1の部材側にレジスト(図示せず)をロールコートし、無電解銅めっき及び電解銅めっきにより、ビア18を形成し、両面を電気的に接続する(図7(a)参照)。 Next, the first member side resist (not shown) roll coating, by electroless copper plating and electrolytic copper plating to form a via 18 electrically connects the two sides (see FIG. 7 (a) ).

次いで、第2の部材側にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線14を形成する。 Then, a photoresist is roll coated on the second member side, by means of the etching method corrode photolithographic and copper performing exposure and development to form a desired wiring 14. 次いで、レジスト及びフォトレジストを剥離後、配線14の表面に無電解錫めっきを行った。 Then, after removing the resist and photoresist, the electroless tin plating on the surface of the wiring 14 was performed. 錫めっき厚は1μm程度である。 Tin plating thickness is about 1 [mu] m. 次いで、半導体素子1、キャパシタ2、抵抗(図示せず)及びインダクタ(図示せず)等のチップ部品の電極5上にボールボンディング装置を用い、金バンプ6を形成する。 Then, the semiconductor element 1, capacitor 2, resistors (not shown) and using a ball bonding apparatus on the electrode 5 of the chip component such as an inductor (not shown), to form the gold bump 6.
次いで、一般に用いられているILB(インナーリードボンディング)装置のボンディングステージ上に設置した電子部品の電極5上のバンプ6に対して、非導電性接着剤23(NCF(Non-conductive Film)やNCP(Non-conductive Paste))を介して、フィルムキャリヤ4の所望のリード7をボンディングツールを用いて、加熱加圧することで、電子部品の電極5とリード7の接続を行う。 Then, to the general ILB used in the (inner lead bonding) bumps 6 on the electrode 5 of the electronic components mounted on a bonding stage of the apparatus, the non-conductive adhesive 23 (NCF (Non-conductive Film) or NCP (Non-conductive Paste)) via, the desired lead 7 of the film carrier 4 using a bonding tool, by heating and pressing, for connecting the electrode 5 and the leads 7 of the electronic component. なお、NCPの場合は、実装後でも良い(図7(b)参照)。 In the case of NCP, even after mounting Good (see FIG. 7 (b)).
次いで、電子部品が実装されたフィルムキャリア4の両面に、例えば、ガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、銅箔13を位置させ、最高加熱温度175°C、2時間程度で加熱プレスする(図7(c)参照)。 Then, on both surfaces of the electronic components are mounted film carrier 4, for example, through a prepreg 16 is a glass cloth-containing epoxy resin, a copper foil 13 is positioned, heated at the maximum heating temperature 175 ° C, about 2 hours press (refer to FIG. 7 (c)).
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態による配線基板を作製する。 Then, by performing a series of the wiring board manufacturing process left, making a wiring board according to this embodiment.

以下、図4を参照して本発明の実施例3を具体的に説明する。 It will be specifically described below in Example 3 of the present invention with reference to FIG.
まず、150mm幅、25μm厚の熱硬化性長尺ポリイミドフィルム11上に2μm厚の熱可塑性ポリイミド接着剤を所定温度でラミネートした後、所望の金型で電子部品が実装される部分及び位置決め孔や搬送孔となるスプロケットホール12(スプロケットホールでなく、位置決めになる孔だけでも良い)をパンチング加工する。 First, after lamination 150mm width, a 25μm thick thermosetting long polyimide film 11 2 [mu] m thick thermoplastic polyimide adhesive on at a predetermined temperature, partial and positioning holes Ya electronic components in the desired mold is mounted (not sprocket holes may only hole to be positioned) sprocket holes 12 serving as a conveyance hole punching processing.
次いで、12μm厚の銅箔13を熱可塑性ポリイミド接着剤を介して熱硬化性長尺ポリイミドフィルム11に所定温度でラミネートし、部材を作製する。 Then, the copper foil 13 of 12μm thickness laminated at a predetermined temperature in the thermosetting long polyimide film 11 via the thermoplastic polyimide adhesive, to prepare a member. 次いで、部材両面にフォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、所望の配線14及び印刷キャパシタ8の下電極19を形成し、次いで、フォトレジストを剥離する。 Then, a photoresist is roll coated on member duplex, by means of the etching method corrode photolithographic and copper performing exposure and development to form a lower electrode 19 having a desired wiring 14 and printed capacitors 8, then, the photoresist is removed . 次いで、エポキシ系樹脂にチタン酸バリウム粒子を混入した誘電体ペーストをスクリーン印刷により、下電極19上に印刷し、所定の温度で硬化させた。 Then, the dielectric paste screen printing obtained by mixing barium titanate particles in the epoxy resin, is printed on the lower electrode 19, and cured at a predetermined temperature.
次いで、誘電体20及び引き出し電極21上に、銅ペーストを用い、同じくスクリーン印刷により、上電極22を印刷し、所定の温度で硬化させることで、印刷キャパシタ8を形成する。 Then, on the dielectric 20 and the extraction electrode 21, a copper paste, similarly by screen printing, to print the upper electrode 22, by curing at a predetermined temperature, to form a printing capacitor 8. なお、ここで、要求精度の低いキャパシタに対して印刷キャパシタ8を適用する。 Here, applying the printing capacitor 8 for low demanding precision capacitor. 次いで、配線の表面に無電解錫めっきを行った。 It was then carried out electroless tin plating on the surface of the wiring. 錫めっき厚は1μm程度である。 Tin plating thickness is about 1 [mu] m. 次いで、半導体素子、キャパシタ(要求精度の高いキャパシタ)、抵抗、及びインダクタ等のチップ部品の電極5上にボールボンディング装置を用い、金バンプ6を形成する。 Then, the semiconductor element, a capacitor (required precise capacitors), resistors, and using a ball bonding apparatus on the electrode 5 of the chip component such as inductors, to form the gold bump 6.

次いで、一般に用いられているILB(インナーリードボンディング)装置のボンディングステージ上に設置した電子部品の電極5上のバンプ6に対して、フィルムキャリヤ4所望のリード7をボンディングツールを用いて、加熱加圧することで、電子部品の電極5とリード7の接続を行った。 Then, to the general ILB used in the (inner lead bonding) bumps 6 on the electrode 5 of the electronic component placed on the bonding stage of the apparatus, the film carrier 4 desired lead 7 using a bonding tool, heating by pressure, it made the connection of the electrode 5 and the leads 7 of the electronic component. 次いで、電子部品(特に半導体素子)やリードを湿気や汚染から保護や接続信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂10を所望部に滴下し、熱硬化させることで封止する。 Then, to ensure the protection and connection reliability of electronic components (especially chips) or lead from moisture and contamination, generally a liquid epoxy resin 10 which is said to potting added dropwise to a desired portion, the sealing by thermal curing to.
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、電子部品が実装されたフィルムキャリアを位置させ、その上に、ガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、銅箔を位置させ、最高加熱温度175°C、2時間程度で加熱プレスする。 Then, a substrate obtained in the course process of the printed wiring board, on a substrate on which a groove on which an electronic component is to be built is formed, for example, a portion where the electronic component is incorporated in the opened glass cloth epoxy resin via some prepreg 16, the electronic components to position the film carrier which is implemented, thereon through a prepreg 16 is a glass cloth-containing epoxy resin, a copper foil is positioned, the maximum heating temperature 175 ° C, 2 hours heating press in degree.
次いで、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。 Then, by performing a series of the wiring board manufacturing process left to produce a wiring board of the present invention.

以下、本発明の実施例4を具体的に説明する。 Hereinafter, an embodiment 4 of the present invention in detail.
まず、150mm幅、35μm厚の長尺銅箔の両面に、ポジ型フォトレジストをロールコートし、露光現像を行うフォトリソグラフィ及び銅を腐食させるエッチング法により、電子部品が実装される部分だけのリード7と位置決め孔や搬送孔となるスプロケットホール12(スプロケットホールでなく、位置決めになる孔だけでも良い)を形成する。 First, 150 mm wide, on both sides of a long copper foil 35μm thick, positive photoresist was roll coating, by means of the etching method corrode photolithographic and copper which performs exposure and development, portions only of the lead which an electronic component is mounted 7 and (not sprocket holes may only hole to be positioned) sprocket holes 12 serving as a positioning hole and conveying hole to form a.
次いで、リード7の部分だけに光を照射し、現像を行い、リード7の表面に無電解錫めっきを行った。 Then, by irradiating light only to the portion of the lead 7, and developed, was subjected to electroless tin plating on the surface of the lead 7. 錫めっき厚は1μm程度である。 Tin plating thickness is about 1 [mu] m. 次いで、フォトレジストを剥離する。 Then, the photoresist is removed. 次いで、半導体素子1、キャパシタ2、抵抗3、及びインダクタ等のチップ部品の電極5上にボールボンディング装置を用い、金バンプ6を形成する。 Then, the semiconductor element 1, capacitor 2, resistor 3, and using a ball bonding apparatus on the electrode 5 of the chip component such as an inductor, forming a gold bump 6.
次いで、一般に用いられているILB(インナーリードボンディング)装置のボンディングステージ上に設置した電子部品の電極5上のバンプ6に対して、フィルムキャリヤ4所望のリード7をボンディングツールを用いて、加熱加圧することで、電子部品の電極5とリード7の接続を行う。 Then, to the general ILB used in the (inner lead bonding) bumps 6 on the electrode 5 of the electronic component placed on the bonding stage of the apparatus, the film carrier 4 desired lead 7 using a bonding tool, heating by applying, for connecting the electrode 5 and the leads 7 of the electronic component.

次いで、電子部品(特に半導体素子)やリードを湿気や汚染から保護や接続信頼性を確保するため、一般にポッティングと言われる液状エポキシ系樹脂を所望部に滴下し、熱硬化させることで封止する。 Then, to ensure the protection and connection reliability of electronic components (especially chips) or lead from moisture and contamination, generally a liquid epoxy resin which is said to potting added dropwise to a desired portion, sealed by thermally curing .
次いで、プリント配線基板の途中工程で得られた基板であり、電子部品が内蔵される溝15が形成された基板上に、例えば、電子部品が内蔵される部分を開口したガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、電子部品が実装されたフィルムキャリア4を位置させ、基板の他方面には、ガラスクロス入りエポキシ系樹脂であるプリプレグ16を介し、銅箔を位置させ、最高加熱温度175°C、2時間程度で加熱プレスする。 Then, a substrate obtained in the course process of the printed wiring board, on a substrate having a groove 15 on which an electronic component is to be built is formed, for example, glass cloth-containing epoxy resin having an opening portion on which an electronic component is to be built through a prepreg 16 is, electronic components are positioned to be the film carrier 4 mounted to the other surface of the substrate, through a prepreg 16 is a glass cloth-containing epoxy resin, to position the foil, the maximum heating temperature 175 ° hot-pressed in C, and about 2 hours. ここで、一般的なガラス不織布出なければ、電子部品が内蔵される溝15が形成されていない基板でも良く、開口されていないプリプレグ16でも良い。 Here, if left common glass nonwoven fabric may be a substrate having a groove 15 on which an electronic component is to be built is not formed, may be a prepreg 16 is not opened.
次いで、残された一連の配線基板の製造工程を行うことで、本実施の形態の配線基板を作製する。 Then, by performing a series of the wiring board manufacturing process left to produce a wiring board of the present embodiment.

以下、本発明の実施例5を具体的に説明する。 Hereinafter, an embodiment 5 of the present invention in detail.
まず、配線基板の製造時に用いられる例えば、リジッド基板である、基板厚0.2mmのエポキシ系片面銅張り基板を用い、樹脂表面に例えば、エポキシ系熱硬化型接着剤を形成する。 First, for example, used in the production of the wiring board, a rigid board, an epoxy-based single-sided copper-clad substrate of the substrate thickness 0.2 mm, for example, the resin surface, to form an epoxy-based thermosetting adhesive. ここで、両面銅張り基板を用いるときは、片側の銅箔をエッチング等で除去する。 Here, when using a double-sided copper clad substrate, one side of the copper foil is removed by etching or the like.
次いで、所望の位置に電子部品が実装される開口部、及び位置決め孔や搬送孔となるスプロケットホールや位置決めになる孔を形成した後、接着剤を介して、銅箔を接着する。 Then, after forming the electronic opening component is mounted, and the positioning holes and transporting holes become sprocket holes and become the positioning hole at a desired position, through an adhesive to bond the copper foil. 次いで、所望の位置に、ドリルやレーザー等で穴を開け、無電解銅めっき及び電解銅めっき等を行い、スルーホールまたはビアを形成する。 Then, a desired position, drilled or laser or the like, performs an electroless copper plating and electrolytic copper plating to form through holes or vias.
次いで、基板表面にフォトレジストを形成し、露光現像を行った後、塩化第2銅液等でエッチングを行い、配線を形成する。 Then, a photoresist is formed on the substrate surface, after exposure and development, etching with cupric chloride solution or the like to form a wiring. 次いで、配線に例えば無電解Snめっきを施し、リジッド基板からなるフィルムキャリアを作製する。 Then, the wiring, for example subjected to electroless Sn plating, to prepare a film carrier comprising a rigid substrate.
次いで、フィルムキャリアに、例えば、金バンプ等が形成された半導体素子やキャパシタ等の電子部品をTAB実装する。 Then, the film carrier, e.g., TAB mounting electronic components, such as gold bumps or the like semiconductor elements and capacitors are formed. ここで、金バンプは、フィルムキャリアのリード側に形成しても良い。 Here, the gold bumps may be formed on the lead side of the film carrier.
次いで、上層積層等、残された一連の配線基板の製造工程を行う事で、本発明の配線基板を作製する。 Then, by performing the upper layer stack etc., a series of circuit board manufacturing process left to produce a wiring board of the present invention.

以上のような本発明の配線基板の製造方法は、特に、携帯機器等の配線基板の小型化させ、電気的特性を向上させるといった、受動素子を内蔵する配線基板の製造に利用でき、特に、積層の際、電子部品が実装されているフィルムキャリアのスプロケットホール等により位置合せを行うことで、配線基板の各層と電子部品との位置精度を向上させる事により、また、上層に最短距離で配線を引き出せるので、より小型化を可能とし、さらに、一括で半導体素子、キャパシタ、抵抗体及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させることが可能となる。 A method for manufacturing a wiring board of the present invention as described above is particularly to miniaturization of the wiring board such as a portable device, such as to improve the electrical properties, can be used for manufacturing a wiring board with a built-in passive element, in particular, during lamination, the electronic component that performs positioning by the sprocket holes or the like of the film carrier being mounted, by improving the positional accuracy of the wiring board layers and the electronic components, also the wiring at the shortest distance layer since pull out and allow a more compact, more semiconductor elements collectively, capacitors, than be incorporated into the resistor and electronic components wiring board such as an inductor, it is possible to reduce the manufacturing time and cost .

本発明の実施の形態によるフィルムキャリア及び配線基板を示す断面図である。 It is a cross-sectional view showing the film carrier and a wiring board according to an embodiment of the present invention. 図1に示す配線基板において、キャパシタチップ部品の電極部にバンプを設けた部分と、リード先端にバンプを設けた部分を示す断面図である。 In the wiring substrate shown in FIG. 1 is a sectional view showing a portion in which a bump on the electrode portion of the capacitor chip component, a part provided with bumps on the lead tip. 図1に示す配線基板における電子部品が実装されたフィルムキャリアに印刷抵抗を造り込み、半導体素子を実装した後の状態を示す断面図である。 Electronic parts in the wiring board shown in FIG. 1 is narrowing make printing resistance implemented film carrier is a sectional view showing a state after mounting the semiconductor element. 図1に示す配線基板における電子部品が実装されたフィルムキャリアに印刷キャパシタを造り込み、チップキャパシタを実装した状態を示す断面図である。 Electronic parts in the wiring board shown in FIG. 1 is narrowing make printing capacitor implemented film carrier, a cross-sectional view showing a state of mounting the chip capacitor. 図1に示す配線基板のフィルムキャリアにおける半導体素子の接続部の状態を上方向及び下方向から示す平面図である。 Is a plan view showing the upward and downward directions the state of the connection portion of the semiconductor device in the film carrier of the wiring board shown in FIG. 本発明の実施例1における配線基板の製造工程を示す断面図である。 It is a sectional view showing a wiring board manufacturing process in the first embodiment of the present invention. 本発明の実施例2における配線基板の製造工程を示す断面図である。 It is a sectional view showing a wiring board manufacturing process in Embodiment 2 of the present invention. 多層構造のフィルムキャリアの例を示す断面図である。 It is a cross-sectional view showing an example of a film carrier of the multi-layer structure. 従来例1の電子部品が内蔵された配線基板の製造工程を示す断面図である。 It is a cross-sectional view showing a manufacturing step of a wiring board on which electronic components of the conventional example 1 is built. 従来例2の電子部品が内蔵された配線基板の製造工程を示す断面図である。 It is a cross-sectional view showing a manufacturing step of a wiring board on which electronic components of the conventional example 2 is incorporated. 従来例3の電子部品が内蔵された配線基板の製造工程を示す断面図である。 It is a cross-sectional view showing a manufacturing step of a wiring board on which electronic components of the conventional example 3 is incorporated. 従来例3の電子部品が内蔵された配線基板のフィルムキャリアを示す平面図である。 Is a plan view showing the film carrier of the wiring board on which electronic components of the conventional example 3 is incorporated.

符号の説明 DESCRIPTION OF SYMBOLS

1……半導体素子、2……キャパシタ、3……抵抗、4……フィルムキャリア、5……電極、6……バンプ、7……リード、8……印刷キャパシタ、9……接続部、10……樹脂、11……熱硬化性長尺ポリイミドフィルム、12……スプロケットホール、13……銅箔、14……配線、15……溝、16……プリプレグ、17……絶縁樹脂、18……ビア、19……下電極、20……誘電体、21……引き出し電極、22……上電極、23……非導電性接着剤、24……ダイパッド、 25……アウターリード、26……フィルム、27……半田。 1 ...... semiconductor element, 2 ...... capacitors, 3 ...... resistors, 4 ...... film carrier, 5 ...... electrode, 6 ...... bump, 7 ...... read, 8 ...... printing capacitor, 9 ...... connecting portion, 10 ...... resin, 11 ...... thermosetting long polyimide film, 12 ...... sprocket holes, 13 ...... copper foil, 14 ...... wiring, 15 ...... groove, 16 ...... prepreg, 17 ...... insulating resin, 18 ... ... via, 19 ...... lower electrode, 20 ...... dielectric, 21 ...... extraction electrode 22 ...... on the electrode, 23 ...... nonconductive adhesive 24 ...... die pad, 25 ...... outer leads, 26 ...... film, 27 ...... solder.

Claims (14)

  1. 複数種類の電子部品が搭載される配線基板であって、少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有することを特徴とする配線基板。 A wiring board in which a plurality of types of electronic components are mounted, at least one type of electronic component mounting, at least 1 Soyu a layer film carrier is arranged in a strip comprising a plurality of modules having the positioning holes wiring board, characterized in that.
  2. 前記位置決め用の孔が搬送孔兼用のスプロケットホールであることを特徴とする請求項1記載の配線基板。 Wiring board according to claim 1, wherein the holes for the positioning, characterized in that a sprocket hole transporting holes combined.
  3. 前記複数種類の電子部品は、半導体素子、キャパシタ、抵抗体、及びインダクタの少なくとも一種類を含むことを特徴とする請求項1記載の配線基板。 The plurality of types of electronic components, semiconductor devices, capacitors, resistors, and a wiring board according to claim 1, characterized in that it comprises at least one inductor.
  4. 前記電子部品の少なくとも一種類がフィルムキャリアの製造工程内で作り込まれていることを特徴とする請求項1〜3のいずれか1項記載の配線基板。 Wiring board according to any one of claims 1-3, characterized in that said at least one electronic component is built in the process of manufacturing the film carrier.
  5. 前記フィルムキャリアと電子部品とを電気的に接続するためのバンプがフィルムキャリアに形成されていることを特徴とする請求項1〜4のいずれか1項記載の配線基板。 Wiring board of any one of claims 1 to 4, characterized in that the bumps for electrically connecting the film carrier and an electronic component are formed on the film carrier.
  6. 前記フィルムキャリアと電子部品とを電気的に接続するためのバンプが電子部品に形成されていることを特徴とする請求項1〜4のいずれか1項記載の配線基板。 Wiring board of any one of claims 1 to 4, characterized in that the bumps for electrically connecting the film carrier and an electronic component are formed on the electronic component.
  7. 前記フィルムキャリアと電子部品を電気的に接続するためのリードが1つの接続に対して2つ以上フィルムキャリアに形成されていることを特徴とする請求項6記載の配線基板。 Wiring board according to claim 6, wherein said film carrier electrically connected to leads for electronic components are formed in two or more film carrier for a single connection.
  8. 前記フィルムキャリアと電子部品を電気的に接続するためのバンプが1つの接続に対して2つ以上電子部品に形成されていることを特徴とする請求項7記載の配線基板。 Wiring board according to claim 7, wherein the bumps for electrically connecting the film carrier and an electronic component are formed on two or more electronic components to a single connection.
  9. 複数種類の電子部品が搭載される配線基板の製造方法であって、 A method of manufacturing a wiring board in which a plurality of types of electronic components are mounted,
    位置決め用の孔が設けられた長尺フィルムキャリアを作製する工程と、 A step of preparing a long film carrier positioning holes is provided,
    前記長尺フィルムキャリアに電子部品をTAB実装する工程と、 A step of TAB mounting electronic components on the elongated film carrier,
    前記電子部品がTAB実装された長尺フィルムキャリアの両面にプリプレグを介して配線用の金属箔を張り合わせる工程とを有し、 The electronic components and a step of laminating a metal foil for wiring through the prepreg on both sides of the long film carriers TAB mounted,
    少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成する、 At least one type of electronic component mounting, the film carrier to form a wiring board having at least one layer are arranged in the strip including a plurality of modules having the positioning holes,
    ことを特徴とする配線基板の製造方法。 Method for manufacturing a wiring substrate, characterized in that.
  10. 前記長尺フィルムキャリアを複数並べた状態で、並列に前記プリプレグを介して金属箔を張り合わせる工程を含むことを特徴とする請求項9記載の配線基板の製造方法。 The length continuous film carrier in multiple side-by-side state, method of manufacturing a wiring board according to claim 9, wherein further comprising the step of laminating a metal foil through the prepreg in parallel.
  11. 複数種類の電子部品が搭載される配線基板の製造方法であって、 A method of manufacturing a wiring board in which a plurality of types of electronic components are mounted,
    長尺金属板の両面に、ポジ型フォトレジストをロールコートし、露光現像を行うフォトリソグラフィ法、及び金属を腐食させるエッチング法により、前記電子部品が実装される部分だけのリードと位置決め用の孔が設けられた長尺フィルムキャリアを作製する工程と、 On both sides of a long metal plate, a positive photoresist was roll coating, photolithography for performing exposure and development, and by means of the etching method corrode metal, holes for positioning only the lead portion of the electronic component is mounted a step of preparing a long film carrier is provided,
    前記長尺フィルムキャリアに電子部品をTAB実装する工程と、 A step of TAB mounting electronic components on the elongated film carrier,
    前記電子部品がTAB実装された長尺フィルムキャリアの実装側にプリプレグを介して基板を張り合わせる工程とを有し、 And a step of laminating a substrate through a prepreg mounting side of the long film carrier which the electronic component is TAB mounted,
    少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成する、 At least one type of electronic component mounting, the film carrier to form a wiring board having at least one layer are arranged in the strip including a plurality of modules having the positioning holes,
    ことを特徴とする配線基板の製造方法。 Method for manufacturing a wiring substrate, characterized in that.
  12. 複数種類の電子部品が搭載される配線基板の製造方法であって、 A method of manufacturing a wiring board in which a plurality of types of electronic components are mounted,
    第1面に金属箔を張り付けた樹脂基板よりなるフィルムキャリアの第2面に接着剤を塗布する工程と、 A step of applying an adhesive to the second surface of the film carrier made of a resin substrate having affixed a metal foil on the first surface,
    前記フィルムキャリアの所望の位置に電子部品が実装される開口部、及び位置決め用の孔を形成する工程と、 Forming an electronic opening component is mounted, and the positioning holes at a desired position of the film carrier,
    前記フィルムキャリアの第2面に接着剤を介して金属箔を接着する工程と、 And bonding a metal foil via an adhesive to the second surface of the film carrier,
    前記フィルムキャリアの金属箔を用いて配線を形成する工程と、 Forming a wiring by using the metal foil of the film carrier,
    前記フィルムキャリアに電子部品をTAB実装する工程と、 A step of TAB mounting electronic components on the film carrier,
    前記フィルムキャリアに上層膜の積層を行う工程とを有し、 And a step of performing lamination of the upper film on the film carrier,
    少なくとも一種類の電子部品が実装され、位置決め用の孔を有するフィルムキャリアが複数のモジュールを含む帯状で配置される層を少なくとも1層有する配線基板を形成する、 At least one type of electronic component mounting, the film carrier to form a wiring board having at least one layer are arranged in the strip including a plurality of modules having the positioning holes,
    ことを特徴とする配線基板の製造方法。 Method for manufacturing a wiring substrate, characterized in that.
  13. 前記位置決め用の孔が搬送孔兼用のスプロケットホールであることを特徴とする請求項9〜12のいずれか1項記載の配線基板の製造方法。 A method for manufacturing a wiring board of any one of claims 9-12, wherein the hole for the positioning is a sprocket hole transporting holes combined.
  14. 前記複数種類の電子部品は、半導体素子、キャパシタ、抵抗体、及びインダクタの少なくとも一種類を含むことを特徴とする請求項9〜12のいずれか1項記載の配線基板の製造方法。 The plurality of types of electronic components, semiconductor devices, capacitors, resistors, and a manufacturing method of the wiring board of any one of claims 9-12, characterized in that it comprises at least one inductor.
JP2006329256A 2006-12-06 2006-12-06 Wiring board Expired - Fee Related JP5098313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006329256A JP5098313B2 (en) 2006-12-06 2006-12-06 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006329256A JP5098313B2 (en) 2006-12-06 2006-12-06 Wiring board

Publications (2)

Publication Number Publication Date
JP2008147228A true true JP2008147228A (en) 2008-06-26
JP5098313B2 JP5098313B2 (en) 2012-12-12

Family

ID=39607108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006329256A Expired - Fee Related JP5098313B2 (en) 2006-12-06 2006-12-06 Wiring board

Country Status (1)

Country Link
JP (1) JP5098313B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199191A (en) * 2009-02-24 2010-09-09 Oki Semiconductor Co Ltd Semiconductor package and method of manufacturing semiconductor package
JP2011243897A (en) * 2010-05-21 2011-12-01 Fujitsu Ltd Multilayer printed board and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135793A (en) * 1988-11-16 1990-05-24 Ibiden Co Ltd Manufacture of film carrier having thick film element
JPH02177452A (en) * 1988-12-28 1990-07-10 Kobe Steel Ltd Metal single layer film carrier
JPH03263846A (en) * 1990-03-14 1991-11-25 Toppan Printing Co Ltd Film carrier with bump and manufacture thereof
JPH0737938A (en) * 1993-07-23 1995-02-07 Nippon Pillar Packing Co Ltd Film carrier and its manufacture
JPH11312868A (en) * 1998-04-28 1999-11-09 Kyocera Corp Multilayer wiring board with built-in element and its manufacture
JP2001057377A (en) * 1999-08-18 2001-02-27 Toppan Printing Co Ltd Tape carrier
JP2001168534A (en) * 1999-12-13 2001-06-22 Nec Corp Passive element incorporated substrate and manufacturing method therefor
JP2006313932A (en) * 2006-07-20 2006-11-16 Matsushita Electric Ind Co Ltd Multilayer circuit board and manufacturing method therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135793A (en) * 1988-11-16 1990-05-24 Ibiden Co Ltd Manufacture of film carrier having thick film element
JPH02177452A (en) * 1988-12-28 1990-07-10 Kobe Steel Ltd Metal single layer film carrier
JPH03263846A (en) * 1990-03-14 1991-11-25 Toppan Printing Co Ltd Film carrier with bump and manufacture thereof
JPH0737938A (en) * 1993-07-23 1995-02-07 Nippon Pillar Packing Co Ltd Film carrier and its manufacture
JPH11312868A (en) * 1998-04-28 1999-11-09 Kyocera Corp Multilayer wiring board with built-in element and its manufacture
JP2001057377A (en) * 1999-08-18 2001-02-27 Toppan Printing Co Ltd Tape carrier
JP2001168534A (en) * 1999-12-13 2001-06-22 Nec Corp Passive element incorporated substrate and manufacturing method therefor
JP2006313932A (en) * 2006-07-20 2006-11-16 Matsushita Electric Ind Co Ltd Multilayer circuit board and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199191A (en) * 2009-02-24 2010-09-09 Oki Semiconductor Co Ltd Semiconductor package and method of manufacturing semiconductor package
JP2011243897A (en) * 2010-05-21 2011-12-01 Fujitsu Ltd Multilayer printed board and method of manufacturing the same

Also Published As

Publication number Publication date Type
JP5098313B2 (en) 2012-12-12 grant

Similar Documents

Publication Publication Date Title
US7639473B2 (en) Circuit board structure with embedded electronic components
US20070064375A1 (en) Ceramic capacitor
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US20070268675A1 (en) Electronic device substrate, electronic device and methods for fabricating the same
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US20070056766A1 (en) Electronic component embedded board and its manufacturing method
US20090242262A1 (en) Multi-layer wiring board and method of manufacturing the same
US20090078451A1 (en) Printed wiring board and method for manufacturing same
US20090154132A1 (en) Printed wiring board and method for manufacturing printed wiring board
JPH1154927A (en) Composite wiring board, flexible board, semiconductor device and manufacture of composite wiring board
JP2001028036A (en) Semiconductor device and its manufacture
JP2006310541A (en) Multilayer wiring board and its production process, multilayer wiring board structure and its production process
JP2005236244A (en) Manufacturing method of circuit substrate
JP2002064271A (en) Composite wiring board and manufacturing method therefor
JP2002026171A (en) Method for producing multilayer wiring board and multilayer wiring board
JP2005217225A (en) Semiconductor device and method for manufacturing the same
JP2001332866A (en) Circuit board and method of production
JP2002043506A (en) Wiring circuit board and its manufacturing method and semiconductor integrated circuit device and its manufacturing method
JP2009032918A (en) Wiring substrate, manufacturing method thereof, electronic component device, and manufacturing method thereof
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP2002110717A (en) Manufacturing method of circuit device
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP2001196525A (en) Semiconductor device and manufacturing method therefor
US20090242245A1 (en) Multi-layer wiring board and method of manufacturing the same
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees