JP2006310543A - Wiring board and its production process, wiring board with semiconductor circuit element - Google Patents

Wiring board and its production process, wiring board with semiconductor circuit element Download PDF

Info

Publication number
JP2006310543A
JP2006310543A JP2005131303A JP2005131303A JP2006310543A JP 2006310543 A JP2006310543 A JP 2006310543A JP 2005131303 A JP2005131303 A JP 2005131303A JP 2005131303 A JP2005131303 A JP 2005131303A JP 2006310543 A JP2006310543 A JP 2006310543A
Authority
JP
Japan
Prior art keywords
capacitor
main surface
substrate
wiring board
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005131303A
Other languages
Japanese (ja)
Inventor
Kenji Suzuki
健二 鈴木
Rokuro Kanbe
六郎 神戸
Yukihiro Kimura
幸広 木村
Satoshi Hirano
訓 平野
Ichiei Higo
一詠 肥後
Koichiro Shimogami
晃一郎 下上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005131303A priority Critical patent/JP2006310543A/en
Publication of JP2006310543A publication Critical patent/JP2006310543A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board having high connection reliability with high production yield. <P>SOLUTION: The wiring board 12 comprises a flexible board 51 and a substantially planar capacitor 131. The capacitor 131 has a plurality of connection terminals 41 arranged in array on the major surface 23 of the capacitor. The major surface 23 of the capacitor 131 is bonded to the first major surface 53 side of the flexible board 51. The flexible board 51 has a plurality of surface terminal portions 56 in a region on the second major surface 52 thereof corresponding to the portion where the capacitor 131 exists. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、フレキシブル基板とキャパシタとを備える配線基板及びその製造方法、配線基板と半導体回路素子とを備えた半導体回路素子付き配線基板に関するものである。   The present invention relates to a wiring board including a flexible substrate and a capacitor, a manufacturing method thereof, and a wiring board with a semiconductor circuit element including the wiring board and a semiconductor circuit element.

近年、パーソナルコンピュータ、デジタル家電などの電気製品分野や、自動車分野などにおいては、製品の小型化、高機能化、高付加価値化が益々進んでいる。それに伴い、この種の製品における重要な電気的部品であるマザーボードの小型化や高密度化が望まれており、マザーボード上に実装される各種部品の小型化も同様に望まれている。各種部品の小型化を実現するものとしては、例えば、複数のLSIを単一のパッケージに封止してシステム化した、いわゆるシステム・イン・パッケージ(SIP)を挙げることができる。このようなパッケージにおいて、ICチップ等の半導体回路素子は、例えば配線基板などに実装される(例えば、特許文献1参照)。
特開2004−128418号公報(図12,図13など)
In recent years, in the field of electrical products such as personal computers and digital home appliances, and in the field of automobiles, the miniaturization, high functionality, and high added value of products have been increasing. Accordingly, miniaturization and high density of the mother board, which is an important electrical component in this type of product, are desired, and miniaturization of various components mounted on the motherboard is also desired. As what realizes miniaturization of various parts, for example, a so-called system-in-package (SIP) in which a plurality of LSIs are sealed and systemized can be cited. In such a package, a semiconductor circuit element such as an IC chip is mounted on a wiring board, for example (see, for example, Patent Document 1).
Japanese Unexamined Patent Publication No. 2004-128418 (FIGS. 12, 13, etc.)

ところで、近年の製品の高周波化に伴い、配線基板を構成するフレキシブル基板121上には、ICチップ120に加えて多数のチップコンデンサ122が実装される(図13参照)。また、省スペース化等のため、それらのチップコンデンサ122は密集して配置される。   By the way, with the recent increase in the frequency of products, a large number of chip capacitors 122 are mounted on the flexible substrate 121 constituting the wiring substrate in addition to the IC chip 120 (see FIG. 13). Further, the chip capacitors 122 are densely arranged to save space.

ところが、通常、各チップコンデンサ122は、フレキシブル基板121上において均等に配置されている訳ではなく、特定箇所に密集して配置されている場合が多い。このため、フレキシブル基板121の撓みにくさは、チップコンデンサ122の実装領域と非実装領域とで大きく異なってしまう。よって、フレキシブル基板121に何らかの応力が作用した際に、撓みやすい非実装領域に応力が集中しやすくなる。その結果、フレキシブル基板121が変形して凹凸を生じやすくなり、主面のコプラナリティが低くなる。ゆえに、チップコンデンサ搭載面とは反対側の面上にICチップ120を実装したとしても、フレキシブル基板121とICチップ120との間に接続不良が生じやすく、高い接続信頼性を得ることができない。   However, normally, the chip capacitors 122 are not arranged uniformly on the flexible substrate 121, but are often arranged densely at specific locations. For this reason, the difficulty of bending of the flexible substrate 121 is greatly different between the mounting region and the non-mounting region of the chip capacitor 122. Therefore, when some stress is applied to the flexible substrate 121, the stress is likely to be concentrated on the non-mounting region where the flexible substrate 121 is easily bent. As a result, the flexible substrate 121 is likely to be deformed and uneven, and the coplanarity of the main surface is lowered. Therefore, even if the IC chip 120 is mounted on the surface opposite to the chip capacitor mounting surface, poor connection is likely to occur between the flexible substrate 121 and the IC chip 120, and high connection reliability cannot be obtained.

本発明は上記の課題に鑑みてなされたものであり、その第1の目的は、接続信頼性が高い配線基板及び半導体回路素子付き配線基板を提供することにある。また、第2の目的は、不良品となる確率が低くて歩留まりが高い配線基板の製造方法を提供することにある。   The present invention has been made in view of the above problems, and a first object thereof is to provide a wiring board having high connection reliability and a wiring board with a semiconductor circuit element. A second object is to provide a method of manufacturing a wiring board with a low probability of being a defective product and a high yield.

そして、上記課題を解決するための手段(手段1)としては、基板第1主面及び基板第2主面を有するフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタとを備え、前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に、複数の表面端子部を有していることを特徴とする配線基板がある。   And as means (means 1) for solving the above-mentioned problems, a flexible substrate having a first substrate main surface and a second substrate main surface, a capacitor main surface, and an array on the capacitor main surface are provided. A substantially flat capacitor having a plurality of connection terminals arranged, the capacitor main surface being bonded to the first substrate main surface side, wherein the flexible substrate has the capacitor on the second substrate main surface. There is a wiring board characterized by having a plurality of surface terminal portions in a region corresponding to the existence portion.

従って、上記手段1の配線基板によれば、フレキシブル基板は、略平板状のキャパシタが接着されることによって補強される。しかも、複数の接続端子がキャパシタ主面上においてアレイ状に配置、即ちキャパシタ主面上において均等に分散して配置され、それらがフレキシブル基板の導体部に接続されることによっても補強される。これらのことにより、フレキシブル基板の強度が、キャパシタの存在部分に対応した領域において均一となる。よって、フレキシブル基板が変形して凹凸を生じにくくなるため、前記領域内のコプラナリティが高くなる。その結果、前記領域が有する表面端子部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Therefore, according to the wiring substrate of the means 1, the flexible substrate is reinforced by adhering the substantially flat capacitor. Moreover, the plurality of connection terminals are arranged in an array on the capacitor main surface, that is, evenly distributed on the capacitor main surface, and are reinforced by being connected to the conductor portion of the flexible substrate. As a result, the strength of the flexible substrate is uniform in a region corresponding to the portion where the capacitor exists. Therefore, the flexible substrate is deformed and is less likely to cause unevenness, so that the coplanarity in the region is increased. As a result, connection failure at the surface terminal portion of the region is less likely to occur, and high connection reliability can be obtained.

手段1にかかるフレキシブル基板は、1層のみ存在していてもよいし、2層以上(多層)存在していてもよい。フレキシブル基板が1層のみ存在する場合、表面端子部に接続されうる半導体回路素子がキャパシタによってより直接的に支持されるため、半導体回路素子がより確実に固定され接続信頼性がより高くなる。一方、フレキシブル基板が多層存在する場合、フレキシブル基板が多層ではない(1層しかない)場合に比べて、さらに多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。   The flexible substrate according to the means 1 may be present only in one layer, or may be present in two or more layers (multilayer). When there is only one layer of the flexible substrate, the semiconductor circuit element that can be connected to the surface terminal portion is more directly supported by the capacitor, so that the semiconductor circuit element is more reliably fixed and the connection reliability is higher. On the other hand, in the case where there are multiple flexible substrates, it is possible to configure more circuits and the like, as compared with the case where the flexible substrate is not multilayer (only one layer), and the added value can be increased.

なお、フレキシブル基板を形成する材料は、コスト性、加工性、絶縁性、可撓性、機械的強度などを考慮して、非熱可塑性樹脂などの中から適宜選択することができる。このような樹脂を用いた基板であれば、微細な配線層を比較的簡単にかつ正確に形成することができ、端子数の非常に多い素子を接続可能な表面端子部を容易に形成することができる。即ち、このような基板は半導体回路素子実装用の基板として適している。   The material for forming the flexible substrate can be appropriately selected from non-thermoplastic resins and the like in consideration of cost, workability, insulation, flexibility, mechanical strength, and the like. With such a resin substrate, a fine wiring layer can be formed relatively easily and accurately, and a surface terminal portion capable of connecting an element having a very large number of terminals can be easily formed. Can do. That is, such a substrate is suitable as a substrate for mounting a semiconductor circuit element.

また、フレキシブル基板を形成する材料は耐熱性を有することが好ましい。具体的に言うと、樹脂材料は、ガラス転移温度(Tg)が220℃以上であることが好ましい。また、樹脂材料は、耐熱性が例えば260℃,10分のレベル以上であることが好ましく、特には耐熱性300℃,10分のレベル以上であることがより好ましい。さらに、樹脂材料は、はんだ耐熱性が250℃,20秒のレベル以上であることが好ましく、特には、はんだ耐熱性が260℃,120秒のレベル以上であることが好ましく、さらには、はんだ耐熱性300℃,180秒のレベル以上であることがより好ましい。このようにすれば、例えば熱圧着によって配線基板を形成する場合であっても、フレキシブル基板の変形を防止できるからである。   Moreover, it is preferable that the material which forms a flexible substrate has heat resistance. Specifically, the resin material preferably has a glass transition temperature (Tg) of 220 ° C. or higher. The resin material preferably has a heat resistance of, for example, 260 ° C. and a level of 10 minutes or more, and more preferably a heat resistance of 300 ° C. and a level of 10 minutes or more. Further, the resin material preferably has a solder heat resistance of 250 ° C. and a level of 20 seconds or more, and particularly preferably has a solder heat resistance of 260 ° C. and a level of 120 seconds or more. It is more preferable that the properties are 300 ° C. and 180 seconds or more. This is because even if the wiring board is formed by thermocompression bonding, for example, deformation of the flexible board can be prevented.

フレキシブル基板の絶縁部分を形成する非熱可塑性樹脂の好適例としては、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。   Preferable examples of the non-thermoplastic resin that forms the insulating portion of the flexible substrate include polyimide resin, polyamideimide resin, and polyamide resin. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used.

前記キャパシタは、フレキシブル基板の基板第2主面のコプラナリティを高くする機能を有し、フレキシブル基板よりも機械的強度が高い材料を主体とする部品である。このため、キャパシタのヤング率は、例えば0.1GPa以上に設定されることが好ましく、1GPa以上500GPa以下に設定されることがより好ましい。また、キャパシタの平面方向における熱膨張係数は、フレキシブル基板の平面方向における熱膨張係数よりも低く設定されることが好ましく、例えば5ppm/℃以上13ppm/℃以下に設定されることが好ましい。熱膨張係数が13ppm/℃以下であれば、キャパシタが熱により塑性変形しにくくなり、フレキシブル基板が撓みにくくなる。このため、基板第2主面においてキャパシタの存在部分に対応した領域のコプラナリティを維持することができる。さらに、表面端子部に接続されうる半導体回路素子がシリコン(熱膨張係数が3ppm/℃前後)によって形成されている場合、キャパシタの平面方向における熱膨張係数と半導体回路素子の平面方向における熱膨張係数との差は、例えば3ppm/℃以上8ppm/℃以下に設定されることが好ましい。   The capacitor has a function of increasing the coplanarity of the second main surface of the flexible substrate, and is a component mainly composed of a material having higher mechanical strength than the flexible substrate. For this reason, the Young's modulus of the capacitor is preferably set to 0.1 GPa or more, for example, and more preferably set to 1 GPa or more and 500 GPa or less. The thermal expansion coefficient in the planar direction of the capacitor is preferably set lower than the thermal expansion coefficient in the planar direction of the flexible substrate, and is preferably set to, for example, 5 ppm / ° C. or more and 13 ppm / ° C. or less. When the thermal expansion coefficient is 13 ppm / ° C. or less, the capacitor is difficult to be plastically deformed by heat, and the flexible substrate is difficult to bend. For this reason, the coplanarity of the area | region corresponding to the presence part of a capacitor in the board | substrate 2nd main surface can be maintained. Further, when the semiconductor circuit element that can be connected to the surface terminal portion is formed of silicon (coefficient of thermal expansion is around 3 ppm / ° C.), the coefficient of thermal expansion in the planar direction of the capacitor and the coefficient of thermal expansion in the planar direction of the semiconductor circuit element Is preferably set to 3 ppm / ° C. or more and 8 ppm / ° C. or less, for example.

また、前記キャパシタはセラミックキャパシタであることが好ましい。このようにすれば、キャパシタを放熱板として機能させることができる。また、セラミックは剛性に優れるため、キャパシタの機械的強度を高くすることができるとともに、フレキシブル基板を確実に補強できる。しかも、セラミック材料は一般的に金属や樹脂に比べて熱膨張係数が低いため、キャパシタの材料として好適である。前記セラミックの具体例としては、例えば、チタン酸バリウム、アルミナ、窒化アルミニウム、ベリリア、ガラスセラミック、結晶化ガラス等の低温焼成材料などがあるが、これらに限ることはない。   The capacitor is preferably a ceramic capacitor. In this way, the capacitor can function as a heat sink. Further, since ceramic is excellent in rigidity, the mechanical strength of the capacitor can be increased and the flexible substrate can be reliably reinforced. In addition, since ceramic materials generally have a lower coefficient of thermal expansion than metals and resins, they are suitable as capacitor materials. Specific examples of the ceramic include, but are not limited to, low-temperature fired materials such as barium titanate, alumina, aluminum nitride, beryllia, glass ceramic, and crystallized glass.

また、前記キャパシタは、表面端子部に接続されうる半導体回路素子の動作性向上に関与する部品などであってもよく、例えば半導体回路素子に供給すべき電源を安定化させるための部品であることが好ましい。   The capacitor may be a component involved in improving the operability of the semiconductor circuit element that can be connected to the surface terminal portion, for example, a component for stabilizing the power to be supplied to the semiconductor circuit element. Is preferred.

なお、キャパシタにおけるキャパシタ主面の面積は、前記素子搭載領域(前記表面端子部が存在する領域)の面積と同一、または、素子搭載領域が存在する領域の面積よりもやや大きいことが好ましい。仮に、キャパシタ主面の面積が素子搭載領域の面積よりも小さいと、フレキシブル基板における素子搭載領域の部分を確実に補強しにくい。一方、キャパシタ主面の面積が素子搭載領域の面積に比べて大きすぎる(例えば10倍以上)と、キャパシタの接着によってフレキシブル基板全体が補強されるため、フレキシブル基板のフレキシブル性が失われやすくなる。   The area of the capacitor main surface of the capacitor is preferably the same as the area of the element mounting area (area where the surface terminal portion is present) or slightly larger than the area of the area where the element mounting area is present. If the area of the capacitor main surface is smaller than the area of the element mounting area, it is difficult to reliably reinforce the element mounting area of the flexible substrate. On the other hand, if the area of the capacitor main surface is too large (for example, 10 times or more) compared to the area of the element mounting region, the entire flexible substrate is reinforced by adhesion of the capacitor, so that the flexibility of the flexible substrate is easily lost.

また、キャパシタの厚さは、例えば50μm以上200μm以下に設定されることが好ましい。キャパシタの厚さを50μm以上に設定することで、キャパシタの高い機械的強度を確保できるとともに、フレキシブル基板を確実に支持できる。一方、キャパシタの厚さを200μm以下に設定することで、配線基板の厚み方向(Z方向)への大型化を防止することができる。   Further, the thickness of the capacitor is preferably set to, for example, 50 μm or more and 200 μm or less. By setting the thickness of the capacitor to 50 μm or more, high mechanical strength of the capacitor can be secured and the flexible substrate can be reliably supported. On the other hand, by setting the thickness of the capacitor to 200 μm or less, it is possible to prevent the wiring board from being enlarged in the thickness direction (Z direction).

キャパシタ主面上の複数の接続端子は、アレイ状(格子状)に配置、具体的には、キャパシタ主面が例えば矩形状をなす場合、キャパシタ主面の縦方向及び横方向に沿って等間隔に配置されている。複数の接続端子は、キャパシタ主面上の一部においてアレイ状に配置されていてよいし、キャパシタ主面上の全体に亘ってアレイ状に配置されていてもよいが、キャパシタ主面上の全体に亘って配置されることが好ましい。このようにすれば、フレキシブル基板が、キャパシタの存在部分に対応した領域だけでなく、領域外においても補強されるため、より広範囲に亘ってフレキシブル基板のコプラナリティを高くすることができる。   The plurality of connection terminals on the capacitor main surface are arranged in an array (lattice shape). Specifically, when the capacitor main surface has a rectangular shape, for example, the capacitor main surfaces are equally spaced along the vertical and horizontal directions of the capacitor main surface. Is arranged. The plurality of connection terminals may be arranged in an array on a part of the capacitor main surface, or may be arranged in an array over the entire capacitor main surface. It is preferable to arrange | position over. In this way, the flexible substrate is reinforced not only in the region corresponding to the portion where the capacitor exists, but also outside the region, so that the coplanarity of the flexible substrate can be increased over a wider range.

また、キャパシタ主面上の接続端子の数は、基本的にはキャパシタが有する複数のビア導体の数に依存し、例えば100個以上、好ましくは500個以上に設定される。接続端子の数を多くすれば、フレキシブル基板において接続端子に支持される領域の面積が広くなる。その結果、フレキシブル基板が凹凸を生じにくくなり、主面のコプラナリティが高くなる。複数の接続端子において、隣接する接続端子間の中心間距離(即ち接続端子ピッチ)は、基本的にはキャパシタが有する複数のビア導体のピッチに依存し、例えば400μm以下(ただし、0μmは除く。)、好ましくは300μm以下に設定される。接続端子ピッチを小さくすれば、配置される接続端子の数が増加するため、フレキシブル基板において接続端子に支持される領域の面積が広くなる。その結果、フレキシブル基板が凹凸を生じにくくなり、主面のコプラナリティが高くなる。また、接続端子の最大径は、前記接続端子ピッチよりやや小さく設定されることがよく、具体的には300μm以上(ただし、0μmは除く。)、好ましくは200μm以上である。仮に、接続端子の最大径を接続端子ピッチに比べて大きくすれば、隣接する接続端子間の隙間が小さくなるため、フレキシブル基板において接続端子に支持される領域の面積が広くなる。その結果、フレキシブル基板が凹凸を生じにくくなり、主面のコプラナリティが高くなる。   The number of connection terminals on the capacitor main surface basically depends on the number of via conductors included in the capacitor, and is set to, for example, 100 or more, preferably 500 or more. If the number of connection terminals is increased, the area of the region supported by the connection terminals on the flexible substrate is increased. As a result, the flexible substrate is less likely to be uneven, and the coplanarity of the main surface is increased. In the plurality of connection terminals, the center-to-center distance between adjacent connection terminals (that is, the connection terminal pitch) basically depends on the pitch of the plurality of via conductors included in the capacitor, and is, for example, 400 μm or less (excluding 0 μm). ), Preferably 300 μm or less. If the connection terminal pitch is reduced, the number of connection terminals to be arranged is increased, so that the area of the region supported by the connection terminals in the flexible substrate is increased. As a result, the flexible substrate is less likely to be uneven, and the coplanarity of the main surface is increased. Further, the maximum diameter of the connection terminal is preferably set slightly smaller than the connection terminal pitch, specifically 300 μm or more (however, excluding 0 μm), preferably 200 μm or more. If the maximum diameter of the connection terminals is made larger than the connection terminal pitch, the gap between the adjacent connection terminals is reduced, so that the area of the region supported by the connection terminals on the flexible substrate is increased. As a result, the flexible substrate is less likely to be uneven, and the coplanarity of the main surface is increased.

また、前記キャパシタは、キャパシタ裏面と、前記キャパシタ裏面上にアレイ状に配置された複数の接続端子と、前記キャパシタ主面上にある複数の接続端子及び前記キャパシタ裏面上にある複数の接続端子を導通させる複数のビア導体とを有するビアアレイタイプのキャパシタであることが好ましい。このようにすれば、キャパシタ主面のみに複数の接続端子を有する場合に比べ、配線の自由度が大きくなる。   The capacitor includes a capacitor back surface, a plurality of connection terminals arranged in an array on the capacitor back surface, a plurality of connection terminals on the capacitor main surface, and a plurality of connection terminals on the capacitor back surface. A via array type capacitor having a plurality of via conductors to be conducted is preferable. In this way, the degree of freedom of wiring increases compared to the case where a plurality of connection terminals are provided only on the capacitor main surface.

また、熱圧着によって配線基板を形成する場合、フレキシブル基板及びキャパシタは、加熱により接着性を生じ、前記キャパシタ主面上に接着するシート第1主面と、前記フレキシブル基板の前記基板第1主面上に接着するシート第2主面と、前記シート第1主面及び前記シート第2主面間を導通する複数の導体柱とを有する接着シートを介して接着されることが好ましい。このようにすれば、キャパシタ主面が有する接続端子がシート第1主面に接触した際に、シート第1主面をキャパシタ主面側の凹凸形状に追従させることができるため、接着シートのシート第2主面に凹凸が生じにくくなる。よって、密着性が高くなるとともに、シート第2主面のコプラナリティが高くなる。ゆえに、フレキシブル基板の基板第2主面においてキャパシタの存在部分に対応した領域のコプラナリティがより高くなる。   When the wiring board is formed by thermocompression bonding, the flexible board and the capacitor are adhesively bonded by heating, and the sheet first main surface that adheres to the capacitor main surface and the substrate first main surface of the flexible substrate It is preferable to adhere through an adhesive sheet having a second sheet main surface to be bonded to the top and a plurality of conductive pillars conducting between the first sheet main surface and the second sheet main surface. In this way, when the connection terminal of the capacitor main surface comes into contact with the sheet first main surface, the sheet first main surface can follow the uneven shape on the capacitor main surface side. Unevenness is less likely to occur on the second main surface. Therefore, the adhesiveness is increased and the coplanarity of the sheet second main surface is increased. Therefore, the coplanarity of the region corresponding to the portion where the capacitor exists on the second main surface of the flexible substrate becomes higher.

さらに、前記接着シートを介して前記キャパシタ及び前記フレキシブル基板が接着される場合、前記複数の接続端子の少なくとも一部と前記複数の表面端子部とが、前記接着シート内の複数の導体柱を介して互いに電気的に接続されていることが好ましい。このようにすれば、キャパシタと表面端子部とを繋ぐ配線長が短縮されるため、キャパシタ−表面端子部間での信号の高速化を図ることができる。さらに、キャパシタ−表面端子部間での低インダクタンス化による電源の安定化を図ることができる。   Furthermore, when the capacitor and the flexible substrate are bonded via the adhesive sheet, at least a part of the plurality of connection terminals and the plurality of surface terminal portions are interposed via the plurality of conductor columns in the adhesive sheet. Are preferably electrically connected to each other. In this way, the length of the wiring connecting the capacitor and the surface terminal portion is shortened, so that the speed of the signal between the capacitor and the surface terminal portion can be increased. Furthermore, it is possible to stabilize the power supply by reducing the inductance between the capacitor and the surface terminal portion.

なお、フレキシブル基板とキャパシタとの間には、接着シートが1層のみ存在していてもよいし、2層以上(多層)存在していてもよい。なお、前記フレキシブル基板が非熱可塑性樹脂を主体として構成され、前記接着シートが熱可塑性樹脂を主体として構成されている場合、接着シートは1層のみ存在することが好ましい。このようにすれば、接着シートが2層以上存在している場合に比べて、熱圧着の際に接着シートが塑性変形しにくいため、配線基板の寸法安定性が低くなりにくい。   Note that only one layer of the adhesive sheet may exist between the flexible substrate and the capacitor, or two or more layers (multilayers) may exist. In addition, when the flexible substrate is mainly composed of a non-thermoplastic resin and the adhesive sheet is mainly composed of a thermoplastic resin, it is preferable that only one layer of the adhesive sheet exists. In this way, compared to the case where there are two or more adhesive sheets, the adhesive sheet is less likely to be plastically deformed during thermocompression bonding, and therefore the dimensional stability of the wiring board is less likely to be lowered.

前記接着シートは、配線基板の形成時にフレキシブル基板とキャパシタとの熱圧着を可能とするために、熱可塑性樹脂からなる有機材料を主体として形成されることが好ましい。また、接着シートは、フレキシブル基板と同様にフレキシブルであることが好ましい。このようにすれば、前記キャパシタの存在部分に対応した領域以外の領域については、フレキシブル基板及び接着シートの可撓性を維持することができる。接着シートの絶縁部分を形成する熱可塑性樹脂としては、例えば液晶ポリマー、熱可塑性ポリイミド、ポリエーテルエーテルケトンなどが好適である。このような材料を使用すれば、高温での接続信頼性などに優れた配線基板を実現しやすくなるからである。さらに、前記接着シートは、前記フレキシブル基板のカバーレイとしても機能することが好ましい。ここでカバーレイとは、通常、フレキシブル基板の表面を絶縁被覆する絶縁被覆層(保護膜)のことをいう。このようにすれば、接着シートとは別々に、フレキシブル基板の保護膜を形成しなくても済む。その結果、配線基板を厚み方向(Z方向)に小型化することができる。また、配線基板を構成する部品点数や工数が少なくなり、生産効率の向上及び製造コストの低減が達成しやすくなる。さらに、配線基板の構造を簡単にすることができる。   The adhesive sheet is preferably formed mainly of an organic material made of a thermoplastic resin in order to enable thermocompression bonding between the flexible substrate and the capacitor when the wiring substrate is formed. Moreover, it is preferable that an adhesive sheet is flexible like a flexible substrate. If it does in this way, the flexibility of a flexible substrate and an adhesive sheet can be maintained about fields other than the field corresponding to the portion where the capacitor exists. As the thermoplastic resin forming the insulating portion of the adhesive sheet, for example, liquid crystal polymer, thermoplastic polyimide, polyether ether ketone, and the like are suitable. This is because using such a material makes it easy to realize a wiring board having excellent connection reliability at high temperatures. Furthermore, it is preferable that the adhesive sheet also functions as a cover lay for the flexible substrate. Here, the coverlay generally refers to an insulating coating layer (protective film) that covers the surface of the flexible substrate. In this way, it is not necessary to form a protective film for the flexible substrate separately from the adhesive sheet. As a result, the wiring board can be reduced in size in the thickness direction (Z direction). Moreover, the number of parts and man-hours constituting the wiring board are reduced, and it becomes easy to achieve improvement in production efficiency and reduction in manufacturing cost. Furthermore, the structure of the wiring board can be simplified.

なお、前記フレキシブル基板の表面端子部、前記接着シートの導体柱は、例えば導電性金属により形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。   In addition, the surface terminal part of the said flexible substrate and the conductor pillar of the said adhesive sheet are formed, for example with an electroconductive metal. Although it does not specifically limit as said conductive metal, For example, 1 type, or 2 or more types of metals selected from copper, gold | metal | money, silver, platinum, palladium, nickel, tin, lead, titanium, tungsten, molybdenum, tantalum, niobium etc. Can be mentioned. Examples of the conductive metal composed of two or more metals include solder that is an alloy of tin and lead. Lead-free solder (for example, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder) as a conductive metal composed of two or more metals Of course, Sn—Zn solder, Sn—Zn—Bi solder, etc.) may be used.

また、前記接着シートの前記シート第1主面にモジュール搭載部が設定され、前記モジュール搭載部上に機能モジュールが搭載され、前記フレキシブル基板の表面導体と、前記機能モジュールの接続用端子とが、前記接着シート内の導体柱を介して互いに電気的に接続されていることが好ましい。このようにすれば、機能モジュールが搭載されない場合に比べて、多機能化を図ることができる。ゆえに、1つのシステム化された半導体回路素子付き配線基板(いわゆるシステム・イン・パッケージ:SIP)を実現しやすくなり、付加価値も高くなる。   Further, a module mounting portion is set on the sheet first main surface of the adhesive sheet, a functional module is mounted on the module mounting portion, a surface conductor of the flexible substrate, and a connection terminal of the functional module, It is preferable that they are electrically connected to each other via conductor columns in the adhesive sheet. In this way, multiple functions can be achieved as compared with the case where no functional module is mounted. Therefore, one systemized wiring board with a semiconductor circuit element (so-called system in package: SIP) can be easily realized, and the added value is also increased.

なお、機能モジュールは、複数種類の電子部品を含んで構成された回路を有するモジュール配線基板であってもよく、MEMS等の機能部材を含むことも可能である。このようにすれば、配線層を有しない単なる基板である場合に比べて、内部に回路を構成すること等が可能となり、付加価値を高めることができる。機能モジュールの具体例としては、無線通信機能を有するRFモジュールや、電源電圧を制御する機能などを有する電源モジュールなどを挙げることができる。機能モジュールを構成する電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイル、MEMS素子などがある。これらの電子部品は基本的に能動部品であっても受動部品であってもよく、モジュールが実現すべき機能の内容に応じて適宜選択される。   The functional module may be a module wiring board having a circuit configured to include a plurality of types of electronic components, and may include a functional member such as a MEMS. In this way, compared to a simple substrate having no wiring layer, it is possible to configure a circuit therein and increase the added value. Specific examples of the functional module include an RF module having a wireless communication function, a power supply module having a function of controlling a power supply voltage, and the like. Specific examples of the electronic components constituting the functional module include a chip transistor, a chip diode, a chip resistor, a chip capacitor, a chip coil, and a MEMS element. These electronic components may basically be active components or passive components, and are appropriately selected according to the contents of functions to be realized by the module.

また、上記課題を解決するための他の手段(手段2)としては、基板第1主面及び基板第2主面を有するフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタと、複数の端子を有する半導体回路素子とを備え、前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に素子搭載領域を有し、その素子搭載領域内に複数の表面端子部を有しており、前記素子搭載領域上に搭載された前記半導体回路素子の有する前記複数の端子は、前記複数の表面端子部に接続されていることを特徴とする半導体回路素子付き配線基板がある。   Further, as another means (means 2) for solving the above-mentioned problem, a flexible substrate having a first substrate main surface and a second substrate main surface, a capacitor main surface, and an array on the capacitor main surface are provided. A plurality of connection terminals arranged in a shape, the capacitor main surface being bonded to the substrate first main surface side, a substantially flat capacitor, and a semiconductor circuit element having a plurality of terminals, the flexible The substrate has an element mounting area in an area corresponding to the portion where the capacitor exists on the second main surface of the substrate, and has a plurality of surface terminal portions in the element mounting area, There is a wiring substrate with a semiconductor circuit element, wherein the plurality of terminals of the mounted semiconductor circuit element are connected to the plurality of surface terminal portions.

従って、上記手段2の半導体回路素子付き配線基板によれば、フレキシブル基板は、略平板状のキャパシタが接着されることによって補強される。しかも、複数の接続端子がキャパシタ主面上においてアレイ状に配置、即ちキャパシタ主面上において均等に分散して配置され、それらがフレキシブル基板の導体部に接続されることによっても補強される。これらのことにより、フレキシブル基板の強度が、素子搭載領域において均一となる。よって、フレキシブル基板が変形して凹凸を生じにくくなるため、素子搭載領域内のコプラナリティが高くなる。その結果、半導体回路素子の有する端子と素子搭載領域の有する表面端子部との接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Therefore, according to the wiring board with a semiconductor circuit element of the means 2, the flexible board is reinforced by bonding the substantially flat capacitor. Moreover, the plurality of connection terminals are arranged in an array on the capacitor main surface, that is, evenly distributed on the capacitor main surface, and are reinforced by being connected to the conductor portion of the flexible substrate. As a result, the strength of the flexible substrate becomes uniform in the element mounting region. Therefore, the flexible substrate is deformed and is less likely to cause unevenness, so that the coplanarity in the element mounting region is increased. As a result, connection failure between the terminal of the semiconductor circuit element and the surface terminal portion of the element mounting region is less likely to occur, and high connection reliability can be obtained.

また、半導体回路素子は、基板第2主面に設定された素子搭載領域上に搭載されているため、配線基板の外側に露出している。このため、半導体回路素子から生じた熱が配線基板の外部に放散されやすくなる。よって、熱の影響による配線基板の塑性変形が防止される。従って、寸法安定性の高い配線基板を得ることができる。   Further, since the semiconductor circuit element is mounted on the element mounting region set on the second main surface of the substrate, it is exposed to the outside of the wiring substrate. For this reason, the heat generated from the semiconductor circuit element is easily dissipated outside the wiring substrate. Therefore, plastic deformation of the wiring board due to the influence of heat is prevented. Therefore, a wiring board with high dimensional stability can be obtained.

なお、このような素子搭載領域は、第2主面においてキャパシタの存在部分に対応した領域において1つのみ設定されていてもよいが、複数設定されていてもよい。   Note that only one such element mounting region may be set in the region corresponding to the portion where the capacitor exists on the second main surface, or a plurality of such device mounting regions may be set.

前記素子搭載領域上に搭載された半導体回路素子としては、半導体集積回路素子の他、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子等が挙げられる。半導体集積回路素子の例としては、シリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。また、MEMS素子とは、半導体IC製造プロセスを基盤としたマイクロマシニング技術により製造される微細回路素子をいい、通常シリコンを主体とするものである。さらに、MEMSとは、IC製造プロセスを基盤としたマイクロマシニング技術により製造されるマイクロサイズのセンサ、アクチュエータ及び制御回路を集積化した微細システムの総称である。なお、前記素子の大きさ及び形状は特に限定されないが、素子搭載領域の面積が、前記キャパシタのキャパシタ主面及びキャパシタ裏面の面積よりも小さく設定されることが好ましい。このようにすれば、フレキシブル基板における素子搭載領域の部分がキャパシタにより確実に補強されるため、半導体回路素子を確実に支持することができる。   Examples of the semiconductor circuit element mounted on the element mounting region include a semiconductor integrated circuit element, a MEMS (Micro Electro Mechanical Systems) element manufactured by a semiconductor manufacturing process, and the like. Examples of the semiconductor integrated circuit element include a semiconductor integrated circuit chip (IC chip) made of silicon. The MEMS element refers to a fine circuit element manufactured by a micromachining technique based on a semiconductor IC manufacturing process, and is usually composed mainly of silicon. Furthermore, MEMS is a general term for a micro system in which micro-sized sensors, actuators, and control circuits manufactured by a micromachining technology based on an IC manufacturing process are integrated. The size and shape of the element are not particularly limited, but the area of the element mounting region is preferably set smaller than the areas of the capacitor main surface and the capacitor back surface of the capacitor. In this way, the element mounting region of the flexible substrate is reliably reinforced by the capacitor, so that the semiconductor circuit element can be reliably supported.

手段1に記載の配線基板を比較的簡単にかつ確実に製造するための好ましい方法(手段3)としては、前記キャパシタ及び前記フレキシブル基板を個別に作製する個別作製工程と、前記フレキシブル基板の前記基板第1主面側に前記キャパシタを接着するととともに、その際に前記キャパシタの前記複数の接続端子と前記フレキシブル基板の前記複数の表面端子部とを互いに電気的に接続する接合工程とを含むことを特徴とする配線基板の製造方法がある。   As a preferable method (means 3) for producing the wiring board according to means 1 relatively easily and surely, an individual production process for individually producing the capacitor and the flexible board, and the board of the flexible board Bonding the capacitor to the first main surface side, and including a bonding step of electrically connecting the plurality of connection terminals of the capacitor and the plurality of surface terminal portions of the flexible substrate to each other. There is a method of manufacturing a wiring board which is characterized.

従って、上記手段3によれば、配線基板を形成する前に、個別作製工程にてキャパシタとフレキシブル基板とを個別に作製するため、これらの電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格したキャパシタ及びフレキシブル基板のみを接合して配線基板を形成することができる。従って、配線基板が不良品となる確率が低くなり、歩留まりの向上につながる。   Therefore, according to the means 3, since the capacitor and the flexible substrate are individually manufactured in the individual manufacturing process before the wiring substrate is formed, these electrical inspections can be individually performed. Therefore, since a defective product can be found and removed in advance before bonding, only the capacitor and the flexible substrate that have passed the electrical inspection can be bonded to form the wiring board. Therefore, the probability that the wiring board is defective will be reduced, leading to an improvement in yield.

また、フレキシブル基板は、略平板状のキャパシタが接着されることによって補強される。しかも、複数の接続端子がアレイ状に配置、即ち均等に分散して配置され、それらがフレキシブル基板の導体部に接続されることによっても補強される。これらのことにより、フレキシブル基板の強度が、キャパシタの存在部分に対応した領域において均一となる。よって、フレキシブル基板が変形して凹凸を生じにくくなるため、前記領域内のコプラナリティが高くなる。その結果、前記領域が有する表面端子部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Further, the flexible substrate is reinforced by adhering a substantially flat capacitor. In addition, the plurality of connection terminals are arranged in an array, that is, evenly distributed, and are reinforced by being connected to the conductor portion of the flexible substrate. As a result, the strength of the flexible substrate is uniform in a region corresponding to the portion where the capacitor exists. Therefore, the flexible substrate is deformed and is less likely to cause unevenness, so that the coplanarity in the region is increased. As a result, connection failure at the surface terminal portion of the region is less likely to occur, and high connection reliability can be obtained.

また、手段1に記載の配線基板を比較的簡単にかつ確実に製造するための他の好ましい方法(手段4)としては、前記個別作製工程では、前記キャパシタ及び前記フレキシブル基板を個別に作製することに加え、接着シート用基材を貫通する複数のビア孔の形成後に前記複数のビア孔内に複数の導体柱を設けることで接着シートを個別に作製し、前記接合工程では、前記フレキシブル基板の前記基板第1主面上に前記接着シートを介して前記キャパシタを接着するととともに、その際に前記キャパシタの前記複数の接続端子と前記フレキシブル基板の前記複数の表面端子部とを、前記接着シート内の前記複数の導体柱を介して互いに電気的に接続することを特徴とする配線基板の製造方法がある。   As another preferred method (means 4) for producing the wiring board described in means 1 relatively easily and reliably, in the individual production step, the capacitor and the flexible board are produced individually. In addition, after forming the plurality of via holes penetrating the base material for the adhesive sheet, an adhesive sheet is individually produced by providing a plurality of conductive pillars in the plurality of via holes. The capacitor is bonded onto the first main surface of the substrate via the adhesive sheet, and at that time, the plurality of connection terminals of the capacitor and the plurality of surface terminal portions of the flexible substrate are placed in the adhesive sheet. There is a method for manufacturing a wiring board, wherein the wiring boards are electrically connected to each other through the plurality of conductor pillars.

従って、上記手段4によれば、配線基板を形成する前に、個別作製工程にてキャパシタとフレキシブル基板とを個別に作製することに加え、接着シートを個別に作製するため、これらの電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格したキャパシタ、フレキシブル基板及び接着シートのみを接合して配線基板を形成することができる。従って、配線基板が不良品となる確率が低くなり、歩留まりの向上につながる。   Therefore, according to the above means 4, in addition to separately manufacturing the capacitor and the flexible substrate in the individual manufacturing process before forming the wiring board, in order to individually manufacture the adhesive sheet, these electrical inspections are performed. Can be done individually. Therefore, since a defective product can be found and removed in advance before bonding, only the capacitor, the flexible substrate, and the adhesive sheet that have passed the electrical inspection can be bonded to form the wiring substrate. Therefore, the probability that the wiring board is defective will be reduced, leading to an improvement in yield.

以下、手段4に記載の配線基板の製造方法について説明する。   Hereinafter, the manufacturing method of the wiring board described in the means 4 will be described.

まず、個別作製工程を実施して、フレキシブル基板とキャパシタと接着シートとを個別に作製する。   First, an individual production process is performed to individually produce a flexible substrate, a capacitor, and an adhesive sheet.

個別作製工程におけるフレキシブル基板の作製は、基本的には従来周知の手法に従って行われる。具体的にいうと、例えば、片面または両面に銅箔を有する銅張積層板を基材とし、その両面を貫通するビア孔を形成する。さらに、各ビア孔内に導電性金属ペーストの充填または銅めっき等の手法によりビア導体を形成した後、表面の銅箔をエッチングして導体パターンをパターニングする。   Fabrication of the flexible substrate in the individual fabrication process is basically performed according to a conventionally known method. Specifically, for example, a copper-clad laminate having a copper foil on one side or both sides is used as a base material, and via holes penetrating both sides are formed. Furthermore, after a via conductor is formed in each via hole by a method such as filling with a conductive metal paste or copper plating, the copper foil on the surface is etched to pattern the conductor pattern.

また、前記キャパシタが、例えば、誘電体層と電極層とを有するセラミックキャパシタである場合、個別作製工程におけるキャパシタの作製も、基本的には従来周知の手法に従って行われる。例えば、誘電体グリーンシートを焼結させてセラミック誘電体層を形成し、その誘電体層上に金属材料を付着させて電極を形成する。また、誘電体グリーンシートに金属ペーストの塗布または金属シートの積層を行い、同時に焼結させる。   Further, when the capacitor is, for example, a ceramic capacitor having a dielectric layer and an electrode layer, the production of the capacitor in the individual production process is basically performed according to a conventionally known method. For example, a dielectric green sheet is sintered to form a ceramic dielectric layer, and a metal material is deposited on the dielectric layer to form an electrode. In addition, a metal paste is applied to the dielectric green sheet or a metal sheet is laminated and sintered simultaneously.

個別作製工程における接着シートの作製は、以下のように実施する。例えば、接着シートとなる接着シート用基材における所定位置に、接着シート用基材を連通するビア孔を形成する(ビア孔形成工程)。さらに、各ビア孔内に、導電性金属からなるペーストを充填して導体柱を形成する(導体柱形成工程)。そして、ペーストを加熱して溶剤等を蒸発させ、固形化させることにより、接着シートが完成する。なお、導電性金属からなるペーストの充填に代えて、例えばめっき等により導体柱を形成してもよい。また、導体金属柱をビア孔内に埋め込んでもよい。   The production of the adhesive sheet in the individual production process is performed as follows. For example, a via hole communicating with the adhesive sheet base material is formed at a predetermined position on the adhesive sheet base material to be an adhesive sheet (via hole forming step). Further, a conductor column is formed by filling each via hole with a paste made of a conductive metal (conductor column forming step). And an adhesive sheet is completed by heating a paste, evaporating a solvent etc. and solidifying. Note that, instead of filling the paste made of a conductive metal, the conductor pillars may be formed by plating, for example. In addition, a conductive metal column may be embedded in the via hole.

次に、接合工程を実施する。接合工程では、フレキシブル基板、キャパシタ及び接着シートを積層配置し、この状態で例えば加熱を行いながら積層方向に押圧力を加える。具体的には、非熱可塑性樹脂を主体として構成された前記フレキシブル基板の前記基板第1主面上に、熱可塑性樹脂を主体として構成された前記接着シートを介して、前記キャパシタを熱圧着させる。その結果、フレキシブル基板上に接着シートを介してキャパシタが接着されるとともに、その際に、キャパシタの複数の接続端子とフレキシブル基板の複数の表面端子部とが、接着シート内の複数の導体柱を介して互いに電気的に接続される。なお、このときの加熱温度は、フレキシブル基板の材料の種類、使用する接着シートの種類、接着シートの硬化度などに応じて適宜設定される。また、加熱温度は、接合工程後に用いられるはんだの融点よりも高く設定されることがよい。さらに、フレキシブル基板及び接着シートのはんだ耐熱性も、上記はんだの融点よりも高い温度に設定されることがよい。このようにすれば、接合工程後にはんだを用いる際に、フレキシブル基板や接着シートの変形を防止できる。   Next, a joining process is performed. In the joining step, a flexible substrate, a capacitor, and an adhesive sheet are laminated and a pressing force is applied in the lamination direction while heating, for example, in this state. Specifically, the capacitor is thermocompression-bonded on the first main surface of the flexible substrate mainly composed of non-thermoplastic resin via the adhesive sheet mainly composed of thermoplastic resin. . As a result, the capacitor is bonded onto the flexible substrate via the adhesive sheet, and at that time, the plurality of connection terminals of the capacitor and the plurality of surface terminal portions of the flexible substrate connect the plurality of conductor columns in the adhesive sheet. Are electrically connected to each other. In addition, the heating temperature at this time is suitably set according to the kind of material of the flexible substrate, the kind of the adhesive sheet to be used, the degree of curing of the adhesive sheet, and the like. Further, the heating temperature is preferably set higher than the melting point of the solder used after the joining step. Furthermore, the solder heat resistance of the flexible substrate and the adhesive sheet is preferably set to a temperature higher than the melting point of the solder. If it does in this way, when using solder after a joining process, deformation of a flexible substrate or an adhesive sheet can be prevented.

その結果、フレキシブル基板、キャパシタ及び接着シートからなる配線基板が形成される。なお、複数の表面端子部に半導体回路素子の有する複数の端子を接続する作業は、接合工程を実施すると同時に行ってもよいし、接合工程の実施後に行ってもよいが、接合工程を実施すると同時に行うことが好ましい。このようにすれば、工数が少なくなるため、製造コストの低減を達成することができる。   As a result, a wiring substrate made of a flexible substrate, a capacitor, and an adhesive sheet is formed. The operation of connecting the plurality of terminals of the semiconductor circuit element to the plurality of surface terminal portions may be performed simultaneously with the bonding process or after the bonding process. It is preferable to carry out simultaneously. In this way, since the number of steps is reduced, the manufacturing cost can be reduced.

以下、本発明を具体化した一実施形態を図1〜図11に基づき詳細に説明する。図1は、ICチップ21(半導体回路素子)を備える配線基板12などからなる本実施形態のICチップ付き配線基板11(半導体回路素子付き配線基板)を示す概略断面図である。図2は、配線基板12の拡大断面図である。図3,図4は、セラミックキャパシタ131(キャパシタ)の内層における接続を説明するための概略説明図である。図5は、フレキシブル配線基板51(フレキシブル基板)、セラミックキャパシタ131及び接着シート61からなる構造体の構成を示す分解断面図である。図6は、フレキシブル配線基板51及び基板本体95などからなる構造体の構成を示す分解断面図である。図7は、接着性有機材料シート60(接着シート用基材)を示す概略断面図である。図8,図9は、接着シート61を作製するときの状態を示す概略断面図である。図10は、フレキシブル配線基板51、セラミックキャパシタ131及び接着シート61を接合するときの様子を示す概略断面図である。図11は、フレキシブル配線基板51及び基板本体95を互いに接合するときの様子を示す概略断面図である。   DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment embodying the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing a wiring board 11 with an IC chip (wiring board with a semiconductor circuit element) of the present embodiment, which includes a wiring board 12 having an IC chip 21 (semiconductor circuit element) and the like. FIG. 2 is an enlarged cross-sectional view of the wiring board 12. 3 and 4 are schematic explanatory diagrams for explaining connections in the inner layer of the ceramic capacitor 131 (capacitor). FIG. 5 is an exploded cross-sectional view illustrating a configuration of a structure including the flexible wiring substrate 51 (flexible substrate), the ceramic capacitor 131, and the adhesive sheet 61. FIG. 6 is an exploded cross-sectional view showing a configuration of a structure including the flexible wiring board 51 and the board main body 95. FIG. 7 is a schematic cross-sectional view showing an adhesive organic material sheet 60 (adhesive sheet substrate). 8 and 9 are schematic cross-sectional views showing a state when the adhesive sheet 61 is produced. FIG. 10 is a schematic cross-sectional view showing a state when the flexible wiring board 51, the ceramic capacitor 131, and the adhesive sheet 61 are joined. FIG. 11 is a schematic cross-sectional view showing a state when the flexible wiring board 51 and the board body 95 are joined to each other.

フレキシブル配線基板51は、耐熱性の非熱可塑性樹脂(本実施形態では非熱可塑性のポリイミド)からなる絶縁基材を主体として形成されている。なお、フレキシブル配線基板51のガラス転移温度(Tg)は、270℃であって、配線基板12を形成する際の加熱温度よりも高くなっている。また、耐熱性(長期耐熱性)は300℃,30分であって、はんだ耐熱性は300℃,180秒である。   The flexible wiring board 51 is mainly formed of an insulating base material made of a heat-resistant non-thermoplastic resin (non-thermoplastic polyimide in this embodiment). Note that the glass transition temperature (Tg) of the flexible wiring board 51 is 270 ° C., which is higher than the heating temperature when the wiring board 12 is formed. The heat resistance (long-term heat resistance) is 300 ° C. for 30 minutes, and the solder heat resistance is 300 ° C. for 180 seconds.

また、フレキシブル配線基板51は、基板上面52(基板第2主面)及び基板下面53(基板第1主面)を有している。基板上面52には、基板平面方向に延びる上面側配線層54(導体パターン)が形成され、基板下面53には、同じく基板平面方向に延びる下面側配線層55(表面導体、導体パターン)が形成されている。また、フレキシブル配線基板51には、基板上面52及び基板下面53を貫通する複数のビア導体57が設けられている。各ビア導体57の上端面は上面側配線層54に電気的に接続され、各ビア導体57の下端面は下面側配線層55に電気的に接続されている。これにより、上面側配線層54及び下面側配線層55はビア導体57と導通するようになっている。   The flexible wiring board 51 has a substrate upper surface 52 (substrate second main surface) and a substrate lower surface 53 (substrate first main surface). An upper surface side wiring layer 54 (conductor pattern) extending in the substrate plane direction is formed on the substrate upper surface 52, and a lower surface side wiring layer 55 (surface conductor, conductor pattern) also extending in the substrate plane direction is formed on the substrate lower surface 53. Has been. The flexible wiring board 51 is provided with a plurality of via conductors 57 that penetrate the substrate upper surface 52 and the substrate lower surface 53. The upper end surface of each via conductor 57 is electrically connected to the upper surface side wiring layer 54, and the lower end surface of each via conductor 57 is electrically connected to the lower surface side wiring layer 55. Thereby, the upper surface side wiring layer 54 and the lower surface side wiring layer 55 are electrically connected to the via conductor 57.

図1,図2に示されるように、前記接着シート61は、フレキシブル配線基板51の基板下面53側を覆っている。よって、接着シート61は、下面側配線層55を埃や水分から保護している。このため、接着シート61は、フレキシブル配線基板51のカバーレイとしても機能している。なお、接着シート61は、フレキシブル配線基板51とセラミックキャパシタ131とを接着する機能を有している。   As shown in FIGS. 1 and 2, the adhesive sheet 61 covers the substrate lower surface 53 side of the flexible wiring substrate 51. Therefore, the adhesive sheet 61 protects the lower surface side wiring layer 55 from dust and moisture. For this reason, the adhesive sheet 61 also functions as a coverlay for the flexible wiring board 51. The adhesive sheet 61 has a function of bonding the flexible wiring substrate 51 and the ceramic capacitor 131.

図1,図2に示されるように、接着シート61は、耐熱性の熱可塑性樹脂からなる絶縁基材を主体として形成されている。本実施形態において、かかる絶縁基材は、熱可塑性ポリイミド(三井化学株式会社製 AURUM)によって形成されている。また、接着シート61は、上面側配線層54や下面側配線層55よりも肉厚に形成されており、厚さ10〜30μm程度に設定されている。なお、接着シート61のガラス転移温度(Tg)は250℃であり、フレキシブル配線基板51のガラス転移温度よりも低くなっている。接着シート61を構成する接着シート本体63は、シート上面64(シート第2主面)及びシート下面65(シート第1主面)を有している。シート上面64は、フレキシブル配線基板51の基板下面53に接着し、シート下面65は、セラミックキャパシタ131のキャパシタ上面23に接着している。また、接着シート61には、シート上面64及びシート下面65を導通する複数のビア孔66(図7参照)が格子状に形成されている。そして、かかるビア孔66内には、表面に銀をコートした銅粉を含む導電ペーストの充填により形成された導体柱62が設けられている。なお、本実施形態の接着シート61は、シート平面方向に延びる導体パターンを有していない。   As shown in FIGS. 1 and 2, the adhesive sheet 61 is mainly formed of an insulating base material made of a heat-resistant thermoplastic resin. In this embodiment, the insulating base material is formed of thermoplastic polyimide (AURUM, manufactured by Mitsui Chemicals, Inc.). The adhesive sheet 61 is formed thicker than the upper surface side wiring layer 54 and the lower surface side wiring layer 55, and is set to a thickness of about 10 to 30 μm. The glass transition temperature (Tg) of the adhesive sheet 61 is 250 ° C., which is lower than the glass transition temperature of the flexible wiring board 51. The adhesive sheet main body 63 constituting the adhesive sheet 61 has a sheet upper surface 64 (sheet second main surface) and a sheet lower surface 65 (sheet first main surface). The sheet upper surface 64 is bonded to the substrate lower surface 53 of the flexible wiring substrate 51, and the sheet lower surface 65 is bonded to the capacitor upper surface 23 of the ceramic capacitor 131. Further, the adhesive sheet 61 is formed with a plurality of via holes 66 (see FIG. 7) that conduct through the sheet upper surface 64 and the sheet lower surface 65 in a lattice shape. In the via hole 66, a conductor column 62 formed by filling a conductive paste containing copper powder whose surface is coated with silver is provided. Note that the adhesive sheet 61 of the present embodiment does not have a conductor pattern extending in the sheet plane direction.

図1,図2に示されるように、接着シート61において、各導体柱62の上端面は、フレキシブル配線基板51の下面側配線層55に電気的に接続されている。一方、各導体柱62の下端面は、セラミックキャパシタ131の外部端子電極41に電気的に接続されている。   As shown in FIGS. 1 and 2, in the adhesive sheet 61, the upper end surface of each conductor column 62 is electrically connected to the lower surface side wiring layer 55 of the flexible wiring substrate 51. On the other hand, the lower end surface of each conductor column 62 is electrically connected to the external terminal electrode 41 of the ceramic capacitor 131.

図1,図2,図5に示されるセラミックキャパシタ131は、縦6.0mm×横6.0mm×厚さ0.5mmの略矩形平板状であり、いわゆるビアアレイタイプの積層セラミックキャパシタである。セラミックキャパシタ131は、キャパシタ上面23(キャパシタ主面)及びキャパシタ下面24(キャパシタ裏面)を有する板状物である。キャパシタ上面23は、接着シート61に面接触しており、接着シート61を介して基板下面53側に接着されている。即ち、セラミックキャパシタ131は、接着シート61を介してフレキシブル配線基板51に接着されている。セラミックキャパシタ131は、多数のセラミック誘電体層132と多数の内部電極層141,142とを交互に積層した構造を有している。セラミック誘電体層132は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、内部電極層141,142間の誘電体(絶縁体)として機能する。セラミック誘電体層132の厚さは5μm程度に設定されている。セラミック誘電体層132の平面方向における熱膨張係数は8.3〜11.6ppm/℃であり、例えば、30〜300℃の熱膨張係数は10.2ppm/℃である。また、セラミック誘電体層132のヤング率は107.5GPaである。よって、本実施形態のセラミックキャパシタ131は、比較的高い剛性を有している。また、内部電極層141,142は、いずれもニッケルを主成分として形成された厚さ1.5μm〜1.8μm程度の層であって、セラミックキャパシタ131の内部において一層おきに配置されている。なお、本実施形態において、寸法、ヤング率、熱膨張係数が異なるセラミックキャパシタ131を使用してもよい。例えば、寸法が縦1.0cm×横1.0cm×厚さ0.5mm、セラミック誘電体層132の平面方向における熱膨張係数が9.2〜11.6ppm/℃、ヤング率が107.0GPaのセラミックキャパシタ131を使用してもよい。   The ceramic capacitor 131 shown in FIGS. 1, 2 and 5 is a so-called via array type multilayer ceramic capacitor having a substantially rectangular flat plate shape of 6.0 mm in length × 6.0 mm in width × 0.5 mm in thickness. The ceramic capacitor 131 is a plate-like object having a capacitor upper surface 23 (capacitor main surface) and a capacitor lower surface 24 (capacitor back surface). The capacitor upper surface 23 is in surface contact with the adhesive sheet 61 and is bonded to the substrate lower surface 53 side through the adhesive sheet 61. That is, the ceramic capacitor 131 is bonded to the flexible wiring board 51 through the adhesive sheet 61. The ceramic capacitor 131 has a structure in which a large number of ceramic dielectric layers 132 and a large number of internal electrode layers 141 and 142 are alternately stacked. The ceramic dielectric layer 132 is made of a sintered body of barium titanate, which is a kind of high dielectric constant ceramic, and functions as a dielectric (insulator) between the internal electrode layers 141 and 142. The thickness of the ceramic dielectric layer 132 is set to about 5 μm. The thermal expansion coefficient in the plane direction of the ceramic dielectric layer 132 is 8.3 to 11.6 ppm / ° C. For example, the thermal expansion coefficient at 30 to 300 ° C. is 10.2 ppm / ° C. The Young's modulus of the ceramic dielectric layer 132 is 107.5 GPa. Therefore, the ceramic capacitor 131 of this embodiment has relatively high rigidity. Each of the internal electrode layers 141 and 142 is a layer formed of nickel as a main component and having a thickness of about 1.5 μm to 1.8 μm, and is disposed every other layer inside the ceramic capacitor 131. In the present embodiment, ceramic capacitors 131 having different dimensions, Young's modulus, and thermal expansion coefficients may be used. For example, the dimensions are 1.0 cm length × 1.0 cm width × 0.5 mm thickness, the thermal expansion coefficient in the plane direction of the ceramic dielectric layer 132 is 9.2 to 11.6 ppm / ° C., and the Young's modulus is 107.0 GPa. A ceramic capacitor 131 may be used.

図1,図2,図5に示されるように、セラミックキャパシタ131には、内径が約100μmのビア孔143が多数形成されている。各ビア孔143内には、キャパシタ上面23及びキャパシタ下面24間を貫通する複数のビア導体134,137が、ニッケルを主材料として形成されている。これらのビア導体134,137は、キャパシタ上面23及びキャパシタ下面24の全面に亘って格子状(アレイ状)に配置されている。各ビア導体134は、各内部電極層141を貫通しており、それら同士を互いに電気的に接続している。一方、図4等に示されるように、各ビア導体134は、各内部電極層142に設けられたクリアランスホール144を貫通することにより、各内部電極層142とは電気的に絶縁されている。各ビア導体137は、各内部電極層142を貫通しており、それら同士を互いに電気的に接続している。一方、図3等に示されるように、各ビア導体137は、内部電極層141に設けられたクリアランスホール145を貫通することにより、内部電極層141とは電気的に絶縁されている。   As shown in FIGS. 1, 2, and 5, the ceramic capacitor 131 has a large number of via holes 143 having an inner diameter of about 100 μm. In each via hole 143, a plurality of via conductors 134 and 137 penetrating between the capacitor upper surface 23 and the capacitor lower surface 24 are formed using nickel as a main material. The via conductors 134 and 137 are arranged in a lattice shape (array shape) over the entire upper surface 23 and the lower surface 24 of the capacitor. Each via conductor 134 passes through each internal electrode layer 141 and electrically connects them to each other. On the other hand, as shown in FIG. 4 and the like, each via conductor 134 is electrically insulated from each internal electrode layer 142 by passing through a clearance hole 144 provided in each internal electrode layer 142. Each via conductor 137 penetrates each internal electrode layer 142 and electrically connects them to each other. On the other hand, as shown in FIG. 3 and the like, each via conductor 137 is electrically insulated from the internal electrode layer 141 by passing through a clearance hole 145 provided in the internal electrode layer 141.

また、各ビア導体134,137の上端面には、複数の外部端子電極41(接続端子)がそれぞれ設けられている。各外部端子電極41は、キャパシタ上面23上の全体に亘ってアレイ状に配置されている。外部端子電極41の数は、196個であり、ビア導体134,137の数と等しくなっている。隣接する外部端子電極41間の中心間距離(ピッチ)は、約300μmに設定されており、隣接するビア導体134,137間のピッチと等しくなっている。なお、本実施形態において、外部端子電極41間のピッチは、セラミックキャパシタ131の縦方向(図1では紙面厚さ方向)においても横方向(図1では左右方向)においても等しくなっている。また、外部端子電極41の最大径は、外部端子電極41間のピッチよりもやや小さく設定されており、具体的には約200μmに設定されている。外部端子電極41は、フレキシブル配線基板51が有する上面側配線層54に対して、導体柱62、下面側配線層55及びビア導体57を介して電気的に接続される。   A plurality of external terminal electrodes 41 (connection terminals) are provided on the upper end surfaces of the via conductors 134 and 137, respectively. Each external terminal electrode 41 is arranged in an array over the entire upper surface 23 of the capacitor. The number of external terminal electrodes 41 is 196, which is equal to the number of via conductors 134 and 137. The center-to-center distance (pitch) between the adjacent external terminal electrodes 41 is set to about 300 μm, and is equal to the pitch between the adjacent via conductors 134 and 137. In the present embodiment, the pitch between the external terminal electrodes 41 is equal in both the vertical direction (the thickness direction in FIG. 1) and the horizontal direction (the horizontal direction in FIG. 1) of the ceramic capacitor 131. The maximum diameter of the external terminal electrodes 41 is set to be slightly smaller than the pitch between the external terminal electrodes 41, and specifically, is set to about 200 μm. The external terminal electrode 41 is electrically connected to the upper surface side wiring layer 54 of the flexible wiring board 51 through the conductor pillar 62, the lower surface side wiring layer 55, and the via conductor 57.

一方、各ビア導体134,137の下端面には、マザーボード81の端子82との電気的な接続を図るための複数のはんだバンプ49(接続端子)が格子状に配設されている。各はんだバンプ49は、キャパシタ下面24上の全体に亘ってアレイ状に配置されている。はんだバンプ49の数は、64個であり、ビア導体134,137の数及び外部端子電極41の数よりも少なくなっている。隣接するはんだバンプ49間の中心間距離(ピッチ)は、隣接するビア導体134,137間のピッチ及び隣接する外部端子電極41間のピッチと等しくなっている。また、はんだバンプ49の最大径は、はんだバンプ49間のピッチよりも小さく設定されており、具体的には約200μmに設定されている。各はんだバンプ49は、各ビア導体134,137を介して各外部端子電極41と導通している。はんだバンプ49は、90Pb/10Snという組成の錫鉛はんだからなっている。   On the other hand, a plurality of solder bumps 49 (connection terminals) for electrical connection with the terminals 82 of the mother board 81 are arranged in a lattice pattern on the lower end surfaces of the via conductors 134 and 137. Each solder bump 49 is arranged in an array over the entire lower surface 24 of the capacitor. The number of solder bumps 49 is 64, which is smaller than the number of via conductors 134 and 137 and the number of external terminal electrodes 41. The center-to-center distance (pitch) between adjacent solder bumps 49 is equal to the pitch between adjacent via conductors 134 and 137 and the pitch between adjacent external terminal electrodes 41. The maximum diameter of the solder bumps 49 is set to be smaller than the pitch between the solder bumps 49, and specifically, is set to about 200 μm. Each solder bump 49 is electrically connected to each external terminal electrode 41 through each via conductor 134, 137. The solder bump 49 is made of tin-lead solder having a composition of 90 Pb / 10 Sn.

そして、各はんだバンプ49により、図1に示されるICチップ付き配線基板11はマザーボード81上に実装される。なお、ICチップ付き配線基板11は、配線基板12及びモジュール配線基板91(機能モジュール)からなるBGA(ボールグリッドアレイ)である。ICチップ付き配線基板11の形態は、BGAのみに限定されず、例えばLGA(ランドグリッドアレイ)やPGA(ピングリッドアレイ)等であってもよい。   Then, the wiring substrate 11 with IC chip shown in FIG. 1 is mounted on the mother board 81 by each solder bump 49. The wiring board 11 with IC chip is a BGA (ball grid array) composed of the wiring board 12 and the module wiring board 91 (functional module). The form of the wiring board 11 with IC chip is not limited to BGA alone, and may be, for example, LGA (land grid array), PGA (pin grid array), or the like.

そして、マザーボード81側からはんだバンプ49を介して通電を行い、各内部電極層141−内部電極層142間に電圧を加えると、例えば内部電極層141にプラスの電荷が蓄積し、内部電極層142にマイナスの電荷が蓄積する。その結果、セラミックキャパシタ131がキャパシタとして機能する。本実施形態において、このセラミックキャパシタ131は、ノイズを除去してICチップ21に供給すべき電源を安定化させる機能を有しており、ICチップ21の動作性向上に関与している。   When energization is performed through the solder bumps 49 from the mother board 81 side and a voltage is applied between each internal electrode layer 141 and the internal electrode layer 142, for example, positive charges accumulate in the internal electrode layer 141, and the internal electrode layer 142 Negative charge accumulates in As a result, the ceramic capacitor 131 functions as a capacitor. In the present embodiment, the ceramic capacitor 131 has a function of removing noise and stabilizing the power to be supplied to the IC chip 21, and is involved in improving the operability of the IC chip 21.

図1,図2に示されるように、フレキシブル配線基板51の基板上面52における所定領域(具体的にはセラミックキャパシタ131の真上の領域)には、素子搭載領域50が設定されている。この素子搭載領域50内には、フリップチップ接続パッドからなる複数の表面端子部56が設定されている。各表面端子部56は、上面側配線層54の一部を構成している。各表面端子部56は、基板上面52においてセラミックキャパシタ131の存在部分に対応した領域に配置されている。各表面端子部56の一部は、接着シート61内の導体柱62を介してセラミックキャパシタ131の外部端子電極41に対して電気的に接続されている。各表面端子部56は、MPUとしての機能を有するICチップ21に設けられたバンプ状の面接続端子22と電気的に接続されている。本実施形態のICチップ21は、縦4.0mm×横4.0mm×厚さ0.7mmの矩形平板状であって、シリコンからなる。即ち、ICチップ21(素子搭載領域50)の面積は、セラミックキャパシタ131のキャパシタ上面23の面積の4分の1程度の大きさに設定されている。かかるICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の面接続端子22(端子)が格子状に設けられている。   As shown in FIGS. 1 and 2, an element mounting region 50 is set in a predetermined region (specifically, a region directly above the ceramic capacitor 131) on the substrate upper surface 52 of the flexible wiring substrate 51. In the element mounting region 50, a plurality of surface terminal portions 56 made of flip chip connection pads are set. Each surface terminal portion 56 constitutes a part of the upper surface side wiring layer 54. Each surface terminal portion 56 is arranged in a region corresponding to a portion where the ceramic capacitor 131 exists on the substrate upper surface 52. A part of each surface terminal portion 56 is electrically connected to the external terminal electrode 41 of the ceramic capacitor 131 through the conductor pillar 62 in the adhesive sheet 61. Each surface terminal portion 56 is electrically connected to a bump-shaped surface connection terminal 22 provided on the IC chip 21 having a function as an MPU. The IC chip 21 of the present embodiment is a rectangular flat plate of 4.0 mm long × 4.0 mm wide × 0.7 mm thick, and is made of silicon. That is, the area of the IC chip 21 (element mounting region 50) is set to a size that is about a quarter of the area of the capacitor upper surface 23 of the ceramic capacitor 131. Circuit elements (not shown) are formed on the lower surface layer of the IC chip 21. In addition, a plurality of surface connection terminals 22 (terminals) are provided in a lattice shape on the lower surface side of the IC chip 21.

また、フレキシブル配線基板51は、配線基板12の平面方向に張り出した部分(張出部58)を有している。この張出部58の下面側において接着シート61のシート下面65に対応した領域には、下面側配線層55の一部が配置されたモジュール搭載部90が設定されている。このようなモジュール搭載部90には、前記モジュール配線基板91が接合されている。本実施形態において、モジュール配線基板91は、電源電圧を制御する機能を有する電源モジュールとして成立している。この電源モジュールは、複数種類の電子部品92を含んで構成された回路からなっている。詳述すると、モジュール配線基板91は、上面93及び下面94を有する基板本体95を有している。本実施形態においてこの基板本体95は、エポキシ樹脂からなる樹脂製基板である。基板本体95には、モジュール配線基板91の厚さ方向に延びる複数のビア孔(貫通孔)が格子状に形成されており、それらビア孔内に銅めっきからなる導体柱96が設けられている。下面94において各々の導体柱96の下端面がある位置には、下面側パッド99が配置されている。各下面側パッド99は、電子部品92側に設けられたバンプ状の面接続端子98に対して接続されている。なお、電子部品92は、チップトランジスタやチップ抵抗などの部品である。一方、上面93において各々の導体柱96の上端面がある位置には、上面側パッド97(接続用端子)が配置されている。   In addition, the flexible wiring board 51 has a portion (a protruding portion 58) that protrudes in the planar direction of the wiring substrate 12. In a region corresponding to the sheet lower surface 65 of the adhesive sheet 61 on the lower surface side of the overhang portion 58, a module mounting portion 90 in which a part of the lower surface side wiring layer 55 is disposed is set. The module wiring board 91 is bonded to such a module mounting portion 90. In the present embodiment, the module wiring board 91 is established as a power supply module having a function of controlling the power supply voltage. This power supply module is composed of a circuit including a plurality of types of electronic components 92. More specifically, the module wiring board 91 has a board body 95 having an upper surface 93 and a lower surface 94. In the present embodiment, the substrate body 95 is a resin substrate made of an epoxy resin. A plurality of via holes (through holes) extending in the thickness direction of the module wiring substrate 91 are formed in the substrate body 95 in a lattice shape, and conductor columns 96 made of copper plating are provided in the via holes. . A lower surface side pad 99 is disposed on the lower surface 94 at a position where the lower end surface of each conductor pillar 96 is present. Each lower surface side pad 99 is connected to a bump-shaped surface connection terminal 98 provided on the electronic component 92 side. The electronic component 92 is a component such as a chip transistor or a chip resistor. On the other hand, an upper surface side pad 97 (connecting terminal) is disposed at a position on the upper surface 93 where there is an upper end surface of each conductor pillar 96.

また、モジュール配線基板91は、前記接着シート61を介して前記フレキシブル配線基板51の基板下面53側に接合されている。なお、モジュール配線基板91は、接着シート61を介してフレキシブル配線基板51の基板上面52側に接合されていてもよい。図1に示されるように、基板本体95の上面側パッド97は、接着シート61内の導体柱62を介してフレキシブル配線基板51の下面側配線層55に電気的に接続されている。   The module wiring board 91 is bonded to the substrate lower surface 53 side of the flexible wiring board 51 through the adhesive sheet 61. The module wiring board 91 may be bonded to the substrate upper surface 52 side of the flexible wiring board 51 via the adhesive sheet 61. As shown in FIG. 1, the upper surface side pad 97 of the substrate body 95 is electrically connected to the lower surface side wiring layer 55 of the flexible wiring substrate 51 via the conductor pillars 62 in the adhesive sheet 61.

その結果、下面側パッド99〜導体柱96〜上面側パッド97〜導体柱62という経路(またはこれと逆の経路)を経て電流が流れるようになっている。従って、このような構造のICチップ付き配線基板11では、基板本体95の導体柱96を介して、フレキシブル配線基板51側と電子部品92側とが電気的に接続される。ゆえに、モジュール配線基板91を介して、フレキシブル配線基板51−電子部品92間で信号の入出力が行われるようになっている。   As a result, a current flows through a path (or a path opposite to this) of the lower surface side pad 99 to the conductor column 96 to the upper surface side pad 97 to the conductor column 62. Therefore, in the wiring board 11 with an IC chip having such a structure, the flexible wiring board 51 side and the electronic component 92 side are electrically connected via the conductor pillar 96 of the board body 95. Therefore, signal input / output is performed between the flexible wiring board 51 and the electronic component 92 via the module wiring board 91.

従って、このような構造のICチップ付き配線基板11では、素子搭載領域50にICチップ21を実装した場合に、ICチップ21の面接続端子22が、上面側配線層54(フリップチップ接続パッド)を介して、フレキシブル配線基板51のビア導体57に電気的に接続される。ゆえに、配線基板12−ICチップ21間で信号の入出力が行われるとともに、ICチップ21をMPUとして動作させるための電源が供給されるようになっている。   Therefore, in the wiring substrate 11 with an IC chip having such a structure, when the IC chip 21 is mounted in the element mounting region 50, the surface connection terminal 22 of the IC chip 21 is connected to the upper surface side wiring layer 54 (flip chip connection pad). Is electrically connected to the via conductor 57 of the flexible wiring board 51. Therefore, signal input / output is performed between the wiring board 12 and the IC chip 21 and power for operating the IC chip 21 as an MPU is supplied.

次に、上記のICチップ付き配線基板11を製造する手順について説明する。   Next, a procedure for manufacturing the wiring substrate 11 with the IC chip will be described.

まず、個別作製工程を実施して、セラミックキャパシタ131、フレキシブル配線基板51及び接着シート61を個別に作製する。個別作製工程におけるセラミックキャパシタ131の作製は、基本的には従来周知の手法によって行われる。具体的には、積層体形成工程を実施して、内部電極が印刷された複数枚の誘電体グリーンシートを積層する。そして、従来周知のラミネート装置を用いて、所定温度条件下でシート積層方向に押圧力を付与することにより、各誘電体グリーンシートを圧着して一体化させる。その結果、厚さ1mm程度のグリーンシート積層体が得られる。本実施形態では、積層圧着時の温度を60℃〜80℃に設定し、押圧力を300kg/cm〜1000kg/cmに設定することとしている。また、積層数を100層〜120層程度に設定している。積層数については、要求されるスペック等に応じて任意に変更可能である。 First, an individual manufacturing process is performed, and the ceramic capacitor 131, the flexible wiring board 51, and the adhesive sheet 61 are individually manufactured. The production of the ceramic capacitor 131 in the individual production process is basically performed by a conventionally known method. Specifically, a multilayer body forming step is performed to stack a plurality of dielectric green sheets on which internal electrodes are printed. Then, using a conventionally known laminating apparatus, a pressing force is applied in the sheet stacking direction under a predetermined temperature condition, whereby the respective dielectric green sheets are pressed and integrated. As a result, a green sheet laminate having a thickness of about 1 mm is obtained. In the present embodiment, to set the temperature at the time of stacking crimped 60 ° C. to 80 ° C., it has decided to set the pressing force to 300kg / cm 2 ~1000kg / cm 2 . Further, the number of stacked layers is set to about 100 to 120 layers. About the number of lamination | stacking, it can change arbitrarily according to the specification etc. which are requested | required.

次に、レーザー加工機を用いてレーザービームを照射することにより、グリーンシート積層体に直径約120μmのビア孔143を多数個貫通形成する。さらに、ペースト圧入充填装置を用いて、ビア孔143内にビア導体用ニッケルペーストを充填し、ビア導体134,137を形成する。   Next, by irradiating a laser beam using a laser processing machine, a large number of via holes 143 having a diameter of about 120 μm are formed through the green sheet laminate. Further, using a paste press-fitting and filling device, the via holes 143 are filled with nickel paste for via conductors to form via conductors 134 and 137.

そして、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体となる。そして、セラミック焼結体をブレークすれば、セラミックキャパシタ131を得ることができる。   Then, the green sheet laminate is degreased and further fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic sintered body. If the ceramic sintered body is broken, the ceramic capacitor 131 can be obtained.

また、個別作製工程におけるフレキシブル配線基板51の作製も、基本的には従来周知の手法によって行われる。即ち、銅張積層板に対してメカニカルドリル、YAGレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、銅張積層板を貫通するビア孔(図示略)を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでビア孔内にビア導体57を形成する。さらに、銅張積層板の両面のエッチングを行って上面側配線層54及び下面側配線層55を形成する。その結果、フレキシブル配線基板51を得る。   In addition, the flexible wiring board 51 in the individual manufacturing process is basically manufactured by a conventionally known method. That is, a drilling process is performed on the copper-clad laminate using a mechanical drill, a YAG laser, or a carbon dioxide gas laser, and via holes (not shown) penetrating the copper-clad laminate are formed in advance at predetermined positions. And the via conductor 57 is formed in a via hole by performing electroless copper plating and electrolytic copper plating according to a conventionally known method. Further, the upper surface side wiring layer 54 and the lower surface side wiring layer 55 are formed by etching both surfaces of the copper clad laminate. As a result, the flexible wiring board 51 is obtained.

さらに、個別作製工程において接着シート61を作製する。具体的には、接着シート61となる接着性有機材料シート60(図7参照)に対してメカニカルドリル、YAGレーザー、COレーザー、パンチング装置等を用いて孔あけ加工を行い、接着性有機材料シート60を貫通するビア孔66(図8参照)を所定位置にあらかじめ形成しておく(ビア孔形成工程)。なお、ビア孔66は、上側開口部の直径が約117μmとなり、下側開口部の直径が約113μmとなる。 Furthermore, the adhesive sheet 61 is produced in an individual production process. Specifically, the adhesive organic material sheet 60 (see FIG. 7) to be the adhesive sheet 61 is punched using a mechanical drill, YAG laser, CO 2 laser, punching device, etc. A via hole 66 (see FIG. 8) penetrating the sheet 60 is formed in advance at a predetermined position (via hole forming step). The via hole 66 has an upper opening having a diameter of approximately 117 μm and a lower opening having a diameter of approximately 113 μm.

次に、従来周知の印刷法により、導電ペーストをビア孔66に充填し導体柱62を形成する。具体的には、接着性有機材料シート60を支持台(図示略)に載置する。次に、ビア孔66に対応した位置に開口部を有する印刷マスクを用い、印圧を2kgf/cm、印刷スピードを50mm/secに設定して、表面に銀をコートした銅粉を含む導電ペーストを印刷し、ペースト充填層を形成する。そして、印刷装置から取り外した後、導電ペーストを加熱して溶剤等を蒸発させ、固形化させる。次いで、100℃程度の温度で約30分間加熱して仮硬化を行う。これにより、導電ペーストからなる導体柱62が少しだけ硬化し、接着シート61が完成する。その結果、ビア孔66内に導体柱62が形成される(導体柱形成工程)。このとき、導体柱62の先端部分が、接着性有機材料シート60の上面から突出する(図9参照)。このような構造にすれば、接着シート61及びフレキシブル配線基板51を接合する際に、導体柱62の上端部分とフレキシブル配線基板51の下面側配線層55とが圧接する。よって、例えば先端部分がフラットである場合に比べて他基板の導体部との接合強度が高くなり、接続信頼性の向上が図りやすくなる。 Next, the conductive pillar 62 is formed by filling the via hole 66 with a conductive paste by a conventionally known printing method. Specifically, the adhesive organic material sheet 60 is placed on a support base (not shown). Next, using a printing mask having an opening at a position corresponding to the via hole 66, the printing pressure is set to 2 kgf / cm 2 , the printing speed is set to 50 mm / sec, and the surface contains copper powder coated with silver on the surface. The paste is printed to form a paste filling layer. And after removing from a printing apparatus, a conductive paste is heated and a solvent etc. are evaporated and it solidifies. Next, temporary curing is performed by heating at a temperature of about 100 ° C. for about 30 minutes. Thereby, the conductive pillar 62 made of the conductive paste is slightly cured, and the adhesive sheet 61 is completed. As a result, the conductor pillar 62 is formed in the via hole 66 (conductor pillar forming step). At this time, the tip end portion of the conductor column 62 protrudes from the upper surface of the adhesive organic material sheet 60 (see FIG. 9). With such a structure, when the adhesive sheet 61 and the flexible wiring board 51 are joined, the upper end portion of the conductor column 62 and the lower surface side wiring layer 55 of the flexible wiring board 51 are pressed against each other. Therefore, for example, compared with the case where the tip portion is flat, the bonding strength with the conductor portion of the other substrate is increased, and the connection reliability is easily improved.

また、モジュール配線基板91(基板本体95)の作製も、基本的には従来周知の手法によって行われる。即ち、銅張積層板に対してメカニカルドリルを用いて孔あけ加工を行い、銅張積層板を貫通するビア孔(図示略)を所定位置にあらかじめ形成しておく。なお、銅張積層板に対してYAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行うことで、ビア孔を形成してもよい。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行い、ビア孔内に導体柱96を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って上面側パッド97及び下面側パッド99を例えばサブトラクティブ法によって形成する。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離することにより、基板本体95を得る。なお、上面側パッド97及び下面側パッド99を、セミアディティブ法によって形成してもよい。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層及び銅箔をエッチングで除去する。その結果、基板本体95を得る。   The module wiring board 91 (board body 95) is basically manufactured by a conventionally known method. That is, drilling is performed on the copper clad laminate using a mechanical drill, and via holes (not shown) penetrating the copper clad laminate are formed in advance at predetermined positions. In addition, you may form a via hole by performing a laser drilling process with respect to a copper clad laminated board using a YAG laser or a carbon dioxide gas laser. Then, electroless copper plating and electrolytic copper plating are performed according to a conventionally known method to form the conductive pillar 96 in the via hole. Further, the copper foil on both sides of the copper clad laminate is etched to form the upper surface side pad 97 and the lower surface side pad 99 by, for example, a subtractive method. Specifically, after the electroless copper plating, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode. Further, the dry film is laminated, and the dry film is exposed and developed to form a dry film in a predetermined pattern. In this state, unnecessary electrolytic copper plating layer, electroless copper plating layer and copper foil are removed by etching. Thereafter, the substrate main body 95 is obtained by peeling the dry film. The upper surface side pad 97 and the lower surface side pad 99 may be formed by a semi-additive method. Specifically, after electroless copper plating, exposure and development are performed to form a predetermined pattern of plating resist. In this state, after electrolytic copper plating is performed using the electroless copper plating layer as a common electrode, the resist is first dissolved and removed, and unnecessary electroless copper plating layer and copper foil are removed by etching. As a result, a substrate body 95 is obtained.

次に、電気検査工程(個別検査工程)を実施し、完成したセラミックキャパシタ131、フレキシブル配線基板51及び接着シート61に対する電気検査を個別に行う。それとともに、完成したモジュール配線基板91に対する電気検査も行う。なお、本実施形態における電気検査とは、例えば、インサーキットテスタを用いて行う一般的なインサーキットテストを指す。さらに、完成したセラミックキャパシタ131、フレキシブル配線基板51、接着シート61及びモジュール配線基板91に対し、この時点で併せて外観検査を個別に行ってもよい。このとき、不良品を発見した場合には、その不良品を事前に除去する。そして、電気検査や外観検査に合格したセラミックキャパシタ131、フレキシブル配線基板51、接着シート61及びモジュール配線基板91のみを用いて位置決め工程(第1位置決め工程、第2位置決め工程)以降の工程を行う。従って、ICチップ付き配線基板11が不良品となる確率が低くなり、歩留まりの向上につながる。   Next, an electrical inspection process (individual inspection process) is performed, and an electrical inspection is individually performed on the completed ceramic capacitor 131, flexible wiring board 51, and adhesive sheet 61. At the same time, an electrical inspection is performed on the completed module wiring board 91. The electrical inspection in the present embodiment refers to a general in-circuit test performed using an in-circuit tester, for example. Further, the appearance inspection may be individually performed on the completed ceramic capacitor 131, the flexible wiring board 51, the adhesive sheet 61, and the module wiring board 91 at this time. At this time, if a defective product is found, the defective product is removed in advance. And the process after a positioning process (a 1st positioning process, a 2nd positioning process) is performed only using the ceramic capacitor 131, the flexible wiring board 51, the adhesive sheet 61, and the module wiring board 91 which passed the electrical inspection and the external appearance inspection. Therefore, the probability that the wiring substrate 11 with the IC chip becomes a defective product is reduced, leading to an improvement in yield.

そして、第1位置決め工程では、まず、平板状の下治具101上に、フレキシブル配線基板51、接着シート61、セラミックキャパシタ131を順番に重ねる。そして、下治具101の上にスペーサ102を載置する。なお、スペーサ102の板厚の最大値は、フレキシブル配線基板51とセラミックキャパシタ131と接着シート61とからなる積層物の高さと略等しくなっている。また、スペーサ102には、下治具101に突設された複数の位置決めピン105が挿通される。このため、スペーサ102及び積層物の平面方向への位置ずれが防止される。その後、接着シート61及びスペーサ102上に平板状の上治具104を載置する(図10参照)。なお、下治具101は、同下治具101の下面側に、クッション材103を貼り付けた構造となっている。従って、フレキシブル配線基板51から突出する上面側配線層54は、弾性体であるクッション材103に接触するようになっている。このとき、クッション材103は弾性変形してフレキシブル配線基板51側の凹凸形状に追従する。これにより、接着シート61に対して均等に押圧力を付加することができる。なお、上記のような治具を用いて位置決めを行う代わりに、基板などの位置を検出する画像認識装置を有する、いわゆるダイマウンタ装置を用いて位置決めを行うことも可能である。   In the first positioning step, first, the flexible wiring substrate 51, the adhesive sheet 61, and the ceramic capacitor 131 are sequentially stacked on the flat lower jig 101. Then, the spacer 102 is placed on the lower jig 101. Note that the maximum value of the thickness of the spacer 102 is substantially equal to the height of the laminate composed of the flexible wiring substrate 51, the ceramic capacitor 131, and the adhesive sheet 61. A plurality of positioning pins 105 protruding from the lower jig 101 are inserted into the spacer 102. For this reason, the position shift to the plane direction of the spacer 102 and a laminated body is prevented. Thereafter, the flat upper jig 104 is placed on the adhesive sheet 61 and the spacer 102 (see FIG. 10). The lower jig 101 has a structure in which a cushion material 103 is attached to the lower surface side of the lower jig 101. Therefore, the upper surface side wiring layer 54 protruding from the flexible wiring board 51 comes into contact with the cushion material 103 which is an elastic body. At this time, the cushion material 103 is elastically deformed and follows the uneven shape on the flexible wiring board 51 side. Thereby, it is possible to apply a pressing force evenly to the adhesive sheet 61. In addition, it is also possible to perform positioning using what is called a die mounter apparatus which has an image recognition apparatus which detects the position of a board | substrate etc. instead of performing positioning using the above jig | tools.

そして次に、下記の要領で第1接合工程(接合工程)を実施する。本実施形態において具体的には、20Torr(≒2666Pa)以下の真空下で260℃以上の温度となるように加熱を行いながら積層方向(接合方向)に押圧力(4MPa)を加える(真空熱プレス)。これに伴い、フレキシブル配線基板51、セラミックキャパシタ131及び接着シート61が積層方向に沿って押圧されるとともに、熱により接着シート61の可塑性が大きくなる。そして、フレキシブル配線基板51の基板下面53上に、接着シート61を介してセラミックキャパシタ131が接着(熱圧着)される。この際、フレキシブル配線基板51の下面側配線層55が接着シート61の導体柱62に圧接するとともに、セラミックキャパシタ131の外部端子電極41が導体柱62に圧接する。よって、セラミックキャパシタ131の外部端子電極41とフレキシブル配線基板51の表面端子部56とが、接着シート61内の導体柱62を介して互いに電気的に接続され、配線基板12が形成される。即ち、フレキシブル配線基板51、セラミックキャパシタ131及び接着シート61の接合は真空雰囲気下での接合となるため、エアの巻き込みによるボイドの発生を効果的に抑制できる。   Next, the first joining step (joining step) is performed in the following manner. Specifically, in this embodiment, a pressing force (4 MPa) is applied in the laminating direction (joining direction) while heating to a temperature of 260 ° C. or higher under a vacuum of 20 Torr (≈2666 Pa) or less (vacuum hot press ). Accordingly, the flexible wiring substrate 51, the ceramic capacitor 131, and the adhesive sheet 61 are pressed along the stacking direction, and the plasticity of the adhesive sheet 61 is increased by heat. Then, the ceramic capacitor 131 is bonded (thermocompression bonding) to the lower surface 53 of the flexible wiring substrate 51 through the adhesive sheet 61. At this time, the lower surface side wiring layer 55 of the flexible wiring substrate 51 is in pressure contact with the conductor column 62 of the adhesive sheet 61, and the external terminal electrode 41 of the ceramic capacitor 131 is in pressure contact with the conductor column 62. Therefore, the external terminal electrode 41 of the ceramic capacitor 131 and the surface terminal portion 56 of the flexible wiring board 51 are electrically connected to each other via the conductor pillar 62 in the adhesive sheet 61, thereby forming the wiring board 12. That is, since the flexible wiring board 51, the ceramic capacitor 131, and the adhesive sheet 61 are joined in a vacuum atmosphere, generation of voids due to air entrainment can be effectively suppressed.

次に、下記の要領で第2位置決め工程及び第2接合工程を実施する。なお、第2位置決め工程及び第2接合工程は、第1位置決め工程及び第1接合工程の前に行ってもよい。また、第1位置決め工程及び第1接合工程と同時に行うようにすれば、工数が少なくなり、確実に低コスト化を達成することができる。   Next, a 2nd positioning process and a 2nd joining process are implemented in the following way. In addition, you may perform a 2nd positioning process and a 2nd joining process before a 1st positioning process and a 1st joining process. Moreover, if it is performed simultaneously with the first positioning step and the first joining step, the number of steps can be reduced and the cost can be reliably reduced.

第2位置決め工程では、まず、平板状の下治具151上に、フレキシブル配線基板51及び接着シート61を載置する。このとき、接着シート61が上側となるように載置する。この場合、フレキシブル配線基板51の外周部分には、下治具151に突設された複数の位置決めピン155が挿通される。これにより、フレキシブル配線基板51の平面方向への位置ずれが防止される。次に、フレキシブル配線基板51上に基板本体95を載置する。このとき、互いに対向したフレキシブル配線基板51の上面側配線層54と、基板本体95の下面側パッド99との間に、接着シート61が位置するようになる。そして、下治具151の上にスペーサ152を載置する。なお、スペーサ152の板厚は、基板本体95の高さと略等しくなっている。また、スペーサ152には複数の位置決めピン155が挿通されている。このため、基板本体95の平面方向への位置ずれが防止される。その後、基板本体95及びスペーサ152上に平板状の上治具154を載置する(図11参照)。   In the second positioning step, first, the flexible wiring board 51 and the adhesive sheet 61 are placed on the flat lower jig 151. At this time, the adhesive sheet 61 is placed on the upper side. In this case, a plurality of positioning pins 155 protruding from the lower jig 151 are inserted into the outer peripheral portion of the flexible wiring board 51. Thereby, the position shift to the plane direction of the flexible wiring board 51 is prevented. Next, the substrate body 95 is placed on the flexible wiring substrate 51. At this time, the adhesive sheet 61 is positioned between the upper surface side wiring layer 54 of the flexible wiring substrate 51 and the lower surface side pad 99 of the substrate body 95 facing each other. Then, the spacer 152 is placed on the lower jig 151. Note that the thickness of the spacer 152 is substantially equal to the height of the substrate body 95. A plurality of positioning pins 155 are inserted through the spacer 152. For this reason, displacement of the substrate body 95 in the planar direction is prevented. Thereafter, a flat upper jig 154 is placed on the substrate body 95 and the spacer 152 (see FIG. 11).

そして次に、第2接合工程を実施する。本実施形態において具体的には、20Torr(≒2666Pa)以下の真空下で260℃以上の温度となるように加熱を行いながら積層方向に押圧力(4MPa)を加える(真空熱プレス)。これに伴い、基板本体95がフレキシブル配線基板51側に押圧されるとともに、熱により接着シート61の可塑性が大きくなる。そして、このような状態の接着シート61を介して、フレキシブル配線基板51の基板下面53側に対して基板本体95が接合(熱圧着)される。この際、接着シート61の導体柱62と基板本体95の上面側パッド97とが圧接する。よって、基板本体95の導体柱96とフレキシブル配線基板51の下面側配線層55とが、接着シート61内の導体柱62を介して互いに電気的に接続される。即ち、フレキシブル配線基板51に対する基板本体95の接合は真空雰囲気下での接合となるため、エアの巻き込みによるボイドの発生を効果的に抑制できる。   Next, a second joining step is performed. Specifically, in this embodiment, a pressing force (4 MPa) is applied in the laminating direction while heating to a temperature of 260 ° C. or higher under a vacuum of 20 Torr (≈2666 Pa) or less (vacuum hot press). As a result, the substrate body 95 is pressed toward the flexible wiring substrate 51, and the plasticity of the adhesive sheet 61 increases due to heat. Then, the substrate body 95 is bonded (thermocompression bonding) to the substrate lower surface 53 side of the flexible wiring substrate 51 through the adhesive sheet 61 in such a state. At this time, the conductor column 62 of the adhesive sheet 61 and the upper surface side pad 97 of the substrate body 95 are pressed against each other. Therefore, the conductor column 96 of the substrate body 95 and the lower surface side wiring layer 55 of the flexible wiring substrate 51 are electrically connected to each other via the conductor column 62 in the adhesive sheet 61. That is, since the bonding of the substrate body 95 to the flexible wiring substrate 51 is performed in a vacuum atmosphere, generation of voids due to air entrainment can be effectively suppressed.

なお、上記の上治具154は、同上治具154の下面側に、クッション材153を貼り付けた構造となっている。従って、基板本体95の下面94に突出する下面側パッド99は、弾性体であるクッション材153に接触するようになっている。このとき、クッション材153は弾性変形して基板本体95側の凹凸形状に追従する。これにより、基板本体95に対して均等に押圧力を付加することができる。   The upper jig 154 has a structure in which a cushion material 153 is attached to the lower surface side of the same jig 154. Therefore, the lower surface side pad 99 protruding from the lower surface 94 of the substrate body 95 comes into contact with the cushion material 153 which is an elastic body. At this time, the cushion material 153 is elastically deformed to follow the uneven shape on the substrate body 95 side. Thereby, a pressing force can be applied evenly to the substrate body 95.

次に、セラミックキャパシタ131のキャパシタ下面24に対するはんだペースト印刷を行い、はんだバンプ49を形成する。このようにすれば、第1接合工程を実施する際にはんだバンプ49が邪魔にならなくて済む。また、前記第1接合工程後にはんだバンプ形成を行うと、前記第1接合工程前にはんだバンプ形成を行う場合とは異なり、はんだバンプ49が260℃以上の高温に遭遇しにくくなる。従って、必ずしも高融点はんだを選択しなくてもよくなり、はんだ材料の選択の自由度が大きくなる。   Next, solder paste printing is performed on the capacitor lower surface 24 of the ceramic capacitor 131 to form solder bumps 49. In this way, the solder bumps 49 do not need to get in the way when the first joining step is performed. In addition, when solder bump formation is performed after the first bonding step, the solder bump 49 is unlikely to encounter a high temperature of 260 ° C. or higher, unlike when solder bump formation is performed before the first bonding step. Therefore, it is not always necessary to select a high melting point solder, and the degree of freedom in selecting a solder material is increased.

もっとも、接着シート61を作製する時点で、はんだバンプ49を同時に形成し、その後で第1接合工程を実施するようにしてもよい。このようにすれば、電気検査工程にて接着シート61を検査する際に、はんだバンプ49も含めて検査できるため、はんだバンプ49に不良が生じた状態でICチップ付き配線基板11が製造されることを防止できる。   However, the solder bump 49 may be formed at the same time when the adhesive sheet 61 is produced, and then the first joining step may be performed. In this way, when the adhesive sheet 61 is inspected in the electrical inspection step, the inspection including the solder bumps 49 can be performed, so that the wiring board 11 with an IC chip is manufactured in a state where the solder bumps 49 are defective. Can be prevented.

また、基板本体95の下面94側に複数の電子部品92を載置する。このとき、電子部品92側の面接続端子98と、基板本体95側の下面側パッド99とを位置合わせするようにする。そして、加熱して各面接続端子98をリフローすることにより、面接続端子98と下面側パッド99とを接合する。   In addition, a plurality of electronic components 92 are placed on the lower surface 94 side of the substrate body 95. At this time, the surface connection terminal 98 on the electronic component 92 side and the lower surface side pad 99 on the board body 95 side are aligned. And by heating and reflowing each surface connection terminal 98, the surface connection terminal 98 and the lower surface side pad 99 are joined.

その後、フレキシブル配線基板51の表面端子部56にICチップ21を載置する。このとき、ICチップ21側の面接続端子22と、フレキシブル配線基板51側の上面側配線層54とを位置合わせするようにする。そして、加熱して各面接続端子22をリフローすることにより、面接続端子22と上面側配線層54とを接合する。するとこの段階で、複数の機能が集積してシステム化されたICチップ付き配線基板11(いわゆるシステム・イン・パッケージ:SIP)が完成する。   Thereafter, the IC chip 21 is placed on the surface terminal portion 56 of the flexible wiring board 51. At this time, the surface connection terminals 22 on the IC chip 21 side and the upper surface side wiring layer 54 on the flexible wiring board 51 side are aligned. And by heating and reflowing each surface connection terminal 22, the surface connection terminal 22 and the upper surface side wiring layer 54 are joined. At this stage, a wiring board 11 with an IC chip (so-called system-in-package: SIP) in which a plurality of functions are integrated and systematized is completed.

さらに、セラミックキャパシタ131のはんだバンプ49と、マザーボード81側の端子82とを位置合わせして、マザーボード81上にICチップ付き配線基板11を載置する。そして、加熱して各はんだバンプ49をリフローすることにより、はんだバンプ49と端子82とを接合する。これにより、ICチップ付き配線基板11がマザーボード81上に搭載される。   Further, the solder bumps 49 of the ceramic capacitor 131 and the terminals 82 on the mother board 81 side are aligned, and the wiring board 11 with IC chip is placed on the mother board 81. Then, the solder bumps 49 and the terminals 82 are joined by heating and reflowing the solder bumps 49. Thereby, the wiring substrate 11 with IC chip is mounted on the mother board 81.

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

(1)本実施形態のICチップ付き配線基板11では、フレキシブル配線基板51が、略矩形平板状のセラミックキャパシタ131が接着されることによって補強される。しかも、複数の外部端子電極41がキャパシタ上面23上においてアレイ状に配置、即ちキャパシタ上面23上において均等に配置され、それらがフレキシブル配線基板51の下面側配線層55に接続されることによっても補強される。これらのことにより、フレキシブル配線基板51の強度が、素子搭載領域50において均一となる。よって、フレキシブル配線基板51が変形して凹凸を生じにくくなるため、素子搭載領域50内のコプラナリティが高くなる。その結果、ICチップ21の有する面接続端子22と素子搭載領域50の有する表面端子部56との接続不良が生じにくくなり、高い接続信頼性を得ることができる。   (1) In the wiring substrate 11 with IC chip of the present embodiment, the flexible wiring substrate 51 is reinforced by bonding a ceramic capacitor 131 having a substantially rectangular flat plate shape. In addition, the plurality of external terminal electrodes 41 are arranged in an array on the capacitor upper surface 23, that is, evenly arranged on the capacitor upper surface 23, and they are reinforced by being connected to the lower surface side wiring layer 55 of the flexible wiring substrate 51. Is done. As a result, the strength of the flexible wiring board 51 is uniform in the element mounting region 50. Therefore, since the flexible wiring board 51 is not easily deformed to cause unevenness, the coplanarity in the element mounting region 50 is increased. As a result, connection failure between the surface connection terminal 22 of the IC chip 21 and the surface terminal portion 56 of the element mounting region 50 is less likely to occur, and high connection reliability can be obtained.

また、ICチップ21は、基板上面52に設定された素子搭載領域50上に搭載されているため、配線基板12の外側に露出している。このため、ICチップ21から生じた熱が配線基板12の外部に放散されやすくなる。よって、熱の影響による配線基板12の塑性変形が防止される。従って、寸法安定性の高い配線基板12を得ることができる。   Further, since the IC chip 21 is mounted on the element mounting region 50 set on the upper surface 52 of the substrate, it is exposed to the outside of the wiring substrate 12. For this reason, the heat generated from the IC chip 21 is easily dissipated to the outside of the wiring board 12. Therefore, plastic deformation of the wiring board 12 due to the influence of heat is prevented. Therefore, the wiring board 12 with high dimensional stability can be obtained.

(2)本実施形態のセラミックキャパシタ131は、接着シート61を介してフレキシブル配線基板51に接合されており、外側に露出している。よって、例えばフレキシブル配線基板51及び接着シート61からなる積層体にセラミックキャパシタ131が埋設される場合に比べて、セラミックキャパシタ131を放熱板として機能させやすくなる。ゆえに、セラミックキャパシタ131からの熱の影響によるフレキシブル配線基板51及び接着シート61の塑性変形が防止される。このため、寸法安定性の高い配線基板12を得ることができる。また、セラミックキャパシタ131が外側に露出しているため、セラミックキャパシタ131の大型化、高機能化などが容易になる。   (2) The ceramic capacitor 131 of this embodiment is bonded to the flexible wiring board 51 via the adhesive sheet 61 and exposed to the outside. Therefore, for example, compared to a case where the ceramic capacitor 131 is embedded in a laminate including the flexible wiring board 51 and the adhesive sheet 61, the ceramic capacitor 131 can be easily functioned as a heat sink. Therefore, plastic deformation of the flexible wiring board 51 and the adhesive sheet 61 due to the influence of heat from the ceramic capacitor 131 is prevented. For this reason, the wiring board 12 with high dimensional stability can be obtained. Further, since the ceramic capacitor 131 is exposed to the outside, it is easy to increase the size and functionality of the ceramic capacitor 131.

(3)本実施形態のフレキシブル配線基板51及びセラミックキャパシタ131は、接着シート61を介して接着されている。このため、キャパシタ上面23が有する外部端子電極41がシート下面65に接触した際に、シート下面65をキャパシタ上面23側の凹凸形状に追従させることができるため、接着シート61のシート上面64に凹凸が生じにくくなる。よって、密着性が高くなるとともに、シート上面64のコプラナリティが高くなる。ゆえに、フレキシブル配線基板51の素子搭載領域50のコプラナリティがより高くなる。   (3) The flexible wiring board 51 and the ceramic capacitor 131 of this embodiment are bonded via an adhesive sheet 61. Therefore, when the external terminal electrode 41 of the capacitor upper surface 23 contacts the sheet lower surface 65, the sheet lower surface 65 can follow the uneven shape on the capacitor upper surface 23 side. Is less likely to occur. Therefore, the adhesion is increased and the coplanarity of the sheet upper surface 64 is increased. Therefore, the coplanarity of the element mounting area 50 of the flexible wiring board 51 becomes higher.

(4)本実施形態のICチップ付き配線基板11は、配線基板12に加えてモジュール配線基板91を有するため、モジュール配線基板91を有しない場合に比べて、多機能化を図ることができる。ゆえに、1つのシステム化されたICチップ付き配線基板11(いわゆるシステム・イン・パッケージ:SIP)を実現しやすくなり、付加価値も高くなる。   (4) Since the wiring board 11 with IC chip of the present embodiment includes the module wiring board 91 in addition to the wiring board 12, the number of functions can be increased as compared with the case where the module wiring board 91 is not provided. Therefore, it becomes easy to realize one systemized wiring board 11 with an IC chip (so-called system-in-package: SIP), and the added value is also increased.

(5)本実施形態のフレキシブル配線基板51は、基板上面52及び基板下面53の両方に導体パターン(上面側配線層54、下面側配線層55)が形成されている。このため、導体パターンが何ら形成されていない接着シート61を用いたとしても、多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。   (5) In the flexible wiring board 51 of this embodiment, conductor patterns (upper surface side wiring layer 54 and lower surface side wiring layer 55) are formed on both the upper surface 52 and the lower surface 53 of the substrate. For this reason, even if the adhesive sheet 61 on which no conductor pattern is formed is used, it is possible to configure a large number of circuits inside, and the added value can be increased.

(6)本実施形態の接着シート61は、熱可塑性樹脂(熱可塑性ポリイミド)からなる絶縁基材を主体として形成されている。よって、例えば、フレキシブル配線基板51及び接着シート61が互いに位置ずれした状態で接合されたとしても、接着シート61を再度加熱すれば、フレキシブル配線基板51から接着シート61を剥離できる。このため、フレキシブル配線基板51及び接着シート61を容易に接合し直すことが可能となる。同様に、セラミックキャパシタ131及び接着シート61が互いに位置ずれした状態で接合されたとしても、接着シート61を再度加熱すれば、フレキシブル配線基板51から接着シート61を剥離できる。このため、セラミックキャパシタ131及び接着シート61を容易に接合し直すことが可能となる。さらに、フレキシブル配線基板51に基板本体95が位置ずれした状態で接合されたとしても、接着シート61を再度加熱すれば、基板本体95を接着シート61から剥離できる。このため、フレキシブル配線基板51に基板本体95を容易に接合し直すことが可能となる。   (6) The adhesive sheet 61 of this embodiment is formed mainly of an insulating substrate made of a thermoplastic resin (thermoplastic polyimide). Therefore, for example, even if the flexible wiring board 51 and the adhesive sheet 61 are joined in a state of being displaced from each other, the adhesive sheet 61 can be peeled from the flexible wiring board 51 by heating the adhesive sheet 61 again. For this reason, it becomes possible to rejoin the flexible wiring board 51 and the adhesive sheet 61 easily. Similarly, even if the ceramic capacitor 131 and the adhesive sheet 61 are joined with their positions being shifted from each other, the adhesive sheet 61 can be peeled from the flexible wiring board 51 by heating the adhesive sheet 61 again. For this reason, the ceramic capacitor 131 and the adhesive sheet 61 can be easily joined again. Further, even if the substrate main body 95 is bonded to the flexible wiring substrate 51 in a state of being displaced, the substrate main body 95 can be peeled from the adhesive sheet 61 by heating the adhesive sheet 61 again. For this reason, it is possible to easily rejoin the substrate body 95 to the flexible wiring substrate 51.

(7)本実施形態の製造方法では、配線基板12を形成する前に、個別作製工程にてセラミックキャパシタ131とフレキシブル配線基板51と接着シート61を個別に作製するため、これらの電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格したセラミックキャパシタ131、フレキシブル配線基板51及び接着シート61のみを接合して配線基板12を形成することができる。従って、配線基板12が不良品となる確率が低くなり、歩留まりの向上につながる。   (7) In the manufacturing method of this embodiment, before the wiring substrate 12 is formed, the ceramic capacitor 131, the flexible wiring substrate 51, and the adhesive sheet 61 are individually manufactured in an individual manufacturing process. Can be done. Therefore, since a defective product can be found and removed in advance before joining, only the ceramic capacitor 131, the flexible wiring board 51, and the adhesive sheet 61 that have passed the electrical inspection can be joined to form the wiring board 12. . Therefore, the probability that the wiring board 12 becomes a defective product is reduced, leading to an improvement in yield.

(8)本実施形態の製造方法では、フレキシブル配線基板51の素子搭載領域50にICチップ21を実装する前の時点で第1接合工程を実施しているため、上治具104の荷重がICチップ21に加わることがない。ゆえに、ICチップ21のクラックの発生を確実に防止することができる。また、本実施形態では、基板本体95の上面側パッド97に電子部品92を実装する前の時点で第2接合工程を実施しているため、上治具154の荷重が電子部品92に加わることがない。ゆえに、電子部品92のクラックの発生を確実に防止することができる。   (8) In the manufacturing method of the present embodiment, since the first bonding process is performed before the IC chip 21 is mounted on the element mounting region 50 of the flexible wiring board 51, the load of the upper jig 104 is IC It does not join the chip 21. Therefore, the occurrence of cracks in the IC chip 21 can be reliably prevented. In the present embodiment, since the second bonding step is performed before the electronic component 92 is mounted on the upper surface side pad 97 of the substrate body 95, the load of the upper jig 154 is applied to the electronic component 92. There is no. Therefore, the occurrence of cracks in the electronic component 92 can be reliably prevented.

なお、本発明の実施形態は以下のように変更してもよい。   In addition, you may change embodiment of this invention as follows.

・上記実施形態では、セラミックキャパシタ131は、1枚のフレキシブル配線基板51と1枚の接着シート61とを介してICチップ21に対して電気的に接続されていた。しかし、セラミックキャパシタ131を、複数枚のフレキシブル配線基板51と複数枚の接着シート61を介してICチップ21に対して電気的に接続してもよい。例えば図12に示されるように、セラミックキャパシタ131を、2枚のフレキシブル配線基板51と2枚の接着シート61とを介してICチップ21に接続してもよい。このようにすれば、フレキシブル配線基板51が1層しかない場合に比べて、さらに多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。   In the above embodiment, the ceramic capacitor 131 is electrically connected to the IC chip 21 via one flexible wiring board 51 and one adhesive sheet 61. However, the ceramic capacitor 131 may be electrically connected to the IC chip 21 via the plurality of flexible wiring boards 51 and the plurality of adhesive sheets 61. For example, as shown in FIG. 12, the ceramic capacitor 131 may be connected to the IC chip 21 through two flexible wiring boards 51 and two adhesive sheets 61. In this way, compared to the case where the flexible wiring board 51 has only one layer, it becomes possible to configure more circuits inside, and the added value can be increased.

また、図12のフレキシブル配線基板51及び接着シート61を延長し、その延長部分を例えば下側に折り返してもよい。そして、その延長部分を、セラミックキャパシタ131のキャパシタ下面24側に接着してもよい。このようにすれば、セラミックキャパシタ131が、2枚のフレキシブル配線基板51及び2枚の接着シート61からなる積層部に埋設される。   Moreover, the flexible wiring board 51 and the adhesive sheet 61 of FIG. 12 may be extended, and the extended portion may be folded downward, for example. Then, the extended portion may be bonded to the capacitor lower surface 24 side of the ceramic capacitor 131. In this way, the ceramic capacitor 131 is embedded in the laminated portion including the two flexible wiring boards 51 and the two adhesive sheets 61.

・上記実施形態では、外部端子電極41がキャパシタ上面23上の接続端子となっており、はんだバンプ49がキャパシタ下面24上の接続端子となっていた。しかし、例えば図12に示されるように、ビア導体134,137の上端部分及び下端部分を、キャパシタ上面23上及びキャパシタ下面24上の接続端子としてもよい。   In the above embodiment, the external terminal electrode 41 is a connection terminal on the capacitor upper surface 23, and the solder bump 49 is a connection terminal on the capacitor lower surface 24. However, for example, as shown in FIG. 12, the upper and lower end portions of the via conductors 134 and 137 may be connection terminals on the capacitor upper surface 23 and the capacitor lower surface 24.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, the technical ideas grasped by the embodiment described above are listed below.

(1)基板第1主面及び基板第2主面を有するフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタとを備え、前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に設定され、半導体回路素子が搭載可能な素子搭載領域と、前記素子搭載領域内に形成され、前記半導体回路素子の有する複数の端子が接続可能な複数の表面端子部とを有していることを特徴とする配線基板。   (1) A flexible substrate having a first substrate main surface and a second substrate main surface, a capacitor main surface, a plurality of connection terminals arranged in an array on the capacitor main surface, and the capacitor main surface A substantially flat capacitor having a surface bonded to the substrate first main surface side, and the flexible substrate is set in a region corresponding to the portion where the capacitor exists on the second substrate main surface, and a semiconductor circuit element And a plurality of surface terminal portions formed in the element mounting region to which a plurality of terminals of the semiconductor circuit element can be connected.

(2)基板第1主面及び基板第2主面を有するフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタとを備え、前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に、複数の表面端子部を有しており、前記複数の表面端子部は、基板平面方向に延びる導体パターンの一部を構成していることを特徴とする配線基板。   (2) A flexible substrate having a first substrate main surface and a second substrate main surface; a capacitor main surface; a plurality of connection terminals arranged in an array on the capacitor main surface; A substantially flat plate-like capacitor whose surface is bonded to the substrate first main surface side, and the flexible substrate has a plurality of surface terminal portions in a region corresponding to the capacitor existing portion on the substrate second main surface. And the plurality of surface terminal portions constitute a part of a conductor pattern extending in the substrate plane direction.

(3)基板第1主面及び基板第2主面を有する複数のフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタと、シート第1主面と、シート第2主面と、前記シート第1主面及び前記シート第2主面間を導通する複数の導体柱とを有する複数の接着シートと
を備え、前記キャパシタが、前記複数のフレキシブル基板及び前記複数の接着シートからなる積層部に埋設され、最上層の前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に、複数の表面端子部を有していることを特徴とする配線基板。
(3) a plurality of flexible substrates having a substrate first main surface and a substrate second main surface; a capacitor main surface; and a plurality of connection terminals arranged in an array on the capacitor main surface, A substantially flat capacitor having a capacitor main surface bonded to the substrate first main surface side, a sheet first main surface, a sheet second main surface, and between the sheet first main surface and the sheet second main surface. A plurality of adhesive sheets having a plurality of conductive pillars, and the capacitor is embedded in a laminated portion composed of the plurality of flexible substrates and the plurality of adhesive sheets, and the uppermost flexible substrate includes: A wiring board having a plurality of surface terminal portions in a region corresponding to a portion where the capacitor exists on the second main surface of the substrate.

(4)基板第1主面及び基板第2主面を有するフレキシブル基板と、キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタと、複数の端子を有する半導体回路素子とを備え、前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に素子搭載領域を有し、その素子搭載領域内に複数の表面端子部を有しており、前記素子搭載領域上に搭載された前記半導体回路素子の有する前記複数の端子は、前記複数の表面端子部に接続されており、前記キャパシタ主面の面積が、前記素子搭載領域の面積の1倍以上5倍以下に設定されていることを特徴とする半導体回路素子付き配線基板。   (4) A flexible substrate having a first substrate main surface and a second substrate main surface, a capacitor main surface, and a plurality of connection terminals arranged in an array on the capacitor main surface, wherein the capacitor main surface A substantially flat capacitor having a surface bonded to the substrate first main surface side, and a semiconductor circuit element having a plurality of terminals, wherein the flexible substrate is formed on the second main surface of the substrate at the portion where the capacitor exists. The corresponding area has an element mounting area, the element mounting area has a plurality of surface terminal portions, and the semiconductor circuit elements mounted on the element mounting area have the plurality of terminals A wiring substrate with a semiconductor circuit element, wherein the wiring board is connected to a plurality of surface terminal portions, and the area of the capacitor main surface is set to be 1 to 5 times the area of the element mounting region.

本実施形態において、配線基板などからなるICチップ付き配線基板を示す概略断面図。In this embodiment, the schematic sectional drawing which shows the wiring board with an IC chip which consists of a wiring board. 配線基板を示す拡大断面図。The expanded sectional view which shows a wiring board. セラミックキャパシタの内層における接続を説明するための概略説明図。Schematic explanatory drawing for demonstrating the connection in the inner layer of a ceramic capacitor. セラミックキャパシタの内層における接続を説明するための概略説明図。Schematic explanatory drawing for demonstrating the connection in the inner layer of a ceramic capacitor. フレキシブル配線基板、セラミックコンデンサ及び接着シートからなる構造体の構成を示す分解断面図。The exploded sectional view showing composition of a structure which consists of a flexible wiring board, a ceramic capacitor, and an adhesive sheet. フレキシブル配線基板、接着シート及び基板本体からなる構造体の構成を示す分解断面図。The exploded sectional view showing composition of a structure which consists of a flexible wiring board, an adhesive sheet, and a substrate body. 接着シートの作製過程において、接着性有機材料シートを示す概略断面図。The schematic sectional drawing which shows an adhesive organic material sheet in the preparation process of an adhesive sheet. 接着シートの作製過程において、接着性有機材料シートにビア孔を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a via hole in an adhesive organic material sheet in the preparation process of an adhesive sheet. 接着シートの作製過程において、ビア孔内に導体柱を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a conductor pillar in a via hole in the preparation process of an adhesive sheet. ICチップ付き配線基板の製造過程において、フレキシブル配線基板、セラミックコンデンサ及び接着シートを接合するときの様子を示す概略断面図。The schematic sectional drawing which shows a mode when a flexible wiring board, a ceramic capacitor, and an adhesive sheet are joined in the manufacture process of a wiring board with an IC chip. ICチップ付き配線基板の製造過程において、フレキシブル配線基板及び基板本体を互いに接合するときの様子を示す概略断面図。The schematic sectional drawing which shows a mode when a flexible wiring board and a board | substrate main body are mutually joined in the manufacture process of a wiring board with an IC chip. 他の実施形態におけるICチップ付き配線基板を示す概略断面図。The schematic sectional drawing which shows the wiring board with an IC chip in other embodiment. 従来技術における配線基板を示す概略断面図。The schematic sectional drawing which shows the wiring board in a prior art.

符号の説明Explanation of symbols

11…半導体回路素子付き配線基板としてのICチップ付き配線基板
12…配線基板
21…半導体回路素子としてのICチップ
22…半導体回路素子の有する端子としての面接続端子
23…キャパシタ主面としてのキャパシタ上面
24…キャパシタ裏面としてのキャパシタ下面
41…キャパシタ主面上にある接続端子としての外部端子電極
49…キャパシタ裏面上にある接続端子としてのはんだバンプ
50…素子搭載領域
51…フレキシブル基板としてのフレキシブル配線基板
52…基板第2主面としての基板上面
53…基板第1主面としての基板下面
55…フレキシブル基板の表面導体としての下面側配線層
56…表面端子部
60…接着シート用基材としての接着性有機材料シート
61…接着シート
62…導体柱
64…シート第2主面としてのシート上面
65…シート第1主面としてのシート下面
66…ビア孔
90…モジュール搭載部
91…機能モジュールとしてのモジュール配線基板
97…機能モジュールの接続用端子としての上面側パッド
131…キャパシタとしてのセラミックキャパシタ
134,137…ビア導体
DESCRIPTION OF SYMBOLS 11 ... Wiring board with IC chip as wiring board with semiconductor circuit element 12 ... Wiring board 21 ... IC chip 22 as semiconductor circuit element ... Surface connection terminal 23 as terminal of semiconductor circuit element ... Capacitor upper surface as capacitor main surface 24 ... Capacitor lower surface 41 as capacitor back surface ... External terminal electrode 49 as connection terminal on capacitor main surface ... Solder bump 50 as connection terminal on capacitor back surface ... Element mounting region 51 ... Flexible wiring substrate as flexible substrate 52 ... Substrate upper surface 53 as substrate second main surface ... Substrate lower surface 55 as substrate first main surface ... Lower surface side wiring layer 56 as surface conductor of flexible substrate ... Surface terminal portion 60 ... Adhesion as base material for adhesive sheet Organic material sheet 61 ... adhesive sheet 62 ... conductor column 64 ... second sheet main surface Sheet upper surface 65 ... sheet lower surface 66 as sheet first main surface ... via hole 90 ... module mounting portion 91 ... module wiring board 97 as a functional module ... upper surface side pad 131 as a functional module connection terminal ... as a capacitor Ceramic capacitors 134, 137 ... via conductors

Claims (9)

基板第1主面及び基板第2主面を有するフレキシブル基板と、
キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタと
を備え、
前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に、複数の表面端子部を有していることを特徴とする配線基板。
A flexible substrate having a first substrate main surface and a second substrate main surface;
A substantially flat capacitor having a capacitor main surface, having a plurality of connection terminals arranged in an array on the capacitor main surface, wherein the capacitor main surface is bonded to the substrate first main surface side; Prepared,
The flexible substrate has a plurality of surface terminal portions in a region corresponding to a portion where the capacitor exists on the second main surface of the substrate.
前記キャパシタ主面上に接着するシート第1主面と、前記フレキシブル基板の前記基板第1主面上に接着するシート第2主面と、前記シート第1主面及び前記シート第2主面間を導通する複数の導体柱とを有する接着シートを備え、
前記接着シートを介して前記キャパシタ及び前記フレキシブル基板が接着されるとともに、前記複数の接続端子の少なくとも一部と前記複数の表面端子部とが、前記接着シート内の複数の導体柱を介して互いに電気的に接続されていることを特徴とする請求項1に記載の配線基板。
A first sheet main surface bonded on the capacitor main surface, a second sheet main surface bonded on the first substrate main surface of the flexible substrate, and between the first sheet main surface and the second sheet main surface. An adhesive sheet having a plurality of conductive pillars that conduct through,
The capacitor and the flexible substrate are bonded via the adhesive sheet, and at least a part of the plurality of connection terminals and the plurality of surface terminal portions are mutually connected via a plurality of conductor columns in the adhesive sheet. The wiring board according to claim 1, wherein the wiring board is electrically connected.
前記接着シートの前記シート第1主面にモジュール搭載部が設定され、前記モジュール搭載部上に機能モジュールが搭載され、前記フレキシブル基板の表面導体と、前記機能モジュールの接続用端子とが、前記接着シート内の導体柱を介して互いに電気的に接続されていることを特徴とする請求項2に記載の配線基板。   A module mounting portion is set on the first main surface of the adhesive sheet, a functional module is mounted on the module mounting portion, and a surface conductor of the flexible substrate and a connection terminal of the functional module are bonded to each other. The wiring board according to claim 2, wherein the wiring boards are electrically connected to each other via conductor columns in the sheet. 前記キャパシタは、キャパシタ裏面と、前記キャパシタ裏面上にアレイ状に配置された複数の接続端子と、前記キャパシタ主面上にある複数の接続端子及び前記キャパシタ裏面上にある複数の接続端子を導通させる複数のビア導体とを有するビアアレイタイプのキャパシタであることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板。   The capacitor electrically connects a capacitor back surface, a plurality of connection terminals arranged in an array on the capacitor back surface, a plurality of connection terminals on the capacitor main surface, and a plurality of connection terminals on the capacitor back surface. 4. The wiring board according to claim 1, wherein the wiring board is a via array type capacitor having a plurality of via conductors. 前記キャパシタはセラミックキャパシタであることを特徴とする請求項1乃至4のいずれか1項に記載の配線基板。   The wiring board according to claim 1, wherein the capacitor is a ceramic capacitor. 基板第1主面及び基板第2主面を有するフレキシブル基板と、
キャパシタ主面を有し、前記キャパシタ主面上にアレイ状に配置された複数の接続端子を有し、前記キャパシタ主面が前記基板第1主面側に接着された略平板状のキャパシタと、
複数の端子を有する半導体回路素子と
を備え、
前記フレキシブル基板は、前記基板第2主面において前記キャパシタの存在部分に対応した領域に素子搭載領域を有し、その素子搭載領域内に複数の表面端子部を有しており、
前記素子搭載領域上に搭載された前記半導体回路素子の有する前記複数の端子は、前記複数の表面端子部に接続されていることを特徴とする半導体回路素子付き配線基板。
A flexible substrate having a first substrate main surface and a second substrate main surface;
A substantially flat capacitor having a capacitor main surface, having a plurality of connection terminals arranged in an array on the capacitor main surface, the capacitor main surface being bonded to the substrate first main surface side;
A semiconductor circuit element having a plurality of terminals,
The flexible substrate has an element mounting region in a region corresponding to the capacitor existing portion on the substrate second main surface, and has a plurality of surface terminal portions in the element mounting region.
The wiring board with a semiconductor circuit element, wherein the plurality of terminals of the semiconductor circuit element mounted on the element mounting region are connected to the plurality of surface terminal portions.
請求項1乃至5のいずれか1項に記載の配線基板の製造方法であって、
前記キャパシタ及び前記フレキシブル基板を個別に作製する個別作製工程と、
前記フレキシブル基板の前記基板第1主面側に前記キャパシタを接着するととともに、その際に前記キャパシタの前記複数の接続端子と前記フレキシブル基板の前記複数の表面端子部とを互いに電気的に接続する接合工程と
を含むことを特徴とする配線基板の製造方法。
A method for manufacturing a wiring board according to any one of claims 1 to 5,
An individual manufacturing step of individually manufacturing the capacitor and the flexible substrate;
Bonding the capacitor to the substrate first main surface side of the flexible substrate, and electrically connecting the plurality of connection terminals of the capacitor and the plurality of surface terminal portions of the flexible substrate at that time A method for manufacturing a wiring board comprising the steps of:
前記個別作製工程では、前記キャパシタ及び前記フレキシブル基板を個別に作製することに加え、接着シート用基材を貫通する複数のビア孔の形成後に前記複数のビア孔内に複数の導体柱を設けることで接着シートを個別に作製し、
前記接合工程では、前記フレキシブル基板の前記基板第1主面上に前記接着シートを介して前記キャパシタを接着するととともに、その際に前記キャパシタの前記複数の接続端子と前記フレキシブル基板の前記複数の表面端子部とを、前記接着シート内の前記複数の導体柱を介して互いに電気的に接続する
ことを特徴とする請求項7に記載の配線基板の製造方法。
In the individual manufacturing step, in addition to individually manufacturing the capacitor and the flexible substrate, a plurality of conductive pillars are provided in the plurality of via holes after the formation of the plurality of via holes penetrating the adhesive sheet base material. To make individual adhesive sheets,
In the bonding step, the capacitor is bonded to the first main surface of the flexible substrate via the adhesive sheet, and at that time, the plurality of connection terminals of the capacitor and the plurality of surfaces of the flexible substrate The method of manufacturing a wiring board according to claim 7, wherein the terminal portion is electrically connected to each other through the plurality of conductor pillars in the adhesive sheet.
前記接合工程では、非熱可塑性樹脂を主体として構成された前記フレキシブル基板の前記基板第1主面上に、熱可塑性樹脂を主体として構成された前記接着シートを介して、前記キャパシタを熱圧着することを特徴とする請求項8に記載の配線基板の製造方法。   In the joining step, the capacitor is thermocompression-bonded on the first main surface of the flexible substrate mainly composed of a non-thermoplastic resin through the adhesive sheet mainly composed of a thermoplastic resin. The method for manufacturing a wiring board according to claim 8.
JP2005131303A 2005-04-28 2005-04-28 Wiring board and its production process, wiring board with semiconductor circuit element Pending JP2006310543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005131303A JP2006310543A (en) 2005-04-28 2005-04-28 Wiring board and its production process, wiring board with semiconductor circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005131303A JP2006310543A (en) 2005-04-28 2005-04-28 Wiring board and its production process, wiring board with semiconductor circuit element

Publications (1)

Publication Number Publication Date
JP2006310543A true JP2006310543A (en) 2006-11-09

Family

ID=37477098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131303A Pending JP2006310543A (en) 2005-04-28 2005-04-28 Wiring board and its production process, wiring board with semiconductor circuit element

Country Status (1)

Country Link
JP (1) JP2006310543A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153360A (en) * 2006-12-15 2008-07-03 Nippon Mektron Ltd Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same
JP2009260186A (en) * 2008-04-21 2009-11-05 Nippon Mektron Ltd Multilayer flexible printed wiring board, and its method for manufacturing
WO2022217186A3 (en) * 2021-03-30 2022-12-15 Virginia Tech Intellectual Properties Inc. Double-side cooled power modules

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153360A (en) * 2006-12-15 2008-07-03 Nippon Mektron Ltd Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same
JP4503583B2 (en) * 2006-12-15 2010-07-14 日本メクトロン株式会社 Adhesive sheet for capacitor and method for manufacturing printed wiring board with built-in capacitor using the same
JP2009260186A (en) * 2008-04-21 2009-11-05 Nippon Mektron Ltd Multilayer flexible printed wiring board, and its method for manufacturing
WO2022217186A3 (en) * 2021-03-30 2022-12-15 Virginia Tech Intellectual Properties Inc. Double-side cooled power modules

Similar Documents

Publication Publication Date Title
JP4718889B2 (en) Multilayer wiring board and manufacturing method thereof, multilayer wiring board structure and manufacturing method thereof
KR100987688B1 (en) Printed wiring board and method for manufacturing printed wiring board
JP4541753B2 (en) Manufacturing method of electronic component mounting structure
JP4509550B2 (en) Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board
JP2008288298A (en) Method for manufacturing printed-wiring board with built-in electronic part
JP4265607B2 (en) Laminated electronic component and mounting structure of laminated electronic component
JP2002204049A (en) Transfer material and its manufacturing method as well as wiring board manufactured by using the same
JP2016021550A (en) Wiring board and manufacturing method of the same, and wiring board columnar terminal
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2006237232A (en) Compound wiring board structure and manufacturing method thereof
JP4718890B2 (en) MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE
JP4786914B2 (en) Composite wiring board structure
JP2009146940A (en) Laminated wiring board and manufacturing method therefor
JP2006310543A (en) Wiring board and its production process, wiring board with semiconductor circuit element
JP2006237233A (en) Compound wiring board structure and its production process
JPH10335528A (en) Semiconductor package and manufacture thereof
JP4711757B2 (en) Wiring board
JP2006310542A (en) Wiring substrate, manufacturing method thereof, and wiring substrate with semiconductor circuit element
JP2006237230A (en) Compound wiring board structure and its production process
JP2008098202A (en) Multilayer wiring circuit board, multilayer wiring circuit board structure
JP4593444B2 (en) Manufacturing method of electronic component mounting structure
JP5098313B2 (en) Wiring board
JP4841234B2 (en) Manufacturing method of wiring substrate with built-in via array capacitor
JP2008244029A (en) Wiring board with built-in component, and component used therefor
TWI420989B (en) Printed circuit board and method of manufacturing the same