JP2008130110A - 半導体不良解析支援装置および支援方法 - Google Patents

半導体不良解析支援装置および支援方法 Download PDF

Info

Publication number
JP2008130110A
JP2008130110A JP2006310638A JP2006310638A JP2008130110A JP 2008130110 A JP2008130110 A JP 2008130110A JP 2006310638 A JP2006310638 A JP 2006310638A JP 2006310638 A JP2006310638 A JP 2006310638A JP 2008130110 A JP2008130110 A JP 2008130110A
Authority
JP
Japan
Prior art keywords
memory
group
test
memories
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006310638A
Other languages
English (en)
Inventor
Sachiko Matsukawa
幸子 松川
Toshiharu Iwase
敏治 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2006310638A priority Critical patent/JP2008130110A/ja
Publication of JP2008130110A publication Critical patent/JP2008130110A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】半導体デバイスのテスト装置におけるフェイルビットマップ作成効率の向上を支援する半導体不良解析支援装置および支援方法を提供する。
【解決手段】半導体不良解析支援装置1は、メモリグループ生成部11が、半導体デバイスに搭載の複数のメモリを属性の組み合せにより分類したメモリグループを生成し、バラツキ解析部12が、各メモリのフェイルビットパターン判定データ200を読み込んで各メモリグループの同一属性組み合せのグループごとにメモリのフェイルビットパターン判定結果のバラツキを解析し、メモリグループ選別部13が、そのバラツキが総て所定値以内のメモリグループをテスト対象メモリグループとして選別し、テスト対象メモリ決定部14が、そのメモリグループ内の同一属性組み合せのグループごとにテスト履歴300にもとづいてテスト対象のメモリを決定し、そのメモリの識別子をテスト装置100へ伝達する。
【選択図】図1

Description

本発明は、半導体不良解析支援装置および支援方法に関する。
1チップの半導体デバイス上に複数搭載されたメモリの不良解析を、ウェーハ製造段階で行うときは、メモリごとのフェイルビットマップを作成し、このフェイルビットマップを解析することにより不良原因の推定を行うことが行われる。このようなフェイルビットマップ解析による不良解析を行うときは、不良発生傾向を把握するために、メモリごとのフェイルビットマップを蓄積する必要がある。
そのため、従来、ウェーハテストを行うテスト装置によりメモリのテストを行ってフェイルビットマップを作成し、それを端末装置へ送信し、端末装置内のデータ記憶部にメモリごとに区分したフェイルビットマップを格納する、半導体メモリ回路のテスト方法が提案されている(例えば、特許文献1参照。)。
フェイルビットマップ解析を行うときは、1チップ上に搭載されている複数のメモリを、例えば、その容量や面積などの属性で区分し、その属性の組み合せに対する不良項目(例えば、ブロック不良、ライン不良など)ごとの不良発生率を統計的手法で求めたフェイルビットパターンデータを作成し、個々のフェイルビットマップをこのフェイルビットパターンデータと比較することにより、不良原因の絞り込みが行われる。統計的手法での処理を行うには、解析対象の母数を一定数必要とするが、その母数分のデータが集まれば、それ以上のデータを積み増すことは特に必要としない。
一般に、1チップ上に複数のメモリを搭載する場合、その中に、容量や面積などの属性の組み合せが同一となるメモリがいくつか含まれることが多い。これを不良解析の観点から見ると、属性の組み合せが同一となるメモリは、属性の組み合せに共通性のないメモリに比べて、1つのチップのテストで、より多くのデータが得られる、ということが言える。そこで、ある程度の枚数のウェーハのテストが済むと、それ以降のテストでは、フェイルビットマップの追加が必要なメモリとその必要のないメモリとの差が出てくることになる。
しかし、上述の従来のテスト方法では、常に総てのメモリのフェイルビットマップを作成している。すなわち、以降の不良解析への寄与度を考慮することなくフェイルビットマップを作成している。そのため、半導体デバイスのテスト時間が増大し、フェイルビットマップ作成の効率が低下する、という問題があった。
特開2005−71445号公報 (第4−5ページ、図2)
そこで、本発明の目的は、半導体デバイスのテスト装置におけるフェイルビットマップ作成効率の向上を支援する半導体不良解析支援装置および支援方法を提供することにある。
本発明の一態様によれば、それぞれが識別子で区別される複数のメモリを搭載する半導体デバイスをテストしてフェイルビットマップの作成を行うテスト装置を支援する半導体不良解析支援装置であって、メモリ属性の予め定めた組み合せに従って前記複数のメモリを分類したメモリグループを生成するメモリグループ生成手段と、過去のテストにより蓄積された前記複数のメモリのフェイルビットパターン判定データを読み込んで前記メモリグループの同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果のバラツキを解析するバラツキ解析手段と、前記バラツキが総て所定値以内であるメモリグループをテスト対象メモリグループとして選別するメモリグループ選別手段と、前記選別されたメモリグループの前記同一属性組み合せのグループごとに過去のテスト履歴にもとづいてテスト対象のメモリを決定し、それぞれのメモリの前記識別子を前記テスト装置へ伝達するテスト対象メモリ決定手段とを備えることを特徴とする半導体不良解析支援装置が提供される。
また、本発明の別の一態様によれば、それぞれが識別子で区別される複数のメモリを搭載する半導体デバイスをテストしてフェイルビットマップの作成を行うテスト装置を支援する半導体不良解析支援方法であって、メモリ属性の予め定めた組み合せに従って前記複数のメモリを分類したメモリグループを生成するメモリグループ生成ステップと、過去のテストにより蓄積された前記複数のメモリのフェイルビットパターン判定データを読み込んで前記メモリグループの同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果のバラツキを解析するバラツキ解析ステップと、前記バラツキが総て所定値以内であるメモリグループをテスト対象メモリグループとして選別するメモリグループ選別ステップと、前記選別されたメモリグループの前記同一属性組み合せのグループごとに過去のテスト履歴にもとづいてテスト対象のメモリを決定し、それぞれのメモリの前記識別子を前記テスト装置へ伝達するテスト対象メモリ決定ステップとを備えることを特徴とする半導体不良解析支援方法が提供される。
本発明によれば、蓄積されたフェイルビットパターン判定結果の解析にもとづいてフェイルビットマップの追加を行うメモリを決定し、その情報をテスト装置へ伝達するので、テスト装置はテスト対象のメモリの数を少なくすることができる。これにより、半導体デバイスのテスト時間が増大することを防止でき、フェイルビットマップ作成の効率向上を図ることができる。
以下、本発明の実施例を図面を参照して説明する。
図1は、本発明の実施例に係る半導体不良解析支援装置の構成の例を示すブロック図である。
本実施例の半導体不良解析支援装置1は、半導体デバイスに搭載される複数のメモリをその属性の組み合せに従って分類してメモリグループを生成するメモリグループ生成部11と、過去のテストにより蓄積されたそれぞれのメモリのフェイルビットパターン判定データ200を読み込んで、メモリグループ生成部11により生成されたメモリグループの同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果のバラツキを解析するバラツキ解析部12と、フェイルビットパターン判定結果のバラツキが総て所定値以内であるメモリグループをテスト対象メモリグループとして選別するメモリグループ選別部13と、メモリグループ選別部13により選別されたメモリグループ内の同一属性組み合せのグループごとに過去のテスト履歴300にもとづいてテスト対象のメモリを決定し、それぞれのメモリの識別子をテスト装置100へ伝達するテスト対象メモリ決定部14と、を備える。
メモリグループ生成部11は、半導体デバイスに搭載されているメモリが有する属性の総ての組み合せを作り、各メモリをこの組み合せに従って分類する。
ここで、メモリ属性とは、メモリ容量、チップ上の配置向き、ビットワード構成や形状の違いを示すメモリタイプ、チップ上の面積、などを指す。
例えば、その属性を4つとるとすると、その組み合せは、属性1個だけの組み合せが4、属性2個の組み合せが6、属性3個の組み合せが4、属性4個の組み合せが1、の合計15通りとなる。
メモリグループ生成部11は、このようなメモリ属性の組み合せに従ってメモリを分類し、メモリ属性の組み合せの数だけのメモリグループを作成する。ただし、本装置の意図するところがテスト対象のメモリの絞り込みにあるので、メモリ属性の組み合せに対して分類されるメモリが1個ずつしかないメモリグループは、メモリグループ生成部11の出力からは除外する。
バラツキ解析部12は、メモリグループ生成部11から出力されたメモリグループのそれぞれに対して、同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果をフェイルビットパターン判定データ200から読み出し、その不良率のバラツキを解析する。
このバラツキが所定値内に収まっていれば、その属性の組み合せと不良率との間には相関があると考えられるので不良データの積み上げが望まれる。
そこで、メモリグループ選別部13は、それぞれのメモリグループに対して、バラツキ解析部12によって解析されたバラツキが、総て所定値以内であるかどうかを判定する。その結果、バラツキ解析部12によって解析されたバラツキが総て所定値以内であるメモリグループがあれば、そのメモリグループをテスト対象メモリグループとして選別する。
複数のメモリグループが該当するときは、そのメモリグループに優先順位を付ける。優先順位としては、属性の組み合せの数が少ない方を上位とする。また、属性の組み合せの数が同じメモリグループ間では、属性の区分数が少ない方を上位とする。メモリグループ選別部13は、この優先順位に従って最上位のメモリグループを選択し、メモリグループ選別結果として出力する。
なお、バラツキ解析部12によって解析されたバラツキが総て所定値以内であるメモリグループがないときは、「選別グループなし」との情報を出力する。
テスト対象メモリ決定部14は、メモリグループ選別部13により選別されたメモリグループの中の同一属性組み合せに分類されたメモリのそれぞれについて、テスト履歴300に記録されているフェイルビットマップ作成回数のデータを取得し、その作成回数の少ない順に優先順位を付ける。そして、その優先順位の最も高い、すなわち、フェイルビットマップ作成回数が最も少ないメモリをテスト対象のメモリと決定する。
テスト対象メモリ決定部14は、このテスト対象と決定したメモリの識別子をテスト装置100へ伝達する。
この伝達を受けて、テスト装置100は、その識別子のメモリのテスト行う。そのとき、テスト結果にフェイルがあればフェイルビットマップが生成される。一方、テスト結果が正常なときは、フェイルビットマップは生成されない。そこで、テスト装置100は、フェイルビットマップが作成されたかどうかの情報をテスト対象メモリ決定部14へ送信する。
メモリ決定部14は、これに対して、フェイルビットマップが作成されなかったとの情報を受けたときは、次の優先順位のメモリを次にテストを行うメモリと決定し、その識別子をテスト装置100へ伝達する。以降、テスト装置100によりフェイルビットマップが生成されなかったときは、同様の動作を繰り返す。
また、メモリグループ選別部13から「選別グループなし」との情報が出力されたときは、全メモリのデータを積み上げる必要があるため、テスト対象メモリ決定部14は、全メモリの識別子をテスト装置100へ伝達する。
次に、半導体不良解析支援装置1の動作の具体的な例を説明する。ここでは、図2に示す9個のメモリに対して、半導体不良解析支援装置1が、次にテストすべきメモリを決定し、その識別子をテスト装置100へ伝達するときの動作を図3〜図8を用いて説明する。
図2は、識別子1〜9で識別される9つのメモリが有する属性のうち、不良解析のパラメータとなる4つの属性を示したものである。ここでは、メモリ属性として、メモリ容量、チップ上の配置向き、メモリタイプ、チップ上の面積、を用いる。なお、メモリタイプのA〜Gは、メモリのビットワード構成や形状などの違いを示す符号である。
図3は、半導体不良解析支援装置1が次にテストすべきメモリを決定する方法の手順を示すフロー図である。
半導体不良解析支援装置1が動作を開始すると、まず、メモリグループ生成部11が、メモリ属性の組み合せによるメモリグループの生成を行う(ステップS01)。
このとき、図2に示したようにメモリ属性は4つであるので、その総ての組み合せは、属性1個だけの組み合せが4、属性2個の組み合せが6、属性3個の組み合せが4、属性4個の組み合せが1、の合計15通りとなるが、その組み合せに対して分類されるメモリが1個ずつしかないメモリグループを除外すると、生成されるメモリグループは、図4〜図5に示す8つとなる。
図4(a)〜(d)に示すメモリグループは、メモリ属性1個だけの組み合せのメモリグループである。
図4(a)に示すグループ1−1は、メモリ属性の容量の違いでメモリを分類したグループである。図4(b)に示すグループ1−2は、メモリ属性の配置向きの違いでメモリを分類したグループである。図4(c)に示すグループ1−3は、メモリ属性の面積の違いでメモリを分類したグループである。図4(d)に示すグループ1−4は、メモリ属性のタイプの違いでメモリを分類したグループである。
図5(a)〜(c)に示すメモリグループは、メモリ属性2個の組み合せに対するメモリグループである。
図5(a)に示すグループ2−1は、メモリ属性の容量と面積の組み合せの違いでメモリを分類したグループである。図5(b)に示すグループ2−2は、メモリ属性の容量と配置向きの組み合せの違いでメモリを分類したグループである。図5(c)に示すグループ2−3は、メモリ属性の配置向きと面積の組み合せの違いでメモリを分類したグループである。
図5(d)に示すメモリグループ3−1は、メモリ属性3個の組み合せに対するメモリグループであり、メモリ属性の容量と配置向きと面積の組み合せの違いでメモリを分類したグループである。
図3に戻って、メモリグループが生成されると、バラツキ解析部12は、フェイルビットパターン判定データ200を読み込み(ステップS02)、メモリグループ生成部11で生成されたメモリグループのそれぞれに対して、同一属性組み合せのグループごとにそのグループに属するメモリの不良率のバラツキを解析する(ステップS03)。
図6に、バラツキ解析部12によるバラツキ解析結果の1例を示す。ここでは、図4(a)に示したグループ1−1に対するバラツキ解析の結果を示す。すなわち、メモリ属性の容量で分類された容量1kのグループ、容量256kのグループ、容量512kのグループでの不良率のバラツキを示す。
図3に戻って、バラツキ解析部12によるバラツキ解析が終わると、メモリグループ選別部13は、それぞれのメモリグループに対して、バラツキ解析部12によって解析されたバラツキが、総て所定値以内であるかどうかを判定する(ステップS04)。
その結果、バラツキ解析部12によって解析されたバラツキが総て所定値以内であるメモリグループがない(NO)と判定したときは、バラツキ解析部12は「選別グループなし」との情報を出力し、これを受けて、テスト対象メモリ決定部14は、全メモリの識別子をテスト装置100へ伝達する(ステップS05)。この場合、半導体不良解析支援装置1の動作は、ここで終了する。
一方、バラツキ解析部12によって解析されたバラツキが総て所定値以内であるメモリグループがある(YES)と判定したときは、メモリグループ選別部13は、バラツキが総て所定値以内であるメモリグループに対して優先順位を付与し、その優先順位に従って、メモリグループの選別を行う(ステップS06)。
図7に、この優先順位の例を示す。ここでは、図4〜図5に示したメモリグループの総てにおいて、それぞれに分類されたメモリのグループのバラツキが総て所定値以内であったときの例である。この優先順位を付与するとき、メモリグループ1−3とメモリグループ2−1、およびメモリグループ2−2とメモリグループ3−1は、それぞれメモリ分類の組み合せが同じであるので、この場合、メモリ属性の組み合せの数が少ない方のメモリグループ1−3、メモリグループ2−2に統合する。
優先順位は、属性の組み合せの数が少ない方を上位とし、また、属性の組み合せの数が同じメモリグループ間では、属性の区分数が少ない方を上位として付与されるので、この場合、メモリグループ1−1に優先順位1位が付与される。
従って、メモリグループ選別部13は、このメモリグループ1−1を選別する。
図3に戻って、続いて、テスト対象メモリ決定部14は、メモリグループ選別部13により選別されたメモリグループ1−1の中の同一属性組み合せ、すなわち、容量1k、256k、512kに分類されたメモリのそれぞれについて、テスト履歴300に記録されているフェイルビットマップ作成回数のデータを取得し、その作成回数の少ない順に優先順位を付ける。そして、その優先順位の最も高いメモリをテスト対象のメモリと決定する(ステップS07)。
図8(a)に、テスト履歴300に記録されているフェイルビットマップ作成回数の例を示し、図8(b)に、図8(a)に示したフェイルビットマップ作成回数にもとづいて、テスト対象メモリ決定部14がメモリを選択した結果を示す。
この場合、メモリグループ1−1の容量1kのメモリの中では、識別子4、9のメモリのフェイルビットマップ作成回数がともに3であるので、どちらを選択してもよいが、ここでは識別子の番号順に識別子4のメモリを選択する。容量256kのメモリの中では、識別子3、8のメモリのフェイルビットマップ作成回数がともに3であるので、この場合も、識別子の番号順に識別子3のメモリを選択する。容量512kのメモリの中では、識別子7のメモリのフェイルビットマップ作成回数が4で最も少ないので、この識別子7のメモリを選択する。
図3に戻って、テスト対象メモリが決定すると、テスト対象メモリ決定部14は、その識別子、4、3、7をテスト装置100へ伝達する(ステップS08)。
これに対して、テスト装置100から、これらのメモリのテストでフェイルビットマップを生成したかどうかを示すフェイルビットマップ生成情報が送付されて来るので、テスト対象メモリ決定部14は、そのフェイルビットマップ生成情報を入手し(ステップS09)、フェイルビットマップが生成されたかどうかを確認する(ステップS10)。
もし、フェイルビットマップが生成されていなければ(NO)、ステップS07へ戻って次の優先順位のメモリをテスト対象メモリと決定する。
フェイルビットマップが生成されていれば(YES)、半導体不良解析支援装置1は、その動作を終了する。
このような本実施例によれば、蓄積されたフェイルビットパターン判定結果の解析およびフェイルビットマップ作成回数履歴にもとづいてフェイルビットマップの追加を行うメモリを決定し、その情報をテスト装置へ伝達するので、テスト装置はテストを行うメモリの数を少なくすることができる。すなわち、本実施例の半導体不良解析支援装置の支援により、テスト装置は、不良解析に有効なフェイルビットマップを少ないテスト回数で効率よく生成することができる。
本発明の実施例に係る半導体不良解析支援装置の構成の例を示すブロック図。 メモリの属性の例を示す図。 本発明の実施例に係る半導体不良解析支援方法の手順の例を示すフロー図。 メモリ属性の組み合せで分類したメモリグループの例を示す図。 メモリ属性の組み合せで分類したメモリグループの例を示す図。 本発明の実施例のバラツキ解析部の解析の例を示す図。 本発明の実施例のメモリグループ選別部においてメモリグループに付与する優先順位の例を示す図。 本発明の実施例のテスト対象メモリ決定部の動作を説明するための図。
符号の説明
1 半導体不良解析支援装置
11 メモリグループ生成部
12 バラツキ解析部
13 メモリグループ選別部
14 テスト対象メモリ決定部

Claims (5)

  1. それぞれが識別子で区別される複数のメモリを搭載する半導体デバイスをテストしてフェイルビットマップの作成を行うテスト装置を支援する半導体不良解析支援装置であって、
    メモリ属性の予め定めた組み合せに従って前記複数のメモリを分類したメモリグループを生成するメモリグループ生成手段と、
    過去のテストにより蓄積された前記複数のメモリのフェイルビットパターン判定データを読み込んで前記メモリグループの同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果のバラツキを解析するバラツキ解析手段と、
    前記バラツキが総て所定値以内であるメモリグループをテスト対象メモリグループとして選別するメモリグループ選別手段と、
    前記選別されたメモリグループの前記同一属性組み合せのグループごとに過去のテスト履歴にもとづいてテスト対象のメモリを決定し、それぞれのメモリの前記識別子を前記テスト装置へ伝達するテスト対象メモリ決定手段と
    を備えることを特徴とする半導体不良解析支援装置。
  2. 前記メモリグループ選別手段は、前記メモリ属性の組み合せに対して組み合せる属性の数が少ない順に優先順位を付け、前記優先順位に従って前記テスト対象メモリグループを選別する
    ことを特徴とする請求項1に記載の半導体不良解析支援装置。
  3. 前記テスト対象メモリ決定手段は、過去のテストでのフェイルビットマップ生成回数の少ない順に優先順位を付け、前記優先順位に従って前記テスト対象メモリを決定する
    ことを特徴とする請求項1に記載の半導体不良解析支援装置。
  4. 前記テスト対象メモリ決定手段は、前記テスト装置へ伝達した前記識別子のメモリに対するフェイルビットマップが生成されなかったときは、次の優先順位のメモリを前記テスト対象のメモリと決定し、そのメモリの前記識別子を前記テスト装置へ伝達する
    ことを特徴とする請求項3に記載の半導体不良解析支援装置。
  5. それぞれが識別子で区別される複数のメモリを搭載する半導体デバイスをテストしてフェイルビットマップの作成を行うテスト装置を支援する半導体不良解析支援方法であって、
    メモリ属性の予め定めた組み合せに従って前記複数のメモリを分類したメモリグループを生成するメモリグループ生成ステップと、
    過去のテストにより蓄積された前記複数のメモリのフェイルビットパターン判定データを読み込んで前記メモリグループの同一属性組み合せのグループごとにそのグループに属するメモリのフェイルビットパターン判定結果のバラツキを解析するバラツキ解析ステップと、
    前記バラツキが総て所定値以内であるメモリグループをテスト対象メモリグループとして選別するメモリグループ選別ステップと、
    前記選別されたメモリグループの前記同一属性組み合せのグループごとに過去のテスト履歴にもとづいてテスト対象のメモリを決定し、それぞれのメモリの前記識別子を前記テスト装置へ伝達するテスト対象メモリ決定ステップと
    を備えることを特徴とする半導体不良解析支援方法。
JP2006310638A 2006-11-16 2006-11-16 半導体不良解析支援装置および支援方法 Withdrawn JP2008130110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006310638A JP2008130110A (ja) 2006-11-16 2006-11-16 半導体不良解析支援装置および支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006310638A JP2008130110A (ja) 2006-11-16 2006-11-16 半導体不良解析支援装置および支援方法

Publications (1)

Publication Number Publication Date
JP2008130110A true JP2008130110A (ja) 2008-06-05

Family

ID=39555792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006310638A Withdrawn JP2008130110A (ja) 2006-11-16 2006-11-16 半導体不良解析支援装置および支援方法

Country Status (1)

Country Link
JP (1) JP2008130110A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032631A1 (ja) * 2008-09-19 2010-03-25 株式会社ルネサステクノロジ 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032631A1 (ja) * 2008-09-19 2010-03-25 株式会社ルネサステクノロジ 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法
JP2010073992A (ja) * 2008-09-19 2010-04-02 Renesas Technology Corp 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法
US8612811B2 (en) 2008-09-19 2013-12-17 Renesas Electronics Corporation Defective-ratio predicting method, defective-ratio predicting program, managing method for semiconductor manufacturing apparatus, and manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
US7194366B2 (en) System and method for estimating reliability of components for testing and quality optimization
US6598210B2 (en) Semiconductor inspecting system, method and computer
US8254661B2 (en) System and method for generating spatial signatures
JP4413673B2 (ja) 不良原因装置特定システム及び不良原因装置特定方法
JP2001308150A (ja) 半導体ウエハのテスト法
US20080234967A1 (en) Test Sequence Optimization Method and Design Tool
US20130016895A1 (en) Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects
US6920596B2 (en) Method and apparatus for determining fault sources for device failures
CN113488401B (zh) 一种芯片测试方法及装置
JP2016213430A (ja) 半導体装置の製造方法およびプログラム
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
JP2008130110A (ja) 半導体不良解析支援装置および支援方法
US9904660B1 (en) Nonparametric method for measuring clustered level of time rank in binary data
JP4925200B2 (ja) 半導体ウェハ検査装置
JP4234863B2 (ja) フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法
JP2000298998A5 (ja)
CN112966827B (zh) 一种存储器开发过程中的良品率预测方法
CN113917305A (zh) 一种测试方法、测试系统、电子设备和可读存储介质
CN101807266B (zh) 半导体制造中的成品管理方法
US20120109561A1 (en) Wafer test apparatus, wafer test method, and program
JP2003045922A (ja) デバイス不良解析装置
JP3771074B2 (ja) 半導体不良解析システムおよび方法
US6847855B2 (en) Method for fault analysis in wafer production
Guo et al. Inline inspection improvement using machine learning on broadband plasma inspector in an advanced foundry fab
US20100297785A1 (en) Manufacture of defect cards for semiconductor dies

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100202