JP2001308150A - 半導体ウエハのテスト法 - Google Patents
半導体ウエハのテスト法Info
- Publication number
- JP2001308150A JP2001308150A JP2000110663A JP2000110663A JP2001308150A JP 2001308150 A JP2001308150 A JP 2001308150A JP 2000110663 A JP2000110663 A JP 2000110663A JP 2000110663 A JP2000110663 A JP 2000110663A JP 2001308150 A JP2001308150 A JP 2001308150A
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- test
- defect
- semiconductor wafer
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 識別分析及びクラスタ分析を使った半導体ウ
エハの欠陥形態を分類する。 【解決手段】 半導体ウエハの欠陥シグネチャを識別す
る方法が記載されている。欠陥シグネチャを示す第１組
のテストデータを得るために電気的及び（又は）物理的
なテストが、回路パターンを有する多数のウエハの上で
実行される。テストデータが、欠陥シグネチャに結びつ
く第１サブ組のテストデータと、欠陥シグネチャに結び
つかない第２サブ組のテストデータとに分割される。一
組のテストデータを使って第１サブ組のテストデータ
と、第２サブ組のテストデータとの間で識別できるよう
に識別関数の係数を生成する。電気的及び（又は）物理
的なテストを続いて製造されたウエハ上で実行し、第２
組のテストデータを得る。識別関数を第２組のテストデ
ータに適用し、識別値を得る。識別値が閾値以上である
時、ウエハが欠陥シグネチャを有するものと識別され
る。
エハの欠陥形態を分類する。 【解決手段】 半導体ウエハの欠陥シグネチャを識別す
る方法が記載されている。欠陥シグネチャを示す第１組
のテストデータを得るために電気的及び（又は）物理的
なテストが、回路パターンを有する多数のウエハの上で
実行される。テストデータが、欠陥シグネチャに結びつ
く第１サブ組のテストデータと、欠陥シグネチャに結び
つかない第２サブ組のテストデータとに分割される。一
組のテストデータを使って第１サブ組のテストデータ
と、第２サブ組のテストデータとの間で識別できるよう
に識別関数の係数を生成する。電気的及び（又は）物理
的なテストを続いて製造されたウエハ上で実行し、第２
組のテストデータを得る。識別関数を第２組のテストデ
ータに適用し、識別値を得る。識別値が閾値以上である
時、ウエハが欠陥シグネチャを有するものと識別され
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体プロセスに関
し、更に詳細には個々の特性に従って半導体ウエハを分
類する改良方法に関する。
し、更に詳細には個々の特性に従って半導体ウエハを分
類する改良方法に関する。
【０００２】
【従来の技術】半導体ウエハ製造は、シリコンウエハの
表面上に集積回路を形成するために複雑な製造プロセス
を含んでいる。集積回路チップの特性を保証するため
に、ウエハ上の欠陥を発見する様々なテスト法が発明さ
れ、そのテスト法によって製造プロセスが改良されてい
る。一つのテスト法は、ウエハ上の様々な場所にテスト
回路を置き、テスト信号を使ってその回路における機能
を明らかにするものである。それから、テストデータ結
果を使って欠陥パターンを発生させる。通常は、熟練エ
ンジニアが欠陥パターンを分析し、その欠陥の根本原因
を明らかにする。例えば、曲線的特性を備えた欠陥パタ
ーンが機械的傷に似ているかもしれない。即ち、低密度
で希薄な構造をアモルファスクラスタに分類すること
は、一滴状の汚れ跡に似ているかもしれない。
表面上に集積回路を形成するために複雑な製造プロセス
を含んでいる。集積回路チップの特性を保証するため
に、ウエハ上の欠陥を発見する様々なテスト法が発明さ
れ、そのテスト法によって製造プロセスが改良されてい
る。一つのテスト法は、ウエハ上の様々な場所にテスト
回路を置き、テスト信号を使ってその回路における機能
を明らかにするものである。それから、テストデータ結
果を使って欠陥パターンを発生させる。通常は、熟練エ
ンジニアが欠陥パターンを分析し、その欠陥の根本原因
を明らかにする。例えば、曲線的特性を備えた欠陥パタ
ーンが機械的傷に似ているかもしれない。即ち、低密度
で希薄な構造をアモルファスクラスタに分類すること
は、一滴状の汚れ跡に似ているかもしれない。
【０００３】半導体ウエハ製造ラインの初期作業の間に
は電気的なテストが、製造された各ウエハ上で行われ、
ウエハの欠点パターンを使って一組の基準欠陥ウエハマ
ップを作る。各欠陥ウエハマップはある種の欠陥パター
ンに対応し、異なる欠陥ウエハマップが製造プロセス内
で異なる問題に結びつけられるかもしれない。一組の基
準欠陥ウエハマップが作成された後に、続いて製造した
ウエハから得られた欠陥パターンが基準欠陥ウエハマッ
プに対して比較され、欠陥原因が明らかにされる。
は電気的なテストが、製造された各ウエハ上で行われ、
ウエハの欠点パターンを使って一組の基準欠陥ウエハマ
ップを作る。各欠陥ウエハマップはある種の欠陥パター
ンに対応し、異なる欠陥ウエハマップが製造プロセス内
で異なる問題に結びつけられるかもしれない。一組の基
準欠陥ウエハマップが作成された後に、続いて製造した
ウエハから得られた欠陥パターンが基準欠陥ウエハマッ
プに対して比較され、欠陥原因が明らかにされる。
【０００４】
【発明が解決しようとする課題】手で欠陥パターンを基
準欠陥ウエハマップと比較することは、退屈で時間のか
かる作業である。製造されたウエハの数が増えるにつ
れ、パターン認識を行うための自動化プロセスを備える
ことがふさわしい。しかしながら、製造プロセス内に一
つ以上の欠陥が存在した時、様々な不完全プロセスによ
って引き起こされた欠陥パターンが重なり合い、不明瞭
な欠陥パターンを作り出している。これにより、欠陥原
因について間違った決定を下し、製造プロセスを完了す
るために要する時間を長くしていた。
準欠陥ウエハマップと比較することは、退屈で時間のか
かる作業である。製造されたウエハの数が増えるにつ
れ、パターン認識を行うための自動化プロセスを備える
ことがふさわしい。しかしながら、製造プロセス内に一
つ以上の欠陥が存在した時、様々な不完全プロセスによ
って引き起こされた欠陥パターンが重なり合い、不明瞭
な欠陥パターンを作り出している。これにより、欠陥原
因について間違った決定を下し、製造プロセスを完了す
るために要する時間を長くしていた。
【０００５】本発明は、識別分析及びクラスタ分析を使
った半導体ウエハの欠陥形態（mode）を分類する改良方
法に関係している。
った半導体ウエハの欠陥形態（mode）を分類する改良方
法に関係している。
【０００６】
【課題を解決するための手段】半導体ウエハの欠陥シグ
ネチャ（failure signature）を識別する方法が記載さ
れている。その方法は、回路パターンを備えた多くのウ
エハを提供し、ウエハのそれぞれをテストし、欠陥シグ
ネチャに結びつくウエハから得られた第１サブ組のテス
トデータと、欠陥シグネチャに結びつかないウエハから
得られた第２サブ組のテストデータとを含んだ第１組の
テストデータを獲得し、識別関数に対する係数を生成
し、続いて製造されたウエハ上でテストを実行して第２
組のテストデータを獲得し、識別関数を第２組のテスト
データに適用して識別値を獲得し、識別値が閾値以上で
ある時、続いて製造されたウエハが欠陥シグネチャを有
するものと識別する工程を有している。
ネチャ（failure signature）を識別する方法が記載さ
れている。その方法は、回路パターンを備えた多くのウ
エハを提供し、ウエハのそれぞれをテストし、欠陥シグ
ネチャに結びつくウエハから得られた第１サブ組のテス
トデータと、欠陥シグネチャに結びつかないウエハから
得られた第２サブ組のテストデータとを含んだ第１組の
テストデータを獲得し、識別関数に対する係数を生成
し、続いて製造されたウエハ上でテストを実行して第２
組のテストデータを獲得し、識別関数を第２組のテスト
データに適用して識別値を獲得し、識別値が閾値以上で
ある時、続いて製造されたウエハが欠陥シグネチャを有
するものと識別する工程を有している。
【０００７】本発明における上述の様相と、付随する諸
利益の多くとは、添付図面と併せて以下の詳細な説明に
関して充分に理解するに従って、直ちにもっと理解され
よう。
利益の多くとは、添付図面と併せて以下の詳細な説明に
関して充分に理解するに従って、直ちにもっと理解され
よう。
【０００８】
【発明の実施の形態】この発明は識別分析を使い、欠陥
シグネチャに従って欠陥ウエハを分類し、それによって
歩留まり低下と欠陥原因とを明らかにする。初期組のウ
エハはトレーニングサンプルとして製造される。一続き
の電気的及び（又は）物理的なテストがウエハ上で行わ
れ、一組のトレーニングテストデータを作成する。例え
ば、そのテストは、装置の閾値電圧をテストすること、
二本の金属線の接触抵抗をテストすること、ウエハ上の
異なった領域での歩留まり率をテストすること、及び、
同一容器内の異なったウエハの歩留まり率をテストする
こと等を含んでいる。様々なテストからのデータが組み
合わされ、特有のプロセス道具又はプロセス工程におけ
る欠陥を表した特性パターンを示す。例えば、閾値電圧
テストデータと領域歩留まりテストデータとが特性パタ
ーンを示すように組み合わされる。その特性パターン
は、閾値電圧が指定より低いこと、及び、深いトレンチ
プロセスには幾つかの問題が存在したことを示してい
る。そのような特性パターンは欠陥シグネチャと呼ばれ
ている。「ＶＴノード・ロウ（VT Node Low）」のよう
な名前は識別目的のため欠陥シグネチャに割り当てられ
ている。
シグネチャに従って欠陥ウエハを分類し、それによって
歩留まり低下と欠陥原因とを明らかにする。初期組のウ
エハはトレーニングサンプルとして製造される。一続き
の電気的及び（又は）物理的なテストがウエハ上で行わ
れ、一組のトレーニングテストデータを作成する。例え
ば、そのテストは、装置の閾値電圧をテストすること、
二本の金属線の接触抵抗をテストすること、ウエハ上の
異なった領域での歩留まり率をテストすること、及び、
同一容器内の異なったウエハの歩留まり率をテストする
こと等を含んでいる。様々なテストからのデータが組み
合わされ、特有のプロセス道具又はプロセス工程におけ
る欠陥を表した特性パターンを示す。例えば、閾値電圧
テストデータと領域歩留まりテストデータとが特性パタ
ーンを示すように組み合わされる。その特性パターン
は、閾値電圧が指定より低いこと、及び、深いトレンチ
プロセスには幾つかの問題が存在したことを示してい
る。そのような特性パターンは欠陥シグネチャと呼ばれ
ている。「ＶＴノード・ロウ（VT Node Low）」のよう
な名前は識別目的のため欠陥シグネチャに割り当てられ
ている。
【０００９】初期組のウエハ内における欠陥ウエハは一
種類以上の特性欠陥パターンを備えている。作業者が特
性欠陥パターンに従って欠陥ウエハを異なったグループ
に手で分類し、一つの欠陥シグネチャを各グループに割
り当てる。作業者はまたクラスタ分析を行い、欠陥ウエ
ハを異なったグループに分類し、一つの欠陥シグネチャ
を各グループに割り当てる。クラスタ分析はコンピュー
タの助けを借りて行われるかもしれない。
種類以上の特性欠陥パターンを備えている。作業者が特
性欠陥パターンに従って欠陥ウエハを異なったグループ
に手で分類し、一つの欠陥シグネチャを各グループに割
り当てる。作業者はまたクラスタ分析を行い、欠陥ウエ
ハを異なったグループに分類し、一つの欠陥シグネチャ
を各グループに割り当てる。クラスタ分析はコンピュー
タの助けを借りて行われるかもしれない。
【００１０】各タイプの欠陥シグネチャに対し、初期組
のウエハは欠陥シグネチャを備えた第１グループと、欠
陥シグネチャを持たない第２グループとに分けられる。
同様に、トレーニングテストデータは二つのグループに
分けられ、第１サブ組のトレーニングテストデータは欠
陥シグネチャを備えたウエハに結びつき、第２サブ組の
トレーニングテストデータは欠陥シグネチャを持たない
ウエハに結びつく。第１及び第２サブ組トレーニングテ
ストデータを使って、リニア識別関数の係数が分類上の
識別分析に従って作成される。識別関数は、一組のテス
トデータを入力として受け取り、その一組のテストデー
タが特有な欠陥シグネチャに該当する可能性を示す数
を、出力として与える。
のウエハは欠陥シグネチャを備えた第１グループと、欠
陥シグネチャを持たない第２グループとに分けられる。
同様に、トレーニングテストデータは二つのグループに
分けられ、第１サブ組のトレーニングテストデータは欠
陥シグネチャを備えたウエハに結びつき、第２サブ組の
トレーニングテストデータは欠陥シグネチャを持たない
ウエハに結びつく。第１及び第２サブ組トレーニングテ
ストデータを使って、リニア識別関数の係数が分類上の
識別分析に従って作成される。識別関数は、一組のテス
トデータを入力として受け取り、その一組のテストデー
タが特有な欠陥シグネチャに該当する可能性を示す数
を、出力として与える。
【００１１】全ての欠陥シグネチャに対して識別関数が
決定された後に、これらの識別関数の係数がデータベー
ス内に記憶される。その後、ウエハが製造された時に、
一連の電気的及び（又は）物理的なテストが行われ、テ
ストデータがコンピュータに送られ、そして識別分析が
実行される。識別関数の係数がデータベースから回収さ
れ、テストデータ値が識別関数への入力として使われ、
出力識別値が作成され、ウエハが特有の欠陥シグネチャ
を有するか否かが示される。各欠陥シグネチャに対する
識別関数がテストデータに適用され、ウエハがどんなタ
イプの欠陥シグネチャを有するかが決定される。このよ
うな方法で、欠陥シグネチャに従ってすぐにウエハを分
類でき、新しく製造されたウエハにおける様々な欠陥原
因を能率的な方法で明らかにできる。 識別分析 説明のために、ｎ個の異なったパラメータＰ1、Ｐ2、
…、Ｐnを、様々な電気的及び（又は）物理的なテスト
法によってウエハから得ることができると仮定する。更
に、ｎ個の異なったパラメータがｐ個の異なった欠陥シ
グネチャの決定に関係すると仮定する。これらのパラメ
ータは欠陥シグネチャを示す。即ち、これらのパラメー
タの検査によってウエハが欠陥シグネチャを有するか否
かが示される。各欠陥シグネチャは製造プロセス内で特
有の欠陥を示すかもしれない。欠陥シグネチャの識別関
数はパラメータＰ1〜Ｐnの線形結合として表示される。
決定された後に、これらの識別関数の係数がデータベー
ス内に記憶される。その後、ウエハが製造された時に、
一連の電気的及び（又は）物理的なテストが行われ、テ
ストデータがコンピュータに送られ、そして識別分析が
実行される。識別関数の係数がデータベースから回収さ
れ、テストデータ値が識別関数への入力として使われ、
出力識別値が作成され、ウエハが特有の欠陥シグネチャ
を有するか否かが示される。各欠陥シグネチャに対する
識別関数がテストデータに適用され、ウエハがどんなタ
イプの欠陥シグネチャを有するかが決定される。このよ
うな方法で、欠陥シグネチャに従ってすぐにウエハを分
類でき、新しく製造されたウエハにおける様々な欠陥原
因を能率的な方法で明らかにできる。 識別分析 説明のために、ｎ個の異なったパラメータＰ1、Ｐ2、
…、Ｐnを、様々な電気的及び（又は）物理的なテスト
法によってウエハから得ることができると仮定する。更
に、ｎ個の異なったパラメータがｐ個の異なった欠陥シ
グネチャの決定に関係すると仮定する。これらのパラメ
ータは欠陥シグネチャを示す。即ち、これらのパラメー
タの検査によってウエハが欠陥シグネチャを有するか否
かが示される。各欠陥シグネチャは製造プロセス内で特
有の欠陥を示すかもしれない。欠陥シグネチャの識別関
数はパラメータＰ1〜Ｐnの線形結合として表示される。
【００１２】 Ｙ（Ｐ）＝ａ＋Ｂ1Ｐ1＋Ｂ2Ｐ2＋Ｂ3Ｐ3＋…＋ＢnＰn （方程式１） ここに、記号Ｐ＝（Ｐ1、Ｐ2、…、Ｐn）は定数であ
り、記号Ｂ1〜ＢnはパラメータＰ1〜Ｐnの係数を表す。
その記号Ｂ1〜Ｂnは識別関数の係数を表す。係数Ｂ 1〜
Ｂnはまた線形変換ベクトル係数と呼ばれる。新しいウ
エハ用のパラメータＰ 1〜Ｐnに対する一組のテストデー
タが得られた（獲得された）時、テストデータ値が、識
別値Ｙを計算するため方程式１のＰ1〜Ｐnに代入され
る。もし値Ｙが既定閾値を越えるならば、ウエハが識別
関数Ｙ（Ｐ）に相当する欠陥シグネチャを有する。異な
った欠陥シグネチャに対して、対応する識別関数の係数
は異なる。
り、記号Ｂ1〜ＢnはパラメータＰ1〜Ｐnの係数を表す。
その記号Ｂ1〜Ｂnは識別関数の係数を表す。係数Ｂ 1〜
Ｂnはまた線形変換ベクトル係数と呼ばれる。新しいウ
エハ用のパラメータＰ 1〜Ｐnに対する一組のテストデー
タが得られた（獲得された）時、テストデータ値が、識
別値Ｙを計算するため方程式１のＰ1〜Ｐnに代入され
る。もし値Ｙが既定閾値を越えるならば、ウエハが識別
関数Ｙ（Ｐ）に相当する欠陥シグネチャを有する。異な
った欠陥シグネチャに対して、対応する識別関数の係数
は異なる。
【００１３】異なった欠陥シグネチャは異なったテスト
パラメータに結びつく。例えば、第１欠陥シグネチャに
対する識別関数Ｙ1（Ｐ）はパラメータＰ1、Ｐ2、Ｐ3に
関係するかもしれない。この場合には、係数Ｂ4、Ｂ5、
…、Ｂnはゼロに等しい。別の例では、第２欠陥シグネ
チャに対する識別関数Ｙ2（Ｐ）はパラメータＰ3、
Ｐ 5、Ｐ6だけに関係するかもしれない。その時、係数Ｂ
1、Ｂ2、Ｂ4、Ｂ7、Ｂ8、…、Ｂnはゼロに等しい。一般
には、ウエハの全てのパラメータが測定され、データベ
ース内に記憶され、その後、異なるパラメータに関係し
たテストデータを、要求されるように回収する。
パラメータに結びつく。例えば、第１欠陥シグネチャに
対する識別関数Ｙ1（Ｐ）はパラメータＰ1、Ｐ2、Ｐ3に
関係するかもしれない。この場合には、係数Ｂ4、Ｂ5、
…、Ｂnはゼロに等しい。別の例では、第２欠陥シグネ
チャに対する識別関数Ｙ2（Ｐ）はパラメータＰ3、
Ｐ 5、Ｐ6だけに関係するかもしれない。その時、係数Ｂ
1、Ｂ2、Ｂ4、Ｂ7、Ｂ8、…、Ｂnはゼロに等しい。一般
には、ウエハの全てのパラメータが測定され、データベ
ース内に記憶され、その後、異なるパラメータに関係し
たテストデータを、要求されるように回収する。
【００１４】方程式１における識別関数Ｙ（Ｐ）の係数
が、一組のトレーニングテストデータから引き出され
る。その一組のトレーニングテストデータは初期組のウ
エハから得られたパラメータＰ1〜Ｐnの測定（又はテス
ト）である。初期組のウエハは、欠陥シグネチャに結び
つく第１サブ組のウエハ（π１と記す）と、欠陥シグネ
チャに結びつかない第２サブ組のウエハ（π２と記す）
とを含む。説明のために、ウエハのパラメータＰ1〜Ｐn
の測定が形式上、 Ｘ＝[ ｘ1 ｘ2 … ｘn ] であると仮定する。識別関数Ｙ（Ｘ）が多変量測定値Ｘ
を単変量値Ｙに変換し、π１及びπ２から得られたＹ値
ができるだけ遠方で分離される。単変量値Ｙは識別値で
ある。μ1Yを、π１から得られた測定値（又はテストデ
ータ値）によって計算されたＹの平均値とし、及び、μ
2Yを、π２から得られた測定値（又はテストデータ値）
によって計算されたＹの平均値としてそれぞれ定義す
る。識別関数Ｙ（Ｐ）の係数は、μ1Yとμ2Yとの間で最
大二乗距離を達成するように予定されている。
が、一組のトレーニングテストデータから引き出され
る。その一組のトレーニングテストデータは初期組のウ
エハから得られたパラメータＰ1〜Ｐnの測定（又はテス
ト）である。初期組のウエハは、欠陥シグネチャに結び
つく第１サブ組のウエハ（π１と記す）と、欠陥シグネ
チャに結びつかない第２サブ組のウエハ（π２と記す）
とを含む。説明のために、ウエハのパラメータＰ1〜Ｐn
の測定が形式上、 Ｘ＝[ ｘ1 ｘ2 … ｘn ] であると仮定する。識別関数Ｙ（Ｘ）が多変量測定値Ｘ
を単変量値Ｙに変換し、π１及びπ２から得られたＹ値
ができるだけ遠方で分離される。単変量値Ｙは識別値で
ある。μ1Yを、π１から得られた測定値（又はテストデ
ータ値）によって計算されたＹの平均値とし、及び、μ
2Yを、π２から得られた測定値（又はテストデータ値）
によって計算されたＹの平均値としてそれぞれ定義す
る。識別関数Ｙ（Ｐ）の係数は、μ1Yとμ2Yとの間で最
大二乗距離を達成するように予定されている。
【００１５】次は、測定値（テスト値）がベクトルＸと
して書かれた時、識別関数Ｙ（Ｘ）の係数を生成する方
法を記載する。μ1＝Ｅ（Ｘ｜π１）を、π１内でウエ
ハの多変量測定における期待値ベクトルとして定義す
る。μ2＝Ｅ（Ｘ｜π２）を、π２内でウエハの多変量
測定における期待値ベクトルとして定義する。共分散行
列Σが、 Σ＝Ｅ（Ｘ−μi）（Ｘ−μi）′、 ｉ＝１、２ のように計算される。識別値Ｙが測定値Ｙの線形結合で
ある識別値は、 Ｙ＝１′Ｘ のように計算される。ここに、Ｙは（１×１）数、１は
（１×ｎ）ベクトル、そしてＸは（ｎ×１）ベクトルで
ある。記号１は最大推定量ベクトルであり、更に以下記
載される。平均値μ1Y及びμ2Yは、 μ1Y＝Ｅ（Ｙ｜π１）＝Ｅ（１′Ｘ｜π１）＝１′μ1 μ2Y＝Ｅ（Ｙ｜π２）＝Ｅ（１′Ｘ｜π２）＝１′μ2 のように計算される。分散行列は ＶＡＲ（Ｙ）＝ＶＡＲ（１′Ｘ）＝１′Σ１ のように計算される。次の式を使って「Ｙの平均値」と
「Ｙの分散」との間における二乗距離の比を最大にする
最大推定量ベクトル１を計算する。最大推定量ベクトル
１は、 １＝Σ-1（μ1−μ2） のように計算される。こうして、識別値Ｙは、 Ｙ＝１′Ｘ＝（μ1−μ2）′・Σ-1Ｘ （方程式２） のように計算される。上記の方程式２は、識別値Ｙが測
定値Ｘからどのように得られたかを示す。測定値Ｘは初
期組のウエハから得られる。方程式２はまた、識別関数
の係数Ｙ（Ｘ）が項（μ1−μ2）′・Σ-1を展開するこ
とによって得られる。初期組のウエハは、欠陥シグネチ
ャに結びつく第１サブ組のウエハ（π１）と、欠陥シグ
ネチャに結びつかない第２サブ組のウエハ（π２）とを
含む。
して書かれた時、識別関数Ｙ（Ｘ）の係数を生成する方
法を記載する。μ1＝Ｅ（Ｘ｜π１）を、π１内でウエ
ハの多変量測定における期待値ベクトルとして定義す
る。μ2＝Ｅ（Ｘ｜π２）を、π２内でウエハの多変量
測定における期待値ベクトルとして定義する。共分散行
列Σが、 Σ＝Ｅ（Ｘ−μi）（Ｘ−μi）′、 ｉ＝１、２ のように計算される。識別値Ｙが測定値Ｙの線形結合で
ある識別値は、 Ｙ＝１′Ｘ のように計算される。ここに、Ｙは（１×１）数、１は
（１×ｎ）ベクトル、そしてＸは（ｎ×１）ベクトルで
ある。記号１は最大推定量ベクトルであり、更に以下記
載される。平均値μ1Y及びμ2Yは、 μ1Y＝Ｅ（Ｙ｜π１）＝Ｅ（１′Ｘ｜π１）＝１′μ1 μ2Y＝Ｅ（Ｙ｜π２）＝Ｅ（１′Ｘ｜π２）＝１′μ2 のように計算される。分散行列は ＶＡＲ（Ｙ）＝ＶＡＲ（１′Ｘ）＝１′Σ１ のように計算される。次の式を使って「Ｙの平均値」と
「Ｙの分散」との間における二乗距離の比を最大にする
最大推定量ベクトル１を計算する。最大推定量ベクトル
１は、 １＝Σ-1（μ1−μ2） のように計算される。こうして、識別値Ｙは、 Ｙ＝１′Ｘ＝（μ1−μ2）′・Σ-1Ｘ （方程式２） のように計算される。上記の方程式２は、識別値Ｙが測
定値Ｘからどのように得られたかを示す。測定値Ｘは初
期組のウエハから得られる。方程式２はまた、識別関数
の係数Ｙ（Ｘ）が項（μ1−μ2）′・Σ-1を展開するこ
とによって得られる。初期組のウエハは、欠陥シグネチ
ャに結びつく第１サブ組のウエハ（π１）と、欠陥シグ
ネチャに結びつかない第２サブ組のウエハ（π２）とを
含む。
【００１６】ベクトルμ1及びμ2と、行列Σとが計算さ
れた後に、識別関数Ｙ（Ｘ）を使って、後述される方法
を用いた欠陥シグネチャを新しいウエハが有するか否か
を決定する。説明のために、測定（テスト）が新しいウ
エハ上で行われ、Ｘ0が測定データ（又はテストデー
タ）であると仮定する。識別値Ｙ0は上述の方程式２か
ら得られる。π１及びπ２内でウエハから得られた測定
の平均値の間の中点値ｍは、 ｍ＝（１／２）・（μ1Y＋μ2Y） ＝（１／２）・（１′μ1＋１′μ2） ＝（１／２）・（μ1−μ2）′・Σ-1（μ1＋μ2） （方程式３） である。もし Ｙ0−ｍ≧０ であるならば、新しいウエハは欠陥シグネチャを有する
ように決定され（又は欠陥シグネチャに結びつく）、も
し Ｙ0−ｍ＜０ であるならば、新しいウエハは欠陥シグネチャを持たな
いように決定される（又は欠陥シグネチャに結びつかな
い）。
れた後に、識別関数Ｙ（Ｘ）を使って、後述される方法
を用いた欠陥シグネチャを新しいウエハが有するか否か
を決定する。説明のために、測定（テスト）が新しいウ
エハ上で行われ、Ｘ0が測定データ（又はテストデー
タ）であると仮定する。識別値Ｙ0は上述の方程式２か
ら得られる。π１及びπ２内でウエハから得られた測定
の平均値の間の中点値ｍは、 ｍ＝（１／２）・（μ1Y＋μ2Y） ＝（１／２）・（１′μ1＋１′μ2） ＝（１／２）・（μ1−μ2）′・Σ-1（μ1＋μ2） （方程式３） である。もし Ｙ0−ｍ≧０ であるならば、新しいウエハは欠陥シグネチャを有する
ように決定され（又は欠陥シグネチャに結びつく）、も
し Ｙ0−ｍ＜０ であるならば、新しいウエハは欠陥シグネチャを持たな
いように決定される（又は欠陥シグネチャに結びつかな
い）。
【００１７】図１に戻って、本発明の一つの実施の形態
では、ウエハは概念的に五つの同心円状領域Ａ、Ｂ、
Ｃ、Ｄ、及びＥに分割されている。半導体製造装置から
製造された第１組のウエハはトレーニングセットとして
使用される。第１組のウエハは、パラメータＰ1＝「直
接的な最新歩留まり」、Ｐ2＝「関数のテスト歩留ま
り」、Ｐ3＝「最終歩留まり」、Ｐ4＝「領域Ａの関数歩
留まり」、Ｐ5＝「領域Ｂの関数歩留まり」、Ｐ6＝「領
域Ｃの関数歩留まり」、Ｐ7＝「領域Ｄの関数歩留ま
り」、Ｐ8＝「領域Ｅの関数歩留まり」のためにテスト
される。こられのパラメータは「閾値電圧ノード・ロウ
（VT Node Low）」欠陥シグネチャに関係される。テス
トデータは、ウエハ上の様々なテストポイントを詳しく
調べることによって得られるかもしれない。テストデー
タ値は行列Ｘとして表示されるかもしれない。行列Ｘは
各列Ｘi（ｉは列数）を有し、各列Ｘｉは式 Ｘi＝[ Ｐ1 Ｐ2 Ｐ3 Ｐ4 Ｐ5 Ｐ6 Ｐ7 Ｐ8 ] （方程式４） を有する。
では、ウエハは概念的に五つの同心円状領域Ａ、Ｂ、
Ｃ、Ｄ、及びＥに分割されている。半導体製造装置から
製造された第１組のウエハはトレーニングセットとして
使用される。第１組のウエハは、パラメータＰ1＝「直
接的な最新歩留まり」、Ｐ2＝「関数のテスト歩留ま
り」、Ｐ3＝「最終歩留まり」、Ｐ4＝「領域Ａの関数歩
留まり」、Ｐ5＝「領域Ｂの関数歩留まり」、Ｐ6＝「領
域Ｃの関数歩留まり」、Ｐ7＝「領域Ｄの関数歩留ま
り」、Ｐ8＝「領域Ｅの関数歩留まり」のためにテスト
される。こられのパラメータは「閾値電圧ノード・ロウ
（VT Node Low）」欠陥シグネチャに関係される。テス
トデータは、ウエハ上の様々なテストポイントを詳しく
調べることによって得られるかもしれない。テストデー
タ値は行列Ｘとして表示されるかもしれない。行列Ｘは
各列Ｘi（ｉは列数）を有し、各列Ｘｉは式 Ｘi＝[ Ｐ1 Ｐ2 Ｐ3 Ｐ4 Ｐ5 Ｐ6 Ｐ7 Ｐ8 ] （方程式４） を有する。
【００１８】作業者は、データを検査することにより手
で第１組のウエハを二つのグループに、即ち、「ＶＴノ
ード・ロウ」欠陥シグネチャを有する第１サブ組のウエ
ハと、「ＶＴノード・ロウ」欠陥シグネチャを持たない
第２サブ組のウエハとに分類する。作業者はまた、テス
トデータ上でクラスタ分析を適用したコンピュータを利
用し、ウエハを、「ＶＴノード・ロウ」欠陥シグネチャ
を有する第１サブ組のウエハと、「ＶＴノード・ロウ」
欠陥シグネチャを持たない第２サブ組のウエハとに分類
するかもしれない。
で第１組のウエハを二つのグループに、即ち、「ＶＴノ
ード・ロウ」欠陥シグネチャを有する第１サブ組のウエ
ハと、「ＶＴノード・ロウ」欠陥シグネチャを持たない
第２サブ組のウエハとに分類する。作業者はまた、テス
トデータ上でクラスタ分析を適用したコンピュータを利
用し、ウエハを、「ＶＴノード・ロウ」欠陥シグネチャ
を有する第１サブ組のウエハと、「ＶＴノード・ロウ」
欠陥シグネチャを持たない第２サブ組のウエハとに分類
するかもしれない。
【００１９】第１サブ組のウエハから得られたテストデ
ータ値は行列Ｘ1内で寄せ集められる。行列Ｘ1内の列
（ｎ1）の数は、「ＶＴノード・ロウ」欠陥シグネチャ
を有するウエハの数と同じである。行列Ｘ1 内の行
（ｎ）の数はパラメータの数（上記の例では８）と同じ
である。従って、行列Ｘ1は、 Ｘ1＝[ ｘ11 ｘ12 … ｘ1n1 ] のように表される。但し、ｘ11、ｘ12、…、ｘ1n1は
（ｎ×１）行列である。第２サブ組のウエハから得られ
たテストデータ値は行列Ｘ2内に寄せ集められる。行列
Ｘ2内の列（ｎ2）の数は「ＶＴノード・ロウ」欠陥シグ
ネチャを持たない第２サブ組のウエハの数に等しい。行
列Ｘ2内の列数は、行列Ｘ1内の列数と同じである。従っ
て、行列Ｘ2は、 Ｘ2＝[ ｘ21 ｘ22 … ｘ2n1 ] のように表される。但し、ｘ21、ｘ22、…、ｘ2n1は
（ｎ×１）行列である。こうして、（第１及び第２サブ
組のウエハを含んだ）第１組のウエハからのテストデー
タ値は行列の式 Ｘ＝[ Ｘ1 Ｘ2 ] で表示される。データ行列Ｘ1及びＸ2から、サンプル平
均ベクトル行列（（バーｘ1）及び（バーｘ2））と、共
分散行列（Ｓ1及びＳ2）とが次の方程式によって決定さ
れる。
ータ値は行列Ｘ1内で寄せ集められる。行列Ｘ1内の列
（ｎ1）の数は、「ＶＴノード・ロウ」欠陥シグネチャ
を有するウエハの数と同じである。行列Ｘ1 内の行
（ｎ）の数はパラメータの数（上記の例では８）と同じ
である。従って、行列Ｘ1は、 Ｘ1＝[ ｘ11 ｘ12 … ｘ1n1 ] のように表される。但し、ｘ11、ｘ12、…、ｘ1n1は
（ｎ×１）行列である。第２サブ組のウエハから得られ
たテストデータ値は行列Ｘ2内に寄せ集められる。行列
Ｘ2内の列（ｎ2）の数は「ＶＴノード・ロウ」欠陥シグ
ネチャを持たない第２サブ組のウエハの数に等しい。行
列Ｘ2内の列数は、行列Ｘ1内の列数と同じである。従っ
て、行列Ｘ2は、 Ｘ2＝[ ｘ21 ｘ22 … ｘ2n1 ] のように表される。但し、ｘ21、ｘ22、…、ｘ2n1は
（ｎ×１）行列である。こうして、（第１及び第２サブ
組のウエハを含んだ）第１組のウエハからのテストデー
タ値は行列の式 Ｘ＝[ Ｘ1 Ｘ2 ] で表示される。データ行列Ｘ1及びＸ2から、サンプル平
均ベクトル行列（（バーｘ1）及び（バーｘ2））と、共
分散行列（Ｓ1及びＳ2）とが次の方程式によって決定さ
れる。
【００２０】
【数１】 ここに、（バーｘ1）及び（バーｘ2）は（ｐ×１）ベク
トルである。線形の識別分析に適用すると、識別値ｙは
ｘから ｙ＝＾ｌ′ｘ＝（（バーｘ1）−（バーｘ2））′・Ｓ-1
ｘ のように計算される。二つの単変量平均値（（バー
ｙw/）及び（バーｙW/o ））の間における中点値＾ｍ
が、 ＾ｍ＝２-1（（バーｙw/）＋（バーｙw/o））＝２
-1（（バーｘ1）−（バーｘ2））′Ｓ-1 pooled（（バー
ｘ1）＋（バーｘ2）） 但し、
トルである。線形の識別分析に適用すると、識別値ｙは
ｘから ｙ＝＾ｌ′ｘ＝（（バーｘ1）−（バーｘ2））′・Ｓ-1
ｘ のように計算される。二つの単変量平均値（（バー
ｙw/）及び（バーｙW/o ））の間における中点値＾ｍ
が、 ＾ｍ＝２-1（（バーｙw/）＋（バーｙw/o））＝２
-1（（バーｘ1）−（バーｘ2））′Ｓ-1 pooled（（バー
ｘ1）＋（バーｘ2）） 但し、
【００２１】
【数２】 によって与えられる。平均値（バーｙw/）は欠陥シグネ
チャを有する第１サブ組のウエハから得られた測定（又
はテストデータ）に対する平均値であり、平均値（バー
ｙw/o）は欠陥シグネチャを持たない第２サブ組のウエ
ハから得られた測定（又はテストデータ）に対する平均
値である。
チャを有する第１サブ組のウエハから得られた測定（又
はテストデータ）に対する平均値であり、平均値（バー
ｙw/o）は欠陥シグネチャを持たない第２サブ組のウエ
ハから得られた測定（又はテストデータ）に対する平均
値である。
【００２２】中点値＾ｍが決定された後に、新しいウエ
ハが欠陥シグネチャを有するか否かを、識別関数Ｙ
（Ｘ）と中点値＾ｍとを使うことによって容易に決定で
きる。新しいウエハからの測定データＸを識別関数Ｙ
（Ｘ）への入力として使用し、識別値Ｙを生成する。識
別値Ｙが中点値＾ｍに対して比較される。もしＹ≧＾ｍ
であるならば、新しいウエハは欠陥シグネチャ「ＶＴノ
ード・ロウ」を有している。もしＹ＜＾ｍであるなら
ば、新しいウエハは欠陥シグネチャ「ＶＴノード・ロ
ウ」を持っていない。このような方法で、新たに製造さ
れたウエハを、効率的な方法で欠陥シグネチャを有する
か否かに従って分離できる。また、この方法を適用して
新しいウエハが他の欠陥シグネチャを有するか否かを決
定できる。
ハが欠陥シグネチャを有するか否かを、識別関数Ｙ
（Ｘ）と中点値＾ｍとを使うことによって容易に決定で
きる。新しいウエハからの測定データＸを識別関数Ｙ
（Ｘ）への入力として使用し、識別値Ｙを生成する。識
別値Ｙが中点値＾ｍに対して比較される。もしＹ≧＾ｍ
であるならば、新しいウエハは欠陥シグネチャ「ＶＴノ
ード・ロウ」を有している。もしＹ＜＾ｍであるなら
ば、新しいウエハは欠陥シグネチャ「ＶＴノード・ロ
ウ」を持っていない。このような方法で、新たに製造さ
れたウエハを、効率的な方法で欠陥シグネチャを有する
か否かに従って分離できる。また、この方法を適用して
新しいウエハが他の欠陥シグネチャを有するか否かを決
定できる。
【００２３】上記で示された電気的なテストと識別関数
とは説明だけの目的である。他の電気的及び（又は）物
理的なテストもまた異なった欠陥シグネチャに関してウ
エハ上で実行されるかもしれない。例えば、電気的なテ
ストは、「各容器に対する領域歩留まり」、「領域分類
パターン調整」、「絶対的な容器データ」、「相対的な
容器データ」、「欠陥データ」、及び「ウエハ順応テス
ト」等を含むかもしれない。ウエハはまた、異なる応用
によれば、概念的に五つ以上の同心円状領域、又はパイ
状断面（pie sections）に分割されるかもしれない。 ウエハテスト 図２に戻って、プロセスフロー２００を使ってｎ個の欠
陥シグネチャに対する識別関数Ｙ1 〜Ｙn を決定する。
例えば、欠陥シグネチャは「ＶＴノード・ロウ」欠陥シ
グネチャであるかもしれない。欠陥シグネチャの他の実
施の形態は「ＶＦセンタ・スポット」、及び「Ｍ０オー
バ・ポリッシュ」等であるかもしれない。各欠陥シグネ
チャは幾つかの電気的及び（又は）物理的なテストに結
びつくかもしれない。プロセス２００はブロック２０２
から始まる。ボックス２０４では、第１欠陥シグネチャ
に関係する電気的及び（又は）物理的なテストが実行さ
れる。幾つかのパラメータがウエハ上の様々なテストポ
イントを通してテストされる必要があるかもしれない。
例えば、パラメータ「直接的な現在歩留まり」、「関数
のテスト歩留まり」、「最終歩留まり」、「領域Ａの関
数歩留まり」、「領域Ｂの関数歩留まり」、「領域Ｃの
関数歩留まり」、「領域Ｄの関数歩留まり」、及び、
「領域Ｅの関数歩留まり」がテストされる必要があるか
もしれない。
とは説明だけの目的である。他の電気的及び（又は）物
理的なテストもまた異なった欠陥シグネチャに関してウ
エハ上で実行されるかもしれない。例えば、電気的なテ
ストは、「各容器に対する領域歩留まり」、「領域分類
パターン調整」、「絶対的な容器データ」、「相対的な
容器データ」、「欠陥データ」、及び「ウエハ順応テス
ト」等を含むかもしれない。ウエハはまた、異なる応用
によれば、概念的に五つ以上の同心円状領域、又はパイ
状断面（pie sections）に分割されるかもしれない。 ウエハテスト 図２に戻って、プロセスフロー２００を使ってｎ個の欠
陥シグネチャに対する識別関数Ｙ1 〜Ｙn を決定する。
例えば、欠陥シグネチャは「ＶＴノード・ロウ」欠陥シ
グネチャであるかもしれない。欠陥シグネチャの他の実
施の形態は「ＶＦセンタ・スポット」、及び「Ｍ０オー
バ・ポリッシュ」等であるかもしれない。各欠陥シグネ
チャは幾つかの電気的及び（又は）物理的なテストに結
びつくかもしれない。プロセス２００はブロック２０２
から始まる。ボックス２０４では、第１欠陥シグネチャ
に関係する電気的及び（又は）物理的なテストが実行さ
れる。幾つかのパラメータがウエハ上の様々なテストポ
イントを通してテストされる必要があるかもしれない。
例えば、パラメータ「直接的な現在歩留まり」、「関数
のテスト歩留まり」、「最終歩留まり」、「領域Ａの関
数歩留まり」、「領域Ｂの関数歩留まり」、「領域Ｃの
関数歩留まり」、「領域Ｄの関数歩留まり」、及び、
「領域Ｅの関数歩留まり」がテストされる必要があるか
もしれない。
【００２４】ボックス２０６では、識別関数Ｙ1 の係数
が計算される。Ｙ1に対する係数が方程式２に従って計
算されるかもしれない。ボックス２０８では、識別関数
Ｙ1に対する中点値ｍ1が方程式３に従って決定される。
それから、第２〜第（ｎ−１）欠陥シグネチャに対して
識別関数と中点値とが（図中に図示しないが）計算され
る。ボックス２１０では、第ｎ欠陥シグネチャに対して
電気的及び（又は）物理的なテストが実行される。幾つ
かのパラメータが第ｎ欠陥シグネチャに関してウエハ上
の様々なテストポイントを通してテストされる必要があ
るかもしれない。これらのパラメータは、ボックス２０
４内でテストされた第１欠陥シグネチャに結びつくパラ
メータと異なっているかもしれない。ボックス２１２で
は、識別関数Ｙnの係数が計算される。Ｙnに対する係数
は方程式２と同じ方法で計算されるかもしれない。ボッ
クス２１４では、識別関数Ｙnに対する中点値ｍnは方程
式３と同じ方法で決定される。それから、プロセス２０
０がボックス２１６内で終了する。
が計算される。Ｙ1に対する係数が方程式２に従って計
算されるかもしれない。ボックス２０８では、識別関数
Ｙ1に対する中点値ｍ1が方程式３に従って決定される。
それから、第２〜第（ｎ−１）欠陥シグネチャに対して
識別関数と中点値とが（図中に図示しないが）計算され
る。ボックス２１０では、第ｎ欠陥シグネチャに対して
電気的及び（又は）物理的なテストが実行される。幾つ
かのパラメータが第ｎ欠陥シグネチャに関してウエハ上
の様々なテストポイントを通してテストされる必要があ
るかもしれない。これらのパラメータは、ボックス２０
４内でテストされた第１欠陥シグネチャに結びつくパラ
メータと異なっているかもしれない。ボックス２１２で
は、識別関数Ｙnの係数が計算される。Ｙnに対する係数
は方程式２と同じ方法で計算されるかもしれない。ボッ
クス２１４では、識別関数Ｙnに対する中点値ｍnは方程
式３と同じ方法で決定される。それから、プロセス２０
０がボックス２１６内で終了する。
【００２５】本発明の一つの実施の形態では、製造時間
において第一週の間に製造されたウエハを使って一組の
識別関数と中点値とを確立できる。一般的なウエハ製造
ラインは２０種類以上の欠陥シグネチャを有するかもし
れない。第２週でウエハを製造した時、これらのウエハ
をテストし、識別関数を適用してこれらのウエハが特有
の欠陥シグネチャを含んでいるか否かを決定する。もし
ウエハが欠陥を持たない、又は少し持っていたならば、
かなり高歩留まりウエハとして認められるかもしれな
い。もしウエハが多くの欠陥を有していたならば、識別
関数によって決定された欠陥シグネチャに従って欠陥原
因を能率的に決定できる。第２週の間に得られたテスト
データをトレーニングセットとして使い、識別関数の係
数を精密化する。
において第一週の間に製造されたウエハを使って一組の
識別関数と中点値とを確立できる。一般的なウエハ製造
ラインは２０種類以上の欠陥シグネチャを有するかもし
れない。第２週でウエハを製造した時、これらのウエハ
をテストし、識別関数を適用してこれらのウエハが特有
の欠陥シグネチャを含んでいるか否かを決定する。もし
ウエハが欠陥を持たない、又は少し持っていたならば、
かなり高歩留まりウエハとして認められるかもしれな
い。もしウエハが多くの欠陥を有していたならば、識別
関数によって決定された欠陥シグネチャに従って欠陥原
因を能率的に決定できる。第２週の間に得られたテスト
データをトレーニングセットとして使い、識別関数の係
数を精密化する。
【００２６】次に、図３に戻って、プロセスフロー３０
０を使い、識別関数Ｙ1〜Ｙnを確立し後に製造されたウ
エハの分類を決定する。プロセス３００はボックス３０
２で始まる。ボックス３０４では、識別関数の係数がデ
ータベースから読み出される。ボックス３０６では一組
の電気的なテストが、テストデータＸを得るためにウエ
ハに適用される。テストデータＸは全ての欠陥シグネチ
ャを示すテストデータを含んでいる。幾つかの欠陥シグ
ネチャは全てのテストデータの使用を必要としないかも
しれない。例えば、異なる１００個のパラメータが、ウ
エハ上で行われた様々なテストから得られるかもしれな
い。各欠陥シグネチャはそれらのパラメータのうち２０
又は３０個だけに関係されるかもしれない。ボックス３
０６からのテストデータＸはボックス３０８内の識別関
数Ｙに与えられる。識別値Ｙ1（Ｘ）はボックス３１０
内で中点値ｍ1と比較される。もし識別値Ｙ1（Ｘ）が中
点値ｍ1 以上であれば、ウエハが第１欠陥シグネチャ、
即ちボックス３１２を有する。もし識別値Ｙ1（Ｘ）が
中点値ｍ1より小さいならば、ウエハが第１欠陥シグネ
チャ、即ちボックス３１４を持たない。次に、第２〜第
（ｎ−１）欠陥シグネチャに対するテストが適用され
る。
０を使い、識別関数Ｙ1〜Ｙnを確立し後に製造されたウ
エハの分類を決定する。プロセス３００はボックス３０
２で始まる。ボックス３０４では、識別関数の係数がデ
ータベースから読み出される。ボックス３０６では一組
の電気的なテストが、テストデータＸを得るためにウエ
ハに適用される。テストデータＸは全ての欠陥シグネチ
ャを示すテストデータを含んでいる。幾つかの欠陥シグ
ネチャは全てのテストデータの使用を必要としないかも
しれない。例えば、異なる１００個のパラメータが、ウ
エハ上で行われた様々なテストから得られるかもしれな
い。各欠陥シグネチャはそれらのパラメータのうち２０
又は３０個だけに関係されるかもしれない。ボックス３
０６からのテストデータＸはボックス３０８内の識別関
数Ｙに与えられる。識別値Ｙ1（Ｘ）はボックス３１０
内で中点値ｍ1と比較される。もし識別値Ｙ1（Ｘ）が中
点値ｍ1 以上であれば、ウエハが第１欠陥シグネチャ、
即ちボックス３１２を有する。もし識別値Ｙ1（Ｘ）が
中点値ｍ1より小さいならば、ウエハが第１欠陥シグネ
チャ、即ちボックス３１４を持たない。次に、第２〜第
（ｎ−１）欠陥シグネチャに対するテストが適用され
る。
【００２７】ボックス３１８では、テストデータＸがボ
ックス３１８内の識別関数Ｙnに与えられる。識別値Ｙn
（Ｘ）がボックス３２０内の中点値ｍnと比較される。
もし識別値Ｙn（Ｘ）が中点値ｍn以上であれば、ウエハ
が第ｎ番目の欠陥シグネチャ、即ちボックス３２２を有
する。もし識別値Ｙn（Ｘ）が中点値ｍnより小さいなら
ば、ウエハが第ｎ欠陥シグネチャ、即ちボックス３２４
を持たない。最後の欠陥シグネチャがテストされた後
に、プロセス３００がボックス３２６内で終了する。
ックス３１８内の識別関数Ｙnに与えられる。識別値Ｙn
（Ｘ）がボックス３２０内の中点値ｍnと比較される。
もし識別値Ｙn（Ｘ）が中点値ｍn以上であれば、ウエハ
が第ｎ番目の欠陥シグネチャ、即ちボックス３２２を有
する。もし識別値Ｙn（Ｘ）が中点値ｍnより小さいなら
ば、ウエハが第ｎ欠陥シグネチャ、即ちボックス３２４
を持たない。最後の欠陥シグネチャがテストされた後
に、プロセス３００がボックス３２６内で終了する。
【００２８】プロセス３００を使い、ウエハが第ｎ欠陥
シグネチャを有するか否かを決定する。同様に、類似の
プロセスが他のウエハに適用され、他のウエハが第１〜
第ｎ欠陥シグネチャを有するか否かを決定する。ウエハ
に対する欠陥シグネチャを決定する全プロセスが、コン
ピュータに接続されたテスト道具によって自動的に実行
されるので、作業者がそのプロセス内の欠陥原因を明ら
かにするために問題とされるデータを容易に回収でき
る。
シグネチャを有するか否かを決定する。同様に、類似の
プロセスが他のウエハに適用され、他のウエハが第１〜
第ｎ欠陥シグネチャを有するか否かを決定する。ウエハ
に対する欠陥シグネチャを決定する全プロセスが、コン
ピュータに接続されたテスト道具によって自動的に実行
されるので、作業者がそのプロセス内の欠陥原因を明ら
かにするために問題とされるデータを容易に回収でき
る。
【００２９】ウエハがテストされた後に、欠陥行列を得
て各欠陥シグネチャの歩留まりロスを決定する。欠陥行
列の一つの例が表１に示されている。
て各欠陥シグネチャの歩留まりロスを決定する。欠陥行
列の一つの例が表１に示されている。
【００３０】
【表１】 記号Ｓ1、Ｓ2、…は異なるタイプの欠陥シグネチャを表
示する。数字「１」を有する表内のエントリ（entry）
は、対応する欠陥シグネチャをウエハが持つことを意味
する。数字「０」を有する表内のエントリは、対応する
欠陥シグネチャをウエハが持たないことを意味する。こ
うして、表１では、第１ウエハが欠陥シグネチャＳ1及
びＳ4を有する。第２ウエハが欠陥シグネチャを持たな
い。第３ウエハが欠陥シグネチャＳ4を有する。
示する。数字「１」を有する表内のエントリ（entry）
は、対応する欠陥シグネチャをウエハが持つことを意味
する。数字「０」を有する表内のエントリは、対応する
欠陥シグネチャをウエハが持たないことを意味する。こ
うして、表１では、第１ウエハが欠陥シグネチャＳ1及
びＳ4を有する。第２ウエハが欠陥シグネチャを持たな
い。第３ウエハが欠陥シグネチャＳ4を有する。
【００３１】本発明の好適な実施の形態を説明及び記載
したが、本発明の思想及び範囲から逸脱することなく種
々の変形が可能であることは言うまでもない。例えば、
本実施の形態は欠陥シグネチャに従ってウエハを分類す
るように指示されている。また、本実施の形態を使い、
欠陥に関係しない他の特性に従ってウエハを分類でき
る。
したが、本発明の思想及び範囲から逸脱することなく種
々の変形が可能であることは言うまでもない。例えば、
本実施の形態は欠陥シグネチャに従ってウエハを分類す
るように指示されている。また、本実施の形態を使い、
欠陥に関係しない他の特性に従ってウエハを分類でき
る。
【００３２】なお、上記の他に、以下の半導体ウエハの
テスト法も可能である。
テスト法も可能である。
【００３３】一組の識別関数の係数を生成する工程が、
第１平均値ベクトルと第２平均値ベクトルとの差に、多
変量値行列の逆関数を乗じる工程である。
第１平均値ベクトルと第２平均値ベクトルとの差に、多
変量値行列の逆関数を乗じる工程である。
【００３４】また、閾値が、μ1を第１平均値ベクト
ル、μ2を第２平均値ベクトル、及び、Σを一組のトレ
ーニングテスト値から得られた共分散行列とした場合
に、値 （μ1−μ2）′・Σ-1・（μ1＋μ2） に比例する。
ル、μ2を第２平均値ベクトル、及び、Σを一組のトレ
ーニングテスト値から得られた共分散行列とした場合
に、値 （μ1−μ2）′・Σ-1・（μ1＋μ2） に比例する。
【００３５】更に、識別関数に対する一組の係数を生成
する工程が、第１サブ組のトレーニングデータ値から第
１平均値ベクトルを生成し、第２サブ組のトレーニング
データ値から第２平均値ベクトルを生成し、一組のトレ
ーニングデータ値から多変量値行列を生成し、多変量値
行列の逆関数に、第１と第２平均値ベクトルとの差を乗
じることによって係数ベクトルを生成し、係数ベクトル
の要素を識別関数の係数として割り当てる工程を有する
工程である。
する工程が、第１サブ組のトレーニングデータ値から第
１平均値ベクトルを生成し、第２サブ組のトレーニング
データ値から第２平均値ベクトルを生成し、一組のトレ
ーニングデータ値から多変量値行列を生成し、多変量値
行列の逆関数に、第１と第２平均値ベクトルとの差を乗
じることによって係数ベクトルを生成し、係数ベクトル
の要素を識別関数の係数として割り当てる工程を有する
工程である。
【００３６】その上、複数のウエハのそれぞれの上で実
行された一組のテストが、特有なシグネチャを示す電気
的なテストである。
行された一組のテストが、特有なシグネチャを示す電気
的なテストである。
【００３７】また更に、識別関数を生成する工程が、第
１サブ組のテストデータから第１平均値ベクトルを生成
し、第２サブ組のテストデータから第２平均値ベクトル
を生成し、第１組のテストデータから多変量値行列を生
成し、第１平均値ベクトル、第２平均値ベクトル、及び
多変量値行列から識別関数の係数を生成する工程であ
る。
１サブ組のテストデータから第１平均値ベクトルを生成
し、第２サブ組のテストデータから第２平均値ベクトル
を生成し、第１組のテストデータから多変量値行列を生
成し、第１平均値ベクトル、第２平均値ベクトル、及び
多変量値行列から識別関数の係数を生成する工程であ
る。
【００３８】またその上、第１サブ組のテストデータか
ら得られた識別値の平均である第１平均値ベクトルと、
第２サブ組のテストデータから得られた識別値の平均で
ある第２平均値ベクトルとの間における中点値を、閾値
が表示する。
ら得られた識別値の平均である第１平均値ベクトルと、
第２サブ組のテストデータから得られた識別値の平均で
ある第２平均値ベクトルとの間における中点値を、閾値
が表示する。
【００３９】
【発明の効果】上記の方法で、新たに製造されたウエハ
を、効率的な方法で欠陥シグネチャを有するか否かに従
って分離できる。また、この方法を適用して新しいウエ
ハが他の欠陥シグネチャを有するか否かを決定できる。
を、効率的な方法で欠陥シグネチャを有するか否かに従
って分離できる。また、この方法を適用して新しいウエ
ハが他の欠陥シグネチャを有するか否かを決定できる。
【００４０】本発明では、製造時間において第一週の間
に製造されたウエハを使って一組の識別関数と中点値と
を確立できる。一般的なウエハ製造ラインは２０種類以
上の欠陥シグネチャを有するかもしれない。第２週でウ
エハを製造した時、これらのウエハをテストし、識別関
数を適用してこれらのウエハが特有の欠陥シグネチャを
含んでいるか否かを決定する。もしウエハが欠陥を持た
ない、又は少し持っていたならば、かなり高歩留まりウ
エハとして認められるかもしれない。もしウエハが多く
の欠陥を有していたならば、識別関数によって決定され
た欠陥シグネチャに従って欠陥原因を能率的に決定でき
る。第２週の間に得られたテストデータをトレーニング
セットとして使い、識別関数の係数を精密化する。
に製造されたウエハを使って一組の識別関数と中点値と
を確立できる。一般的なウエハ製造ラインは２０種類以
上の欠陥シグネチャを有するかもしれない。第２週でウ
エハを製造した時、これらのウエハをテストし、識別関
数を適用してこれらのウエハが特有の欠陥シグネチャを
含んでいるか否かを決定する。もしウエハが欠陥を持た
ない、又は少し持っていたならば、かなり高歩留まりウ
エハとして認められるかもしれない。もしウエハが多く
の欠陥を有していたならば、識別関数によって決定され
た欠陥シグネチャに従って欠陥原因を能率的に決定でき
る。第２週の間に得られたテストデータをトレーニング
セットとして使い、識別関数の係数を精密化する。
【００４１】上記のプロセスを使い、ウエハが第ｎ欠陥
シグネチャを有するか否かを決定する。同様に、類似の
プロセスが他のウエハに適用され、他のウエハが第１〜
第ｎ欠陥シグネチャを有するか否かを決定する。ウエハ
に対する欠陥シグネチャを決定する全プロセスが、コン
ピュータに接続されたテスト道具によって自動的に実行
されるので、作業者がそのプロセス内の欠陥原因を明ら
かにするために問題とされるデータを容易に回収でき
る。
シグネチャを有するか否かを決定する。同様に、類似の
プロセスが他のウエハに適用され、他のウエハが第１〜
第ｎ欠陥シグネチャを有するか否かを決定する。ウエハ
に対する欠陥シグネチャを決定する全プロセスが、コン
ピュータに接続されたテスト道具によって自動的に実行
されるので、作業者がそのプロセス内の欠陥原因を明ら
かにするために問題とされるデータを容易に回収でき
る。
【図１】幾つかの同心円状領域に分割されたウエハの表
示マップを示す。
示マップを示す。
【図２】識別関数を決定するためのプロセスのフロー図
である。
である。
【図３】ウエハが多少の欠陥シグネチャを有するか否か
を決定するためのプロセスのフロー図である。
を決定するためのプロセスのフロー図である。
２００ プロセス ２０２ スタート ２０４ 第１欠陥シグネチャに関するテストを実行 ２０６ 第１欠陥シグネチャに対する識別関数Ｙ1の係
数を計算 ２０８ 識別関数Ｙ1に対する中点値ｍnを決定 ２１０ 第ｎ欠陥シグネチャに関するテストを実行 ２１２ 第ｎ欠陥シグネチャに対する識別関数Ｙnの係
数を計算 ２１４ 識別関数Ｙnに対する中点値ｍnを決定 ２１６ 終了 ３００ プロセス ３０２ スタート ３０４ 識別関数のデータベースの読み出し ３０６ 第１欠陥シグネチャに対する第１ウエハのテス
ト ３０８ 識別関数Ｙ1をテストデータＸに適用 ３１０ Ｙ1（Ｘ）はｍ1より大きいか ３１２ 第１ウエハが第１欠陥シグネチャを有する ３１４ 第１ウエハが第１欠陥シグネチャを持たない ３１６ 第ｎ欠陥シグネチャに対する第１ウエハのテス
ト ３１８ 識別関数ＹnをテストデータＸに適用 ３２０ Ｙn（Ｘ）はｍnより大きいか ３２２ 第１ウエハが第ｎ欠陥シグネチャを有する ３２４ 第１ウエハが第ｎ欠陥シグネチャを持たない ３２６ 終了
数を計算 ２０８ 識別関数Ｙ1に対する中点値ｍnを決定 ２１０ 第ｎ欠陥シグネチャに関するテストを実行 ２１２ 第ｎ欠陥シグネチャに対する識別関数Ｙnの係
数を計算 ２１４ 識別関数Ｙnに対する中点値ｍnを決定 ２１６ 終了 ３００ プロセス ３０２ スタート ３０４ 識別関数のデータベースの読み出し ３０６ 第１欠陥シグネチャに対する第１ウエハのテス
ト ３０８ 識別関数Ｙ1をテストデータＸに適用 ３１０ Ｙ1（Ｘ）はｍ1より大きいか ３１２ 第１ウエハが第１欠陥シグネチャを有する ３１４ 第１ウエハが第１欠陥シグネチャを持たない ３１６ 第ｎ欠陥シグネチャに対する第１ウエハのテス
ト ３１８ 識別関数ＹnをテストデータＸに適用 ３２０ Ｙn（Ｘ）はｍnより大きいか ３２２ 第１ウエハが第ｎ欠陥シグネチャを有する ３２４ 第１ウエハが第ｎ欠陥シグネチャを持たない ３２６ 終了
───────────────────────────────────────────────────── フロントページの続き (72)発明者 許 秀環 台湾新竹市長春街158巷１弄３號５樓 Ｆターム(参考） 4M106 AA01 CA02 CA10 CA38 CB19 DA15 DA20 DJ12 DJ14 DJ15 DJ17 DJ18 DJ20 DJ21 DJ32
Claims (10)
- 【請求項１】 欠陥シグネチャに従って半導体ウエハを
分類する方法であって、 前記方法が、回路パターンを備えた複数のウエハを提供
し、 該複数のウエハのそれぞれをテストして前記欠陥シグネ
チャの特性を示す一組のトレーニングテスト値を獲得
し、 前記複数のウエハから、前記欠陥シグネチャをそれぞれ
有する第１グループのウエハを選択し、 該記第１グループのウエハに結びつけられた前記一組の
トレーニングテスト値から第１平均値ベクトルを生成
し、 前記複数のウエハから、前記欠陥シグネチャをそれぞれ
持たない第２グループのウエハを選択し、 該第２グループのウエハに結びつけられた前記一組のト
レーニングテスト値から第２平均値ベクトルを生成し、 前記一組のトレーニングテスト値から多変量値行列を生
成し、 前記第１平均値ベクトル、第２平均値ベクトル、及び多
変量値行列から、識別関数に対する一組の係数を生成
し、 前記半導体ウエハを提供し、 前記半導体ウエハをテストして一組のテスト値を獲得
し、 前記識別関数への入力として前記一組のテスト値を使う
ことによって識別値を生成し、 該識別値が閾値より小さくない時、前記半導体ウエハが
前記欠陥シグネチャを有するものと識別する工程を有す
ることを特徴とする半導体ウエハのテスト法。 - 【請求項２】 請求項１記載の半導体ウエハのテスト法
であって、 前記閾値が第１平均値と第２平均値との間で中点値を表
示し、 前記第１平均値が、前記第１グループのウエハから得ら
れた測定値の平均を示し、 前記第２平均値が、前記第２グループのウエハから得ら
れた測定値の平均を示すことを特徴とする半導体ウエハ
のテスト法。 - 【請求項３】 請求項１記載の半導体ウエハのテスト法
であって、 前記複数のウエハのそれぞれをテストする前記工程が、
前記複数のウエハにおけるパターン化された回路の電気
的な機能をテストすること、又は、前記複数のウエハに
おける物理的な性質をテストすることの何れか一方を含
むことを特徴とする半導体ウエハのテスト法。 - 【請求項４】 請求項１記載の半導体ウエハのテスト法
であって、 前記複数のウエハのそれぞれをテストする工程で使用さ
れるテストが、閾値電圧テストと、金属線接触抵抗テス
トと、歩留まり率テストとのうち何れか一つを含むこと
を特徴とする半導体ウエハのテスト法。 - 【請求項５】 一組のトレーニングデータ値が、複数の
ウエハ上で実行された電気的なテストから得られた後
に、特有の欠陥パターンに従って半導体ウエハを自動的
に分類する方法であって、 前記方法が、前記特有な欠陥パターンを有するウエハに
結びつけられた前記一組のトレーニングデータ値から、
第１サブ組トレーニングデータ値を選択し、前記特有な
欠陥パターンを持たないウエハに結びつけられた前記一
組のトレーニングデータ値から、第２サブ組のトレーニ
ングデータ値を選択し、 前記第１及び第２サブ組トレーニングデータ値から、識
別関数に対する一組の係数を生成し、 前記半導体ウエハ上で電気的なテストを実行して一組の
テストデータ値を獲得し、 前記識別関数を前記一組のテストデータ値に適用して識
別値を獲得し、 前記識別値が閾値より小さくない時、前記特有な欠陥パ
ターンを有するように前記半導体ウエハを分類する工程
を有することを特徴とする半導体ウエハのテスト法。 - 【請求項６】 特有なシグネチャを有する半導体ウエハ
を自動的に識別する方法であって、 前記方法が、回路パターンを有する複数のウエハを提供
し、 該複数のウエハのそれぞれの上で一組のテストを実行し
て一組のトレーニングデータ値を獲得し、 前記特有なシグネチャを有する第１サブ組のウエハと、
前記特有なシグネチャを持たない第２サブ組のウエハと
に前記複数のウエハを寄せ集めるため、クラスタ分析を
前記一組のトレーニングデータ値に適用し、 前記第１サブ組のウエハに結びつけられた第１サブ組の
トレーニングデータ値を選択し、 前記第２サブ組のウエハに結びつけられた第２サブ組の
トレーニングデータ値を選択し、 前記第１及び第２サブ組のトレーニングデータ値を使っ
た識別関数に対する一組の係数を生成し、 テストウエハを提供し、 該テストウエハ上で前記一組のテストを実行して一組の
テストデータ値を獲得し、 前記識別関数を前記一組のテストデータ値に適用して識
別値を獲得し、 前記識別値が閾値より大きい時、前記テストデータが前
記特有なシグネチャを有するものと識別する工程を有す
ることを特徴とする半導体ウエハのテスト法。 - 【請求項７】 半導体ウエハをテストすると共に分類す
る方法であって、 前記方法が、回路パターンを有する一組のウエハを提供
し、 該一組のウエハのそれぞれをテストし、前記一組のウエ
ハのそれぞれの上で欠陥シグネチャが存在するか否かを
示す第１組のテストデータを獲得し、 前記第１組のテストデータから、識別関数に対する係数
を生成し、 前記半導体ウエハをテストして第２組のテストデータを
獲得し、 前記識別関数を前記第２組のテストデータに適用して識
別値を獲得し、 前記識別値が閾値より大きくなる時、前記欠陥シグネチ
ャに結びつけられるように前記半導体ウエハを分類する
工程を有することを特徴とする半導体ウエハのテスト
法。 - 【請求項８】 欠陥シグネチャに従って半導体ウエハを
分類する方法であって、 前記方法が、回路パターンを有する複数のウエハを提供
し、 該複数のウエハをテストして前記欠陥シグネチャの特性
を示す一組のトレーニングデータを獲得し、 前記複数のウエハから、前記欠陥シグネチャをそれぞれ
有する第１グループのウエハを選択し、 前記一組のトレーニングデータから、前記第１グループ
のウエハに結びつけられた第１サブ組トレーニングデー
タを選択し、 前記複数のウエハから、前記欠陥シグネチャをそれぞれ
持たない第２グループのウエハを選択し、 前記一組のトレーニングデータから、前記第２グループ
のウエハに結びつけらられた第２サブ組のトレーニング
データを選択し、 入力として一組のデータを受け入れると共に、出力とし
て識別値を生成するために使用される識別関数を、前記
第１及び第２サブ組のトレーニングデータから生成し、 テストウエハを提供し、 該テストウエハをテストして一組のテストデータを獲得
し、 前記識別関数への入力として前記一組のテストデータを
使った前記識別関数から、識別値を生成し、 前記識別値が閾値より大きい時、前記テストウエハが前
記欠陥シグネチャを有するものと識別する工程を有する
ことを特徴とする半導体ウエハのテスト法。 - 【請求項９】 欠陥シグネチャに従って半導体ウエハを
テストすると共に分類する方法であって、 前記方法が、回路パターンを有する複数のウエハを提供
し、 該複数のウエハをそれぞれテストし、前記欠陥シグネチ
ャに結びつけられた第１サブ組のテストデータと、前記
欠陥シグネチャに結びつけられなかった第２サブ組のテ
ストデータとを有する第１組のテストデータを各ウエハ
に対して獲得し、 前記第１及び第２サブ組のテストデータから、識別関数
に対する係数を生成し、 前記半導体ウエハをテストして第２組のテストデータを
獲得し、 前記識別関数への入力として前記第２組のテストデータ
を備えた前記識別関数を使う識別値を生成し、 前記識別値が閾値以上である時、前記欠陥シグネチャに
結びつけられるように前記半導体ウエハを分類し、及
び、前記識別値が前記閾値より小さい時、前記欠陥シグ
ネチャに結びつけられないように前記半導体ウエハを分
類する工程を有することを特徴とする半導体ウエハのテ
スト法。 - 【請求項１０】 欠陥シグネチャに従って、該欠陥シグ
ネチャを有するウエハに結びつけられた第１組のトレー
ニングデータと、前記欠陥シグネチャを持たないウエハ
に結びつけられた第２組のトレーニングデータとから生
成された識別関数の係数の通りに、半導体ウエハを分類
する方法であって、前記方法が、前記半導体ウエハを提
供し、 前記半導体ウエハをテストして一組のテストデータを獲
得し、 前記識別関数への入力として前記一組のテストデータを
使った前記識別関数から識別値を生成し、 該識別値が閾値より大きい時、前記半導体ウエハが前記
欠陥シグネチャを有するものと識別する工程を有するこ
とを特徴とする半導体ウエハのテスト法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/524,182 US6507800B1 (en) | 2000-03-13 | 2000-03-13 | Method for testing semiconductor wafers |
| DE10014492A DE10014492C2 (de) | 2000-03-13 | 2000-03-23 | Prüfverfahren für Halbleiterwafer |
| JP2000110663A JP2001308150A (ja) | 2000-03-13 | 2000-04-12 | 半導体ウエハのテスト法 |
| TW089107266A TW445566B (en) | 2000-03-13 | 2000-04-18 | Classification method for failure signature on chip |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/524,182 US6507800B1 (en) | 2000-03-13 | 2000-03-13 | Method for testing semiconductor wafers |
| DE10014492A DE10014492C2 (de) | 2000-03-13 | 2000-03-23 | Prüfverfahren für Halbleiterwafer |
| JP2000110663A JP2001308150A (ja) | 2000-03-13 | 2000-04-12 | 半導体ウエハのテスト法 |
| TW089107266A TW445566B (en) | 2000-03-13 | 2000-04-18 | Classification method for failure signature on chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308150A true JP2001308150A (ja) | 2001-11-02 |
Family
ID=27437793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000110663A Pending JP2001308150A (ja) | 2000-03-13 | 2000-04-12 | 半導体ウエハのテスト法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6507800B1 (ja) |
| JP (1) | JP2001308150A (ja) |
| DE (1) | DE10014492C2 (ja) |
| TW (1) | TW445566B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142024A1 (ja) * | 2006-06-09 | 2007-12-13 | Sumco Corporation | 単結晶シリコンウェーハのｃｏｐ評価方法 |
| JP2010013306A (ja) * | 2008-07-02 | 2010-01-21 | Sumco Corp | 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法 |
| US20130024830A1 (en) * | 2011-06-08 | 2013-01-24 | Huaxing Tang | Fault Diagnosis Based On Design Partitioning |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748547A (en) * | 1996-05-24 | 1998-05-05 | Shau; Jeng-Jye | High performance semiconductor memory devices having multiple dimension bit lines |
| US6694208B1 (en) * | 2000-05-15 | 2004-02-17 | Promos Technologies, Inc. | Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices |
| US6987726B1 (en) * | 2000-05-22 | 2006-01-17 | Bbnt Solutions Llc | Management of duplicated node identifiers in communication networks |
| US6701477B1 (en) * | 2000-06-09 | 2004-03-02 | Hueristics Physics Laboratories | Method for identifying the cause of yield loss in integrated circuit manufacture |
| DE10111831A1 (de) * | 2000-09-07 | 2002-05-02 | Promos Technologies Inc | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern |
| US20020152046A1 (en) * | 2001-04-13 | 2002-10-17 | Velichko Sergey A. | Concurrent control of semiconductor parametric testing |
| US7337088B2 (en) * | 2001-05-23 | 2008-02-26 | Micron Technology, Inc. | Intelligent measurement modular semiconductor parametric test system |
| JP3870052B2 (ja) * | 2001-09-20 | 2007-01-17 | 株式会社日立製作所 | 半導体装置の製造方法及び欠陥検査データ処理方法 |
| US7162386B2 (en) * | 2002-04-25 | 2007-01-09 | Micron Technology, Inc. | Dynamically adaptable semiconductor parametric testing |
| US6751518B1 (en) * | 2002-04-29 | 2004-06-15 | Advanced Micro Devices, Inc. | Dynamic process state adjustment of a processing tool to reduce non-uniformity |
| US7010451B2 (en) * | 2003-04-17 | 2006-03-07 | Micron Technology, Inc. | Dynamic creation and modification of wafer test maps during wafer testing |
| TWI227328B (en) * | 2003-06-19 | 2005-02-01 | Yan-Fu Liou | Method and system for accelerating inspection speed of semiconductor products |
| TWI225674B (en) * | 2003-09-03 | 2004-12-21 | Powerchip Semiconductor Corp | Method of defect root cause analysis |
| US20050262399A1 (en) * | 2004-05-05 | 2005-11-24 | Brown Adam C | Aggregating and prioritizing failure signatures by a parsing program |
| DE102004023835A1 (de) * | 2004-05-13 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Anordnung zum Testen eines Wafers und/oder eines Chips bei der Chipherstellung |
| US7253650B2 (en) * | 2004-05-25 | 2007-08-07 | International Business Machines Corporation | Increase productivity at wafer test using probe retest data analysis |
| JP4321443B2 (ja) * | 2004-11-16 | 2009-08-26 | オムロン株式会社 | 特定装置、加工処理システム、特定装置の制御方法、特定装置の制御プログラム、特定装置の制御プログラムを記録した記録媒体 |
| KR100687870B1 (ko) | 2005-04-04 | 2007-02-27 | 주식회사 하이닉스반도체 | 웨이퍼의 불량 검사 방법 |
| EP1947539A4 (en) * | 2005-09-27 | 2011-05-18 | Advantest Corp | CONTROL METHOD, AND CONTROL SYSTEM |
| KR101285967B1 (ko) * | 2005-11-18 | 2013-07-12 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템 |
| KR101195226B1 (ko) * | 2005-12-29 | 2012-10-29 | 삼성전자주식회사 | 반도체 웨이퍼 분석 시스템 |
| US7355423B2 (en) * | 2006-05-24 | 2008-04-08 | Micron Technology, Inc. | Method for optimizing probe card design |
| DE102006034599B4 (de) * | 2006-07-26 | 2010-01-21 | Infineon Technologies Ag | Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips |
| US8363922B2 (en) * | 2009-02-12 | 2013-01-29 | International Business Machines Corporation | IC layout pattern matching and classification system and method |
| JP2011222726A (ja) * | 2010-04-08 | 2011-11-04 | Elpida Memory Inc | 半導体装置の製造方法、ウェハ処理システム及びプログラム |
| WO2013079270A1 (en) * | 2011-11-30 | 2013-06-06 | Asml Netherlands B.V. | Inspection method and apparatus, and corresponding lithographic apparatus |
| CN106311625B (zh) * | 2015-06-17 | 2019-02-19 | 晶元光电股份有限公司 | 半导体元件分类方法 |
| DE102016116345B4 (de) | 2016-09-01 | 2018-05-09 | Infineon Technologies Ag | Verfahren für das zusammenbauen von halbleiterbauelementen |
| KR102395474B1 (ko) * | 2017-08-24 | 2022-05-09 | 삼성전자주식회사 | 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치 |
| US10762618B1 (en) * | 2019-02-14 | 2020-09-01 | United Microelectronics Corp. | Mask weak pattern recognition apparatus and mask weak pattern recognition method |
| CN114444427B (zh) * | 2020-11-06 | 2024-07-02 | 紫光同芯微电子有限公司 | 一种晶圆测试结果加严修正筛选方法 |
| CN114300391B (zh) * | 2021-12-29 | 2022-11-11 | 上海赛美特软件科技有限公司 | 一种晶圆试验方法、装置、电子设备以及存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544256A (en) * | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
| US5450326A (en) * | 1994-07-06 | 1995-09-12 | Harris Corporation | Graphical display discriminant factor indicator for anomaly identification in semiconductor manufacture batch process |
| US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| US6289292B1 (en) * | 1997-10-28 | 2001-09-11 | Micron Technology, Inc. | System for identifying a component with physical characterization |
| JP4132229B2 (ja) * | 1998-06-03 | 2008-08-13 | 株式会社ルネサステクノロジ | 欠陥分類方法 |
| US6336086B1 (en) * | 1998-08-13 | 2002-01-01 | Agere Systems Guardian Corp. | Method and system for analyzing wafer processing order |
-
2000
- 2000-03-13 US US09/524,182 patent/US6507800B1/en not_active Expired - Fee Related
- 2000-03-23 DE DE10014492A patent/DE10014492C2/de not_active Expired - Fee Related
- 2000-04-12 JP JP2000110663A patent/JP2001308150A/ja active Pending
- 2000-04-18 TW TW089107266A patent/TW445566B/zh active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142024A1 (ja) * | 2006-06-09 | 2007-12-13 | Sumco Corporation | 単結晶シリコンウェーハのｃｏｐ評価方法 |
| JPWO2007142024A1 (ja) * | 2006-06-09 | 2009-10-22 | 株式会社Sumco | 単結晶シリコンウェーハのｃｏｐ評価方法 |
| JP4640504B2 (ja) * | 2006-06-09 | 2011-03-02 | 株式会社Ｓｕｍｃｏ | 単結晶シリコンウェーハのｃｏｐ評価方法 |
| KR101119721B1 (ko) | 2006-06-09 | 2012-03-22 | 가부시키가이샤 섬코 | 단결정 실리콘 웨이퍼의 ｃｏｐ 평가 방법 |
| US8173449B2 (en) | 2006-06-09 | 2012-05-08 | Sumco Corporation | Method for making COP evaluation on single-crystal silicon wafer |
| JP2010013306A (ja) * | 2008-07-02 | 2010-01-21 | Sumco Corp | 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法 |
| US20130024830A1 (en) * | 2011-06-08 | 2013-01-24 | Huaxing Tang | Fault Diagnosis Based On Design Partitioning |
| US8707232B2 (en) * | 2011-06-08 | 2014-04-22 | Mentor Graphics Corporation | Fault diagnosis based on design partitioning |
Also Published As
| Publication number | Publication date |
|---|---|
| US6507800B1 (en) | 2003-01-14 |
| TW445566B (en) | 2001-07-11 |
| DE10014492A1 (de) | 2001-10-11 |
| DE10014492C2 (de) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001308150A (ja) | 半導体ウエハのテスト法 | |
| US8417477B2 (en) | Methods and apparatus for local outlier detection | |
| US7225107B2 (en) | Methods and apparatus for data analysis | |
| US8000928B2 (en) | Methods and apparatus for data analysis | |
| US7167811B2 (en) | Methods and apparatus for data analysis | |
| US8606536B2 (en) | Methods and apparatus for hybrid outlier detection | |
| US20180293500A1 (en) | Methods and apparatus for data analysis | |
| KR20040067875A (ko) | 반도체 테스팅 방법 및 장치 | |
| JP4399400B2 (ja) | 検査データ解析システムと検査データ解析プログラム | |
| US20080091977A1 (en) | Methods and apparatus for data analysis | |
| TWI503763B (zh) | 半導體處理控制方法和電腦可讀取紀錄媒體 | |
| JP5080526B2 (ja) | データ解析のための方法および装置 | |
| JP7354421B2 (ja) | エラー要因の推定装置及び推定方法 | |
| JP2002057078A (ja) | 半導体製造施設で集積欠陥を引き起こす動作／ツールを見つけるシステム及び方法 | |
| US10656204B2 (en) | Failure detection for wire bonding in semiconductors | |
| JP2011146515A (ja) | スクリーニング装置及びスクリーニング方法並びにプログラム | |
| JP2002368056A (ja) | 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体 | |
| Zoramawa et al. | Developing double acceptance sampling plans for percentiles based on the inverse Rayleigh distribution | |
| US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
| JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
| JP7518180B2 (ja) | 寿命初期故障を起こしやすいダイの予測 | |
| US20220122864A1 (en) | Smart skip testing method for semiconductor manufacturing | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| US7383259B2 (en) | Method and system for merging wafer test results | |
| CN114254682A (zh) | 新增生产工具的合格检验方法和检验系统 |