JP7518180B2 - 寿命初期故障を起こしやすいダイの予測 - Google Patents
寿命初期故障を起こしやすいダイの予測 Download PDFInfo
- Publication number
- JP7518180B2 JP7518180B2 JP2022552923A JP2022552923A JP7518180B2 JP 7518180 B2 JP7518180 B2 JP 7518180B2 JP 2022552923 A JP2022552923 A JP 2022552923A JP 2022552923 A JP2022552923 A JP 2022552923A JP 7518180 B2 JP7518180 B2 JP 7518180B2
- Authority
- JP
- Japan
- Prior art keywords
- dies
- predicted
- die
- yield
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 40
- 238000012360 testing method Methods 0.000 claims description 32
- 238000010801 machine learning Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 23
- 230000002950 deficient Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000491 multivariate analysis Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009662 stress testing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
- G06N20/20—Ensemble learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/04—Ageing analysis or optimisation against ageing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/22—Yield analysis or yield optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Geometry (AREA)
- Medical Informatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Claims (15)
- 方法であって、
第1の機械学習モデルを用いて、第1の識別されたパラメータグループ内の第1の複数のダイの各々に関する第1の歩留り値を予測することであって、前記第1の機械学習モデルは、半導体ウェハのパラメトリック試験から得られたデータ値を用いて前記第1の歩留り値を予測するように構成され、前記第1の複数のダイは前記半導体ウェハの上に形成され、前記第1の複数のダイの各々は、前記第1の識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を有することと、
前記第1の歩留り値の各々を前記第1の複数のダイのそれぞれのダイに割り当てることと、
前記第1の複数のダイの対応するダイの位置を用いてそれぞれの第2の歩留り値を予測するように構成された第2の機械学習モデルを用いて、前記第1のパラメータグループ内の第1の複数のダイの各々に関する第2の歩留り値を予測することと、
それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことによって、前記第1の複数のダイの各々に関する予測デルタを決定することと、
前記それぞれの予測された第1の歩留り値とそれぞれの予測デルタとの間の関係性に基づいて、許容可能なダイ損失の閾値を確立することと、
前記許容可能なダイ損失の閾値に従って、前記第1の複数のダイの一部を更なる処理から取り除くことと、
を備える、方法。 - 追加の複数のダイに関する第1の歩留り値を予測することであって、各追加の複数のダイは、複数のそれぞれのパラメータグループのうち1つに組織され、前記追加の複数のダイの各々は、前記それぞれのパラメータグループの各々における複数のパラメータの各々に関するデータ値を有することと、
各ダイの位置を用いて、それぞれのパラメータグループにおける追加の複数のダイの各々に関する第2の歩留り値を予測することと、
を更に備える、請求項1に記載の方法。 - 複数のパラメータグループを識別することであって、各識別されたパラメータグループは、前記識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を各々有するそれぞれの複数のダイを含むことと、
各パラメータグループ内のそれぞれの複数のダイの各々に関する第1の歩留り値を予測することと、
各ダイの位置を用いて、各識別されたパラメータグループ内のそれぞれの複数のダイの各々に関する第2の歩留り値を予測することと、
を更に備える、請求項1に記載の方法。 - 前記複数のパラメータの各々に関してそれぞれ上限を推定することと、
各ダイに関して、前記複数のパラメータの各々をそれぞれの上限と比較することと、
前記それぞれの上限を超過するパラメータを有するダイを取り除くことと、
を更に備える、請求項1に記載の方法。 - 前記閾値を確立するために、前記それぞれの予測された第1の歩留り値と前記それぞれの予測デルタとの間の関係性を評価すること
を更に備える、請求項1に記載の方法。 - 前記予測された第1の歩留り値を最低から最高まで選別することと、
前記第1の複数のダイの各々に関連する予測された第1の歩留り値の歩留りパーセンタイル値を計算することと、
前記予測デルタを最低から最高まで選別することと、
前記第1の複数のダイの各々に関連するそれぞれの予測デルタのデルタパーセンタイル値を計算することと、
前記歩留りパーセンタイル値と前記デルタパーセンタイル値との間の最小パーセンタイル値を識別することと、
前記最小パーセンタイル値を前記閾値として選択することと、
を更に備える、請求項5に記載の方法。 - 前記予測された第1の歩留り値が定義された限界値より小さいとき、かつ、前記予測デルタが負の値であるときの条件に関する許容可能なダイ損失の閾値を設定すること
を更に備える、請求項5に記載の方法。 - 前記予測された第1の歩留り値が定義された限界値より小さいとき、かつ、前記予測デルタが正の値であるときの条件に関する許容可能なダイ損失の閾値を設定すること
を更に備える、請求項5に記載の方法。 - 前記第1の機械学習モデルは更に、前記半導体ウェハの成形加工処理から得られたデータを用いて構成される、請求項1に記載の方法。
- 前記第1の機械学習モデルは更に、前記半導体ウェハの実装から得られたデータを用いて構成される、請求項1に記載の方法。
- 方法であって、
第1の複数の独自ダイを半導体ウェハ上に加工するように構成された半導体プロセスから得られた複数のデータ値を受け取ることと、
合格ダイに関する試験結果内に常に存在するデータ値のサブセットを識別することと、
前記データ値のサブセットに基づいて形成された第1の複数の独自ダイの各々1つに関する第1の歩留り値を予測することと、
前記第1の複数の独自ダイの各々1つの位置に基づいて、前記第1の複数の独自ダイの各々1つに関する第2の歩留り値を予測することと、
複数のそれぞれの予測デルタを得るために、それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことと、
前記それぞれの予測された第1の歩留り値と前記それぞれの予測デルタとの間の関係性に基づいて、許容可能なダイ損失の閾値を確立することと、
前記閾値を超過する、前記第1の複数の独自ダイのいずれかを更なる処理から取り除くことと、
を備える、方法。 - 低い予測された第1の歩留り又は大きな負の予測デルタを回避するために前記閾値を確立すること
を更に備える、請求項11に記載の方法。 - 低い予測された第1の歩留り及び大きな負の予測デルタを回避するために前記閾値を確立すること
を更に備える、請求項11に記載の方法。 - 前記データ値のサブセットの各々に関して上限を推定することと、
各ダイに関して、前記データ値のサブセットの各々をそれぞれの上限と比較することと、
前記それぞれの上限を超過するデータ値を有する任意のダイを取り除くことと、
を更に備える、請求項11に記載の方法。 - 少なくとも1つのプロセッサを備える予測モデルであって、前記少なくとも1つのプロセッサは、
第1の機械学習モデルを用いて、第1の識別されたパラメータグループ内の第1の複数のダイの各々に関する第1の歩留り値を予測することであって、前記第1の機械学習モデルは、半導体ウェハのパラメトリック試験から得られたデータ値を用いて前記第1の歩留り値を予測するように構成され、前記第1の複数のダイは前記半導体ウェハの上に形成され、前記第1の複数のダイの各々は、前記第1の識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を有することと、
前記第1の歩留り値の各々を前記第1の複数のダイのそれぞれのダイに割り当てることと、
前記第1の複数のダイの対応するダイの位置を用いてそれぞれの第2の歩留り値を予測するように構成された第2の機械学習モデルを用いて、前記第1のパラメータグループ内の第1の複数のダイの各々に関する第2の歩留り値を予測することと、
それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことによって、前記第1の複数のダイの各々に関する予測デルタを決定することと、
前記それぞれの予測された第1の歩留り値とそれぞれの予測デルタとの間の関係性に基づいて、許容可能なダイ損失の閾値を確立することと、
前記許容可能なダイ損失の閾値に従って、前記第1の複数のダイの一部を更なる処理から取り除くことと、
を行うように構成される、予測モデル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062984337P | 2020-03-03 | 2020-03-03 | |
US62/984,337 | 2020-03-03 | ||
PCT/US2021/020396 WO2021178361A1 (en) | 2020-03-03 | 2021-03-02 | Predicting die susceptible to early lifetime failure |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2023517873A JP2023517873A (ja) | 2023-04-27 |
JPWO2021178361A5 JPWO2021178361A5 (ja) | 2024-03-12 |
JP7518180B2 true JP7518180B2 (ja) | 2024-07-17 |
Family
ID=77555869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022552923A Active JP7518180B2 (ja) | 2020-03-03 | 2021-03-02 | 寿命初期故障を起こしやすいダイの予測 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11328108B2 (ja) |
JP (1) | JP7518180B2 (ja) |
KR (1) | KR20220149714A (ja) |
CN (1) | CN115362457B (ja) |
TW (1) | TW202146918A (ja) |
WO (1) | WO2021178361A1 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6265232B1 (en) | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
US20030120445A1 (en) | 2001-12-26 | 2003-06-26 | International Business Machines Corporation | Method of statistical binning for reliability selection |
US7220605B1 (en) | 2004-05-26 | 2007-05-22 | Pdf Solutions, Inc. | Selecting dice to test using a yield map |
US20090106714A1 (en) | 2007-10-23 | 2009-04-23 | International Business Machines Corporation | Methods and system for analysis and management of parametric yield |
US20110153660A1 (en) | 2008-10-15 | 2011-06-23 | Inotera Memories, Inc. | Method of searching for key semiconductor operation with randomization for wafer position |
JP2012145534A (ja) | 2011-01-14 | 2012-08-02 | Fujitsu Semiconductor Ltd | 欠陥検査装置及び欠陥検査方法 |
JP2017536584A (ja) | 2014-11-25 | 2017-12-07 | ストリーム モザイク,インコーポレイテッド | 半導体製造プロセスのための改善されたプロセス制御技術 |
WO2018202361A1 (en) | 2017-05-05 | 2018-11-08 | Asml Netherlands B.V. | Method to predict yield of a device manufacturing process |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8017411B2 (en) | 2002-12-18 | 2011-09-13 | GlobalFoundries, Inc. | Dynamic adaptive sampling rate for model prediction |
JP5297272B2 (ja) | 2009-06-11 | 2013-09-25 | 株式会社日立製作所 | 装置異常監視方法及びシステム |
US10386828B2 (en) * | 2015-12-17 | 2019-08-20 | Lam Research Corporation | Methods and apparatuses for etch profile matching by surface kinetic model optimization |
US10867877B2 (en) * | 2018-03-20 | 2020-12-15 | Kla Corporation | Targeted recall of semiconductor devices based on manufacturing data |
US10872403B2 (en) | 2018-08-10 | 2020-12-22 | Micron Technology, Inc. | System for predicting properties of structures, imager system, and related methods |
CN110378490A (zh) * | 2019-07-24 | 2019-10-25 | 江苏壹度科技股份有限公司 | 基于改进鲸鱼算法优化支持向量机的半导体良率预测方法 |
-
2021
- 2021-03-02 KR KR1020227033698A patent/KR20220149714A/ko not_active Application Discontinuation
- 2021-03-02 CN CN202180026603.7A patent/CN115362457B/zh active Active
- 2021-03-02 JP JP2022552923A patent/JP7518180B2/ja active Active
- 2021-03-02 WO PCT/US2021/020396 patent/WO2021178361A1/en active Application Filing
- 2021-03-02 US US17/189,621 patent/US11328108B2/en active Active
- 2021-03-03 TW TW110107496A patent/TW202146918A/zh unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6265232B1 (en) | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
US20030120445A1 (en) | 2001-12-26 | 2003-06-26 | International Business Machines Corporation | Method of statistical binning for reliability selection |
US7220605B1 (en) | 2004-05-26 | 2007-05-22 | Pdf Solutions, Inc. | Selecting dice to test using a yield map |
US20090106714A1 (en) | 2007-10-23 | 2009-04-23 | International Business Machines Corporation | Methods and system for analysis and management of parametric yield |
US20110153660A1 (en) | 2008-10-15 | 2011-06-23 | Inotera Memories, Inc. | Method of searching for key semiconductor operation with randomization for wafer position |
JP2012145534A (ja) | 2011-01-14 | 2012-08-02 | Fujitsu Semiconductor Ltd | 欠陥検査装置及び欠陥検査方法 |
JP2017536584A (ja) | 2014-11-25 | 2017-12-07 | ストリーム モザイク,インコーポレイテッド | 半導体製造プロセスのための改善されたプロセス制御技術 |
WO2018202361A1 (en) | 2017-05-05 | 2018-11-08 | Asml Netherlands B.V. | Method to predict yield of a device manufacturing process |
Also Published As
Publication number | Publication date |
---|---|
KR20220149714A (ko) | 2022-11-08 |
WO2021178361A1 (en) | 2021-09-10 |
US11328108B2 (en) | 2022-05-10 |
US20210279388A1 (en) | 2021-09-09 |
JP2023517873A (ja) | 2023-04-27 |
CN115362457A (zh) | 2022-11-18 |
TW202146918A (zh) | 2021-12-16 |
CN115362457B (zh) | 2024-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7415387B2 (en) | Die and wafer failure classification system and method | |
US10151792B2 (en) | Manufacturing method and program of semiconductor device | |
US11022642B2 (en) | Semiconductor yield prediction | |
KR101466798B1 (ko) | 제조 공정에서의 제품 불량의 원인 설비를 탐지하는 방법 및 장치 | |
US20060241802A1 (en) | Real-time management systems and methods for manufacturing management and yield rate analysis integration | |
KR20150140358A (ko) | 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 | |
KR0164247B1 (ko) | 인텔리전트 테스트라인 시스템 | |
US9142014B2 (en) | System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering | |
JP6656984B2 (ja) | 半導体装置の製造方法 | |
TW202312002A (zh) | 用於重建構半導體構件在晶圓上的位置的方法與設備 | |
JP2007235108A (ja) | 半導体検査装置、半導体検査方法 | |
JP2016213430A (ja) | 半導体装置の製造方法およびプログラム | |
US6701477B1 (en) | Method for identifying the cause of yield loss in integrated circuit manufacture | |
CN101621016A (zh) | 在制造集成电路中用于缺陷检测的方法和系统 | |
JP7518180B2 (ja) | 寿命初期故障を起こしやすいダイの予測 | |
CN117520741A (zh) | 一种基于大数据的半导体厂良率预测与提升的方法 | |
US6898539B2 (en) | Method for analyzing final test parameters | |
Bellarmino et al. | Microcontroller performance screening: Optimizing the characterization in the presence of anomalous and noisy data | |
Barnett et al. | Yield-reliability modeling: experimental verification and application to burn-in reduction | |
KR102182678B1 (ko) | 반도체 제조 공정에서 특징 선택 기법에 따른 멀티 분류기를 활용한 불량 패턴 예측 장치 및 방법 | |
JP2002368056A (ja) | 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体 | |
CN117272122B (zh) | 晶圆异常的共性分析方法及装置、可读存储介质、终端 | |
Lei et al. | Nuisance Rate Improvement of E-beam Defect Classification | |
CN110749813B (zh) | 测试系统及适应性测试制法产生方法 | |
Bergès et al. | Test And Reliability Improvement With Defect-Image Classification And Machine-Learning Algorithms In Semiconductor Industry For Automotive Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240229 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240229 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240704 |