JP7518180B2 - 寿命初期故障を起こしやすいダイの予測 - Google Patents

寿命初期故障を起こしやすいダイの予測 Download PDF

Info

Publication number
JP7518180B2
JP7518180B2 JP2022552923A JP2022552923A JP7518180B2 JP 7518180 B2 JP7518180 B2 JP 7518180B2 JP 2022552923 A JP2022552923 A JP 2022552923A JP 2022552923 A JP2022552923 A JP 2022552923A JP 7518180 B2 JP7518180 B2 JP 7518180B2
Authority
JP
Japan
Prior art keywords
dies
predicted
die
yield
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022552923A
Other languages
English (en)
Other versions
JPWO2021178361A5 (ja
JP2023517873A (ja
Inventor
バーチ,リチャード
ツー,シン
アーノルド,ケイス
Original Assignee
ピーディーエフ ソリューションズ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピーディーエフ ソリューションズ,インコーポレイテッド filed Critical ピーディーエフ ソリューションズ,インコーポレイテッド
Publication of JP2023517873A publication Critical patent/JP2023517873A/ja
Publication of JPWO2021178361A5 publication Critical patent/JPWO2021178361A5/ja
Application granted granted Critical
Publication of JP7518180B2 publication Critical patent/JP7518180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/27Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • G06N20/20Ensemble learning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04Ageing analysis or optimisation against ageing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/22Yield analysis or yield optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本出願は、参照によってその全体が本願に組み込まれる、2020年3月3日に出願された“Modeling Yield to Predict Die Susceptible to Early Lifetime Failure (ELF)”と題された米国仮特許出願第62/984,337号からの優先権を主張するものである。
本出願は、半導体製造プロセスに関し、特に、寿命初期故障を起こしやすいダイを予測するためのシステムおよび方法に関する。
現場での電子チップ故障にかかるコストは、実装および出荷の前にチップを廃棄する場合のコストと比べて非常に高い。故障を起こしやすいチップを識別する現在の方法は、不良の可能性があるチップを識別するヒューリスティクスおよび/または出荷前に故障を誘発する高費用のストレス試験(バーンインと呼ばれることが多い)を中心としている。
現場故障のダイレクトなモデル化は、概して現場故障の数が比較的少数であること、ならびに、製造元に返品され、元のロットおよびウェハに遡ることが可能な現場故障の数が更に少数であることにより、実際問題として極めて困難である。したがって、製品チェーンの初期に故障しやすいダイの大半を識別することが可能な方法は、非常に高い価値を持ち得る。これらの初期現場故障を、寿命初期故障またはELFと称することとする。
寿命初期故障を予測するためにダイレベルの歩留りをモデル化するためのプロセスを示すフローチャートである。 パラメトリック予測歩留りに対するパラメトリック歩留り予測のグラフである。 寿命初期故障の割合に対する損失したダイの割合のグラフである。 図1のプロセスの追加の詳細を示すフローチャートである。 パラメータグループをどのように識別するかを示す表である。
本開示は、半導体製造プロセスにおけるウェハ試験および選別ステップから得られたパラメトリックデータに主に基づいて寿命初期故障(ELF)を起こしやすいダイを予測するためにダイレベルでの歩留りをモデル化するための方法およびシステムに関する。本明細書で説明されるモデル化歩留り方法は、既知の現場返品の数が限られている大きなデータセットにおいて著しく改善された予測能力を提供することが示されている。
パラメトリックデータと歩留りとの相関は、非線形性が高く、極めて多変量であるため、現在の半導体処理において、効果的なダイレベルの歩留りモデルは実現が非常に困難であることが示されている。この問題の見積もりは、ユーザがこれらの種類の相関を以前よりも良好にモデル化することを可能にした並行処理アーキテクチャの出現および機械学習アルゴリズムの進歩によって容易になった。機械学習の分野は、データから学習することが可能なシステムの構築および研究を伴う人工知能の部門である。これらの種類のアルゴリズムは、並行処理能力と共に、非常に大きなデータセットの処理を可能にし、多変量分析に非常に適している。
最新の機械学習技術は、最初に訓練データセットから複合非線形関係を学習し、入力パラメータ間の関係を適切に理解するために新たに取得されたデータによって更新されるアルゴリズムベースのソフトウェアモデルを構成するために用いられ得る。たとえば、ニューラルネットワークは機械学習モデルの実装例であり、XGBoostは、非常に複雑なツリーモデルに基づく別の機械学習モデルである。プロセッサベースのモデルは、デスクトップベース、すなわちスタンドアロン、またはネットワーク化システムの一部であってよく、好適には、最先端のハードウェアおよびプロセッサ性能(CPU、RAM、OSなど)で実装するべきである。Pythonオブジェクト指向プログラミング言語は、機械言語モデルを符号化するために使用可能であり、プログラム命令セットは、コンピュータ可読媒体に格納され得る。
成形加工は、典型的な半導体製造プロセスにおける主要な工程であり、ここで、一定期間(たとえば数か月)にわたる複数の工程および様々な処理技術によって、たとえばシリコンなどの半導体基板の単一片またはウェハ上に多数の集積回路が形成される。成形加工の後、ウェハは試験および選別される。最初に、たとえばVまたは他の電圧または電流レベルがウェハ全体で範囲内であること、または接触抵抗や他の電気特性が仕様の範囲内であることを確認するために、ウェハのスクライブラインに形成された小さな構造セットが試験され得る。実装のために顧客設備に出荷されるウェハの場合、スクライブライン構造試験は、一般にウェハに関する顧客基準を満たす必要がある。
スクライブライン構造を試験した後、かつウェハを個々のダイにダイシングする前、ダイ上に形成された各集積回路は、様々な追加の試験を受ける。機能試験は一般に、回路プローブを用いて個々の回路に試験パターンを適用することを含み、予想されるデジタル出力が検出された場合、その回路は合格であり、そうでない場合、その回路は欠陥である。他の試験は本質的にパラメトリックであり、たとえばリング共振器周波数、特定のサイズのトランジスタに関する電流/電圧値などのパラメトリック試験への応答として数値が取得される。一般に、パラメトリック数値が閾値よりも大きい、または小さい場合、チップが機能する場合でも、そのチップはパラメトリック値によって存続不可能および欠陥と見なされる。試験手順に落第した回路は廃棄(またはウェハのダイシング時に廃棄するためにマーク)され、その回路の状態がマークまたは識別、たとえばウェハマップを表すファイルに格納され得る。しかし、本発明のモデル化方法は、より効果的な予測の生成において、合格か落第かにかかわらず全てのダイに関するウェハ選別試験データを利用し得る。ウェハ試験および選別後、ウェハは個々の回路またはダイにダイシングされ、ウェハ試験/選別に合格した各ダイが実装される。
本明細書では、ウェハ選別プロセスステップからのパラメトリック試験データに焦点を当てるが、任意のモデル化ステップにおいて他の利用可能なデータが用いられてよく、この技術は、故障しやすいダイを識別するためのスキームを改善するために、スクライブライン構造からのデータ、成形加工からのフロントエンドデータ、または実装/出荷からのバックエンドデータを含むように容易に拡大される。
ここで図1を参照すると、寿命初期故障を起こしやすいダイを予測するために歩留りをモデル化するための簡略化されたプロセス100が示される。ステップ102において、第1の機械学習モデルは、グループ内の全てのダイが通過した試験において特定のダイに同時に現れるパラメータのグループ化において、全てのダイからの全データに(少なくとも最初は)基づいて各ダイの歩留りを予測する、すなわち特定のダイが良好である可能性を決定するように構成される。第1のモデルへの入力は、ダイの位置、ウェハ選別パラメトリック値、および他の任意の(たとえば製造または実装工程からの)利用可能なデータである。第1のモデルは、入力データを分析し、歩留り予測においてどの入力が重要であるかを決定し、その後、重要度の高い入力データのみに基づいて各ダイのパラメトリック歩留り予測(PY)のためのモデルをファイナライズし、ステップ103において、結果として生じる予測PYを格納する。
ステップ104において、第2の機械学習モデルは、ダイの位置のみに基づいて各ダイの歩留りを予測するように構成される。その結果が、各ダイの基準歩留り(RY)である。一般に、エッジに近い位置は欠陥ダイを生じる可能性が高く、中心に近い位置は概して合格のダイを生じやすい。ステップ106において、パラメトリック歩留り予測PYから基準歩留り予測RYが差し引かれ、その結果が、パラメトリック歩留りデルタ(ΔPY)である。
パラメトリック歩留り予測PYとパラメトリック歩留りデルタΔPYとの関係性の分析および評価により、ステップ110において、許容可能な損失閾値を確立するための顧客のための行動計画、すなわち、寿命初期故障に関するモデル化歩留り予測に基づいて、ステップ112において更なる処理から取り除くことを顧客が受け入れるダイの割合が導かれ得る。したがって、ダイ歩留りを予測するためのモデル化歩留りアプローチは、従来の方法よりも効果的に故障を起こしやすいダイを識別することが証明されている。また、現場での初期故障の可能性が高いダイを実装前に取り除くことにより、全体歩留りおよびコストパフォーマンスが高くなる。
たとえば、図2は、記号201で示される12,000より多い数のダイに関するウェハ選別および試験パラメトリックデータの実際のサンプリングに関して、x軸上にパラメトリック歩留り予測PYを、y軸上にパラメトリック歩留りデルタΔPYを示すグラフィカルプロット200である。現場返品と識別されたダイは、記号209で示される。
本明細書で説明する改善された方法に従う実際のデータのサンプリングにより、77個のダイは、低いPYおよび負のΔPYを示すプロット200の象限210に位置する試験結果を出した。また、象限210において試験された不良ダイの8つの現場返品があり、これは、象限210において試験されたダイの10.4%以上が不良であり、はるかに大きい数値結果であることを示した。現場で故障するダイが全て返品されてはいないと考えられるため、象限210における不良ダイの実際の割合は、より高いと考えられる。144個のダイは、低いPYおよび正のΔPYを示すプロット200の象限220に位置する結果を出した。これらのダイのうち、3つが不良ダイの現場返品であり、2.1%の欠陥率であり、これもまた大きな数字であった。
11,946個のダイは、高いPYおよび正のΔPYを示すプロット200の象限230に位置する結果を出した。34個のダイが現場返品であり、0.3%の欠陥率であった。最後に、150個のダイは、高いPYおよび負のΔPYを示すプロット200の象限240に位置する試験結果を出した。この象限において1つのダイのみが現場返品であり、0.7%の故障率であった。
図2から明らかであるように、モデル化歩留り方法が低いPYかつ大きな負のΔPYを示す場合、ダイの寿命初期故障をもたらす処理である可能性が最も高くなる。ただし、低いPYまたは大きな負のΔPYのいずれかであっても、寿命初期故障の確率の増加が示され得る。また、一部の欠陥は実装の問題点またはランダム欠陥に起因するため、多くの寿命初期故障が予測不可能であることも認識すべきである。
図3のグラフィカルプロット300は、直線310で示される、外れ値を識別して歩留りを予測するための従来の方法と、直線320で示される、寿命初期故障を予測するためのモデル化歩留り方法との比較を示す。x軸は、現場返品を減少させるために犠牲になる良好ダイの割合を示し、y軸は、予測方法によって既知となる寿命初期故障の割合を示す。したがって、グラフ300は、このデータセットに関するモデル化歩留りアプローチにより、寿命初期故障を識別する能力が10%以上改善するという、顕著かつ価値のある改善を示す。
そのような情報が与えられると、顧客は、ダイ故障の危険性をどの程度許容可能であるかに関して選択することができる。たとえば、高信頼性の用途(たとえば航空電子工学など)を持つ顧客は、現場故障に関して非常に低い許容差を有するが、原価意識の高い顧客は、故障に関して高い許容差を有し得る。
ここで図4を参照すると、ダイレベルでのモデル化歩留り予測のためのより詳細なプロセスフロー400が示される。ステップ402において、各ダイ関連パラメータに関する上限が推定される。各独自ダイ設計に関して何千ものそのようなパラメータが存在し得るが、各パラメータは、ダイが常に故障する値を有し、それらの限界値が第1に考慮される。一般に、顧客が、自身のパラメータリストに関するデータ、および各パラメータの閾値または顧客限界値を提供する。ただし、モデル化を目的とする場合、顧客データに依存せず各パラメータの限界値または閾値が決定される方が効果的である。たとえば、1つの実施形態において、顧客データのレビューから、任意のダイがもたらす最大値として上限が取られるが、それより大きな全ての値が一貫してダイを落第させることになる。ステップ404において、各ダイに関するパラメータは、推定限界値に基づいて閾値と比較され、ステップ406において任意のダイが任意のパラメータに関して閾値を超過する場合、更なる処理を回避するために、ステップ408において、そのダイは取り除かれ、または取り除くためにマークされる。
次に、ステップ410において、試験結果において常に同時に現れるパラメータのグループが識別される。具体的には、パラメータグループは、合格ダイのグループの全てが、ウェハ選別および試験手順の結果として同じパラメータに関する試験値を有するものである。パラメータグループは、非排他的であってよい。
たとえば、ここで図5を参照すると、表500は、パラメータグループの識別を示す例を提供する。第1列501は、ウェハ試験/選別の結果に従ってダイが分類されたビンを羅列する。第2列502は、試験A1~A4およびB1~B3を含む、行われた特定のパラメトリック試験を羅列する。列503~506は、その行の各試験に関してパラメータデータ値が出たかを示す。試験A1のパラメータは、ダイ2、ダイ3、およびダイ4に存在し、第1のパラメータグループを形成することが分かる。また、試験A2~A4のパラメータは、ダイ1およびダイ2に存在し、第2のパラメータグループを形成することが分かる。最後に、試験B1~B3のパラメータは、ダイ2およびダイ3に存在し、第3のパラメータグループを形成する。
図4に戻ると、パラメータグループが識別されると、識別された各パラメータグループに関する歩留り予測を決定するためのクロス検証モデルとして、ステップ412において、第1の機械学習モデルが構築される。1つの実施形態において、第1のモデルは、各パラメータグループに関して、そのパラメータグループ内の全てのパラメータの値を示す全てのダイからのデータを用いて実行する。ステップ414において、第1のモデルからの歩留り予測は、パラメータグループ内の各ダイに関して格納および保存される。
ステップ416において、特定のダイが属する全てのパラメータグループにわたる歩留り予測が、たとえば統計関数として結合される。1つの実施形態において、ダイに関する全ての歩留り予測の平均が取られ、ステップ418において、パラメトリック歩留り予測PYとして格納および保存される。
ステップ420において、基準歩留り予測のために、第2の機械学習モデルが構築される。その結果は、ウェハ上のダイの位置のみに基づいて個々のダイに関して歩留り予測を計算することによって決定される。1つの実施形態において、より滑らかなモデル化結果を提供するために極座標が用いられる。
パラメトリック歩留り予測デルタΔPYは、ステップ422において、パラメトリック歩留り予測PY(ステップ418)から基準歩留り予測PY(ステップ420)を差し引くことによって計算される。負のデルタは、基準歩留り予測がパラメトリック歩留り予測よりも大きいことを意味するため、望ましくない。
ステップ424において、全ての予測が決定された後、ウェハ選別試験に落第した任意のダイは廃棄され、その結果、分析される残りのダイが限定される。ウェハ選別試験に落第するダイは、出荷されることも実装されることもないので、寿命初期故障にはなり得ない。
ステップ426において、パラメトリック歩留り予測PYは最低から最高まで選別され、ステップ428において、各ダイの適用可能な予測歩留りPYのパーセンタイル値が計算される。同様に、ステップ430において、パラメトリック歩留り予測デルタΔPYが最低から最高まで選別され、ステップ432において、各ダイの適用可能なパーセンタイル値ΔPYが計算される。ステップ434において、この結合パーセンタイル値情報を評価することにより、ステップ436において、許容可能な損失の目標値を確立することができ、ステップ438において、寿命初期故障を予測された目標領域(複数も可)内のダイが更なる処理から取り除かれる。一般に、PYパーセンタイル値およびΔPYパーセンタイル値の最小値は、ダイが寿命初期故障を起こす可能性の最初の指標である。したがって、顧客は、何らかの損失レベルに関する自身の許容差を確立し、PYパーセンタイル値基準および/またはΔPYパーセンタイル値基準を満たす、寿命初期故障の可能性を有する選択されたダイを取り除くための方針を確立する。
上記説明は、本明細書で説明される技術を当業者が製造および利用することを可能にするように意図されているが、当業者は、この説明が限定的なものではないことを理解し、本明細書で説明される特定の実施形態、方法、および例の変形例、組み合わせ、および均等物の存在も認識する。

Claims (15)

  1. 方法であって、
    1の機械学習モデルを用いて、第1の識別されたパラメータグループ内の第1の複数のダイの各々に関する第1の歩留り値を予測することであって、前記第1の機械学習モデルは、半導体ウェハのパラメトリック試験から得られたデータ値を用いて前記第1の歩留り値を予測するように構成され、前記第1の複数のダイは前記半導体ウェハの上に形成され、前記第1の複数のダイの各々は、前記第1の識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を有することと、
    前記第1の歩留り値の各々を前記第1の複数のダイのそれぞれのダイに割り当てることと、
    前記第1の複数のダイの対応するダイの位置を用いてそれぞれの第2の歩留り値を予測するように構成された第2の機械学習モデルを用いて前記第1のパラメータグループ内の第1の複数のダイの各々に関する第2の歩留り値を予測することと、
    それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことによって、前記第1の複数のダイの各々に関する予測デルタを決定することと、
    前記それぞれの予測された第1の歩留り値とそれぞれの予測デルタとの間の関係性に基づいて許容可能なダイ損失の閾値を確立することと、
    前記許容可能なダイ損失の閾値に従って、前記第1の複数のダイの一部を更なる処理から取り除くことと
    を備える方法。
  2. 追加の複数のダイに関する第1の歩留り値を予測することであって、各追加の複数のダイは、複数のそれぞれのパラメータグループのうち1つに組織され、前記追加の複数のダイの各々は、前記それぞれのパラメータグループの各々における複数のパラメータの各々に関するデータ値を有することと、
    各ダイの位置を用いて、それぞれのパラメータグループにおける追加の複数のダイの各々に関する第2の歩留り値を予測することと
    を更に備える、請求項1に記載の方法。
  3. 複数のパラメータグループを識別することであって、識別されたパラメータグループは、前記識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を各々有するそれぞれの複数のダイを含むことと、
    パラメータグループ内のそれぞれの複数のダイの各々に関する第1の歩留り値を予測することと、
    各ダイの位置を用いて、各識別されたパラメータグループ内のそれぞれの複数のダイの各々に関する第2の歩留り値を予測することと、
    を更に備える、請求項1に記載の方法。
  4. 前記複数のパラメータの各々に関してそれぞれ上限を推定することと、
    各ダイに関して、前記複数のパラメータの各々をそれぞれの上限と比較することと、
    前記それぞれの上限を超過するパラメータを有するダイを取り除くことと
    を更に備える、請求項1に記載の方法。
  5. 前記閾値を確立するために、前記それぞれの予測された第1の歩留り値と前記それぞれの予測デルタとの間の関係性を評価すること
    を更に備える、請求項1に記載の方法。
  6. 前記予測された第1の歩留り値を最低から最高まで選別することと、
    前記第1の複数のダイの各々に関連する予測された第1の歩留り値の歩留りパーセンタイル値を計算することと、
    前記予測デルタを最低から最高まで選別することと、
    前記第1の複数のダイの各々に関連するそれぞれの予測デルタのデルタパーセンタイル値を計算することと、
    前記歩留りパーセンタイル値と前記デルタパーセンタイル値との間の最小パーセンタイル値を識別することと、
    前記最小パーセンタイル値を前記閾値として選択することと
    を更に備える、請求項5に記載の方法。
  7. 前記予測された第1の歩留り値が定義された限界値より小さいとき、かつ、前記予測デルタが負の値であるときの条件に関する許容可能なダイ損失の閾値を設定すること
    を更に備える、請求項5に記載の方法。
  8. 前記予測された第1の歩留り値が定義された限界値より小さいとき、かつ、前記予測デルタが正の値であるときの条件に関する許容可能なダイ損失の閾値を設定すること
    を更に備える、請求項5に記載の方法。
  9. 前記第1の機械学習モデルは更に、前記半導体ウェハの成形加工処理から得られたデータを用いて構成される、請求項1に記載の方法。
  10. 前記第1の機械学習モデルは更に、前記半導体ウェハの実装から得られたデータを用いて構成される、請求項1に記載の方法。
  11. 方法であって、
    第1の複数の独自ダイを半導体ウェハ上に加工するように構成された半導体プロセスから得られた複数のデータ値を受け取ることと、
    合格ダイに関する試験結果内に常に存在するデータ値のサブセットを識別することと、
    前記データ値のサブセットに基づいて形成された第1の複数の独自ダイの各々1つに関する第1の歩留り値を予測することと、
    前記第1の複数の独自ダイの各々1つの位置に基づいて、前記第1の複数の独自ダイの各々1つに関する第2の歩留り値を予測することと、
    複数のそれぞれの予測デルタを得るために、それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことと、
    前記それぞれの予測された第1の歩留り値と前記それぞれの予測デルタとの間の関係性に基づいて、許容可能なダイ損失の閾値を確立することと、
    前記閾値を超過する、前記第1の複数の独自ダイのいずれかを更なる処理から取り除くことと、
    を備える、方法。
  12. 低い予測された第1の歩留り又は大きな負の予測デルタを回避するために前記閾値を確立すること
    を更に備える、請求項11に記載の方法。
  13. 低い予測された第1の歩留り及び大きな負の予測デルタを回避するために前記閾値を確立すること
    を更に備える、請求項11に記載の方法。
  14. 前記データ値のサブセットの各々に関して上限を推定することと、
    各ダイに関して、前記データ値のサブセットの各々をそれぞれの上限と比較することと、
    前記それぞれの上限を超過するデータ値を有する任意のダイを取り除くことと、
    を更に備える、請求項11に記載の方法。
  15. 少なくとも1つのプロセッサを備える予測モデルであって、前記少なくとも1つのプロセッサは、
    第1の機械学習モデルを用いて、第1の識別されたパラメータグループ内の第1の複数のダイの各々に関する第1の歩留り値を予測することであって、前記第1の機械学習モデルは、半導体ウェハのパラメトリック試験から得られたデータ値を用いて前記第1の歩留り値を予測するように構成され、前記第1の複数のダイは前記半導体ウェハの上に形成され、前記第1の複数のダイの各々は、前記第1の識別されたパラメータグループ内の複数のパラメータの各々に関するデータ値を有することと、
    前記第1の歩留り値の各々を前記第1の複数のダイのそれぞれのダイに割り当てることと、
    前記第1の複数のダイの対応するダイの位置を用いてそれぞれの第2の歩留り値を予測するように構成された第2の機械学習モデルを用いて、前記第1のパラメータグループ内の第1の複数のダイの各々に関する第2の歩留り値を予測することと、
    それぞれの予測された第1の歩留り値からそれぞれの予測された第2の歩留り値を差し引くことによって、前記第1の複数のダイの各々に関する予測デルタを決定することと、
    前記それぞれの予測された第1の歩留り値とそれぞれの予測デルタとの間の関係性に基づいて、許容可能なダイ損失の閾値を確立することと、
    前記許容可能なダイ損失の閾値に従って、前記第1の複数のダイの一部を更なる処理から取り除くことと、
    を行うように構成される、予測モデル。
JP2022552923A 2020-03-03 2021-03-02 寿命初期故障を起こしやすいダイの予測 Active JP7518180B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062984337P 2020-03-03 2020-03-03
US62/984,337 2020-03-03
PCT/US2021/020396 WO2021178361A1 (en) 2020-03-03 2021-03-02 Predicting die susceptible to early lifetime failure

Publications (3)

Publication Number Publication Date
JP2023517873A JP2023517873A (ja) 2023-04-27
JPWO2021178361A5 JPWO2021178361A5 (ja) 2024-03-12
JP7518180B2 true JP7518180B2 (ja) 2024-07-17

Family

ID=77555869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022552923A Active JP7518180B2 (ja) 2020-03-03 2021-03-02 寿命初期故障を起こしやすいダイの予測

Country Status (6)

Country Link
US (1) US11328108B2 (ja)
JP (1) JP7518180B2 (ja)
KR (1) KR20220149714A (ja)
CN (1) CN115362457B (ja)
TW (1) TW202146918A (ja)
WO (1) WO2021178361A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265232B1 (en) 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US20030120445A1 (en) 2001-12-26 2003-06-26 International Business Machines Corporation Method of statistical binning for reliability selection
US7220605B1 (en) 2004-05-26 2007-05-22 Pdf Solutions, Inc. Selecting dice to test using a yield map
US20090106714A1 (en) 2007-10-23 2009-04-23 International Business Machines Corporation Methods and system for analysis and management of parametric yield
US20110153660A1 (en) 2008-10-15 2011-06-23 Inotera Memories, Inc. Method of searching for key semiconductor operation with randomization for wafer position
JP2012145534A (ja) 2011-01-14 2012-08-02 Fujitsu Semiconductor Ltd 欠陥検査装置及び欠陥検査方法
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク,インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
WO2018202361A1 (en) 2017-05-05 2018-11-08 Asml Netherlands B.V. Method to predict yield of a device manufacturing process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017411B2 (en) 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
JP5297272B2 (ja) 2009-06-11 2013-09-25 株式会社日立製作所 装置異常監視方法及びシステム
US10386828B2 (en) * 2015-12-17 2019-08-20 Lam Research Corporation Methods and apparatuses for etch profile matching by surface kinetic model optimization
US10867877B2 (en) * 2018-03-20 2020-12-15 Kla Corporation Targeted recall of semiconductor devices based on manufacturing data
US10872403B2 (en) 2018-08-10 2020-12-22 Micron Technology, Inc. System for predicting properties of structures, imager system, and related methods
CN110378490A (zh) * 2019-07-24 2019-10-25 江苏壹度科技股份有限公司 基于改进鲸鱼算法优化支持向量机的半导体良率预测方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265232B1 (en) 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US20030120445A1 (en) 2001-12-26 2003-06-26 International Business Machines Corporation Method of statistical binning for reliability selection
US7220605B1 (en) 2004-05-26 2007-05-22 Pdf Solutions, Inc. Selecting dice to test using a yield map
US20090106714A1 (en) 2007-10-23 2009-04-23 International Business Machines Corporation Methods and system for analysis and management of parametric yield
US20110153660A1 (en) 2008-10-15 2011-06-23 Inotera Memories, Inc. Method of searching for key semiconductor operation with randomization for wafer position
JP2012145534A (ja) 2011-01-14 2012-08-02 Fujitsu Semiconductor Ltd 欠陥検査装置及び欠陥検査方法
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク,インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
WO2018202361A1 (en) 2017-05-05 2018-11-08 Asml Netherlands B.V. Method to predict yield of a device manufacturing process

Also Published As

Publication number Publication date
KR20220149714A (ko) 2022-11-08
WO2021178361A1 (en) 2021-09-10
US11328108B2 (en) 2022-05-10
US20210279388A1 (en) 2021-09-09
JP2023517873A (ja) 2023-04-27
CN115362457A (zh) 2022-11-18
TW202146918A (zh) 2021-12-16
CN115362457B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US7415387B2 (en) Die and wafer failure classification system and method
US10151792B2 (en) Manufacturing method and program of semiconductor device
US11022642B2 (en) Semiconductor yield prediction
KR101466798B1 (ko) 제조 공정에서의 제품 불량의 원인 설비를 탐지하는 방법 및 장치
US20060241802A1 (en) Real-time management systems and methods for manufacturing management and yield rate analysis integration
KR20150140358A (ko) 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법
KR0164247B1 (ko) 인텔리전트 테스트라인 시스템
US9142014B2 (en) System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
JP6656984B2 (ja) 半導体装置の製造方法
TW202312002A (zh) 用於重建構半導體構件在晶圓上的位置的方法與設備
JP2007235108A (ja) 半導体検査装置、半導体検査方法
JP2016213430A (ja) 半導体装置の製造方法およびプログラム
US6701477B1 (en) Method for identifying the cause of yield loss in integrated circuit manufacture
CN101621016A (zh) 在制造集成电路中用于缺陷检测的方法和系统
JP7518180B2 (ja) 寿命初期故障を起こしやすいダイの予測
CN117520741A (zh) 一种基于大数据的半导体厂良率预测与提升的方法
US6898539B2 (en) Method for analyzing final test parameters
Bellarmino et al. Microcontroller performance screening: Optimizing the characterization in the presence of anomalous and noisy data
Barnett et al. Yield-reliability modeling: experimental verification and application to burn-in reduction
KR102182678B1 (ko) 반도체 제조 공정에서 특징 선택 기법에 따른 멀티 분류기를 활용한 불량 패턴 예측 장치 및 방법
JP2002368056A (ja) 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体
CN117272122B (zh) 晶圆异常的共性分析方法及装置、可读存储介质、终端
Lei et al. Nuisance Rate Improvement of E-beam Defect Classification
CN110749813B (zh) 测试系统及适应性测试制法产生方法
Bergès et al. Test And Reliability Improvement With Defect-Image Classification And Machine-Learning Algorithms In Semiconductor Industry For Automotive Applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240229

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240704