JP2008124442A - 過電圧検出回路のための方法と装置 - Google Patents

過電圧検出回路のための方法と装置 Download PDF

Info

Publication number
JP2008124442A
JP2008124442A JP2007247329A JP2007247329A JP2008124442A JP 2008124442 A JP2008124442 A JP 2008124442A JP 2007247329 A JP2007247329 A JP 2007247329A JP 2007247329 A JP2007247329 A JP 2007247329A JP 2008124442 A JP2008124442 A JP 2008124442A
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
voltage
overvoltage
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007247329A
Other languages
English (en)
Other versions
JP2008124442A5 (ja
JP5527929B2 (ja
Inventor
Gary Carlos Crain
ゲイリー・カーロス・クレイン
Douglas D Lopata
ダグラス・ディ・ロパタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2008124442A publication Critical patent/JP2008124442A/ja
Publication of JP2008124442A5 publication Critical patent/JP2008124442A5/ja
Application granted granted Critical
Publication of JP5527929B2 publication Critical patent/JP5527929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】限度を超えた電圧の検出/記録機構を集積回路のシリカウェーハ上へ埋め込んで、予め設定された電圧限界を超える過電圧を検出し、保護しかつ記録するための方法と装置を提供する。
【解決手段】検出器回路及び記録回路は、集積回路デバイスと外部電源へ接続される電圧ピンとの間の電気接続部に直列又は並列で配置される。電圧源が接続されて過電圧状態が検出されると、検出器回路は接続部へ短絡し、記録回路は後の調査のためにこのイベントを記録する。
【選択図】図1

Description

本発明は、一般に、集積回路の誤用を同定する過電圧検出回路のための方法と装置に関し、より具体的には、指定された限度/範囲を超える印加電圧を検出しかつ記録するために限度を超えた電圧イベントを検出する機構と記録する機構とを集積回路基板上へ集積化することに関する。
携帯電話は、所定の電圧パラメータ内で動作するように設計される。指定された正又は負の最大電圧を超えると、電話の内部回路は損傷する。集積回路に指定された最大値を超える電圧が印加されると、電気的過剰ストレス(EOS)による損傷が発生する。EOS損傷(ダメージ)は、集積回路の故障の原因となり、携帯電話を使用不可にする。
以下は、EOS損傷を引き起こす可能性のある状態の3つの例である。第1は、外部バッテリ及び充電器が動作用の電力を供給する状態である。この外部バッテリ又は充電器に欠陥があれば、又は誤って設計されていれば、指定された最大電圧を超える電圧が供給される場合がある。第2に、携帯電話は製造中、検査動作の間に外部検査ジグにより異なる電圧で刺激される。この検査ジグが誤って設計されていれば、又は規格外であれば、指定された最大電圧が超過される場合がある。第3に、最終の顧客は、認可されていない第三者のアクセサリを使用することにより、誤って規格を超える電圧を印加するかもしれない。同じく検出可能なEOS損傷を発生させる状態は、他にも存在する。
上述の状態を発生するEOSにさらされる電話及びデバイスは、故障する可能性がある。電話メーカーは、現在、故障した電話及びデバイスをデバイスメーカーに返している。これらのデバイスに対しては、欠陥を決定する故障モード解析(FMA)が実行される。故障モードタイプの1つは、上述したようにEOSであり、集積回路上で観察される障害シグニチャによって決定される。EOS損傷を引き起こす場合のある状態は、幾つか存在する。メーカーは、幾つかのデバイスに異なる過電圧条件を課し、その各々にFMA解析を実行することによってEOS損傷の予想される原因を同定しようとする。ある実験的デバイスが顧客の故障したデバイスに似た特徴を示せば、メーカーは原因を理論づけることができる。
しかしながら、発生されるEOS損傷を上述のように検出するためには、多大なFMA作業が必要とされる。正常に機能しない電話やデバイスは、故障した経緯の説明なしに返される場合が多い。最終の顧客は、EOS損傷がどのようにして発生されるかを知らないか、開示したくないかのどちらかである。OEMの中間顧客は、電話はコンプライアンスを外れた使用には絶対にされていないものと想定し、メーカーにそのメーカーのデバイスが「正常な」動作環境に耐えられなかった理由を説明するように求める。唯一、EOSによる故障という状態証拠だけは、指定された正又は負の最大電圧を超える電圧がこれらのデバイスに印加されたことを示しているが、このようなイベントを指摘する確実な証拠は絶対に存在せず、よって顧客は、持ち込まれた故障に対するメーカーの応答に決して完全には満足しない。
さらに、デバイスを予測された方法で損傷させる実験を実行し、次にFMA解析を実行してそれが元の故障した顧客デバイスに一致するか否かを決定することは極めて時間のかかる作業である。各実験サイクルは、7営業日を追加することにもなる。実験サイクルが数サイクルになることはめずらしくなく、よって評価間隔に14−20日はすぐに追加される可能性がある。通常、EOS損傷は極めて重要であるとされていて、工場の組立ラインが停止される場合もあり、両方の企業の収益が失われる結果となる。問題を可能な限り迅速に解決することは、メーカー及び小売り業者の両方にとって経費の節約になる。
最後に、FMAの実行は高価である。EOS故障の根本的原因を決定する際に必要なFMAサイクルがただ1つであれば、多大な経費を節約することができる。新しく故障した顧客デバイス及び実験デバイスに対して複数のFMAサイクルが必要であれば、コストは膨大なものになる可能性があるが、EOS故障を1つのFMAサイクルで解決できれば、コストは大幅に節約される。
現在の方法は、故障の正確な原因を同定するものではなく、代わりに、故障した顧客デバイスに見受けられる損傷のタイプに一致する状態証拠を提示する。この証拠は決定的なものではなく、故障の根本的原因を明白には同定しない。明確に同定された根本的原因が顧客側にあれば、顧客は、そのプロセス又は使用ケースを探索して、故障の原因となる状態が如何にして発生したかを決定することができる。
従って、本発明は、デバイスに印加される入力電圧が指定された最大値を超えると検出するインジケータを集積回路上へ配置することにより、これらの課題に対処する。
集積回路上へは、指定された正又は負の最大値を超える入力電圧が印加されると検出する回路が配置される。このような回路は、このような過剰電圧の決定及び記録を支援するソフトウェアプログラム及び読み取り可能なレジスタを使用することができる。検出器/レコーダ回路は、将来の調査のためにこのイベントを永久的に記録する。
本発明は、その特徴及び優位点と共に、添付の図面を参照して行う以下の詳細な説明からより明らかとなるであろう。
図1乃至図6a及び図6bまでは、集積回路の誤用を同定する過電圧検出及び記録回路の装置と方法、及びその例を示す。検出回路及び記録回路(以下、総称して「イベント記録機構」という。)は、疑わしい電圧源に関して限度を超える電圧イベントを監視するために集積回路上に置かれる。「限度を超える電圧イベント」は、集積回路ピンへ上記回路の指定された正又は負の最大パラメータを超える電圧レベルが提示される任意の時間として定義される。上述したように、限度を超える電圧イベントはEOS損傷を発生させて集積回路を動作不能にする可能性がある。
次に、図1を参照すると、本図は、集積回路用の電圧が内部ソース又は外部ソースのいずれから供給されてもよいことを示している。入力バッテリ1は、電気接続部10及び15を介して各々外部電源チップ2又は電力管理デバイス3へ接続されてもよい。入力バッテリ1は、直流電源から電気エネルギーが得られるのではなく、好適には内部に化学エネルギーが蓄積されて直接電気エネルギーへ変換されかつそこから電圧が得られる任意のデバイスであることが理解されるが、前者のような電源も本発明の範囲内にあることは理解されるべきである。とって代わって、外部電源チップ2を使用して接続部20から集積回路へ直接電力を供給することもできる点は理解されるべきである。
入力バッテリ1又は外部電源チップ2から電力を供給される電力管理デバイス3は、充電入力30を介して外部充電器アダプタ(図示せず。)へ接続されてもよい。電力管理デバイス3の1つの目的は、電源に関連づけられるピーク及びディップを平滑又は調整することによって、電話の集積回路コンポーネントを電力サージ及び電圧スパイクから保護することにある。
図1に示すように、検出回路及び記録回路の配置を必要とする電話コンポーネントは回路基板上の集積回路(すなわち、主として半導体デバイス及び受動素子から成る小型電子回路デバイスを含むもの)である。よって、本図にはデジタルベースバンド集積回路4及びアナログベースバンド集積回路5が示されている。説明の便宜上、デジタル集積回路は、とりわけ、論理ゲート、フリップフロップ、マルチプレクサ及び他の回路を含んでもよく、アナログ集積回路は増幅器、フィルタ、変調器及びミキサを含んでもよい。但し、混合された信号の集積回路(すなわち、同一チップ上のアナログ及びデジタル回路の両方)及びメモリデバイス集積回路が本発明の範囲内に含まれてもよいことは理解されるべきである。またさらに、イベント記録機構は、電源からの限度を超える電圧イベントだけでなく、このようなイベントがチップ内の様々なサブコンポーネントに与える影響をも記録するために集積回路全体の様々なポイントに配置されることも理解されるべきである。
入力バッテリ1及び外部電源チップ2は集積回路内の回路へ直接に電気的に接続されてもよいことから、本発明の検出及び記録回路は、指定されたその最大動作電圧を超えて駆動される確率が高い任意の入力ピン上へ配置されるべきである。例えば、これらのピンとしては、Vi/oピン41及び51、Vcoreピン42及び52及びVSimピン55が含まれてもよい。Vi/oピンは、集積回路内の回路へ電力が供給される入力/出力接続部であるとして理解される。Vcoreピンは、集積回路のコア回路へ電力が供給される接続部であるとして理解される。VSimピンは、SIMカード(図示せず。)へ電力が供給される接続部であるとして理解される。通常このような電力は電話自体によって供給されるが、場合によっては、検査がこのような接続部における電圧を誘起することがある。当然ながら、顧客のアプリケーションは事前に知られていないことから、通常はチップセット内の電源によって電力を供給されるが外部デバイスによって電力を供給される場合もあるピンが保護されるべきである点は理解されなければならない。さらに、当然ながら、上記接続部はピンに限定される必要はなく、電流を流すことのできる任意の手段であってもよい点も理解されるべきである。
次に、図2を参照すると、最大仕様を超える電圧条件によって損傷を被りやすい各電源入力に安価な「最大電圧検出器」回路及び記録回路が配置されることが例示的に示されている。ここで、集積回路6は、外部電源7へ接続される電圧ピン60と、外部バッテリ電源8へ接続される電圧ピン61とを有する。当然ながら、集積回路6はデジタル、アナログ又は混合された信号の集積回路であってもよいこと、電圧ピン60及び61はVi/oピン、Vcoreピン又はVSimピンであってもよいこと、及び外部電源7及び8は認可される任意の電源であってもよいことは理解されるべきである。
集積回路6内には、検出器回路9と、記録回路10とが配置される。図に示すように、イベント記録機構は、電圧ピン60から延在する電気接続部が示すように並行に配置されても、電圧ピン61から延びる電気接続部が示すように直列に配置されてもよいことは理解されるべきである。従って、並列に配置されれば、イベント記録機構の各々は同じ電圧を受けることになるが、直列に配置されれば、イベント記録機構の各々には同じ電流が流れることになる。イベント記録回路は、EOS損傷に関してどのような情報が求められるかに依存して適宜構成されることが可能である。当然ながら、必要に応じて2つ以上の検出器回路9及び記録回路10が各電圧ピン60/61によって使用されてもよいことは理解されるべきである。従って、イベント記録機構は、並行配置及び直列配置の両方が包含されるように使用されてもよい。最後に、イベント記録機構は別個の回路であるとして図示されているが、各機能を単一の回路で達成することが可能である点は理解されるべきである。
ある好適な実施形態では、検出器回路9及び記録回路10は集積回路のシリコン内に埋め込まれる。従って、半導体デバイスの周知の製造技術(すなわち、イメージング、蒸着、エッチング)を使用して、シリカウェーハ上へイベント記録機構が形成されてもよい。このような製造の間、検出器回路は、集積回路のその他の部分の指定された最大動作電圧をわずかに上回る電圧で動作するように設計されることが重要である。好適には、入力電圧が指定された最大動作電圧を超えると指摘するためのしきい値は、残りの集積回路コンポーネントのデータシートに記載されている「最大動作電圧」(正負両方)によって決定されてもよい。こうして、イベント記録回路は、限度を超える電圧イベントを検出しても正常に動作することが保証される。
図3を参照すると、EOS損傷を検出しかつ記録する方法は、ステップ300において集積回路6の起動と同時に開始される。次に、ステップ310において、基準電圧Vrefが検索される。このような基準電圧はメモリ(図示せず。)に蓄えられる場合もあり、或いは何らかの他の手段によって供給されてもよいが、先にも述べたように、イベント記録機構が接続される集積回路コンポーネントの指定された最大許容電圧をわずかに上回るものであるべきである。デバイスピンVpin60及び/又は61を介して電流が印加されると、ステップ320において、このデバイスピンにおけるこのような電圧が測定される。ステップ330では、基準電圧Vrefと、デバイスピンVpinにおける印加電圧とが比較される。測定された電圧Vpinが基準電圧Vrefより大きいことが決定されると、ステップ340において、限度を超える電圧イベントが記録される。測定された電圧Vpinが基準電圧Vrefより大きくないことが決定されると、デバイスピン60、61を通る電圧の測定(すなわち、ステップ320)が継続される。このような検出及び記録は、ステップ350で停止されるまで継続される。
よって、次に図4を参照すると、EOS損傷を検出しかつ記録する方法の全体的な機能態様及びイベント記録機構の動作が示されている。各々基準電圧Vref及びデバイスピンVpinにおける電圧から成る入力情報400及び410は、比較器420によって受信される。比較器420は、デバイスピン及びデバイスピンにおける電圧を継続して監視する。上述したように、この電圧は所定の基準電圧と比較され、比較器420は、デバイスピンVpin上の電圧が基準電圧Vrefより大きい場合はいつも「真」と登録する。このような「真」のイベントは、記録される430。
以後の説明では、電源が電圧ピン60又は61のいずれかに接続される場合に発生する限度を超える電圧イベントの動作例については論じない。外部電源7が電圧ピン60へ接続され、ある電位において一般にスパイク又はピークと呼ばれるサージが発生する例では、このような電圧は接続ワイヤに沿って検出器回路9及び記録回路10へ導かれる。導かれる電圧が集積回路6のデバイス(図示せず。)の最大動作電圧より高ければ、検出回路は短絡する。本質的に、開回路が発生するとき、もはや電気を導くことはできない。バッテリ8が電圧ピン61から検出器回路9及び記録回路10へ接続される場合も、同じことが言える。例えば、集積回路6のデバイス(図示せず。)の最大動作電圧が6ボルトに設定されていれば、6.1ボルト以上の電圧がバッテリ8からピン61を介して得られ、検出器回路9は短絡を起こしてバッテリ8からの集積回路6のデバイスの電気接触を破壊し、一方で記録回路10はこのイベントを、限度を超えるこの電圧イベントに関する情報を後に検索できるようにして記録する。従って、好適には、検出器回路9は回路ブレーカ、ヒューズ(電気又は半導体のいずれかのタイプ)又は代替の電気回路デバイスで構成されてもよく、よって記録回路10はメモリセル(フラッシュドライブメモリ等)で構成されてもよい。さらに、検出器は、静電放電(ESD)イベントを無視するように設計されるべきである。
通常、EOSイベントは集積回路をそれが動作し得ないように損傷させる。従って検出器は、過電圧イベントが発生するときを、後に集積回路を動作させることなく決定される方法で記録すべきである。このような方法の1つは、ソフトウェアを利用するものであろう。例えば、比較器420の出力は、値を読み取って不揮発性メモリへ格納するソフトウェアプログラムによって監視されてもよい。このようなソフトウェアアルゴリズムの一例としては、下記が考えられる。
[表1]
=====
(デバイスピン(Vpin)の値)を読み取る。
もし(Vpin>Vref)であれば、
(Pin上で超える最大電圧値)を書き込む。
=====
図5に示すように、電圧が指定された最大値を超えるときのこのような後の決定を行う(考慮する)このような方法の別の例は、全ての検出器/記録デバイスの値を読み取り可能なレジスタ500に読み込む方法である。過電圧イベントが発生するとき、レジスタ500の特定のビット510を設定することができる。この時点で、チップがまだ機能していれば、集積回路を破壊することなく記録デバイスの状態を読み返すことが可能であると思われる。残念ながら、EOS損傷は集積回路を無能にする場合が多く、よってレジスタを使用して何らかの外的な読出し手段なしにこの方法で問い合わせを行うことはできないかもしれない。
電圧が指定された最大値を超えるときのこのような後の決定を行う(考慮する)このような方法の別の例の前後を、各々図6a及び図6bに示す。この例では、このような実施形態における検出器回路430はヒューズリンク600を永久的に飛ばし、そのイベントを指示する。周知のように、ヒューズはさらに、電流が過剰になると溶融することによって回路を保護することができる。FMAプロセスの間は、パッケージを剥いでヒューズリンクを物理的に観察することにより、その状態が検出される。検出器デバイスがヒューズリンクであれば、検出器の状態は、ヒューズが飛んでいるか否かを観察することによって容易に決定される。
検出器/記録回路は、経済的な理由から可能な限り小さく保持されるべきである。本発明への拡張は、1つの検出器につき、正電圧用に1つと負電圧用に1つである2つの記録回路を有することにより行われる。この機構の使用法の1つは、正確にどのような類の電圧条件がEOS損傷を発生させたかを顧客に通知することである。これにより、顧客は、根本的原因の探索を正又は負の最大電圧のいずれかに絞り込むことができる。
従って、上述の開示内容から分かるように、本発明は、指定された最大値を超える電圧がデバイスに供給されると発生するEOS故障を同定し、このような過電圧故障を検出するための時間及び経費を低減し、かつ最終的に、メーカーがそのプロセスにおける特有の課題を確定すべくアクティブに追求することができるようにEOS損傷の根本的原因を指摘する。
以上、特有の例を参照して本発明による方法及び装置を説明した。当業者であれば、本明細書に開示した方法及び装置の原理の変形を実行することは理解されかつ予期されるべきであり、このような修正、変更及び置換は添付の請求の範囲に記載されている本発明の範囲に含まれることが意図される。従って、明細書及び図面は限定的でなく、例示的に考慮されるべきものである。
本発明の一実施形態に係る電気的過剰ストレス(EOS)による損傷検出を必要とする電圧インタフェースを示す。 本発明の一実施形態に係る電話コンポーネント内の検出器及び記録回路の配置を示す。 本発明の一実施形態に係るEOSを検出して記録する方法ステップを示す。 本発明の一実施形態に係る過電圧の検出及び記録回路の装置と方法の機能態様を示す。 本発明の一実施形態に係るエラーレジスタを介してEOS損傷を記録する方法の一例を示す。 本発明の一実施形態に係る可視リンクを介してEOS損傷を記録する方法の一例を示す。 本発明の一実施形態に係る可視リンクを介してEOS損傷を記録する方法の一例を示す。

Claims (19)

  1. 集積回路を過電圧イベントから保護するための装置において、
    電源が接続されるコネクタピンを有する集積回路チップと、
    上記コネクタピンと上記集積回路チップ上に含まれる少なくとも1つの回路デバイスとの間に接続されて上記集積回路チップ内に埋め込まれる過電圧イベント記録機構とを備え、
    上記過電圧イベント記録機構は、上記集積回路チップ上に短絡状態を発生させることによって上記少なくとも1つの回路デバイスを保護する装置。
  2. 上記過電圧イベント記録機構はさらに、
    上記集積回路チップ上の上記少なくとも1つの回路デバイスの指定された最大動作電圧をわずかに超える電圧で動作するように設計される検出器回路と、
    上記過電圧イベントを、後に上記イベントに関する情報を検索できる媒体に記録するように設計される記録回路と
    のうちの少なくとも一方を備える請求項1記載の装置。
  3. 上記過電圧イベント記録機構はさらに、
    回路ブレーカと、
    電気又は半導体のいずれか一方のタイプのヒューズと、
    過電圧状態において短絡を発生させるように設計される電気回路コンポーネントと、
    メモリセルと、
    読み取り可能なレジスタと
    のうちの少なくとも1つを備える請求項1記載の装置。
  4. 上記過電圧イベント記録機構は、少なくとも1つの検出器回路と、直列に接続される少なくとも1つの記録回路のうちの少なくとも一方を備える請求項1記載の装置。
  5. 上記過電圧イベント記録機構は、少なくとも1つの検出器回路と、並列に接続される少なくとも1つの記録回路のうちの少なくとも一方を備える請求項1記載の装置。
  6. 上記過電圧イベント記録機構は、少なくとも1つの検出器回路と、直列及び並列の組合せ式に接続される少なくとも1つの記録回路のうちの少なくとも一方を備える請求項1記載の装置。
  7. 上記過電圧イベント記録機構は、静電放電イベントを無視するように設計される請求項1記載の装置。
  8. 過電圧イベントが発生するとき、このようなイベント発生の決定を物理的観察によって行うことができる、請求項1記載の装置。
  9. 物理的観察は、上記回路ブレーカの状態、上記ヒューズの状態及び上記読み取り可能なレジスタの値のうちの少なくとも1つを視ることによって可能である請求項9記載の装置。
  10. 電話デバイスのコネクタピンへ印加される電圧を検出するための装置において、
    外部電源から上記電話デバイスの集積回路への上記コネクタピンにおける電圧を考慮するように設計され、かつ、
    このような電圧伝送の過電圧イベントを検出するための手段と、
    上記過電圧イベントを記録するための手段とを備える少なくとも1つの検出器回路を備え、
    上記検出器回路は上記集積回路のシリカウェーハ上へ埋め込まれる装置。
  11. 上記このような電圧伝送の過電圧イベントを検出するための手段は、
    回路ブレーカと、
    電気的なタイプ又は半導体タイプのいずれか一方のタイプのヒューズと、
    過電圧状態において短絡を発生させるように設計される電気回路コンポーネントと
    のうちの少なくとも1つを備える請求項10記載の装置。
  12. 上記過電圧イベントを記録するための手段は、
    メモリセルと、
    読み取り可能なレジスタと
    のうちの少なくとも一方を備える請求項10記載の装置。
  13. 上記少なくとも1つの検出器回路は、上記電話デバイスの上記集積回路上の少なくとも1つの回路デバイスの指定された最大動作電圧をわずかに超える電圧で動作するように設計される、請求項10記載の装置。
  14. 上記少なくとも1つの検出器回路は、上記過電圧イベントを、後に上記イベントに関する情報を検索できる媒体に記録するように設計される請求項10記載の装置。
  15. 上記少なくとも1つの検出器回路は、それ自体及び上記電話デバイスの上記集積回路の少なくとも1つの回路コンポーネントの少なくとも一方と、並列の電気接続状態、直列の電気接続状態及び並列/直列の組合せ式電気接続状態であるように上記集積回路のシリカウェーハ上に埋め込まれる請求項10記載の装置。
  16. 上記少なくとも1つの検出器回路は、静電放電イベントを無視するように設計される請求項10記載の装置。
  17. 過電圧イベントが発生するとき、このようなイベント発生の決定を物理的観察によって行うことができる請求項10記載の装置。
  18. 物理的観察は、回路ブレーカの状態、ヒューズの状態及び読み取り可能なレジスタの少なくとも1つの値のうちの少なくとも1つを視ることによって可能である請求項17記載の装置。
  19. 上記電話デバイスの集積回路は、デジタル集積回路、アナログデジタル回路、混合信号集積回路及びメモリデバイス集積回路のうちの1つである請求項10記載の装置。
JP2007247329A 2006-09-25 2007-09-25 過電圧検出回路のための方法と装置 Expired - Fee Related JP5527929B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/526,522 US7630184B2 (en) 2006-09-25 2006-09-25 Method and apparatus for an over-voltage detection circuit
US11/526,522 2006-09-25

Publications (3)

Publication Number Publication Date
JP2008124442A true JP2008124442A (ja) 2008-05-29
JP2008124442A5 JP2008124442A5 (ja) 2010-01-07
JP5527929B2 JP5527929B2 (ja) 2014-06-25

Family

ID=38871940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007247329A Expired - Fee Related JP5527929B2 (ja) 2006-09-25 2007-09-25 過電圧検出回路のための方法と装置

Country Status (5)

Country Link
US (1) US7630184B2 (ja)
EP (1) EP1903765A3 (ja)
JP (1) JP5527929B2 (ja)
KR (1) KR101422279B1 (ja)
CN (1) CN101256207B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182921A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 放電検知回路
JP2012519968A (ja) * 2009-03-09 2012-08-30 クアルコム,インコーポレイテッド 半導体チップ接合のために静電放電(esd)イベントの大きさを測定するための回路
JP2018152391A (ja) * 2017-03-10 2018-09-27 日立オートモティブシステムズ株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238068B2 (en) * 2009-04-24 2012-08-07 Silicon Laboratories Inc. Electrical over-stress detection circuit
CN103221830A (zh) * 2010-11-22 2013-07-24 飞思卡尔半导体公司 集成电路器件以及检测过度电压状态的方法
US8605401B2 (en) * 2011-04-29 2013-12-10 Altera Corporation Systems and methods for securing a programmable device against an over-voltage attack
CN102707123A (zh) * 2012-06-21 2012-10-03 上海华岭集成电路技术股份有限公司 提高芯片电压测试精度方法
EP2849328A1 (en) 2013-09-13 2015-03-18 Dialog Semiconductor GmbH An apparatus and method for a boost converter with improved electrical overstress (EOS) tolerance
KR20170109234A (ko) 2015-01-28 2017-09-28 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 정전 방전 멤리스터 엘리먼트 스위칭
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US20170093152A1 (en) * 2015-09-25 2017-03-30 Mediatek Inc. Esd detection circuit
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
GB2550977B (en) * 2016-05-31 2020-07-22 Cirrus Logic Int Semiconductor Ltd Monitoring of devices
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN109406922B (zh) * 2017-08-15 2020-09-22 昆山维信诺科技有限公司 电子产品及其测试方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273227A (ja) * 2002-03-13 2003-09-26 Rohm Co Ltd 半導体集積回路装置
JP2003307544A (ja) * 2002-04-12 2003-10-31 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123269U (ja) * 1988-02-16 1989-08-22
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Icカード
US5463252A (en) * 1993-10-01 1995-10-31 Westinghouse Electric Corp. Modular solid state relay
US5589719A (en) * 1995-03-10 1996-12-31 Fiset; Peter D. Card out of socket detector for IC cards
US6046896A (en) * 1995-08-11 2000-04-04 Fijitsu Limited DC-to-DC converter capable of preventing overvoltage
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、icカード、及びicカードシステム
US5948085A (en) * 1996-08-08 1999-09-07 Thomson Consumer Electronics, Inc. Bus voltage detection and protection
EP1032964A2 (en) * 1997-11-17 2000-09-06 Lifestyle Technologies Universal power supply
TW381213B (en) * 1998-07-31 2000-02-01 Via Tech Inc Surge detector for power supply
FR2794867B1 (fr) * 1999-06-08 2001-08-10 St Microelectronics Sa Circuit de detection et de memorisation d'une surtension
JP4659175B2 (ja) * 2000-04-25 2011-03-30 富士通東芝モバイルコミュニケーションズ株式会社 携帯通信端末
US6819539B1 (en) * 2001-08-20 2004-11-16 Cypress Semiconductor Corp. Method for circuit recovery from overstress conditions
US7142400B1 (en) * 2002-03-27 2006-11-28 Cypress Semiconductor Corp. Method and apparatus for recovery from power supply transient stress conditions
US7020357B2 (en) * 2003-04-01 2006-03-28 Dell Products L.P. Coupling device for an electronic device
US7012417B2 (en) * 2003-10-21 2006-03-14 Stmicroelectronics, Inc. Voltage regulator with stress mode
US7711039B2 (en) * 2005-04-01 2010-05-04 Freescale Semiconductor, Inc. System and method for protecting low voltage transceiver
US7359173B2 (en) * 2005-07-26 2008-04-15 Texas Instruments Incorporated System and method for protecting IC components
US20070152732A1 (en) * 2005-12-30 2007-07-05 Solano Walter E Method and apparatus to detect electrical overstress of a device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273227A (ja) * 2002-03-13 2003-09-26 Rohm Co Ltd 半導体集積回路装置
JP2003307544A (ja) * 2002-04-12 2003-10-31 Mitsubishi Electric Corp 半導体集積回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182921A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 放電検知回路
JP2012519968A (ja) * 2009-03-09 2012-08-30 クアルコム,インコーポレイテッド 半導体チップ接合のために静電放電(esd)イベントの大きさを測定するための回路
US8536893B2 (en) 2009-03-09 2013-09-17 Qualcomm Incorporated Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding
JP2014032210A (ja) * 2009-03-09 2014-02-20 Qualcomm Inc 半導体チップ接合のために静電放電(esd)イベントの大きさを測定するための回路
JP2018152391A (ja) * 2017-03-10 2018-09-27 日立オートモティブシステムズ株式会社 半導体装置

Also Published As

Publication number Publication date
CN101256207B (zh) 2011-06-08
CN101256207A (zh) 2008-09-03
EP1903765A2 (en) 2008-03-26
EP1903765A3 (en) 2010-12-22
KR101422279B1 (ko) 2014-07-22
JP5527929B2 (ja) 2014-06-25
US7630184B2 (en) 2009-12-08
KR20080027755A (ko) 2008-03-28
US20080074817A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP5527929B2 (ja) 過電圧検出回路のための方法と装置
AU2010281522B2 (en) System and method for accessing diagnostic information
US8063765B2 (en) Consumer abuse detection system and method
US7916440B2 (en) Power interface circuit and electronic device using the same
US6819539B1 (en) Method for circuit recovery from overstress conditions
JP2008124442A5 (ja)
US6807507B2 (en) Electrical over stress (EOS) monitor
US10514409B2 (en) Device and method for detecting a number of electrostatic discharges
US20200412071A1 (en) Monitoring of devices
JP5219342B2 (ja) Ac結合される箇所のesd保護のための方法及び構成
JP5660995B2 (ja) 電子機器
WO2016046917A1 (ja) 電気製品の組み立て工程の管理方法
US20070252615A1 (en) Logic-keeping apparatus for improving system-level electrostatic discharge robustness
JPH11295385A (ja) 電子回路素子の接触確認装置
KR101982105B1 (ko) Mov 임피던스 특성을 이용한 spd의 유효성능 감지방식 수명예측장치
Luo et al. A novel product-level human metal model characterization methodology
JP2022133745A (ja) 情報処理装置の故障、障害再現方法、再現プログラム、および再現装置
Len et al. Use of parallel polishing technique for root cause determination of EOS devices

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5527929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees