CN103221830A - 集成电路器件以及检测过度电压状态的方法 - Google Patents

集成电路器件以及检测过度电压状态的方法 Download PDF

Info

Publication number
CN103221830A
CN103221830A CN2010800702856A CN201080070285A CN103221830A CN 103221830 A CN103221830 A CN 103221830A CN 2010800702856 A CN2010800702856 A CN 2010800702856A CN 201080070285 A CN201080070285 A CN 201080070285A CN 103221830 A CN103221830 A CN 103221830A
Authority
CN
China
Prior art keywords
input
adc
integrated circuit
components
indication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800702856A
Other languages
English (en)
Inventor
阿利斯泰尔·罗伯逊
卡尔·卡肖
阿兰·迪瓦恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103221830A publication Critical patent/CN103221830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路器件(100)包括至少一个模拟数字转换器(ADC)(110)。所述至少一个ADC(110)包括至少一个操作地耦合于所述集成电路器件(100)的至少一个外部接触件(105)的输入(115)。所述集成电路器件(100)还包括包含至少一个检测模块(130)的检测电路(120)。所述至少一个检测模块(130)被配置成在第一输入(132)处接收在所述至少一个ADC(110)的所述至少一个输入(115)处的电压水平的指示(140)，将接收到所述指示(140)和阈值(145)进行比较，以及如果所述接收到的指示超过所述阈值，则输出(135)在所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态已被检测的指示。

Description

集成电路器件以及检测过度电压状态的方法
技术领域
本发明涉及集成电路器件以及一种检测过度电压状态的方法，尤其指集成电路器件以及一种给至少一个模拟数字转换器(ADC)的至少一个输入检测过度电压/输入注入电流状态的方法，其中这个输入状态可能是永久的或间歇的。
背景技术
在模拟数字转换器(ADCs)领域，ADC沟道的准确度可以显著地受到过度焊盘电压以及因此注入电流的影响。这样过度焊盘电压可以通过短路或静电放电(ESD)事件引起，即使这样事件发生在相邻的或附近的沟道。通常，过度焊盘电压和注入电流受到保护电路的限制，例如ESD箝位二极管、外部串联电阻器等等。然而，同时这样的保护电路可以足以提供一定程度的保护以免受由过度焊盘电压和注入电流引起的损害，这样的保护电路不能够完全掩盖这些事件的影响。因此,当故障状态，例如至电源电压的短路发生的时候，或者ESD事件发生的时候，导致了比预期更大的电流被注入ADC引脚，这样事件将对ADC的输入信号造成显著影响。在某些情况下，尽管提供了保护电路，这影响了由ADC输出的信号精确度。此外，由于局部电源轨下垂/电涌的电位副效应，极为贴近这样事件的焊盘，特别是相邻的焊盘，可以受到过度电压/注入电流的影响。
ESD事件等等往往是短暂的，并且同样地它们的影响通常相对迅速地消散，在这种场景下使得ADC的正常操作得以重新开始。然而，正如由ESD事件引起的等等，ADC的损坏输出值将被提供给其它电路例如信号处理逻辑等等，它们依靠ADC输出的值执行其各自的功能。因此，由于ESD事件等等其它原因，所述ADC提供的损坏值可能引起依靠ADC输出的值的系统的不恰当功能。
发明内容
正如附属权利要求中所描述的，本发明提供了集成电路器件以及一种检测至少一个模拟数字转换器(ADC)的至少一个输入的过度电压状态的方法。
本发明的具体实施例在附属权利要求中被陈述。
根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。
附图说明
根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。在附图中，类似的符号被用于指示相同的或功能相似的元素。为了简便以及清晰，附图中的元素不一定按比例绘制。
图1和图2说明了集成电路器件的例子。
图3说明了一种给至少一个ADC的至少一个输入检测过度电压状态的方法的简化流程图的例子。
具体实施方式
本发明根据附图，尤其根据包括单一模拟数字转换器(ADC)的单一输入的集成电路器件的示例实施例被描述。然而，在其它例子中，本发明可以同样应用于集成电路器件以及包括多个ADCs的等等器件，以及应用于包括一个或多个ADCs的集成电路器件，其中所述ADCs包括多于一个的输入。
首先参照图1，说明了根据本发明的一些实施例改编的集成电路器件100的例子。所述集成电路器件100包括至少一个模拟数字转换器(ADC)110，所述至少一个ADC110包括操作地耦合于所述集成电路器件100的至少一个外部接触105的至少一个输入115(为清晰起见，只有单一输入被显示)，例如输入/输出焊盘/引脚。
ADC沟道的准确度可能显著地受到过度焊盘电压/注入电流的影响，例如可以通过短路或静电放电(ESD)事件引起，即使这样事件发生在相邻的或附近的沟道。因此，当故障状态，例如至电源电压的短路发生的时候，或者ESD事件发生的时候，导致了比预期更大的电流被注入ADC引脚，这样事件将对ADC的输入信号造成显著影响，从而影响了由ADC输出的信号精确度。
因此，图1的所述集成电路器件100还包括检测电路120，所述检测电路120包括至少一个检测模块130。所述检测模块130被配置成在第一输入132处接收在所述至少一个ADC110的所述至少一个输入115处的电压水平的指示140。所述检测模块130还被配置成将接收到的指示140和阈值145进行比较，以及如果所述接收到的指示140超过所述阈值145，则输出关于在所述ADC110的所述输入115处的过度电压状态已被检测的指示。
因此，如果所述集成电路器件100的所述外部接触105和器件电池之间的短路发生，或者跟随例如由ESD事件造成的过度电流注入，高于正常电压(导致注入电流事件)将在所述外部接触105经历，从而也在所述ADC110的所述输入115经历。检测电路120能够检测这样过度电压，并且输出135这样过度电压已被检测的指示。因此，这样指示可以被提供给信号处理逻辑、控制电路等等，以为了采取适当的行动以避免始于由过度电压状态传播引起的ADC110的电位损坏输出值。
对于所说明的例子，所述检测电路120的第二输入134操作地耦合于所述集成电路器件100的电源轨147。同样地，所述检测电路120还被配置成在第二输入134处接收所述集成电路器件100的轨电源电压145，以作为所述阀值使用，所述ADC110的输入115处的电压水平的指示140与这个阀值来比较。因此，图1的所述检测电路120被配置成将所述至少一个ADC110的所述输入115处的电压水平的所述接收到的指示140和轨电源电压145进行比较。如果所述接收到的指示140超过所述轨电源电压145，所述检测电路120可能输出在所述至少一个ADC110的所述至少一个输入115处的过度电压状态已被检测的指示。以这种方式，当所述ADC110的所述输入处的电压超过与所述集成电路器件100的所述电源轨电压145大约可比较的电压水平的时候，所述ADC110的所述输入的过度电压状态可以被检测，并且因此位于预计操作电压范围之外。
所述检测电路120可能还包括操作地耦合于所述ADC110的所述输入115和所述检测模块130的所述第一输入132之间的电压偏移组件125，以便使所述第一输入132处的电压水平相对于所述ADC110的所述输入115处的电压水平偏移。这样电压偏移组件可能允许所述115处的电压水平超过所述阈值(数量上基本上等于跨越所述电压偏移组件的电压下降)，其中对于所说明的例子，所述阈值在过度电压状态被检测之前，包括所述电源轨电压145。在其它例子中，替代检测模块和/或电路和/或组件可以被使用。
例如，正如图1所说明的，所述集成电路器件100可能还包括操作地耦合于所述ADC110的所述输入115和所述电源轨147之间的ESD保护电路152。因此，所述电压偏移组件125可以被配置成在所述ADC110的所述输入115和所述检测模块130的所述第一输入132之间提供电压偏移，其代表在过度电压状态期间在所述ADC110的所述输入115处跨越所述ESD保护电路152的电压降落。尤其是对于所说明的例子，所述ESD保护电路152包括ESD保护二极管150，所述ESD保护二极管150操作地耦合于所述ADC110的所述输入115和所述电源轨147之间，并且朝着所述电源轨147正向偏压。在其它例子中，替代ESD保护电路和/或组件可以被使用。因此，对于所说明的例子，所述电压偏移组件包括二极管125，所述二极管125操作地耦合于所述ADC110的所述输入115和所述检测模块130的所述第一输入132之间，并且朝着所述检测模块的所述第一输入132正向偏压。出于完备性，图1所说明的所述集成电路器件100包括操作地耦合于所述ADC100的所述输入115和接地平面157之间的ESD保护二极管155。
以这种方式，当所述ADC110的所述输入115处的电压水平超过电源轨电压145，所述EDS保护二极管150变为正向偏压，从而允许电流通过并流入所述电源轨147。为了所述EDS保护二极管150变为正向偏压，所述ADC110的所述输入115处的电压必须足以克服所述EDS保护二极管150的内置正向电位，并且同样地必须超过所述电源轨电压145与所述EDS保护二极管150的正向电位之和。通过提供在所述ADC110的所述输入115和所述检测模块130的所述第一输入132之间可比较的偏移二极管125，所述检测模块130的所述第一输入132处的所述电压水平将基本上等于所述ADC110的所述输入115处的所述电压水平减去所述偏移二极管125的所述正向电位。同样地，在所述ADC110的所述输入115处的过度电压状态期间，例如凭借所述ADC110的所述输入115处的电压水平超过所述电源轨电压145与所述EDS保护二极管150的正向电位之和，所述偏移二极管125的所述正向电位基本上抵消所述EDS保护二极管150的正向电位。这导致了所述检测模块130的所述第一输入132处的电压水平至少等于所述电源轨电压145。因此，通过将所述检测模块130的所述第一输入132处的所述电压水平和所述电源轨电压145进行比较，在所述ADC110的所述输入115处的过度电压状态可以被检测。
图2说明了图1的所述集成电路器件100的例子，其中过度电压状态存在于所述外部接触件105处。对于图2所说明的例子，通常正如在215处所说明的，短路在所述外部接触件105和器件电池210之间发生。在所述外部接触件105处的过度电压状态的其它原因可能包括导致了高电流注入的ESD事件。
对于所说明的例子，所述器件电池210提供了12v电源，明显高于所述集成电路器件100的5v电源轨147。外部串联电阻230被操作地耦合于所述集成电路器件100的所述外部接触件105，以便限制电流经由所述外部接触件105流入所述集成电路器件100，从而确保了所述ADC沟道的电流注入仍然位于注入电流规范内，对于正常输入电压范围条件，例如在所说明的例子中<-5.6V。然而，当过度电压状态存在于外部接触件105处的时候，例如正如图2中所说明的，当短路在所述外部接触件105和器件电池210之间发生的时候，或者当ESD事件发生的时候，比预期更大的电流可以被注入所述ADC的外部接触件105。这样更大的电流被注入所述集成电路器件100的外部接触件105导致了在外部接触件105处的增加的电压水平，从而导致了在所述ADC110的所述输入115处的增加的电压水平。
当所述ADC110的所述输入115处的电压水平超过所述电源轨电压145的时候，所述ESD保护二极管150变为正向偏压，从而允许电流通过并流入所述电源轨147。为了所述EDS保护二极管150变为正向偏压，所述ADC110的所述输入115处的所述电压必须足以克服所述EDS保护二极管150的内置正向电位，并且同样地必须超过所述电源轨电压145(5v)与所述EDS保护二极管150(0.6v)的正向电位之和。一旦所述ADC110的所述输入115处的所述电压足以克服所述EDS保护二极管150的正向电位(例如，5.6v)，电流开始通过所述EDS保护二极管150流到所述电源轨147，从而限制了所述ADC110的所述输入115处的所述电压水平，对于所说明的例子，以仅仅高于需要的5.6v来克服所述EDS保护二极管150的正向电位。
相反地，所述检测模块130的所述第一输入132处的电压水平将约等于所述ADC110的所述输入115处的所述电压水平减去所述偏移二极管125的正向电位(0.6v)。同样地，在所述ADC110的所述输入115处的过度电压状态期间，例如凭借所述ADC110的所述输入115处的所述电压水平超过所述电源轨电压145与所述EDS保护二极管150的正向电位之和(例如>5.6v)，所述偏移二极管125的所述正向电位基本上抵消所述EDS保护二极管150的正向电位。从而导致了所述检测模块130的所述第一输入132处的电压水平至少等于所述电源轨电压145(5v)。因此，通过将所述检测模块130的所述第一输入132处的所述电压水平和所述电源轨电压145进行比较，所述ADC110的所述输入115处的过度电压状态可以被检测。
再次参照图1，对于所说明的例子，所述检测模块130还包括比较器160，所述比较器160被配置成在第一输入处接收在所述ADC110(对于所说明的例子包括小于所述ADC110的所述输入115处的电压水平的二极管降落(例如，0.6v))的所述输入115处的电压水平的指示140。所述比较器160还被配置成在第二输入134接收阈值，对于所说明的例子，所述阈值包括所述电源轨电压145。所述比较器160将在所述ADC110的所述输入115处的所述电压水平的接收的指示140和所述阈值145进行比较，并且输出比较的结果162。
在例子中，所述检测模块130还包括锁存器组件170，对于所说明的例子，所述锁存器组件170包括触发器。所述锁存器组件170被配置成在第一输入172处接收由所述比较器160输出的所述比较结果162。如果所述比较结果162指示所述ADC110的所述输入115处的所述电压水平超过所述阈值145，所述锁存器组件170设置输出135，以指示所述ADC110的所述输入115处的过度电压状态已被检测。以这种方式，即使所述ADC110的所述输入115处的所述过度电压状态应该不复存在，所述锁存器组件170将在其输出处保持过度电压状态被检测的指示。一旦采取适当的行动，所述锁存器组件170可能随后被重置。
对于所说明的例子，所述检测电路120的输出135可以操作地耦合于所述集成电路器件100的一个或多个信号处理器，例如在图1中所说明的片上系统(SoC)180。以这种方式，一旦接收到来自于所述测检测电路120的过度电压状态已在所述ADC110的所述输入115处被检测的指示，所述SoC180能够采取适当的行动，例如以避免始于由过度电压状态传播引起的ADC110的电位损坏输出值。例如正如在图1的114处所说明的，所述测检测电路的输出135可以额外地或者替换地操作地耦合于所述ADC110内的一个或多个时基锁存器114。以这种方式，已受到所述过度电压状态影响的特定ADC转换可以被识别。此外，例如通常在图1的185处所说明的，所述检测电路的输出135可以额外地或者替换地操作地耦合于一个或多个被配置成中断所述集成电路器件100中的触发和/或状态比特修改的终端模块或组件或电路。以这种方式，至少部分基于所述检测电路120的所述输出135、或否则受其影响发生的触发和/或状态比特修改可以被中断以避免损坏信号的传播。
正如上述所描述的，通过在所述ADC110的所述输入115处检测过度电压状态，到所述ADC沟道的大电流注入等等，例如由ESD事件或者短路造成的可以被检测。通过检测这样的电流注入，适当的行动可以被采取，例如以避免通过所述ADC110提供的损坏值，所述损坏值导致了依靠所ADC110输出的值的系统的不恰当功能。还应考虑的是，对所述ADC110的所述输入115处的过度电压状态的检测还可以用于指示由于高电流注入给IC造成的可能损害，以及用于识别集成电路器件内的附加电流消耗源。
根据本发明的一些示例实施例，当一个或多个过度电压状态被检测的时侯，即SoC180内的功能可能通过所述集成电路器件100的一个或多个外部引脚190提供外部通知，指示所述器件100处于不合需要的和/或不可预测的条件下。这可以通过这些外部引脚然后迫使所述集成电路器件100进入“安全”状态被进一步延长，这些外部引脚的过渡电压状态已被检测到与内部电路(未显示)断开。
此外，所述检测电路120可以被如此排列以便还包括(或至少被提供有)内部生成的、并且内在更可靠的参考源(未显示)。以这种方式，一旦过度电压状态在外部接触件105处被检测，所述检测电路120可能将所述ADC110的所述输入115从“未知的”外部输入切换到可靠的内部参考。
在本发明的一些例子中，依赖于对过度电压状态检测的分析，所述SoC180可能确定所述过度输入电压是否有潜在损害，并且因此是否断开这个外部输入路径。所述SoC180然后可能标识对所述集成电路器件100的剩余部分的所述输入路径故障，并且通过一个或多个外部引脚提供一些外部指示。这个附加安全水平允许整个系统采取有效行动以保证应用的长期行为。
这些益处在对容错以及可靠性尤其感兴趣的系统内特别有利，例如在汽车环境等等中。
现在参照图3，根据本发明的一些实施例，说明了一种给至少一个ADC的至少一个输入检测过度电压水平的方法的简化流程图300的例子，例如可以在图1和图2的所述集成电路器件内被实施。所述方法开始于步骤310，并且移至步骤320，其中接收到至少一个ADC的至少一个输入的电压水平的指示。所述收到的指示然后在步骤330被和阈值进行比较，例如被和在图1和图2中所说明的轨电源电压进行比较。接下来，在步骤340，如果所述接收到的指示超过所述阈值，所述方法移至步骤350，其中在至少一个ADC的至少一个输入处的过度电压状态已被检测的指示被输出。然后所述方法在步骤360结束。然而，如果在所述步骤340，所述接收到的指示未超过所述阈值，所述方法仅仅在步骤360结束。
根据本发明的一些示例实施例，在任何计算中使用所述ADC110输出的结果之前，应用软件(例如，通过所述SoC180被执行)可被执行以检查状态比特以看所述ADC结果是否是有效的，例如以看过度电压状态(导致注入电流事件)是否在ADC沟道内、或者在任何附近的沟道内被检测。如果这样过度电压状态已被检测，然后适当的行动可能被采取以防止所述ADC110输出的电位损坏数据在计算中被使用。此外，过度电压状态已被检测的事实然后可能通过中断事件被以信号告知，所述中断事件可能以信号告知需要所述ADC110输出的数据的应用。以这种方式，所述应用将不再依靠所述电流的完整性或者之前在受到影响的并且相邻的/附近的焊盘上储存的ADC数据。此外，注入电流事件的时间标记可以与ADC测量的时间标记进行对照以确定哪一个ADC结果被丢弃。
由于本发明说明的实施例可能大部分是通过使用本领域所属技术人员所熟知的电子组件和电路被实施，细节不会在比上述所说明的认为有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。
在前面的说明中，参照本发明实施例的特定例子已经对本发明进行了描述。然而，很明显各种修改和变化可以在不脱离附属权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。
本发明所讨论的连接可以是任何类型的连接。该连接适于将信号从或传输到各自的节点、单元或器件，例如通过穿孔中间器件。因此，除非暗示或说明，连接，例如，可能是直接连接或间接连接。连接可以被说明或描述，涉及到是单一连接、一组多个连接、单向连接、或双向连接。然而,不同实施例可能改变连接的实现。例如,可能使用单独单向连接而不是双向连接,反之亦然。此外,一组多个连接可以被替换为连续地或以时间多路复用方式传输多个信号的单一连接。同样地,携带多个信号的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因此,存在传输信号的许多选项。
本发明所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下，所述逻辑真状态相当于逻辑电平0的地方所述信号是低活性。在正逻辑信号的情况下，所述逻辑真状态相当于逻辑电平1的地方所述信号是高活性。注意，本发明说所描述的任何信号可能被设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，那些被描述为正逻辑信号的信号可以被实施为负逻辑信号，以及那些被描述为负逻辑信号的信号可以被实施为正逻辑信号。
此外，当将信号、状态比特、或类似的装置分别变为其逻辑真或逻辑假状态时，术语“明确肯定”或“设置”以及“否定”(或“非明确肯定”或“清除”)在本发明中被使用。如果逻辑真状态是逻辑电平“1”，逻辑假状态是逻辑电平“0”。如果逻辑真状态是逻辑电平“0”，逻辑假状态是逻辑电平“1”。
本领域所属技术人员将认识到逻辑块之间的界限仅仅是说明性的并且替代实施例可能合并逻辑块或电路元素或在各种逻辑块或电路元素上强加替代的分解功能。因此，应了解本发明描述的架构仅仅是示范的，并且事实上实现相同功能的很多其它架构可能被实现。例如，所述检测电路120已被说明和描述为单独的、独立的逻辑实体。然而，应认识到根据本发明的一些替代实施例改编的检测电路可能同样形成所述集成电路内的一个或多个其它逻辑实体的不可分割的部分。例如，应考虑所述检测电路120可能至少部分地形成所述ADC110的不可分割的部分。或者，所述检测电路120的至少一部分可能给合适的外部接触件105形成焊盘结构的不可分割的部分。还应考虑所述检测电路的至少一部分可能或者形成SoC180的不可分割的部分或接收所述ADC110的输出135的其它信号处理功能的不可分割的部分。
为实现相同功能的任何组件的排列是有效地“关联”以便所需的功能得以实现。因此，为实现特定功能，本发明中结合在一起的任何两个组件可能被看作彼此“相关联”以便所需的功能得以实现，不论架构还是中间组件。同样地，如此关联的任何两个组件还可能被认为是彼此被“可操作连接”或“可操作耦合”以实现所需的功能。
此外，本领域所属技术人员将认识到上述描述的操作之间的界限只是说明性的。多个操作可以组合成单一的操作，单一的操作可以分布在附加操作中，并且操作可以至少在时间上部分重叠被执行。而且，替代实施例可能包括特定操作的多个实例，并且操作的顺序在各种其它实施例中会改变。
此外,本发明不限定在非程序化硬件中被实现的物理器件或单元,但也可能应用在可编程器件或单元中。这些器件或单元通过操作能够执行所需的器件功能。该执行是根据合适的程序代码,例如，主机、微型计算机、服务器、工作站、个人电脑、笔记本、个人数字助理、电子游戏、汽车和其它嵌入式系统、手机和其它无线器件,在本申请中通常指示“计算机系统”。
然而，其它修改、变化和替代也是可能的。说明书和附图相应地被认为是从说明性的而不是严格意义上来讲的。
在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单词“包括”不排除其它元素或然后在权力要求中列出的那些步骤的存在。此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元素限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定指示时间或这些元素的其它优先次序。某些措施在相互不同的权利要求中被列举的事实并不指示这些措施的组合不能被用于获取优势。

Claims (14)

1.一种集成电路器件(100)，包括至少一个模拟数字转换器ADC(110)，所述至少一个ADC(110)包括至少一个输入(115)，所述至少一个输入(115)操作地耦合于所述集成电路器件(100)的至少一个外部接触件；其中所述集成电路器件(100)还包括检测电路(120)，所述检测电路(120)包括至少一个检测模块(130)，所述至少一个检测模块(130)被配置成：
在其第一输入(132)处，接收在所述至少一个ADC(110)的所述至少一个输入(115)处的电压水平的指示(140)；
将接收到的指示(140)和阈值(145)进行比较；以及
如果所述接收到的指示(140)超过所述阈值(145)，则输出关于在所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态已被检测的指示。
2.根据权利要求1所述的集成电路器件(100)，其中所述检测电路(120)还被配置成：
在其第二输入(134)处，接收用于所述集成电路器件(100)的电源电压(145)，
将所述至少一个ADC(110)的所述至少一个输入(115)处的电压水平的所述接收到的指示(140)和所述电源电压(145)进行比较；以及
如果所述接收到的指示(140)超过所述电源电压(145)，则输出关于在所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态已被检测的指示。
3.根据权利要求2所述的集成电路器件(100)，其中所述检测电路(120)还包括电压偏移组件(125)，所述电压偏移组件(125)操作地耦合于所述至少一个ADC(110)的所述至少一个输入(115)和所述至少一个检测模块(130)的所述第一输入(132)之间。
4.根据权利要求3所述的集成电路器件(100)其中所述集成电路器件(100)还包括静电放电ESD保护电路(150)，所述静电放电ESD保护电路(150)操作地耦合于所述至少一个ADC(110)的所述至少一个输入(115)和所述电源电压(145)之间。
5.根据权利要求4所述的集成电路器件(100)，其中所述电压偏移组件(125)被配置成：在所述至少一个ADC(110)的所述至少一个输入(115)和所述至少一个检测模块(130)的所述第一输入(132)之间提供电压偏移，其代表在过度电压状态期间在所述至少一个ADC(110)的所述至少一个输入(115)处跨越所述ESD保护电路(150)的电压降落。
6.根据权利要求4或权利要求5所述的集成电路器件(100)，其中所述ESD保护电路(150)包括二极管(152)，所述二极管(152)操作地耦合于所述至少一个ADC(110)的所述至少一个输入(115)和所述电源电压(145)之间，并且朝着所述电源电压(145)正向偏压。
7.根据权利要求3到6中任何一项所述的集成电路器件(100)，其中所述电压偏移组件包括二极管(125)，所述二极管(125)操作地耦合于所述至少一个ADC(110)的所述至少一个输入(115)和所述至少一个检测模块(130)的所述第一输入(132)之间，并且朝着所述至少一个检测模块(130)的所述第一输入(132)正向偏压。
8.根据前述任何一项权利要求所述的集成电路器件(100)，其中所述至少一个检测模块(130)包括具有第一输入和第二输入的比较器，并且被配置成：
在所述第一输入(132)处接收关于在所述至少一个ADC(110)的所述至少一个输入(115)处所述电压水平的所述指示(140)；
在所述第二输入(134)处接收所述阈值(145)；
将所述至少一个ADC(110)的所述至少一个输入(115)处的所述电压水平的接收到的指示(140)和所述阈值(145)进行比较；以及
输出(162)所述比较的结果。
9.根据权利要求8所述的集成电路器件(100)，其中所述至少一个检测模块(130)还包括锁存器组件(170)，被配置成：
在第一输入(172)处接收由所述比较器输出的所述比较的结果(162)；以及
一旦所述比较结果(162)指示所述至少一个ADC(110)的所述至少一个输入(115)处的所述电压水平超过了所述阈值(145)，就设置其输出(135)，以指示所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态已被检测。
10.根据前述任何一项权利要求所述的集成电路器件(100)，其中所述检测电路(120)的所述输出(135)操作地耦合于所述集成电路器件(100)的至少一个信号处理器(180)。
11.根据权利要求10所述的集成电路器件(100)，其中，一旦通过所述检测模块(130)检测到在所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态，所述至少一个信号处理器(180)被配置成提供关于已通过所述集成电路器件(100)的一个或多个外部引脚(190)检测到过度电压状态的外部通知。
12.根据前述任何一项权利要求所述的集成电路器件(100)，其中所述检测电路(120)的所述输出(135)操作地耦合于所述ADC(110)的至少一个时基锁存器(114)。
13.根据前述任何一项权利要求所述的集成电路器件(100)，其中所述检测电路(120)的所述输出(135)操作地耦合于至少一个中断模块(185)，所述至少一个中断模块(185)被配置成中断下述组中的至少一个，所述组包括触发和状态比特修改。
14.一种用于检测至少一个模拟数字转换器ADC的至少一个输入的过度电压状态的方法(300)，所述方法包括：
接收在所述至少一个ADC(320)的所述至少一个输入处的电压水平的指示；
将接收到的指示和阈值(330)进行比较；以及
如果所述接收到的指示超过所述阈值，则输出关于在所述至少一个ADC(110)的所述至少一个输入(115)处的过度电压状态已被检测的指示。
CN2010800702856A 2010-11-22 2010-11-22 集成电路器件以及检测过度电压状态的方法 Pending CN103221830A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2010/055318 WO2012069871A1 (en) 2010-11-22 2010-11-22 Integrated circuit device and method for detecting an excessive voltage state

Publications (1)

Publication Number Publication Date
CN103221830A true CN103221830A (zh) 2013-07-24

Family

ID=46145413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800702856A Pending CN103221830A (zh) 2010-11-22 2010-11-22 集成电路器件以及检测过度电压状态的方法

Country Status (4)

Country Link
US (1) US9118179B2 (zh)
EP (1) EP2643705A4 (zh)
CN (1) CN103221830A (zh)
WO (1) WO2012069871A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109477861A (zh) * 2016-03-14 2019-03-15 安培计算有限责任公司 自参考片上电压下降检测器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2507502B (en) * 2012-10-30 2015-08-19 Broadcom Corp Digital control of mixed-mode integrated circuits by means of detection of a signal at an analogue input port

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661422A (en) * 1995-12-12 1997-08-26 Analog Devices, Inc. High speed saturation prevention for saturable circuit elements
US5781391A (en) * 1996-02-14 1998-07-14 Rohm Co., Ltd. IC having built-in over voltage protecting circuit
JP2003052120A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 過電圧検出回路、およびこれを用いた電源回路、電源システム、電子装置
JP2007329998A (ja) * 2006-06-06 2007-12-20 Ricoh Co Ltd 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置
US20080074817A1 (en) * 2006-09-25 2008-03-27 Agere Systems Method and apparatus for an over-voltage detection circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969957A (en) * 1998-02-04 1999-10-19 Soft Switching Technologies Corporation Single phase to three phase converter
EP1130785A3 (en) 2000-01-21 2004-03-17 Texas Instruments Incorporated Signal clipping circuit for switched capacitor sigma delta analog to digital converters
US6300889B1 (en) 2000-06-19 2001-10-09 Cygnal Integrated Products, Inc. System on chip with ADC having serial test mode
US6664841B1 (en) 2001-03-23 2003-12-16 Conexant Systems, Inc. Method and apparatus for conditioning an analog signal
TW497271B (en) * 2001-08-16 2002-08-01 Delta Electronics Inc Pulse width modulation integrated circuit chip
JP3847631B2 (ja) * 2002-01-30 2006-11-22 株式会社ルネサステクノロジ アナログ入力選択回路
JP3600915B1 (ja) * 2003-10-09 2004-12-15 ローム株式会社 スイッチング電源装置及び表示装置付き電子機器
KR20060055875A (ko) 2004-11-19 2006-05-24 삼성전자주식회사 아날로그/디지털 변환기의 전압검출 장치 및 방법
US7276957B2 (en) * 2005-09-30 2007-10-02 Agere Systems Inc. Floating well circuit having enhanced latch-up performance
JP4803735B2 (ja) 2006-09-14 2011-10-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換器およびそれを使用した受信装置
EP2229730B1 (en) 2007-12-06 2013-04-24 Freescale Semiconductor, Inc. Semiconductor device and apparatus including semiconductor device
US8035314B2 (en) * 2008-06-23 2011-10-11 Freescale Semiconductor, Inc. Method and device for LED channel managment in LED driver
US8605398B2 (en) 2009-08-06 2013-12-10 Freescale Semiconductor, Inc. Electronic device with protection circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661422A (en) * 1995-12-12 1997-08-26 Analog Devices, Inc. High speed saturation prevention for saturable circuit elements
US5781391A (en) * 1996-02-14 1998-07-14 Rohm Co., Ltd. IC having built-in over voltage protecting circuit
JP2003052120A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 過電圧検出回路、およびこれを用いた電源回路、電源システム、電子装置
JP2007329998A (ja) * 2006-06-06 2007-12-20 Ricoh Co Ltd 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置
US20080074817A1 (en) * 2006-09-25 2008-03-27 Agere Systems Method and apparatus for an over-voltage detection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109477861A (zh) * 2016-03-14 2019-03-15 安培计算有限责任公司 自参考片上电压下降检测器
CN109477861B (zh) * 2016-03-14 2022-03-25 安培计算有限责任公司 自参考片上电压下降检测器

Also Published As

Publication number Publication date
EP2643705A1 (en) 2013-10-02
WO2012069871A1 (en) 2012-05-31
EP2643705A4 (en) 2014-06-04
US20130229737A1 (en) 2013-09-05
US9118179B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US8823411B2 (en) Fatal failure diagnostics circuit and methodology
US9195286B2 (en) Method for performing power consumption control, and associated apparatus
TW201600998A (zh) 偵測錯誤注入的方法與裝置
CN111670366B (zh) 电压攻击检测电路和芯片
US11276648B2 (en) Protecting chips from electromagnetic pulse attacks using an antenna
CN111095004B (zh) 电磁故障注入的检测电路、安全芯片和电子设备
Malewski et al. Review of battery powered embedded systems design for mission-critical low-power applications
US8161366B2 (en) Finite state machine error recovery
CN103221830A (zh) 集成电路器件以及检测过度电压状态的方法
US20140359377A1 (en) Abnormal information output system for a computer system
US10680594B2 (en) Comparator circuit with feedback and method of operation
US20160041207A1 (en) Method for performing power consumption control, and associated apparatus
US9846191B2 (en) Systems and methods for internal and external error detection in sensor output interfaces
CN103718182A (zh) 电子器件和计算机程序产品
CN109739710B (zh) 一种欠压检测电路和检测欠压的方法
US20190266358A1 (en) Data Protection Circuit of Chip, Chip, and Electronic Device
EP3916406B1 (en) Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc)
US7913140B2 (en) Method and device to detect failure of static control signals
CN212933467U (zh) 一种用于电子设备的电源按钮组件和电子设备
CN210006049U (zh) 电磁故障注入的检测电路、安全芯片和电子设备
CN108153402B (zh) 一种识别长按与短按复位按键的方法
US10746791B2 (en) Glitch measurement device and glitch measurement method
CN106909860A (zh) 一种敏感数据的保护电路和密码键盘
CN116400253A (zh) 具有电源毛刺检测功能的芯片
CN205283085U (zh) 动态解锁电路及自锁控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130724