JP2008124085A - 有機薄膜トランジスタ - Google Patents
有機薄膜トランジスタ Download PDFInfo
- Publication number
- JP2008124085A JP2008124085A JP2006303282A JP2006303282A JP2008124085A JP 2008124085 A JP2008124085 A JP 2008124085A JP 2006303282 A JP2006303282 A JP 2006303282A JP 2006303282 A JP2006303282 A JP 2006303282A JP 2008124085 A JP2008124085 A JP 2008124085A
- Authority
- JP
- Japan
- Prior art keywords
- group
- thin film
- film transistor
- organic thin
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 0 CCCC*(c1c(*)c(*)c(*)[s]1)c1c(*)c(*)c(*CCC)[s]1 Chemical compound CCCC*(c1c(*)c(*)c(*)[s]1)c1c(*)c(*)c(*CCC)[s]1 0.000 description 3
Images
Landscapes
- Thin Film Transistor (AREA)
- Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
Abstract
Description
本発明は、アゾチオフェン骨格を含むモノマー、オリゴマー、またはポリマーを半導体層に用いた有機薄膜トランジスタに関するものである。
有機半導体材料は、電界効果トランジスタ(FET)または薄膜トランジスタ(TFT)などの有機薄膜トランジスタにおける半導体層として有望である。この素子は、RFIDタグの回路や電子ペーパーや有機ELディスプレイのスイッチ素子として使用可能と考えられている。
有機材料が有機溶剤に溶解することが出来れば、大面積で高速な塗布・印刷プロセスが可能となるため、シリコントランジスタに比べて経済的に有利であると考えられる。
デバイス性能は半導体材料の電荷移動度とドレイン電流のオン/オフ比で比較される。理想的な半導体材料は、高い電荷移動度とオフ状態で低い伝導性を有しており、かつ、空気酸化に対して安定であること、すなわち、高いイオン化電位を有することが重要になる。
デバイス性能は半導体材料の電荷移動度とドレイン電流のオン/オフ比で比較される。理想的な半導体材料は、高い電荷移動度とオフ状態で低い伝導性を有しており、かつ、空気酸化に対して安定であること、すなわち、高いイオン化電位を有することが重要になる。
従来、有機半導体材料のp型半導体としてペンタセンが知られ、高いホール移動度(〜1.5cm2V-1s-1)と高いドレイン電流オン/オフ比(〜108)が報告されている(例えば、非特許文献1参照)。上記の「〜」は「約」を表す。しかし、半導体層形成時に真空蒸着を必要とし、大面積の製造には不適切である問題がある。
また、レジオレギュラーポリ(3−ヘキシルチオフェン)は有機溶剤に溶解し、塗布・印刷プロセスで半導体層を形成することが開示されている(例えば、特許文献1参照)。この材料はヘキシル基の導入によって高い位置規則的(レジオレギュラー)構造を有することから、π−πスタッキングが改善されている。しかし、ホール移動度は〜3.9×10-2cm2V-1s-1と低く、ドレイン電流のオン/オフ比は102から103と低い問題がある。低いドレイン電流オン/オフ比の原因は、低いイオン化ポテンシャルを有するため、ポリマーへの大気酸素ドーピングが起こり、その結果、高いドレインオフ電流を示すためと思われる。
また、大気酸素ドーピングを抑制するために、高いイオン化ポテンシャルを有する材料が開示されている(例えば、特許文献2、3、非特許文献2参照)。しかし、ペンタセンに匹敵するホール移動度は得られていない問題がある。
アゾチオフェン、または、ポリアゾチオフェンの用途として、電子写真用感光層(例えば、特許文献4参照)、二次電池の電極活性物質(例えば、特許文献5参照)、色材(例えば、非特許文献3参照)が報告されている。しかし、電界効果トランジスタ(FET)に適用した例はない。
特開平10−190001号公報
特開2003−261655号公報
特開2005−76030号公報
特開昭63−177143号公報
特開平6−211836号公報
T.N.Jackson et al.,IEEE Electron Device Lett.,18,606(1997).
H.Sirringhaus et al.,Appl.Phys.Lett.,77,406(2000).
I.J.Wang et al.,Dyes Pigments,67,183(2005).
上述した従来の有機半導体材料を半導体層を有する電界効果トランジスタ(FET)もしくは薄膜トランジスタ(TFT)では、低いホール移動度、低いオン/オフ比という問題があった。
本発明は、このような課題に鑑みてなされたものであり、合成するのが容易であり、高いホール移動度、良好な加工性および大気酸化安定性を有する半導体層を有する有機薄膜トランジスタを提供するものである。
上記の課題を解決する第一の有機薄膜トランジスタは、下記一般式(I)で表されるアゾチオフェン誘導体を含む半導体層を有することを特徴とする。
(式中、R1からR10は互いに独立して、水素原子、ハロゲン原子、ヒドロキシ基、アルキル基、アルコキシ基、アリール基、ホルミル基、アシル基、カルボキシル基、エステル基、アミノ基、ニトロ基、シアノ基から選ばれる基である。nとmは1以上5以下の整数である。)
上記の課題を解決する第二の有機薄膜トランジスタは、下記一般式(II)で表されるポリアゾチオフェン誘導体を含む半導体層を有することを特徴とする。
(式中、R1からR8は互いに独立して、水素原子、ハロゲン原子、ヒドロキシ基、アルキル基、アルコキシ基、アリール基、ホルミル基、カルボキシル基、エステル基、アミノ基、ニトロ基、シアノ基から選ばれる基である。nとmは1以上5以下の整数、xは2以上の整数である。)
本発明は、上記の一般式(I)および(II)で表されるアゾチオフェンにおいて、チオフェン骨格とアゾ基との共重合により、チオフェンポリマーの最高被占有軌道(HOMO)レベルをより負にさせることが出来る。その結果、イオン化ポテンシャルを高くすることが出来、空気酸化に対する安定性が上がり、動作安定性が改善できる。これにより、電界効果トランジスタ(FET)のドレインオフ電流が減少し、オン/オフ比を増大させることが出来る。
また、本発明によれば、溶液塗布法によりp型有機半導体材料薄膜を容易に形成することが出来、優れたトランジスタ特性を持つ素子を提供できる。
本発明によれば、合成するのが比較的容易であり、高いホール移動度、良好な加工性および大気酸化安定性を有する半導体層を有する有機薄膜トランジスタを提供することができる。
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
図1は、本発明に係る有機薄膜トランジスタの一実施態様を示す概略図である。この有機薄膜トランジスタは、基板7上にゲート電極1およびゲート絶縁膜2を設け、その上に一般式(I)で表されるアゾチオフェン誘導体または一般式(II)で表されるポリアゾチオフェン誘導体を含む半導体層3を設け、該半導体層3の上にソース電極4およびドレイン電極5を設けて構成される。
図1は、本発明に係る有機薄膜トランジスタの一実施態様を示す概略図である。この有機薄膜トランジスタは、基板7上にゲート電極1およびゲート絶縁膜2を設け、その上に一般式(I)で表されるアゾチオフェン誘導体または一般式(II)で表されるポリアゾチオフェン誘導体を含む半導体層3を設け、該半導体層3の上にソース電極4およびドレイン電極5を設けて構成される。
基板7は一般に、目的とする用途に応じて、ガラスやフレキシブルな樹脂製シートで構成され、例えばプラスチックフィルムをシートとして用いることができる。前記プラスチックフィルムとしては、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ボリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等からなるフィルム等が挙げられる。このように、プラスチックフィルムを用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができるとともに、可撓性を有し、衝撃に対する耐性を向上できる。
更にこれらのプラスチックフィルムには、トリオクチルホスフェートやジブチルフタレート等の可塑剤を添加してもよく、ベンゾトリアゾール系やベンゾフェノン系等の公知の紫外線吸収剤を添加してもよい。また、テトラエトキシシラン等の無機高分子の原料を添加し、化学触媒や熱、光等のエネルギーを付与することにより高分子量化する、いわゆる有機−無機ポリマーハイブリッド法を適用して作製した樹脂を原料として用いることもできる。基板の厚さは、例えば10μm以上10mm以下であり、具体的な厚さは、可撓性のプラスチック基板では50μm以上100μm以下、ガラス又はシリコンなどの堅牢な基板では1μm以上10mm以下である。
基板上にゲート電極1を形成する。ゲート電極としてはクロム、アルミニウム、タリウム、モリブデン、ニオブ、銅、銀、金、白金、インジウム、それらの金属を用いた合金、シリコン、ポリシリコン、アモルファスシリコン、スズ酸化物、酸化インジウム、インジウム・スズ酸化物(ITO)、酸化ニッケル、導電性ポリマー類、導電性インキ/ペースト等が挙げられるが、これらに限るものではない。導電性ポリマーは、ポリスチレンスルホナートをドープしたポリ(3,4−エチレンジオキシチオフェン)(PSS/PEDOT)などであり、導電性インキ/ペーストは、カーボンブラック/グラファイト又はコロイド状の銀をポリマーバインダ中に分散したもの(例えば、アチソン・コロイズ社製のエレクトロダグ)や、銀を充填した導電性熱可塑性インキ(ノエル・インダストリーズ製)である。また、酸化膜や窒化膜等で2層以上の膜を積層してもよい。蒸着法、スパッタリング法、スクリーン印刷、インクジェット法、ディップ法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー工程およびエッチング工程によって、所定の形状に加工する。ゲート電極は、好ましくは、30nm以上500nm以下の厚みを有する。
次に、ゲート絶縁層2を形成する。ゲート絶縁層2は一般に、無機材料膜、有機ポリマー膜、又は有機−無機複合材料膜とすることができる。誘電体層の厚さは、例えば10nm以上1μm以下、好ましくは100nm以上500nm以下である。
誘電体層に適した無機材料の具体例としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、チタン酸バリウム、ジルコン酸チタン酸バリウム、等が挙げられる。誘電体層に適した有機ポリマーの具体例としては、ポリエステル類、ポリカーボネート類、ポリ(ビニルフェノール)、ポリイミド類、ポリスチレン、ポリ(メタクリレート)類、ポリ(アクリレート)類、エポキシ樹脂、等が挙げられる。無機−有機複合材料の具体例としては、ポリエステル、ポリイミド、エポキシ樹脂等のポリマー中に分散した超微小金属酸化物粒子などが挙げられる。絶縁性誘電体層の厚さは通常、使用する誘電体材料の比誘電率に応じて50nm以上500nm以下である。
次に、半導体層3を形成する。本発明では、この半導体層3にアゾチオフェン骨格を含むモノマー、オリゴマーまたはポリマーを用いることを特徴とする。
半導体層3の第一は、下記一般式(I)で表されるアゾチオフェン誘導体を含む半導体層からなる。
半導体層3の第一は、下記一般式(I)で表されるアゾチオフェン誘導体を含む半導体層からなる。
(式中、R1からR10は互いに独立して、水素原子、ハロゲン原子、ヒドロキシ基、アルキル基、アルコキシ基、アリール基、ホルミル基、アシル基、カルボキシル基、エステル基、アミノ基、ニトロ基、シアノ基から選ばれる基である。nとmは1以上5以下の整数である。)
半導体層3の第二は、下記一般式(II)で表されるポリアゾチオフェン誘導体を含む半導体層からなる。
(式中、R1からR8は互いに独立して、水素原子、ハロゲン原子、ヒドロキシ基、アルキル基、アルコキシ基、アリール基、ホルミル基、カルボキシル基、エステル基、アミノ基、ニトロ基、シアノ基から選ばれる基である。nとmは1以上5以下の整数、xは2以上の整数である。)
上記の一般式(I)で表されるアゾチオフェン誘導体及び一般式(II)で表されるポリアゾチオフェン誘導体において、チオフェン骨格とアゾ基との共重合により、チオフェンポリマーの最高被占有軌道(HOMO)レベルをより負にさせることが出来る。その結果、イオン化ポテンシャルを高くすることが出来、空気酸化に対する安定性が上がり、動作安定性が改善できる。これにより、電界効果トランジスタ(FET)のドレインオフ電流が減少し、オン/オフ比を増大させることが出来る。
半導体層は、一般式(I)におけるnとmが1または2が好ましい。
半導体層は、一般式(I)におけるR1からR10の少なくとも一つは炭素原子数3以上20以下のアルキル基であるのが好ましい。
半導体層は、一般式(I)におけるR1からR10の少なくとも一つは炭素原子数3以上20以下のアルキル基であるのが好ましい。
アルキル基を導入すると、材料の溶解性や溶液加工性が改善され、かつ、位置規則的なポリマーは、強力な鎖間π−πスタッキング相互作用および結晶性を示す。これによって、高いホール移動度材料となる。
半導体層は、一般式(I)におけるR1からR10の少なくとも一つは水素原子を含むのが好ましい。
半導体層は、一般式(II)におけるnとmが1であるのが好ましい。
半導体層は、一般式(II)におけるnとmが1であるのが好ましい。
半導体層は、一般式(II)におけるR1からR8の少なくとも一つは炭素原子数3以上20以下のアルキル基であるのが好ましい。
アルキル基を導入すると、材料の溶解性や溶液加工性が改善される。かつ、位置規則的なポリマーは、強力な鎖間π−πスタッキング相互作用および結晶性を示す。これによって、高いホール移動度材料となる。
アルキル基を導入すると、材料の溶解性や溶液加工性が改善される。かつ、位置規則的なポリマーは、強力な鎖間π−πスタッキング相互作用および結晶性を示す。これによって、高いホール移動度材料となる。
半導体層は、一般式(II)におけるR1からR8の少なくとも一つは水素原子であるのが好ましい。
半導体層は、一般式(II)におけるxが2以上10000以下の整数であるのが好ましい。
半導体層は、一般式(II)におけるxが2以上10000以下の整数であるのが好ましい。
半導体層はこれらの化合物を塗布法で形成する。成膜方法としては、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等の塗布法を用いることができる。半導体層3の膜厚は1nm以上10μm以下が好ましく、10nm以上5μm以下がさらに好ましく、50nm以上2μm以下が特に好ましい。
スピンコート法等の塗布で半導体層3を形成する場合、塗布溶剤として、例えば、ハロゲン系のジクロロメタン、ジクロロエタン、クロロホルム、エーテル系のテトラヒドロフラン(THF)、エチレングリコールジメチルエーテル、芳香族のトルエン、キシレン、アルコール系のエチルアルコール、エステル系の酢酸エチル、酢酸ブチル、ケトン系のアセトン、MEK、アセトニトリル等を用いることができる。これらの溶剤中に0.001質量%以上30質量%以下の範囲で材料を溶解させ、また必要に応じてバインダー樹脂を加えて塗布液とする。バインダー樹脂としては、例えば、ポリカーボネート、ポリエステル、ポリビニールアルコール、ポリスチレン等が使用できる。スピンコート条件は目標膜厚に応じて適宜設定可能であるが、回転数200rpm以上3600rpm以下の範囲が好ましい。
次に、ドレイン電極5とソース電極4を形成する。ドレイン電極5とソース電極4の材料としてはクロム、アルミニウム、タリウム、モリブデン、ニオブ、銅、銀、金、白金、インジウム、それらの金属を用いた合金、ポリシリコン、アモルファスシリコン、スズ酸化物、酸化インジウム、インジウム・スズ酸化物(ITO)、酸化ニッケル、導電性ポリマー類、導電性インキ/ペースト等が挙げられるが、これらに限るものではない。
導電性ポリマーは、ポリスチレンスルホナートをドープしたポリ(3,4−エチレンジオキシチオフェン)(PSS/PEDOT)などであり、導電性インキ/ペーストは、カーボンブラック/グラファイト、または、コロイド状の銀をポリマーバインダ中に分散したものや、銀を充填した導電性熱可塑性インキである。また、酸化膜や窒化膜等で2層以上の膜を積層してもよい。
蒸着法、スパッタリング法、スクリーン印刷、インクジェット法、ディップ法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、ホトリソグラフィー工程およびエッチング工程によって、所定の形状に加工する。前記ドレイン電極5とソース電極4の典型的な厚さは、例えば40nm以上1μm以下であり、好ましくは100nm以上400nm以下である。
電界効果トランジスタ(FET)構造体は、チャネル長(L)とチャネル幅(W)の半導体チャネルから成る。チャネル長(L)は1μm以上1mm以下であり、好ましくは5μm以上100μm以下である。チャネル幅(W)は10μm以上5mm以下であり、好ましくは100μm以上5mm以下である。
最後に、半導体層を水分や空気から保護するための、図示しない封止処理を施してもよい。スピンコート法、ディッピング法、インクジェット法や蒸着法などによって、有機絶縁膜、酸化シリコン、アルミナ、パリレンなどの封止保護層を形成してもよい。もちろん封止保護層の材料はこれらに限定されるわけではない。また、2層以上の膜を積層してもよい。
ゲート電極,ドレイン電極の端子部、あるいは画素電極を露出するためには封止保護膜にスルーホールを形成する必要がある。スルーホールを加工するためには、封止保護層をホトリソグラフィー工程,エッチング工程でエッチングする方法や、封止保護層に感光性の有機絶縁膜や酸化シリコン膜を用いる方法がある。
以上の工程により本発明に係るトップコンタクト型電界効果トランジスタ(FET)を作製することが出来る。
なお、本発明は上述の発明を実施するための最良の形態に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。
なお、本発明は上述の発明を実施するための最良の形態に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。
次に、実施例について具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。
実施例1
(アルキルアゾチオフェンおよびポリアルキルアゾチオフェンの合成例)
アルキルアゾチオフェン(17)およびポリアルキルアゾチオフェン(18)を、以下に記載するようにして製造する。なお、2−アミノビアルキルチオフェン(16)はM.A.Ibrahim他(Synthetic Metals,105,35(1999).)により記述される手順に従って合成を行う。また、アルキルアゾチオフェン(17)はO.H.Wheeler他(Tetrahedron,20,189(1964).)により記述される手順に従って合成を行う。
実施例1
(アルキルアゾチオフェンおよびポリアルキルアゾチオフェンの合成例)
アルキルアゾチオフェン(17)およびポリアルキルアゾチオフェン(18)を、以下に記載するようにして製造する。なお、2−アミノビアルキルチオフェン(16)はM.A.Ibrahim他(Synthetic Metals,105,35(1999).)により記述される手順に従って合成を行う。また、アルキルアゾチオフェン(17)はO.H.Wheeler他(Tetrahedron,20,189(1964).)により記述される手順に従って合成を行う。
無水テトラヒドロフランに炭素数12からなる直鎖アルキルチオフェン(11)を加え溶解する。溶液温度を−78℃にし、n−ブチルリチウム(n−BuLi)のTMEDA溶液を滴下し、30分攪拌することで、化合物(12)を得る。溶液温度を室温にし、塩化亜鉛(ZnCl2)のジエチルエーテル溶液を加え1時間攪拌し、化合物(13)を得る。2−ブロモー5−ニトロアルキルチオフェン(14)とテトラキス(トリフェニルフォスフィン)パラジウム(Pd(PPh3)4)の無水テトラヒドロフラン溶液を加え10時間攪拌する。溶媒除去し、塩酸水溶液を加える。クロロホルムで抽出・溶媒除去して、2−ニトロビアルキルチオフェン(15)を得る。塩化スズ・2水和物(SnCl4・2H2O)のエタノール溶液に2−ニトロビアルキルチオフェン(15)を加え、70℃で1時間加熱攪拌する。酢酸エチルで抽出・溶媒除去して、2−アミノビアルキルチオフェン(16)を得る。2−アミノビアルキルチオフェン(16)のトルエン溶液に二酸化マンガン(MnO2)を加え、6時間加熱攪拌する。二酸化マンガンをろ過除去後、溶媒除去してアルキルアゾチオフェン(17)を得る。
アルキルアゾチオフェン(17)のクロロベンゼン溶液に無水塩化第二鉄(FeCl3)を加え、2時間加熱攪拌する。塩化第二鉄をろ過除去後、溶媒除去して反応させて、ポリアルキルアゾチオフェン(18)を得る。
アルキルアゾチオフェン(17)をN−ブロモスクシイミド(NBS)によって、ブロム体(19)を得る。ブロム体(19)を、触媒にニッケルシクロオクタジエン(Ni(COD)2)を用いて重合させ、ポリアルキルアゾチオフェン(18)を得る。
(トランジスタ素子の作成)
図2は、本発明に係る実施例1に係るトップコンタクト型電界効果トランジスタ(FET)を説明する説明図である。
図2は、本発明に係る実施例1に係るトップコンタクト型電界効果トランジスタ(FET)を説明する説明図である。
ゲート電極にnドープしたSi基板、膜厚500nmのSiO2ゲート絶縁膜から成るSiO2/Si基板11上をアセトン・UV洗浄し、0.5重量%ポリアルキルアゾチオフェン(18)のクロロベンゼン溶液をスピンコート(1000rpm、30秒)する。溶媒を加熱除去した後、液晶相温度で加熱することにより、膜厚100nmの半導体層13を作成する。メタルマスクを基板に密着するように被せ、真空蒸着法により厚さ100nmの金ソース・ドレイン電極14、15(チャネル長(L)/チャネル幅(W)=50μm/3mm)を作成する。
(トランジスタ特性の測定)
ソース・ドレイン間の電圧(Vsd)を−80Vにし、ゲート電圧(Vg)を+30Vから−80Vに変化させた時のゲート電圧−ドレイン電流(Vg−Id)特性をパラメータアナライザー(アジレント社4156C)で測定する。電界効果ホール移動度は下記の数式(1)から計算した。
ソース・ドレイン間の電圧(Vsd)を−80Vにし、ゲート電圧(Vg)を+30Vから−80Vに変化させた時のゲート電圧−ドレイン電流(Vg−Id)特性をパラメータアナライザー(アジレント社4156C)で測定する。電界効果ホール移動度は下記の数式(1)から計算した。
上記数式中、Idは飽和領域におけるソース−ドレイン電流であり、μは電界効果ホール移動度であり、Wはチャネル幅であり、Lはチャネル長であり、Cはゲート絶縁層の単位面積当たりのキャパシタンスであり(SiO2、膜厚500nm)、Vthは閾値電圧であり、Vg−Id1/2プロットにおいて、飽和領域におけるIdの平方根(Id1/2)と、測定データからId=0を外挿して求めたデバイスのVgとの関係から求めた。
チャネル長(L)/チャネル幅(W)=50μm/3mmのトランジスタ特性値は以下の程度になると予想される。これは、ポリアルキルアゾチオフェン(18)が空気酸素のドーピングを受けにくく、大気中では比較的安定であることからである。
移動度:〜1×10-1cm2/V・sec
素子作成直後のドレイン電流オン/オフ比:〜1×104
7日後のドレイン電流オン/オフ比:〜1×102
素子作成直後のドレイン電流オン/オフ比:〜1×104
7日後のドレイン電流オン/オフ比:〜1×102
比較例
図3は、比較例1に係るトップコンタクト型電界効果トランジスタ(FET)を説明する説明図である。
図3は、比較例1に係るトップコンタクト型電界効果トランジスタ(FET)を説明する説明図である。
実施例1のポリアルキルアゾチオフェン(18)をポリ(3−ヘキシルチオフェン−2,5−ジイル)(P3HT)に変更して半導体層16を形成した以外は実施例1と同様にして薄膜トランジスタを作成した。チャネル長(L)/チャネル幅(W)=50μm/3mmのトランジスタ特性値は以下の程度になると予想される。これは、P3HTが空気酸素のドーピングを受け易く、大気中ではP3HTが不安定であることからである。
移動度:〜1×10-2cm2/V・sec
素子作成直後のドレイン電流オン/オフ比:〜1×103
7日後のドレイン電流オン/オフ比:〜10
素子作成直後のドレイン電流オン/オフ比:〜1×103
7日後のドレイン電流オン/オフ比:〜10
本発明に係る有機薄膜トランジスタによれば、合成するのが容易であり、高い電荷可動性、良好な加工性および空気酸化安定性を有する半導体層を有するので、例えば集積回路の素子としての電界効果トランジスタ(FET)もしくは薄膜トランジスタ(TFT)に利用することができる。
1 ゲート電極
2 ゲート絶縁膜
3 半導体層
4 ソース電極
5 ドレイン電極
6 半導体層
7 基板
11 nドープSi基板(ゲート電極)
12 SiO2ゲート絶縁膜
13 ポリアルキルアゾチオフェン薄膜(半導体層)
14 金ソース電極
15 金ドレイン電極
16 P3HT薄膜(半導体層)
2 ゲート絶縁膜
3 半導体層
4 ソース電極
5 ドレイン電極
6 半導体層
7 基板
11 nドープSi基板(ゲート電極)
12 SiO2ゲート絶縁膜
13 ポリアルキルアゾチオフェン薄膜(半導体層)
14 金ソース電極
15 金ドレイン電極
16 P3HT薄膜(半導体層)
Claims (6)
- 前記R1からR10の少なくとも一つは炭素原子数3以上20以下のアルキル基であることを特徴とする請求項1に記載の有機薄膜トランジスタ。
- 前記nとmが1または2であることを特徴とする請求項1または2に記載の有機薄膜トランジスタ。
- 前記R1からR8の少なくとも一つは炭素原子数3以上20以下のアルキル基であることを特徴とする請求項4に記載の有機薄膜トランジスタ。
- 前記nとmが1であることを特徴とする請求項4または5に記載の有機薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303282A JP2008124085A (ja) | 2006-11-08 | 2006-11-08 | 有機薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303282A JP2008124085A (ja) | 2006-11-08 | 2006-11-08 | 有機薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124085A true JP2008124085A (ja) | 2008-05-29 |
Family
ID=39508548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303282A Pending JP2008124085A (ja) | 2006-11-08 | 2006-11-08 | 有機薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124085A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444055A (en) * | 1987-08-12 | 1989-02-16 | Seiko Epson Corp | Protective circuit |
JP2010070596A (ja) * | 2008-09-16 | 2010-04-02 | Ricoh Co Ltd | 有機顔料分散液、有機半導体層の形成方法、有機トランジスタの製造方法および有機トランジスタ |
JP2010118415A (ja) * | 2008-11-12 | 2010-05-27 | Tokai Univ | クリセン骨格を有する有機化合物を用いた半導体材料 |
JP2011044611A (ja) * | 2009-08-21 | 2011-03-03 | Fuji Xerox Co Ltd | 有機半導体トランジスタ |
JP2011171524A (ja) * | 2010-02-19 | 2011-09-01 | National Institute For Materials Science | 有機半導体デバイスのコンタクト構造、有機半導体デバイス及びその作製方法 |
WO2014091960A1 (ja) * | 2012-12-12 | 2014-06-19 | 株式会社ダイセル | 有機トランジスタ製造用溶剤又は溶剤組成物 |
-
2006
- 2006-11-08 JP JP2006303282A patent/JP2008124085A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444055A (en) * | 1987-08-12 | 1989-02-16 | Seiko Epson Corp | Protective circuit |
JP2010070596A (ja) * | 2008-09-16 | 2010-04-02 | Ricoh Co Ltd | 有機顔料分散液、有機半導体層の形成方法、有機トランジスタの製造方法および有機トランジスタ |
JP2010118415A (ja) * | 2008-11-12 | 2010-05-27 | Tokai Univ | クリセン骨格を有する有機化合物を用いた半導体材料 |
JP2011044611A (ja) * | 2009-08-21 | 2011-03-03 | Fuji Xerox Co Ltd | 有機半導体トランジスタ |
JP2011171524A (ja) * | 2010-02-19 | 2011-09-01 | National Institute For Materials Science | 有機半導体デバイスのコンタクト構造、有機半導体デバイス及びその作製方法 |
WO2014091960A1 (ja) * | 2012-12-12 | 2014-06-19 | 株式会社ダイセル | 有機トランジスタ製造用溶剤又は溶剤組成物 |
CN104854719A (zh) * | 2012-12-12 | 2015-08-19 | 株式会社大赛璐 | 有机晶体管制造用溶剂或溶剂组合物 |
KR20150095647A (ko) * | 2012-12-12 | 2015-08-21 | 주식회사 다이셀 | 유기 트랜지스터 제조용 용제 또는 용제 조성물 |
JPWO2014091960A1 (ja) * | 2012-12-12 | 2017-01-05 | 株式会社ダイセル | 有機トランジスタ製造用溶剤又は溶剤組成物 |
TWI602798B (zh) * | 2012-12-12 | 2017-10-21 | Daicel Corp | Composition for the production of organic transistors, and use of the solvent or solvent composition for the production of organic transistors |
KR102118354B1 (ko) | 2012-12-12 | 2020-06-03 | 주식회사 다이셀 | 유기 트랜지스터 제조용 용제 또는 용제 조성물 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4194436B2 (ja) | 電界効果型有機トランジスタ | |
JP4520093B2 (ja) | ポリチオフェン類及びそれを用いたデバイス | |
KR101508780B1 (ko) | 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터 | |
KR101206661B1 (ko) | 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자 | |
JP5630036B2 (ja) | 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器 | |
WO2006059486A1 (ja) | 有機薄膜トランジスタ材料、有機薄膜トランジスタ、電界効果トランジスタ、スイッチング素子、有機半導体材料及び有機半導体膜 | |
JP2003221434A (ja) | ポリチオフェン類及びその調製法 | |
JP2008537330A (ja) | 薄膜トランジスタのための半導体材料 | |
TW200929651A (en) | Thin film transistors | |
US7425723B2 (en) | Organic thin-film transistors | |
JP2008124085A (ja) | 有機薄膜トランジスタ | |
JP2009170906A (ja) | 高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法 | |
US20170200889A1 (en) | Method for manufacturing transistor according to selective printing of dopant | |
KR101445876B1 (ko) | 유기 절연체 조성물, 이를 이용하는 유기 절연층 및 유기 박막 트랜지스터 | |
JP2004055649A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP2010123951A (ja) | 薄膜トランジスタおよび半導体組成物 | |
JP5428113B2 (ja) | 電界効果トランジスタ | |
JP4700976B2 (ja) | 電界効果型有機トランジスタの製造方法 | |
JP2005158765A (ja) | 電界効果型有機トランジスタおよびその製造方法 | |
JP5948765B2 (ja) | π電子共役系化合物前駆体を用いた電子デバイス用インク組成物、有機膜の製造方法、及び電界効果トランジスタの製造方法 | |
JP2010123952A (ja) | 薄膜トランジスタおよび半導体組成物 | |
JP6833445B2 (ja) | 有機トランジスタ | |
WO2006098121A1 (ja) | 有機半導体材料、有機半導体膜、有機半導体デバイス、有機薄膜トランジスタ及び有機薄膜トランジスタの形成方法 | |
KR20110098242A (ko) | 고분자 곁사슬에 알킬티오펜 기가 치환된 유기 반도체 화합물 및 이를 이용한 유기 박막 트랜지스터 | |
JP2009278087A (ja) | 有機薄膜トランジスター |