JP2008118414A - 固体撮像装置およびこれを備えた撮像装置 - Google Patents

Abstract

【課題】４相構造の水平転送部を備える固体撮像装置において、水平転送効率を劣化させること無く順方向及び逆方向の電荷転送駆動を可能とする固体撮像装置を提案する。
【解決手段】独立して信号が印加される転送ゲートＨ１〜Ｈ４の転送ゲートを備えた固体撮像装置の水平転送部の水平転送駆動において、φＨ１とφＨ２はほぼ同位相であるが、立ち上がり、立ち下がりのタイミングが若干異なるように設定されている。φＨ３とφＨ４との関係もこれと同様であるが、φＨ１とφＨ２の組とは逆位相になるよう設定されている。また、ＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、またφＨ３よりφＨ４がそれぞれ遅くなるように差を設けている。
【選択図】図２

Description

本発明は、固体撮像装置およびこれを備えた撮像装置、例えばデジタルスチルカメラ等に関するものである。

従来、固体撮像素子から得た映像信号を静止画像として表示するカメラとしてデジタルスチルカメラ等が知られている。近年では、このような固体撮像素子を用いたカメラでは画質及び機能の更なる向上が要望されており急速な多画素化が進んでいる。

例えば、約５００万個の画素を有する固体撮像素子であれば、垂直方向の画素数が約１９２０画素、水平方向の画素数が約２５６０画素で、通常のＮＴＳＣ用の固体撮像素子の１６倍程度の画素数を有し、全画素出力時のフレームレートは従来の１２ＭＨｚ程度の画素クロックを用いると０．５秒程度となる。このため、固体撮像素子から出力される映像信号をカメラの表示装置（液晶モニタ等）にそのままのフレームレートで出力できない場合が多くなってきた。

現在、固体撮像素子の信号を表示装置に出力する手法として、電荷転送路上で読み出し電荷を加算する手法でモアレや偽信号を生じることなく１００％の画素利用率を実現しつつも高速に映像信号を出力する画素混合技術（例えば、特許文献１参照）が提案されている。

特許文献１に開示された画素混合技術は、フォトダイオードから読み出した電荷を垂直転送路上で混合し、振り分け転送部によって水平転送路上の任意の電荷と混合しており、この水平転送路上で任意の電荷を混合する為に、信号電荷を順方向だけでなく逆方向にも転送することが可能な４相構造の水平転送路を備えている。この駆動を実現する為には異なる２層のポリシリコン層からなる２相構造の電極を備える固体撮像素子の水平駆動電極に、それぞれ１層ずつ駆動電極を設け、別々の駆動パルスを加えることで水平転送路上の任意の電荷を混合することを実現している。

図１２は特許文献１に開示された固体撮像装置の概略構成図であり、カラー固体撮像装置中の素子配列を模式的に示す平面図である。第１方向である垂直方向と第２方向である水平方向とに行列状に画素１１が配置されており、画素中には光電変換素子とその上に配置されるカラーフィルタとを含んでいる。画素１１には、図中Ｂで表示される青色のフィルタを有するＢ画素と、図中Ｒで表示される赤色のフィルタを有するＲ画素と、図中Ｇｒ又はＧｂで表示される緑色のフィルタを有するＧｒ画素又はＧｂ画素とが含まれており、全体として原色カラーフィルタ配列、いわゆるベイヤー配列構造となっている。ここで、Ｇｒ画素とＧｂ画素とは実際には同色（緑色）のフィルタを有する画素であるが、動作の説明の便宜上、水平両サイドをＲ画素で挟まれる画素をＧｒ画素、水平両サイドをＢ画素で挟まれる画素をＧｂ画素と表記している。

固体撮像装置は、ゲートＶ１〜Ｖ６を直列に接続して構成される６相の垂直転送段１２（１２Ａ、１２Ｂ、…）（第１方向転送段）と、ゲートＨ１、Ｈ２、Ｈ３、Ｈ４で構成される４相の転送ゲート部Ｗ１、Ｗ２、…を直列に接続して構成される水平転送段Ｗ（第２方向転送段）と、水平転送段Ｗに蓄積された電荷を出力するための出力アンプ１４と、垂直転送の最終段（１５Ａ、１５Ｂ、…）に独立に駆動できるゲート（Ｖ３、Ｖ３Ｒ、Ｖ３Ｌ、Ｖ５、Ｖ５Ｒ、Ｖ５Ｌ）を有する垂直−水平転送つなぎ部１５とを備えている。また、出力アンプ１４は、第１、第２フィールドの画素混合処理で得られた画素の信号をインターレススキャン用の信号として出力する手段として機能する。

ここで、各垂直転送段１２Ａ、１２Ｂ、…中のゲートＶ１、Ｖ３、…などの奇数番号が付されたゲートは、各画素内の光電変換素子に接続されており、各画素からの電荷を読み出し、読み出された電荷は、ゲートＶ１〜Ｖ６により転送される。

また、水平転送段Ｗ中の各転送ゲート部Ｗ１、Ｗ２、…の各ゲートＨ１、Ｈ３は、垂直−水平転送つなぎ部１５から転送された電荷を保持する機能を有するストレージゲートであり、ゲートＨ２、Ｈ４は、各ゲートＨ１、Ｈ３の電荷の移動に対する障壁としての機能を有するバリアゲートである。後に説明するように、水平転送段Ｗ中の各転送ゲート部Ｗ１、Ｗ２、…の各ゲートＨ１、Ｈ２、Ｈ３、Ｈ４は独立に配線されている。

図１３は特許文献１に開示された固体撮像装置の水平転送段の電極構成を示した断面模式図である。上記したように各転送ゲートＨ１、Ｈ２、Ｈ３、Ｈ４にはそれぞれのゲートに対応して転送パルスφＨ１、φＨ２、φＨ３、φＨ４が印加され、独立に制御可能である。実際の駆動時には隣接するゲートがペアとなり、同じパルスが印加されている。図１３（ａ）には順転送方向（信号電荷が出力アンプ１４に転送される方向）の場合のゲート直下のポテンシャルが示されており、順転送方向に向かって４相周期でゲート直下のポテンシャルが深くなるようにし、信号電荷を転送する。図１３（ｂ）には逆転送方向（信号電荷が出力アンプ１４に向かうのと反対方向に転送される）の場合のゲート直下のポテンシャルが示されており、逆転送方向に向かって４相周期でゲート直下のポテンシャルが深くなるようにし、信号電荷を転送する。

また、これ以外に４相構造の水平転送路を具備した水平転送路上で画素を加算する駆動方法が特許文献２に開示されている。

また、４相駆動の水平転送路を具備し、各水平転送の位相をずらすことで転送効率を向上させる技術（特許文献３）が公開されている。
特開２００５−２３６９７５号公報 特開２００２−２０４３９５号公報 特開２００４−１４６９５４号公報

しかしながら、上記の構成の固体撮像素子においては、水平電極にかかる駆動パルスのタイミングが必ずしも一致するとは限らず、信号電荷を転送する過程において転送効率の劣化による画質の低下を引き起こすというおそれがあった。

例えば特許文献１によれば、４相駆動構造の水平転送部に印加するφＨ１〜φＨ４の転送パルスの内、φＨ１とφＨ２、φＨ３とφＨ４とには順方向の水平転送時に同じ転送パルスがそれぞれ印加される。しかし、Ｈ１〜Ｈ４のゲートは全く同一配線構造ではないため、同一パルスが印加されていてもゲート構造に起因する伝搬遅延の差によりゲート部分に到達するパルス電圧はゲート毎に異なる可能性がある。

ストレージゲートＨ２とバリアゲートＨ１とにＨｉｇｈレベルの電圧が印加されストレージゲートＨ２下に電荷が蓄積された状態で、２つのゲートが同時にＨｉｇｈレベルからＬｏｗレベルに変化したとしても、ゲート部分において印加される電圧のタイミングがずれてゲートＨ１よりゲートＨ２の方に先にＬｏｗレベルの電圧が印加されることが起こりえる。

同時に同一の電圧が印加されているときにはゲートＨ２直下よりもゲートＨ１直下のポテンシャルが高く、これがバリアとして機能したが、ゲートＨ１よりも先にゲートＨ２にＬｏｗレベルの電圧が印加されるタイミングになると、実効的にゲートＨ１直下のバリア高さが低くなり、ゲートＨ２下に蓄積されていた信号電荷が、ゲートＨ１直下のポテンシャルバリアを越えて転送方向とは逆方向に漏れてしまうことがありえる。このようなときには転送漏れによるノイズ信号のため出力される画像の品質が損なわれてしまう。

また、特許文献２で提案されている４相駆動方式はすべての水平電極に異なる駆動パルスを印加し、個別に動作させることで電荷を転送するが、画素の混合方式が異なる上、水平転送の基本転送タイミングが２相駆動から４相駆動になるため駆動が複雑になるという課題があった。

そこで、本発明は、かかる問題点に鑑み、水平転送にて発生しうる転送漏れを防止し良質な映像信号を高速に出力できる固体撮像装置を提供することを目的とする。

上記課題を解決するために、本発明の固体撮像装置は、２次元状に配列されたフォトダイオードと、前記フォトダイオードで光電変換された信号電荷を読み出し且つ垂直方向へ転送する垂直転送部と、前記垂直転送部からの信号電荷を水平方向へ転送する水平転送部とを有する固体撮像装置であって、前記水平転送部は、ストレージゲートおよび前記信号電荷を保持するためのストレージ領域と、バリアゲートおよび前記信号電荷の転送に対する障壁となるバリア領域とを交互に配置してなり、前記ストレージゲートと前記バリアゲートとは電気的に分離され、かつ各ゲートには周期的にＨｉｇｈ電圧とＬｏｗ電圧が印加されており、前記ストレージゲートには、前記信号電荷の転送方向の反対側において隣接する前記バリアゲートより遅いタイミングでＬｏｗ電圧が印加されることを特徴とする。

この構成によれば、電荷が蓄積されているストレージゲートにＨｉｇｈ電圧からＬｏｗ電圧を印加し蓄積されている電荷を転送するときに、転送方向と逆方向に隣接するバリアゲートとのポテンシャル差を低下することが無く、前記信号電荷の後方への転送劣化を防止することができる。

また、前記ストレージゲートには、前記信号電荷の転送方向の反対側において隣接する前記バリアゲートよりも早いタイミングでＨｉｇｈ電圧が印加されることが好ましい。

この構成によれば、Ｌｏｗ電圧が印加されている空のゲートにＨｉｇｈ電圧を印加し、転送されてきた信号電荷を受けるときに、確実に転送ゲートを蓄積できる状態にできて、信号電荷量が多い状況においても転送劣化を防止できる。

また、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長いことが好ましい。

この構成によれば、Ｈｉｇｈ電圧の期間が長いことで電荷が蓄積されている期間を長く取ることができ、更に信号量の多い状況においても転送容量を安定的に確保することができる。

また、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことが好ましい。

この構成によれば、Ｌｏｗ電圧の期間が長いことで電荷を転送方向に送り出す状態の期間が長くなり、信号量が少ない状況において転送劣化を防止することができる。

また、前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、前記第１のゲート対における前記バリアゲートにＬｏｗ電圧が印加されるタイミングと前記第１のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングとの中間のタイミングで、前記第２のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることが好ましい。

この構成によれば、信号電荷が蓄積されているストレージゲートの転送後方にあるバリアゲートとその後方のストレージゲートに同時に同一電圧を印加しないことで、ショートチャンネル効果の影響を受けてバリア高さが減少することを抑制し、微細化が進んだデバイスでも転送劣化を防止することができる。

また、前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、前記第１のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングで、前記第２のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることが好ましい。

この構成によれば、信号電荷が蓄積されているストレージゲートの転送後方にあるバリアゲートとその後方のストレージゲートに同時に同一電圧を印加しないことに加え、電荷が蓄積されているストレージゲートが転送状態である期間を最大にすることで、微細化が進みゲート長がフリンジング電界によるショートチャンネル効果の影響を受けやすい状況においても飽和信号、微少信号時双方にて転送劣化を防止することができる。

さらに、前記第２のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングで、前記第１のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることが好ましい。

また、前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、前記第１のゲート対及び前記第２のゲート対において、前記ストレージゲートと前記バリアゲートとが互いに逆位相で同時に変化することが好ましい。

この構成によれば、信号電荷が蓄積されているストレージゲートの転送後方にあるバリアゲートとその後方のストレージゲートに同時に同一電圧を印加しないようにし、電荷が蓄積されているストレージゲートが転送状態である期間を最大にすることに加え、同時に変化するゲートをストレージゲートのみもしくはバリアゲートのみと限定することで、微細化が進みゲート長がフリンジング電界によるショートチャンネル効果の影響を受けやすい状況においても飽和信号、微少信号時双方にて転送劣化を防止することができるだけでなく、転送パルスがばらついて電圧変化の同時性が変動しても上記の特性が確保できる。

また、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算する第１の駆動モードと、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算しない第２の駆動モードとを備え、前記第１の駆動モードでは、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、前記第２の駆動モードでは、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことが好ましい。

この構成によれば、駆動モードによる水平転送部での取り扱い電荷量の差に応じて水平転送部の転送方法を合わせることにより、取り扱い電荷量が変化したときでも最適な方法で転送劣化を防止することができる。

本発明の別の固体撮像装置は、２次元状に配列されたフォトダイオードと、前記フォトダイオードで光電変換された信号電荷を読み出し且つ垂直方向へ転送する垂直転送部と、前記垂直転送部からの信号電荷を水平方向へ転送する水平転送部と、水平方向に転送された信号電荷を検出するための電荷検出部を有し、前記水平転送部は、ストレージゲートおよび前記信号電荷を保持するためのストレージ領域と、バリアゲートおよび前記信号電荷の転送に対する障壁となるバリア領域とを交互に配置してなり、前記ストレージゲートと前記バリアゲートとは、前記水平転送部の電荷検出部の直前に配置された水平転送最終段を除いて電気的に切り離されており、前記水平転送最終段には前記ストレージゲートと前記バリアゲートとが含まれ、これらのゲートは同一転送パルスが印加されるよう共通配線されており、且つ、前記水平転送最終段以外の前記ストレージゲート及び前記バリアゲートとは異なる転送パルスが印加されることを特徴とする。

この構成によれば、上記した本発明の効果に加え、前記水平最終段においてもストレージゲートとバリアゲートとのポテンシャル差を保持して水平最終段での転送劣化を防止するため、転送パルスの追加等構成を複雑化する必要が無く簡単な構成にすることができる。

また、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算する第１の駆動モードと、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算しない第２の駆動モードとを備え、前記第１の駆動モードでは、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、前記第２の駆動モードでは、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことが好ましい。

この構成によれば、駆動モードによる水平転送部での取り扱い電荷量の差に応じて水平転送部の転送方法を合わせることにより、取り扱い電荷量が変化したときでも最適な方法で転送劣化を防止することができる。

本発明の撮像装置は、本発明の固体撮像装置と、前記固体撮像装置に転送パルスを供給するための駆動部と、電荷検出部から出力された信号を入力し、信号処理を行う信号処理部を備えている。

この構成によれば、高速動作が可能であり、かつ、転送によるノイズを抑制した良質な映像を得ることができる。

また、前記信号処理部にて検出された出力レベル最大値が所定レベル以上になるときには、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、前記出力レベル最大値が所定レベルに満たないときには、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことが好ましい。

所定レベルとは固体撮像素子の水平転送容量特性に合わせて設定される出力レベルで有るのが望ましい。

この構成によれば、転送される信号量を検知することで駆動モードに依らずに信号量に応じた最適な駆動方法を実現する。

また、前記所定レベルは飽和クリップレベルであることが望ましい。カメラとして飽和クリップレベルは通常設定されており、信号量に応じた駆動設定を簡略化できる。

本発明に係る固体撮像装置によれば、４相駆動の水平転送ゲートに印加される転送パルスを調整し、ストレージゲートとバリアゲート位相関係のバラツキを無くすることで、水平転送の劣化を防止することが出来る。従って、映像信号を高速に、且つ、良好な画質を保ったまま出力できる固体撮像装置を提供することが可能となり、実用的価値は極めて高い。

以下、本発明の好ましい実施形態について、図面を参照して説明する。

（第１実施形態）
本発明の第１実施形態として、信号電荷の水平画素混合を行なう水平転送路の電極構成を電極構成図、各電極に印加するパルスのタイミングについてタイミングチャートを参照しながら説明する。なお、本実施形態および以降の実施形態において固体撮像装置の全体構成は図１２に示したのと同様である。

図１は本発明の第１実施形態における固体撮像装置の水平転送段のゲート電極構成を示す模式図である。図１ではＨ１〜Ｈ４の転送ゲートを２水平転送段とした繰り返し構造の内、最終水平段とその手前２水平転送段を示している。ポリシリコンからなるゲート電極１５３の下部には絶縁膜１５２を介してｎ型領域１５４が形成されているが、ゲートＨ１、Ｈ３の下部のシリコン基板中には不純物イオン注入によるｎ^-型領域１５５が形成され、ゲートＨ１、Ｈ３直下の領域がポテンシャルバリア領域となり、ゲートＨ２、Ｈ４直下の領域が信号電荷を保持するストレージ領域となる。なお、本実施形態ではｎ型基板１５０に形成されたｐ型ウェル１５１内に電荷転送路であるｎ型領域１５４及びｎ^-型領域１５５が形成されている。水平最終段においてはポテンシャルバリア領域直上のゲートとストレージ領域直上のゲートとの２ゲートを共通に接続し、ＨＬとしている。

図２は本実施形態における水平転送動作を説明するための模式図である。図２（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図２（ｂ）は図２（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

図２（ａ）に示すように転送ゲートＨ１〜Ｈ４に対しφＨ１〜φＨ４の転送パルスが印加される。φＨ１とφＨ２はほぼ同位相であるが、立ち上がり、立ち下がりのタイミングが若干異なるように設定されている。φＨ３とφＨ４との関係もこれと同様であるが、φＨ１とφＨ２の組とは逆位相になるよう設定されている。

本実施形態においては、ＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、またφＨ３よりφＨ４がそれぞれ遅くなるように差を設けている。水平駆動周波数を３６ＭＨｚとすると、このタイミング差は５ｎｓｅｃ以下であることが望ましいが、タイミング差が各φＨパルスの周期の２０％以内であれば本発明の効果を奏しつつ正常な水平転送動作を行うことができる。このタイミング差の許容範囲は以降の実施形態でも同様である。

以下、図２（ａ）と図２（ｂ）を参照しながら電荷転送の様子を説明する。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１とφＨＬとがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３とφＨ４とがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。このときφＨ２はＨｉｇｈレベルを維持しているため、ゲートＨ１直下とゲートＨ２直下とで大きなポテンシャル段差が生じており、ゲートＨ２直下からゲートＨ１直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ４ａ直下に流れ込むのを防止できる。また、信号電荷はゲートＨ２直下に保持される。

時刻ｔ２でφＨ２がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、先にＨｉｇｈレベルになっているゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ電荷が転送される。

次に時刻ｔ３でφＨ１、φＨ２、φＨＬがそれぞれＬｏｗレベルからＨｉｇｈレベルに立ち上がりφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。このとき、φＨ４はＨｉｇｈレベルを維持しているため、ゲートＨ３直下とゲートＨ４直下とで大きなポテンシャル段差が生じており、ゲートＨ４の直下からゲートＨ３直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ２直下に流れ込むのを防止できる。また、信号電荷はゲートＨ４直下に保持される。次に時刻ｔ４でφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これにより、Ｈ４で保持されている電荷は第２ゲートのバリアを越えて次段の転送ゲートＨ２あるいはＨＬへ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

従来の技術によれば４相独立駆動のゲート構成であっても、φＨ１とφＨ２、その逆位相であるφＨ３とφＨ４はそれぞれ同一のタイミングで立ち上がり、また立ち下がる駆動となっていた。

しかし、転送ゲートＨ１〜Ｈ４が電気的に独立の構造でありそれぞれが完全に同一の負荷にならないことがあり、入力した転送パルスが同一タイミングであっても、実際にゲートに印加されるパルスのタイミングがずれる可能性があった。

例えば、φＨ１とφＨ２の立ち下がりタイミングが入力時は同一であっても、ゲート部ではφＨ２が先にＬｏｗ電圧となり、実質の印加電圧がφＨ２＜φＨ１もしくは、φＨ４＜φＨ３となるタイミングが存在すると、不純物濃度差で形成されているバリア高さが印加電圧差により小さくなって、バリア高さが低下したゲートＨ１もしくはゲートＨ３を越えてそれぞれゲートＨ２直下もしくはゲートＨ４直下に蓄積されている電荷が転送方向とは逆方向に位置するゲートＨ４直下もしくはゲートＨ２直下に逆流してしまうことがある。

本実施形態によれば、ストレージゲートの立ち下がりタイミングをバリアゲートの立ち下がりタイミングより意図的に遅らせることで、転送路内に電荷が蓄積された状態においてストレージゲートにバリアゲートより低い電圧が印加されることが無くなり、その結果、ゲートＨ１直下もしくはゲートＨ３直下のポテンシャルバリアが低下して信号電荷が逆流する現象を防止できる。

（第２実施形態）
図３は本発明の第２実施形態における水平転送動作を説明するための模式図である。図３（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図３（ｂ）は図３（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態では、ＬｏｗレベルからＨｉｇｈレベルへの立ち上がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ早くなるように差を設けており、且つＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４が遅くなるように差を設けている。上記のタイミング差は第１の実施形態と同様に５ｎｓｅｃ以下になるよう設定している。

以下、図３（ａ）と図３（ｂ）を参照しながら電荷転送の様子を説明する。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。このときφＨ２はＨｉｇｈレベルを維持しているため、ゲートＨ１直下とゲートＨ２直下とで大きなポテンシャル段差が生じており、ゲートＨ２直下からゲートＨ１直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ４ａ直下に流れ込むのを防止できる。これは第１実施形態に示したのと同様である。また、信号電荷はゲートＨ２直下に保持される。

時刻ｔ２でφＨ２とφＨＬとがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。時刻ｔ１でゲートＨ２直下に蓄積した信号電荷はこのとき先にＨｉｇｈレベルになっているゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。φＨ２をＬｏｗレベルにし、同時にφＨ３をＨｉｇｈレベルにすることにより、ゲートＨ２直下とゲートＨ３直下とのポテンシャル差を小さくでき、信号電荷の転送をスムーズに行うことができる。また、φＨ４がＨｉｇｈレベルの状態でφＨＬをＬｏｗレベルにしているため、Ｈ４直下とＨＬ直下とのポテンシャルバリアを高くすることができ、最終段への電荷こぼれを防止できる。

次に時刻ｔ３でφＨ２がＬｏｗレベルからＨｉｇｈレベルに立ち上がりφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。このとき、φＨ４はＨｉｇｈレベルを維持しているため、ゲートＨ３直下とゲートＨ４直下とで大きなポテンシャル段差が生じており、ゲートＨ４の直下からゲートＨ３直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ２直下に流れ込むのを防止できる。また、信号電荷はゲートＨ４直下に保持される。次に時刻ｔ４でφＨ１、φＨＬがそれぞれＬｏｗレベルからＨｉｇｈレベルに立ち上がりφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これにより、Ｈ４で保持されている電荷はＨＬへ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば、ストレージゲートの立ち下がりタイミングをバリアゲートの立ち下がりタイミングより意図的に遅らせることに加え、ストレージゲートの立ち上がりタイミングをバリアゲートの立ち上がりタイミングより意図的に早めることで、Ｌｏｗ電圧が印加されている空のゲートにＨｉｇｈレベルの電圧を印加し転送されてきた信号電荷を受けるときに、確実に信号電荷を蓄積することができ、転送電荷量の多い場合においても逆方向への電荷こぼれ等の転送不良を防止することができる。

（第３実施形態）
図４は本発明の第３実施形態における水平転送動作を説明するための模式図である。図４（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図４（ｂ）は図４（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態では、ＬｏｗレベルからＨｉｇｈレベルへの立ち上がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ早くなるように差を設けており、且つφＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ遅くなるように差を設けている。さらに、１転送周期内でストレージゲートとバリアゲートに印加する電圧、例えばφＨ１とφＨ２が同時にＬｏｗレベルになっている期間よりも同時にＨｉｇｈレベルになっている期間が長くなるようにタイミング設定している。

なお、図４に示した１転送周期の中間点が時刻ｔ５の時点にあたる。

以下、図４（ａ）と図４（ｂ）を参照しながら電荷転送の様子を説明する。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

時刻ｔ２でφＨ１とφＨＬとがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。また、φＨ２はＨｉｇｈレベルを維持しているため、ゲートＨ１直下とゲートＨ２直下とで大きなポテンシャル段差が生じており、ゲートＨ２直下からゲートＨ１直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ４ａ直下に流れ込むのを防止できる。これは第１、第２実施形態に示したのと同様である。また、信号電荷はゲートＨ２直下に保持される。

時刻ｔ３でφＨ２がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これによって、電荷転送方向にゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。

時刻ｔ４でφＨ２がＬｏｗレベルからＨｉｇｈレベルに立ち上がり、ついで時刻ｔ５でφＨ１とφＨＬとがＬｏｗレベルからＨｉｇｈレベルに立ち上がり、φＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。このとき、φＨ４はＨｉｇｈレベルを維持しているため、ゲートＨ３直下とゲートＨ４直下とで大きなポテンシャル段差が生じており、ゲートＨ４の直下からゲートＨ３直下のポテンシャルを越えて信号電荷が漏れ出し、転送方向と逆方向のゲートＨ２直下に流れ込むのを防止できる。また、信号電荷はゲートＨ４直下に保持される。

時刻ｔ６でφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これによって、電荷転送方向にゲートＨ４直下からゲートＨＬ直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨＬの直下へ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば、ストレージゲートの立ち下がりタイミングをバリアゲートの立ち下がりタイミングより意図的に遅らせることに加え、ストレージゲートの立ち上がりタイミングをバリアゲートの立ち上がりタイミングより意図的に早め、さらに同位相で印加される駆動パルスφＨ１、φＨ２とそれらの逆位相で印加される駆動パルスφＨ３、φＨ４がＨｉｇｈ側でクロスとなるように設定することで、第１、第２実施形態で示した効果に加え、以下の効果を奏することができる。

つまり、ストレージゲートであるゲートＨ４直下のポテンシャルを下げた後、バリアゲートであるゲートＨ３直下のポテンシャルを下げることで、時刻ｔ３でゲートＨ２直下のポテンシャルを上げてゲートＨ２直下からゲートＨ４直下へ電荷を転送する際にバリアゲートの立ち下がり遅れ等で電荷転送が妨げられるのを防止できる。これはゲートＨ４直下からゲートＨＬ直下への電荷転送時も同様である。

また、本実施形態では１転送周期内でストレージゲートとバリアゲートに印加する電圧、例えばφＨ１とφＨ２が同時にＬｏｗレベルになっている期間（時刻ｔ３〜ｔ４）よりも同時にＨｉｇｈレベルになっている期間（時刻ｔ５〜周期の終わり）が長くなるように設定している。両方が同時にＨｉｇｈである状態であれば、これらのゲート直上のポテンシャルが深くなり、両方が同時にＬｏｗである状態であれば、ポテンシャルが浅くなるので、前者の期間を後者に比べて長く保てば、第１、第２実施形態の場合に比べてストレージゲート下でそれだけ長い間電荷を保持することができる。これによって、転送容量を十分に確保できるため、転送電荷量の多い場合でも電荷残り等の転送不良を防止できる。

（第４実施形態）
図５は本発明の第４実施形態における水平転送動作を説明するための模式図である。図５（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図５（ｂ）は図５（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態では、ＬｏｗレベルからＨｉｇｈレベルへの立ち上がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ早くなるように差を設けており、且つＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ遅くなるように差を設けている。さらに、１転送周期内でストレージゲートとバリアゲートに印加する電圧、例えばφＨ１とφＨ２が同時にＨｉｇｈレベルになっている期間よりも同時にＬｏｗレベルになっている期間が長くなるようにタイミング設定している。上記のタイミング差は第１〜第４実施形態と同様に５ｎｓｅｃ以下になるよう設定している。

なお、図４に示した５転送周期の中間点が時刻ｔ５の時点にあたる。

以下、図５（ａ）と図５（ｂ）を参照しながら電荷転送の様子を説明する。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。

時刻ｔ２でφＨ２とφＨＬとがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

時刻ｔ３でφＨ３がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。これによって、電荷転送方向にゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。

時刻ｔ４でφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、ついで時刻ｔ５でφＨ２とφＨＬとがＬｏｗレベルからＨｉｇｈレベルに立ち上がり、φＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これによって、電荷転送方向にゲートＨ４直下からゲートＨＬ直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨＬの直下へ転送される。

時刻ｔ６でφＨ１がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。これによって、電荷転送方向に前段のゲートＨ４直下からゲートＨ２直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ２の直下へ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば、ストレージゲートの立ち下がりタイミングをバリアゲートの立ち下がりタイミングより意図的に遅らせることに加え、ストレージゲートの立ち上がりタイミングをバリアゲートの立ち上がりタイミングより意図的に早め、さらに１転送周期内でストレージゲートとバリアゲートに印加する電圧、例えばφＨ１とφＨ２が同時にＨｉｇｈレベルになっている期間（時刻ｔ６〜周期の終わり）よりも同時にＬｏｗレベルになっている期間（時刻ｔ２〜ｔ５）が長くなるように設定している。これによって、以下の効果を奏することができる。

まず、電荷転送時にストレートゲート直下のポテンシャルを持ち上げてから電荷転送方向にある隣接するバリアゲート直下のポテンシャルを下げるようにするので、ストレージゲート直下に蓄積された信号電荷が次のゲートに転送可能な状態を長く保つことができ、微少信号の転送効率を上げるのに有効である。また、上述したように、ストレートゲートとバリアゲートの両方の電位が同時にＨｉｇｈである状態（ゲート直上のポテンシャルが深い）よりも同時にＬｏｗである状態（ゲート直上のポテンシャルが浅い）を長く保っているので、次段への電荷転送可能な状態をより長く保持できる。特に水平転送段の転送ゲート長が１μｍ以上の構造の固体撮像素子に対しては、ゲート間の電圧差によるフリンジング電界効果があまり期待できないので、転送効率はゲート長が１μｍ以下の場合と比べて多くならないが、本実施形態によれば、その点の改善が期待できる。

（第５実施形態）
図６は本発明の第５実施形態における水平転送動作を説明するための模式図である。図６（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図６（ｂ）は図６（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態においては、ＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ遅くなるように差を設けており、且つ、Ｈｉｇｈレベルの２つのゲートがＬｏｗレベルに立ち下がる中間の時刻に逆位相であるＬｏｗレベルの２つのゲートがＨｉｇｈレベルに立ち上がるように設定しているが、上記の設定タイミング差は上記の実施形態と同様にφＨパルスの周期の２０％以内で調整してもよい。

以下、図６（ａ）と図６（ｂ）を参照しながら電荷転送の様子を説明する。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。

時刻ｔ２でφＨＬがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３とφＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

時刻ｔ３でφＨ２がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これによって、電荷転送方向にゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。また、時刻ｔ１ですでにφＨ１はＬｏｗレベルに立ち下がっているため、ゲートＨ２直下とこのゲートと転送方向の逆方向で隣接するゲートＨ１直下とではポテンシャルバリアが高く設定されており、転送方向と逆方向への信号電荷漏れを防止できる。

時刻ｔ４でφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、ついで時刻ｔ５でφＨ１とφＨ２とφＨＬとがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。これによって、電荷転送方向にゲートＨ４直下からゲートＨＬ直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨＬの直下へ転送される。

時刻ｔ６でφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。これによって、電荷転送方向に前段のゲートＨ４直下からゲートＨ２直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ２の直下へ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば以下の効果を奏することができる。

まず、前提と課題点について述べる。

不純物濃度差を設けることでゲートへの印加電圧が同じであってもストレージゲート直下とバリアゲート直下とではポテンシャル差がもともと生じている。しかし、バリアゲート直下のポテンシャルはその両側に位置するストレージゲートからのフリンジング電界の影響を受けて低下する場合がある。特に転送ゲート長が１μｍ以下になると上記電界によるショートチャンネル効果の影響が顕著になってくる。

このようなときに隣接するストレージゲートに飽和近傍の信号電荷が存在すると、バリア高さが低くなっているバリアゲートを越えて電荷漏れを起こす可能性がある。

しかし、本実施形態によれば、電荷が蓄積されているストレージゲートＨ２の両側に位置するバリアゲートＨ１、Ｈ３直下のポテンシャルを見ると、転送方向と逆に位置するゲートＨ１にはＬｏｗレベルの電圧が印加されているためその直下のポテンシャルは持ち上げられており、一方、転送方向に位置するゲートＨ３にはＨｉｇｈレベルの電圧が印加されているためその直下のポテンシャルは引き下げられている。その結果、転送方向と逆方向への電荷漏れを防止できる。このとき、転送方向ではゲートＨ３直下のポテンシャルを越えて次段のストレージゲートＨ４へ信号電荷が漏れ出す可能性があるが、次の時刻ｔ３でゲートＨ２直下のポテンシャルが引き上げられてゲートＨ２直下からゲートＨ４直下への電荷転送が行われ、もとの信号電荷との再加算が起こるため転送動作による信号電荷の減少等は起こらない。

上記については時刻ｔ５からｔ６での動作時にもあてはまる。

また、本実施形態では時刻ｔ１からｔ３までの動作、あるいは時刻ｔ４からｔ６までの動作に示したように、バリアゲート直下のポテンシャルが持ち上がってから隣接するストレージゲート直下のポテンシャルが持ち上がる（次段への電荷転送が行われる）までの間に転送方向にある次段のバリアゲートおよびバリアゲート直下のポテンシャルが引き下げられる必要があるが、Ｈｉｇｈレベルの２つのゲートがＬｏｗレベルに立ち下がる中間の時刻に逆位相であるＬｏｗレベルの２つのゲートがＨｉｇｈレベルに立ち上がることが望ましい。次段のバリアゲートおよびバリアゲート直下のポテンシャルが引き下げられるタイミングが遅すぎると転送残りを生じ、早すぎると逆方向でのバリアと十分な差が得られず逆方向への転送漏れを生じるおそれがあるからである。

（第６実施形態）
図７は本発明の第６実施形態における水平転送動作を説明するための模式図である。図７（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図７（ｂ）は図７（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態においては、ＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ遅くなるように差を設けており、且つ、φＨ２がＬｏｗレベルに立ち下がる時刻に、逆位相であるφＨ３、φＨ４がＨｉｇｈレベルに立ち上がり、φＨ３がＬｏｗレベルに立ち下がると、逆位相であるφＨ１、φＨ２がＨｉｇｈレベルに立ち上がるように設定しているが、上記の設定タイミング差は上記の実施形態と同様にφＨパルスの周期の２０％以内で調整してもよい。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。

時刻ｔ２でφＨ２とφＨＬがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３とφＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

これによって、電荷転送方向にゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。また、時刻ｔ１ですでにφＨ１はＬｏｗレベルに立ち下がっているため、ゲートＨ２直下とこのゲートと転送方向の逆方向で隣接するゲートＨ１直下とではポテンシャルバリアが高く設定されており、転送方向と逆方向への信号電荷漏れを防止できる。

時刻ｔ３でφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がる。

時刻ｔ４でφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ１、φＨ２、φＨＬがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。これによって、電荷転送方向にゲートＨ４直下からゲートＨＬ直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨＬの直下へ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば、バリアゲートの両側のストレージゲートに同時にＨｉｇｈレベルの電圧が印加される状態は無くなるため、第５実施形態にて説明したフリンジング電界の影響による逆方向への電荷漏れ等の転送劣化は基本的に起こらない。よって、ストレートゲージ直下に転送路の飽和量に近い信号電荷が蓄積されていても転送残り等を防止できる。

また、図７(ａ)からわかるように、本実施形態ではストレージゲートＨ２、Ｈ４がＬｏｗレベルである期間が１転送周期の１／２になるよう設定しており、上記第１〜第６実施形態に示した中で最も長くなっている。

ストレージゲートがＬｏｗレベルにある期間は、いわば電荷転送が可能な期間であるから、本実施形態によれば、微少信号の転送においてもその転送時間を最大化することで十分な転送時間を確保でき、転送劣化を抑制することが出来る。

すなわち、本実施形態によれば、微細化が進みゲート長がフリンジング電界によるショートチャンネル効果の影響を受けやすい状況においても飽和量に近い信号電荷を転送する場合、あるいは微少な信号電荷を転送する場合双方にて転送劣化を防止することができる。しかも、実質の印加電圧タイミングにバラツキが生じうる場合でも安定して転送することが可能である。

（第７実施形態）
図８は本発明の第７実施形態における水平転送動作を説明するための模式図である。図８（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャートであり、図８（ｂ）は図８（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図である。また、図８（ｃ）は図７（ｂ）における時刻ｔ２においてφＨ２とφＨ３との変化タイミングずれが生じた場合の電荷転送状態を示す模式図である。

なお、水平転送段のゲート電極構成は第１実施形態で説明したものと同じである。

本実施形態においては、ＨｉｇｈレベルからＬｏｗレベルへの立ち下がりタイミングがφＨ１よりφＨ２、φＨ３よりφＨ４がそれぞれ遅くなるように差を設けており、且つ、ストレージゲート同士、バリアゲート同士が互いに逆位相にて同時に変化するように設定している。また、上記の設定タイミング差は上記の実施形態と同様にφＨパルスの周期の２０％以内で調整してもよい。

時刻ｔ０ではφＨ１、φＨ２、φＨＬがそれぞれＨｉｇｈレベルでφＨ３とφＨ４がそれぞれＬｏｗレベルにある。このとき、信号電荷はゲートＨ２の直下に蓄積されている。次に、時刻ｔ１でφＨ１とφＨＬがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

時刻ｔ２でφＨ２がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

これによって、電荷転送方向にゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨ４（Ｈ２よりも信号電荷転送方向で見て前方に位置する）の直下へ転送される。

時刻ｔ３でφＨ３がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ１とφＨＬがＬｏｗレベルからＨｉｇｈレベルに立ち上がる。

時刻ｔ４でφＨ４がＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ２がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。これによって、電荷転送方向にゲートＨ４直下からゲートＨＬ直下に向かうポテンシャル勾配が生じ、信号電荷はゲートＨＬの直下へ転送される。

上記の転送を繰り返して信号電荷の水平転送動作が行われる。

本実施形態によれば、第６実施形態と同様にバリアゲートの両側のストレージゲートに同時にＨｉｇｈレベルの電圧が印加される状態は無くなるため、第５実施形態にて説明したフリンジング電界の影響による逆方向への電荷漏れ等の転送劣化は基本的に起こらない。よって、ストレートゲージ直下に転送路の飽和量に近い信号電荷が蓄積されていても転送残り等を防止できる。

さらに、転送パルスの実際のタイミングが各ゲートの負荷のバラツキによりゲート部にて同時のタイミングにならない場合があることは既に述べたが、本実施形態によれば、その場合にフリンジング電界によってバリア高さが低下しても転送効率等にその影響は現れないようになっている。以下、この点について説明する。

例えば、第６実施形態において時刻ｔ２においてφＨ２とφＨＬがＨｉｇｈレベルからＬｏｗレベルに立ち下がり、φＨ３とφＨ４がＬｏｗレベルからＨｉｇｈレベルに立ち上がる。この動作によってゲートＨ２直下からゲートＨ４直下に向かうポテンシャル勾配が生じ、信号電荷がゲートＨ２直下からゲートＨ４直下へ転送される。しかし、ゲート負荷のバラツキの影響でゲートＨ２に印加される電圧がＨｉｇｈレベルからＬｏｗレベルに変化するタイミングよりもゲートＨ３に印加される電圧がＬｏｗレベルからＨｉｇｈレベルに変化するタイミングが遅くなるケースが考えられる。

図８（ｃ）はその場合の模式図を示している。このときゲートＨ２から見て転送方向と逆方向に位置するゲートＨ４ａがＨｉｇｈレベルとなっているため、ゲートＨ１直下のポテンシャルバリア高さがフリンジング電界の影響を受け低下している。また、φＨ２がＬｏｗレベルに立ち下がって直下のポテンシャルが持ち上がっているにもかかわらず、φＨ３がまだＬｏｗレベルにあるのでゲートＨ３直下のポテンシャルは引き下げられず、ゲートＨ２直下に蓄積された信号電荷を前方に転送することができない。さらに、バリア高さが低下したゲートＨ１直下のポテンシャルを越えて転送方向と逆方向に電荷漏れが発生する可能性がある。

それに対して、本実施形態によれば、ストレージゲート同士、およびバリアゲート同士が互いに逆位相で同時に変化するため、図８（ｃ）に示したような状態、すなわち電荷が蓄積されたストレージゲートの両側でバリアゲート直下のポテンシャルが引き下げられるような状態は起こらず、印加電圧タイミングがばらついた場合でもフリンジング電界による影響を排除することができる。

また、本実施形態によれば、第６実施形態と同様にストレージゲートＨ２、Ｈ４がＬｏｗレベルである期間が１転送周期の１／２になるよう設定しているため、微細化が進みゲート長がフリンジング電界によるショートチャンネル効果の影響を受けやすい状況においても飽和量に近い信号電荷を転送する場合、あるいは微少な信号電荷を転送する場合双方にて転送劣化を防止することができる。しかも、実質の印加電圧タイミングにバラツキが生じうる場合でも安定して転送することが可能である。

（第８実施形態）
次に、本発明の第８の実施形態として、図９、図１０を参照しながら説明する。

図９は本発明の第８実施形態における水平転送路の構成及びその駆動タイミングを示す模式図であり、図９（ａ）はゲート電極構成を示す断面模式図であり、図９（ｂ）は水平駆動時のパルス波形を示す模式図である。また、図１０は図９に示した構成と対比するための参考となる従来の模式図であり、図１０（ａ）はゲート電極構成を示す断面模式図であり、図１０（ｂ）は水平駆動時のパルス波形を示す模式図である。

図９に示した構成では、水平転送部の最終部にストレージゲートとバリアゲートからなり、ゲートＨ１〜Ｈ４とは異なる独立した電極を有するゲートＨＬ１、ＨＬ２を設けている。ゲートＨ１〜Ｈ４はそれぞれ独立にパルスが印加される構成であるが、ゲートＨＬ１、ＨＬ２が共通接続されており、両方にφＨＬが印加される構成となっている。

また、ＯＧはＨＬとの電位差が生じるように形成された固定の電位を与えられたゲートであり、ＦＤは信号電荷を検出するフローティングディフュージョンであり、ここに蓄積された電荷がアンプによって電圧に変換される。

図９（ｂ）に示すように、ゲートＨ１〜Ｈ４に印加される転送パルスφＨ１〜φＨ４は、水平転送段数分の容量負荷があるために本来矩形のパルスであるところが立ち上がり、立ち下がりが鈍った波形になっている。特に高画素のＣＣＤで転送段数が多くまた、水平転送周波数が高い場合にこのようなパルス波形になりやすい。

このような場合、図１０に示すように、水平最終段のゲートＨＬ１、ＨＬ２ゲートを独立に配線する構成ではφＨＬのタイミング調整が難しくなる。図１０に示す構成では、水平最終段の２つのゲートの内バリアゲートであるＨＬ１にはφＨ１パルスが、ストレージゲートであるＨＬ２にはφＨＬパルスが独立に印加されているが、φＨＬは立ち上がり、立ち下がりスピードが早い矩形パルスであるのに対し、φＨ１は鈍った波形のパルスである。よって、φＨ１との関係でφＨＬのタイミング調整が必要になってくる。

例えばバリアゲートＨＬ１ではストレージゲートＨＬ２より早くＨｉｇｈ電圧からＬｏｗ電圧に変化させる必要があるが、この例の場合、図１０（ｂ）に示すように、ゲートＨＬ１に実際にＬｏｗレベルの電圧が印加されるのは、１転送周期の２５％程度の期間遅れてからであるため、φＨＬパルスも同程度遅らせる必要がある。しかし、ゲートＨＬ２にＬｏｗレベルの電圧が印加されている間にゲートＨＬ１に印加される電圧はＨｉｇｈレベルに変化していくので、転送途中に後方のバリアが低くなることとなり転送劣化の要因となる。従って、このような場合、水平最終段でのパルス位相調整は困難になってくる。

これに対して、図９に示す本実施形態の構成によれば、水平最終段のゲートＨＬ１、ＨＬ２に印加される転送パルスφＨＬは負荷容量が合計２ゲート分と小さく、理想的な矩形パルスが印加できるため、印加する電圧φＨＬのタイミング調整は不要である。

以上のように本実施形態によれば、最終段に印加する電圧パルスの位相を調整する必要がなく、簡便に転送劣化を防止することができる。

（第９実施形態）
図１１は、本発明の第９実施形態に係る撮像装置の構成を示すブロック図である。

固体撮像素子１０１は、受けた光を電気信号に変換し、電気信号を信号変換部１１３に出力する。固体撮像素子駆動部１１２は、制御用信号を出力することにより、固体撮像素子１０１を制御する。また、固体撮像素子１０１は図１２に示す構成になっており、信号電荷を水平転送路で画素混合せずにそのまま順次出力部へ転送する通常転送モードと複数の画素を水平転送路で混合して出力する画素混合モードを実現することが可能となる。

固体撮像素子１０１とその駆動部１１２により上記の第１〜第８実施形態に係る動作が実現できる構成となっている。

信号変換部１１３は、固体撮像素子１０１の水平転送段につながる出力アンプから入力された各画素の電荷である電気信号に対し、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）、ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換の各処理を施す。ＣＤＳでは、固体撮像素子１０１から出力された電気信号のノイズ除去を行う。ＡＧＣでは、ＣＤＳ処理によるノイズ除去後の信号の出力レベルを調整する。Ａ／Ｄ変換は、ＡＧＣ後のレベル調整された固体撮像データを、デジタル信号に変換する。

信号変換部１１３は、変換後のデジタル信号を３ライン分一括して再配列部１１５に対し出力する。

ＳＳＧ（Ｓｙｎｃ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ）１１４は、固体撮像素子１０１及び信号処理部１１９の駆動タイミングを決める基準信号を生成する。つまり、図１２に示す垂直転送段，延長段，水平転送段の各ゲートに印加する信号のタイミングを決定する。ＳＳＧ１１４は、フィールド（画面）の開始と水平ラインの開始のタイミングを決める基準信号を再配列部１１５に対し出力する。

ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１６は、再配列部１１５によって再配列されたデジタルデータを保持する。

ＤＲＡＭ制御部１１７は、ＤＲＡＭ１１６から、並び替え後の画素の電荷に関するデータを読み出し、出力信号生成部１１８に出力する。

出力信号生成部１１８は、並び替えブロックを通過後の電荷に関するデータを入力として、輝度信号を生成・出力するＹ信号処理と、色差信号を生成・出力するＣ信号処理とを行う。出力信号生成部１１８は、Ｙ信号処理において輝度信号を生成・出力するが、画素の電荷に関するデータからＹ信号への変換後の映像は、画像の鮮明感にかける場合があるので、さらに輪郭補正を行うことにより、輪郭強調を行う。

再配列部１１５は、ＳＳＧ１１４から出力された基準信号に従い、信号変換部１１３から出力されるデジタル信号の再配列処理を行う。また、本実施形態の撮像装置は、撮像後の信号処理において、固体撮像素子１０１における中心画素の垂直転送段がずれている複数の画素混合エリア基本単位Ａ１〜Ａ８の画素を混合するいわゆるジグザグの混合処理を行っているので、再配列部１１５において、画像信号を再生する際に、重心の補正も合わせて行っている。

駆動部１１２では通常転送モードと画素混合モードにて水平転送段の転送パルスの位相関係を調整することができる。すなわち、転送モードに合わせて、第１〜第８実施形態で示した駆動パルスのタイミング調整を行い、転送電荷量が多い場合に適した水平転送を選択することが出来る。

例えば、画素混合モードであれば、第３実施形態あるいは第５実施形態のタイミングを選択し、通常転送モードであれば、第４実施形態あるいは第７実施形態のタイミングを選択し、転送電荷量が少ない場合に適した水平転送動作を行うことができる。すなわち、取り扱い電荷量に合わせて最適な駆動方法を選択することで転送劣化を効率よく防止することが出来る。

なお、本発明の実施形態としては上記の選択に限らず、転送電荷量に合わせた転送方法を選択すればよい。

また、固体撮像装置より出力された信号レベルを信号処理部１１９にて検出し、その信号出力レベルに合わせて水平転送駆動を選択しても良い。

例えば信号出力所定レベル以上となる場合は第３実施形態あるいは第５実施形態のタイミングを選択し、信号出力レベルが所定レベルに満たない場合は第４実施形態あるいは第７実施形態のタイミングを選択して使用することができる。この所定レベルはＣＣＤの水平転送特性に合わせて設定するのが望ましく、低信号・高信号の出力レベルを確認して駆動方法を切り替えることができる。所定レベルは複数設定しても良く、その場合にはさらに確実に転送劣化を防止できる。

また、所定レベルは信号処理部にて設定している飽和クリップレベルとしても良く、このときはカメラの通常設定条件を増加する必要が無くなる。

なお、本実施の形態では信号レベルの判定を信号処理部１１９にて行ったが、ＡＧＣを含んだ信号変換部であっても同様の効果が得られる。

以上のような駆動方法を有する固体撮像装置によれば、高速動作が可能であり、かつ、転送によるノイズを抑制した良質な映像信号を得ることができる。

なお、本発明の第１から第８実施形態において、４相独立駆動構造の水平転送部を備える固体撮像装置について説明したが、例えば６相、８相の独立駆動構造であってもよい。

また、本発明の第１から第８実施形態において、水平転送部内の転送方向として出力側へ転送される順方向転送のみにて説明したが、逆方向の転送時、または順方向と逆方向の転送が入れ替わるタイミングにおいても、信号の転送方向に対してのバリアゲート、ストレージゲートのポテンシャル関係が転送方向の後方に適切なポテンシャルバリアを形成し、後方への電荷漏れを防止する上で、同様な設定が有効であることは言うまでもない。

本発明に係る固体撮像装置は、水平転送時の転送効率を向上させ、高速に良質の画像信号を出力することができ、デジタルスチルカメラやムービーカメラ等に利用する上で特に有効である。

本発明の第１実施形態における固体撮像装置の水平転送段のゲート電極構成を示す模式図 本発明の第１実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図２（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第２実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図３（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第３実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図４（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第４実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図５（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第５実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図６（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第６実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図７（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図 本発明の第７実施形態における水平転送動作を説明するための模式図であり、（ａ）は４相の水平転送パルスφＨ１、φＨ２、φＨ３、φＨ４および高速転送パルスφＨＬのタイミングチャート、（ｂ）は図８（ａ）の各時刻における各ゲート下での電荷転送状態を示す模式図、（ｃ）は図７（ｂ）における時刻ｔ２においてφＨ２とφＨ３との変化タイミングずれが生じた場合の電荷転送状態を示す模式図 本発明の第８実施形態における水平転送路の構成及びその駆動タイミングを示す模式図であり、（ａ）はゲート電極構成を示す断面模式図、（ｂ）は水平駆動時のパルス波形を示す模式図 図９に示した構成と対比するための参考となる従来の模式図であり、（ａ）はゲート電極構成を示す断面模式図、（ｂ）は水平駆動時のパルス波形を示す模式図 本発明の第９実施形態に係る撮像装置の構成を示すブロック図 従来の固体撮像装置の概略構成図 従来の固体撮像装置の水平転送段の電極構成を示した断面模式図

符号の説明

１１ 画素
１２ 垂直転送段（第１方向転送段）
Ｗ 水平転送段（第２方向転送段）
Ｗ１〜Ｗ１２ 転送ゲート部
１４ 出力アンプ
１５ 垂直−水平転送つなぎ部
１５Ａ〜１５Ｌ 垂直転送最終段
Ｖ１〜Ｖ６ 垂直転送ゲート
Ｈ１〜Ｈ４ａ 水平転送ゲート
Ａ１〜Ａ８ 画素混合エリア単位
１０１ 固体撮像素子
１１２ 固体撮像素子駆動部
１１３ 信号変換部
１１４ ＳＳＧ
１１５ 再配列部
１１６ ＤＲＡＭ
１１７ ＤＲＡＭ制御部
１１８ 出力信号生成部
１５０ ｎ型基板
１５１ ｐ型ウェル
１５２ 絶縁膜
１５３ ポリシリコンゲート電極
１５４ ｎ型領域
１５５ ｎ^-領域

Claims (18)

1. ２次元状に配列されたフォトダイオードと、前記フォトダイオードで光電変換された信号電荷を読み出し且つ垂直方向へ転送する垂直転送部と、前記垂直転送部からの信号電荷を水平方向へ転送する水平転送部とを有する固体撮像装置であって、
   前記水平転送部は、ストレージゲートおよび前記信号電荷を保持するためのストレージ領域と、バリアゲートおよび前記信号電荷の転送に対する障壁となるバリア領域とを交互に配置してなり、
   前記ストレージゲートと前記バリアゲートとは電気的に分離され、かつ各ゲートには周期的にＨｉｇｈ電圧とＬｏｗ電圧が印加されており、
   前記ストレージゲートには、前記信号電荷の転送方向の反対側において隣接する前記バリアゲートより遅いタイミングでＬｏｗ電圧が印加されることを特徴とする固体撮像装置。
2. 前記ストレージゲートには、前記信号電荷の転送方向の反対側において隣接する前記バリアゲートよりも早いタイミングでＨｉｇｈ電圧が印加されることを特徴とする請求項１に記載の固体撮像装置。
3. 前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長いことを特徴とする請求項１または２に記載の固体撮像装置。
4. 前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことを特徴とする請求項１または２に記載の固体撮像装置。
5. 前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、
   前記第１のゲート対における前記バリアゲートにＬｏｗ電圧が印加されるタイミングと前記第１のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングとの中間のタイミングで、前記第２のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることを特徴とする請求項１に記載の固体撮像装置。
6. 前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、
   前記第１のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングで、前記第２のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることを特徴とする請求項１に記載の固体撮像装置。
7. 前記第２のゲート対における前記ストレージゲートにＬｏｗ電圧が印加されるタイミングで、前記第１のゲート対における前記ストレージゲート及び前記バリアゲートにＨｉｇｈ電圧が印加されることを特徴とする請求項６に記載の固体撮像装置。
8. 前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第１のゲート対を形成し、別の前記ストレージゲートと前記信号電荷の転送方向の反対側においてそれに隣接する前記バリアゲートとが第２のゲート対を形成し、
   前記第１のゲート対及び前記第２のゲート対において、前記ストレージゲートと前記バリアゲートとが互いに逆位相で同時に変化することを特徴とする請求項１に記載の固体撮像装置。
9. ２次元状に配列されたフォトダイオードと、前記フォトダイオードで光電変換された信号電荷を読み出し且つ垂直方向へ転送する垂直転送部と、前記垂直転送部からの信号電荷を水平方向へ転送する水平転送部と、水平方向に転送された信号電荷を検出するための電荷検出部を有し、
   前記水平転送部は、ストレージゲートおよび前記信号電荷を保持するためのストレージ領域と、バリアゲートおよび前記信号電荷の転送に対する障壁となるバリア領域とを交互に配置してなり、
   前記ストレージゲートと前記バリアゲートとは、前記水平転送部の電荷検出部の直前に配置された水平転送最終段を除いて電気的に切り離されており、
   前記水平転送最終段には前記ストレージゲートと前記バリアゲートとが含まれ、これらのゲートは同一転送パルスが印加されるよう共通配線されており、且つ、前記水平転送最終段以外の前記ストレージゲート及び前記バリアゲートとは異なる転送パルスが印加されることを特徴とする固体撮像装置。
10. 隣接する前記ストレージゲートと前記バリアゲートとの対を１組とし、隣接する２組で１単位をなし、前記１単位に含まれるゲートにはそれぞれ独立して電圧が印加されることを特徴とする請求項１ないし９のいずれかに記載の固体撮像装置。
11. 前記垂直転送部からの前記信号電荷を前記水平転送部にて加算する第１の駆動モードと、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算しない第２の駆動モードとを備え、
    前記第１の駆動モードでは、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、
    前記第２の駆動モードでは、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことを特徴とする請求項１に記載の固体撮像装置。
12. 前記垂直転送部からの前記信号電荷を前記水平転送部にて加算する第１の駆動モードと、前記垂直転送部からの前記信号電荷を前記水平転送部にて加算しない第２の駆動モードとを備え、
    前記第１の駆動モードでは、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、
    前記第２の駆動モードでは、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことを特徴とする請求項１０に記載の固体撮像装置。
13. 少なくとも請求項１に記載の固体撮像装置と、前記固体撮像装置に転送パルスを供給するための駆動部と、電荷検出部から出力された信号を入力し、信号処理を行う信号処理部を備えた撮像装置。
14. 前記信号処理部にて検出された出力レベル最大値が所定レベル以上になるときには、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、
    前記出力レベル最大値が所定レベルに満たないときには、前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことを特徴とする請求項１３に記載の撮像装置。
15. 少なくとも請求項１０に記載の固体撮像装置と、前記固体撮像装置に転送パルスを供給するための駆動部と、電荷検出部から出力された信号を入力し、信号処理を行う信号処理部を備えた撮像装置。
16. 前記信号処理部にて検出された出力レベル最大値が所定レベル以上になるときには、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間の方が長く、
    前記出力レベル最大値が所定レベルに満たないときには、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＨｉｇｈ電圧に保持される期間よりも、前記水平転送最終段を除く前記ストレージゲートと前記バリアゲートとが同時にＬｏｗ電圧に保持される期間の方が長いことを特徴とする請求項１５に記載の撮像装置。
17. 前記所定レベルは飽和クリップレベルであることを特徴とする請求項１４または１６に記載の撮像装置。
18. 少なくとも請求項２〜７、１０〜１２に記載の固体撮像装置と、前記固体撮像装置に転送パルスを供給するための駆動部と、電荷検出部から出力された信号を入力し、信号処理を行う信号処理部を備えた撮像装置。

Images