JP2008109110A5

JP2008109110A5 -

Info

Publication number: JP2008109110A5
Application number: JP2007243405A
Authority: JP
Filing date: 2007-09-20
Publication date: 2010-10-14

Claims

光電変換素子と、
参照側の薄膜トランジスタと出力側の薄膜トランジスタとを有し、前記光電変換素子の出力を増幅するカレントミラー回路と、
高電位電極と低電位電極とを有する電源と、
を有し、
前記参照側の薄膜トランジスタ及び前記出力側の薄膜トランジスタはｎ型の薄膜トランジスタであり、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記光電変換素子を介して前記高電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのゲート電極は、前記参照側の薄膜トランジスタのゲート電極、及び前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は、前記出力側の薄膜トランジスタのソース電極及びドレイン電極の一方に前記光電変換素子を介して電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は、前記出力側の薄膜トランジスタのソース電極及びドレイン電極の他方に電気的に接続され、
前記参照側の薄膜トランジスタと前記低電位電極との間の電流経路は、前記出力側の薄膜トランジスタと前記低電位電極との間の電流経路よりも短いことを特徴とする半導体装置。
光電変換素子と、
参照側の薄膜トランジスタと複数の出力側の薄膜トランジスタとを有し、前記光電変換素子の出力を増幅するカレントミラー回路と、
高電位電極と低電位電極とを有する電源と、
を有し、
前記参照側の薄膜トランジスタ及び前記複数の出力側の薄膜トランジスタはｎ型の薄膜トランジスタであり、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記光電変換素子を介して前記高電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのゲート電極は、前記参照側の薄膜トランジスタのゲート電極、及び前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は、前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の一方に前記光電変換素子を介して電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は、前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の他方に電気的に接続され、
前記参照側の薄膜トランジスタと前記低電位電極との間の電流経路は、前記複数の出力側の薄膜トランジスタのそれぞれと前記低電位電極との間の電流経路よりも短いことを特徴とする半導体装置。
光電変換素子と、
参照側の薄膜トランジスタと出力側の薄膜トランジスタとを有し、前記光電変換素子の出力を増幅するカレントミラー回路と、
高電位電極と低電位電極とを有する電源と、
を有し、
前記参照側の薄膜トランジスタ及び前記出力側の薄膜トランジスタはｐ型の薄膜トランジスタであり、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記光電変換素子を介して前記低電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記出力側の薄膜トランジスタのゲート電極は、前記参照側の薄膜トランジスタのゲート電極、及び前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は、前記出力側の薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は、前記出力側の薄膜トランジスタのソース電極及びドレイン電極の他方に前記光電変換素子を介して電気的に接続され、
前記参照側の薄膜トランジスタと前記高電位電極との間の電流経路は、前記出力側の薄膜トランジスタと前記高電位電極との間の電流経路よりも短いことを特徴とする半導体装置。
光電変換素子と、
参照側の薄膜トランジスタと複数の出力側の薄膜トランジスタとを有し、前記光電変換素子の出力を増幅するカレントミラー回路と、
高電位電極と低電位電極とを有する電源と、
を有し、
前記参照側の薄膜トランジスタ及び前記複数の出力側の薄膜トランジスタはｐ型の薄膜トランジスタであり、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の一方は前記高電位電極と電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記光電変換素子を介して前記低電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の他方は前記低電位電極と電気的に接続され、
前記複数の出力側の薄膜トランジスタのゲート電極は、前記参照側の薄膜トランジスタのゲート電極、及び前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の一方は、前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続され、
前記参照側の薄膜トランジスタのソース電極及びドレイン電極の他方は、前記複数の出力側の薄膜トランジスタのソース電極及びドレイン電極の他方に前記光電変換素子を介して電気的に接続され、
前記参照側の薄膜トランジスタと前記高電位電極との間の電流経路は、前記複数の出力側の薄膜トランジスタのそれぞれと前記高電位電極との間の電流経路よりも短いことを特徴とする半導体装置。