JP2008108196A - 出力装置 - Google Patents

出力装置 Download PDF

Info

Publication number
JP2008108196A
JP2008108196A JP2006292619A JP2006292619A JP2008108196A JP 2008108196 A JP2008108196 A JP 2008108196A JP 2006292619 A JP2006292619 A JP 2006292619A JP 2006292619 A JP2006292619 A JP 2006292619A JP 2008108196 A JP2008108196 A JP 2008108196A
Authority
JP
Japan
Prior art keywords
output
diagnosis
setting
processor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006292619A
Other languages
English (en)
Other versions
JP4788569B2 (ja
Inventor
Atsushi Terayama
篤 寺山
Yukio Maniwa
幸雄 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006292619A priority Critical patent/JP4788569B2/ja
Publication of JP2008108196A publication Critical patent/JP2008108196A/ja
Application granted granted Critical
Publication of JP4788569B2 publication Critical patent/JP4788569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

【課題】 プロセッサからの出力設定状態を監視し、スイッチのオン/オフ診断相当の診断を実行する機能を備えた出力装置を実現する。
【解決手段】 電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいてアナログ出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返すアナログ信号処理部を具備する出力装置において、
前記インターフェイス部を前記アナログ信号処理部より切り離して前記インターフェイス部の状態を監視する、出力設定診断手段を備える。
【選択図】 図1

Description

本発明は、電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいて出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返す信号処理部を具備する出力装置であって、特に、安全計装システムの規格であるSIL3取得に必要な、高信頼性の診断機能とフェイルセイフ機能を持った出力装置に関するものである。
図3は、SIL3規格を満たすために、プロセッサが二重化されたディジタル出力装置の構成例を示す機能ブロック図である。第1のプロセッサ1及び第2のプロセッサ2は、二重化システムを構成している。
プロセッサ2は、出力端P1,P2に接続された外部機器3に対して電圧源VDDよりカットオフスイッチ4を経由して給電されている出力スイッチ5をオンまたはオフに設定し、2値信号を外部機器3に与える。
カットオフスイッチ4はプロセッサ1により常時はオン状態とされ、異常時にはオフに操作される。このカットオフスイッチ4及び出力スイッチ5の状態は、夫々プロセッサ1及びプロセッサ2に読み返されて診断されている。
カットオフスイッチ4の診断は、電圧源VDDからの給電を断たないように、スイッチが並列に二重化され、設定信号を片側ずつオンオフ操作して動作状態を確認する。
出力スイッチ5の診断は、設定信号に高速の診断用パルス信号を重畳し、出力スイッチ5の高速にオンオフ操作して動作の状態を確認する。
尚、定常状態を妨げないでカットオフスイッチ4のオンオフ状態を確認する診断手法については、特許文献1に詳細な技術開示がある。
定常状態を妨げないで出力スイッチ5のオンオフ状態を確認する診断手法については、特許文献2に詳細な技術開示がある。
プロセッサの二重化による信頼性確保の手法については、特許文献3に詳細な技術開示がある。
両スイッチのオンオフ診断で、片方が固着していることが判明した場合でも、システムの異常時にはもう片方のスイッチにより外部機器3を電圧源VDDから確実に遮断できることを保障することができる。
図4は、プロセッサ2から外部機器3に出力される信号が、4〜20mA等の電流信号である出力装置の構成例を示す機能ブロック図である。尚、プロセッサ1とカットオフスイッチ4の構成は、図3のディジタル出力装置の構成と同一である。
この出力装置は、マルチチャンネル構成になっており、電圧源VDDを共通とし、プロセッサ2からの出力設定で他の外部機器(図示せず)に出力電流を供給する他チャンネルの出力装置が配置されている。簡単のため、代表として1台の他チャンネル出力装置8が図示されている。
プロセッサ2の出力設定手段21より指令される4〜20mAの出力設定値は、インターフェイス部6のD/A変換器61でアナログの出力設定値Viに変換され、アナログ信号処理部7に渡される。
アナログ信号処理部7において、出力設定値Viは、他チャンネルを切り換えるマルチプレクサ71を介してコンデンサCに保持され、演算増幅器72に入力される。演算増幅器72の出力は、トランジスタ素子73の制御端子に接続される。
トランジスタ素子73は、電圧源VDDからカットオフスイッチ4を介して出力端P1,P2間に接続された外部機器3に供給される出力電流I0を操作する。カットオフスイッチ4とトランジスタ素子73の途中に電流検出抵抗74が挿入されている。
トランジスタ素子73と電流検出抵抗74の接続点に発生する電圧は、出力電流I0に比例する値となるので、これをソース電流値Vsとする。演算増幅器72は、このソース電流値Vsとプロセッサ1から与えられる出力設定値Viを入力し、その偏差に基づいてトランジスタ素子24の制御端子の電位を操作し、Vs=Viのフィードバック制御を実行する。
ソース電流値Vsは、マルチプレクサ75を介して、インターフェイス部6のA/D変換器62に渡される。A/D変換器62は、ソース電流値Vsをディジタル変換してプロセッサ2に読み返す。プロセッサ2に設けられた出力端診断手段22は、出力設定手段21で現在設定している出力設定値と読み返されたソース電流値Vsとを比較し、出力端P1,P2間の断線診断を実行する。
他チャンネルの出力装置8は、マルチプレクサ71及び75により、インターフェイス部6のD/A変換器61及びA/D変換器62を切り換えて共用しているが、アナログ信号処理部7のその他の構成要素は、同一要素をチャンネル毎に備える構成となっている。
特開2006−208153
特開2006−209618
特開2006−209523
図3で説明したディジタル出力装置では、プロセッサ2からの出力設定は、出力スイッチ5をオン/オフ動作させる形態であり、この出力スイッチ5の診断は、出力設定の反対レベルの信号を高速にオン/オフして確認できる診断であり、遅延が少ないことから比較的簡単にできる。
しかしながら、図4で説明した出力装置では、プロセッサ2からの設定出力は、4〜20mAのようなリニアなアナログ出力であり、また、出力の応答も遅く過渡的になってしまう現象があり、ディジタル出力のようなスイッチのオン/オフ診断相当の診断ができない。
このために、アナログ出力の固着が起きたとしても検出することができない。カットオフスイッチ4も固着が起こった場合に、外部機器3を電圧源VDDより遮断することはできず、ディジタル出力装置と同等のフェイルセイフ機能を実現できない問題がある。
また、図4のように出力装置を多チャンネル構成とするとき、マルチプレクサ71により、1つのD/A変換器61を共通に使用して出力設定を行う設計では、このD/A変換器61は全チャンネルの出力設定に共通な重要部分となるが、その診断手法が提供されていない問題がある。
本発明は上述した問題点を解決するためになされたものであり、プロセッサからの出力設定状態を監視し、スイッチのオン/オフ診断相当の診断を実行する機能を備えた出力装置の実現を目的としている。
このような課題を達成するために、本発明は次の通りの構成になっている。
(1)電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいてアナログ出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返すアナログ信号処理部を具備する出力装置において、
前記インターフェイス部を前記アナログ信号処理部より切り離して前記インターフェイス部の状態を監視する、出力設定診断手段を備えることを特徴とする出力装置。
(2)前記電圧源と前記アナログ信号処理部との間に設けられたカットオフスイッチと、このカットオフスイッチの状態を監視するカットオフスイッチ診断手段とを備えることを特徴とする(1)に記載の出力装置。
(3)前記プロセッサは、異常時に前記外部機器に与える出力値を安全停止レベルにする出力設定の処理と、前記カットオフスイッチをオフにする処理の少なくとも一方の処理を実行することを特徴とする(2)に記載の出力装置。
(4)前記インターフェイス部と前記アナログ信号処理部との間に挿入されたバイパス部を備え、
前記出力設定診断手段は、診断時に、前記バイパス部により前記インターフェイス部の出力設定を、前記インターフェイス部の読み返し入力にバイパスさせることを特徴とする(1)乃至(3)のいずれかに記載の出力装置。
(5)前記出力設定診断手段は、診断時に、前記インターフェイス部が備えるD/A変換器に任意の値を設定してその状態を診断することを特徴とする(1)乃至(4)のいずれかに記載の出力装置。
(6)前記出力設定診断手段は、診断時に、前記インターフェイス部が備えるA/D変換器からの読み返しによりその状態を診断することを特徴とする(1)乃至(5)のいずれかに記載の出力装置。
(7)前記出力設定診断手段は、前記外部機器の安全停止レベルの前記出力値を出力設定オフとみなし、前記外部機器の動作範囲の前記出力値を出力設定オンとみなして診断することを特徴とする(1)乃至(6)のいずれかに記載の出力装置。
(8)前記プロセッサは、前記カットオフスイッチ診断手段を内在する第1のプロセッサと、前記出力設定診断手段を内在する第2のプロセッサにより二重化されていることを特徴とする(1)乃至(7)のいずれかに記載の出力装置。
(9)電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいて出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返す信号処理部を具備する出力装置において、
前記インターフェイス部を前記アナログ信号処理部より切り離して前記インターフェイス部の状態を監視する、出力設定診断手段を備えることを特徴とする出力装置。
本発明によれば、次のような効果を期待することできる。
(1)D/A変換器の出力設定をプロセッサ側に直接読み返して診断を行うことにより、外部機器に誤出力することなく、ディジタル出力装置にて行っていたパルス信号による出力設定のオン/オフ診断と同等の監視効果を期待できる。
(2)カットオフスイッチのオン/オフ診断及び出力設定のオン/オフ診断による二重化したオン/オフ診断の組み合わせによって、異常時に確実に外部機器を電圧源から遮断することが可能となり、ディジタル出力装置と同等のフェイルセイフ効果を期待できる。
(3)ルーチン的なオン/オフ診断だけでなく、D/A変換器に任意の出力設定をして詳細診断を行うことができるので、プロセッサ側からの出力設定異常、固着異常を確実に診断する高機能な診断を実現できる。結果として、外部機器へ正しく出力させることを保障できる。
(4)更に、出力設定だけでなく、アナログ信号処理部の出力値を読み返えすためのA/D変換器によりD/A変換器の出力設定を直接読み返すことで、読み返し側の診断を実行することができ、高機能診断を実現できる。
(5)カットオフスイッチの診断機能及びアナログ出力の診断機能構成と、プロセッサの二重化構成とを共に実現することで、SIL3取得に必要な高機能の診断と、異常時のフェイルセイフ機能を出力装置において実現できる。
(6)多チャネル構成とするときに、コスト面や実装効率面、またはプロセッサなどの資源の制約上の要因でD/A変換器を1つの構成とすることがある。この場合では、D/A変換器は全チャネルに共通な部品となるので、高い信頼性が要求されることになるが、本発明によればD/A変換器に対する任意の出力設定と診断を行うことで、高機能診断が可能となる。
(7)D/A変換器の出力を、A/D変換器の入力に接続するためのバイパス部は、簡単なスイッチ素子の追加で実現できるので、コストアップの問題はない。多チャネル構成の場合は、もともと1:N等のマルチプレクサを備えているので、このマルチプレクサの機能を使用してバイパスさせることも可能であり、更に低コストで装置を実現することができる。
(8)プロセッサは、異常時に外部機器に与える出力値を安全停止レベルにする出力設定の処理と、カットオフスイッチをオフにする処理の少なくとも一方の処理を実行する。これによって、SIL3取得に必要な異常時のフェイルセイフ機能を出力装置において実現できる。
以下、本発明を図面により詳細に説明する。図1は、本発明を適用した出力装置の一実施形態を示す機能ブロック図である。図4で説明した従来装置と同一要素には同一符号を付して説明を省略する。
図4の従来装置に追加された本発明の特徴部は、インターフェイス部6とアナログ信号処理部7との間に挿入されたバイパス部100及びプロセッサ2内に設けられた出力設定診断手段200の構成である。
バイパス部100は、D/A変換器61の出力をマルチプレクサ71の入力から切り離すスイッチ101と、A/D変換器62の入力をマルチプレクサ75の出力から切り離すと共に、D/A変換器61の出力を入力する切り換えスイッチ102よりなる。
バイパス部100のスイッチ101,102は、定常の出力設定では図示の切り換え状態にあり、D/A変換器61の出力をマルチプレクサ71の入力に接続すると共に、A/D変換器62の入力をマルチプレクサ75の出力に接続しているが、診断時には、出力設定診断手段200からのバイパス指令信号で切り換え操作され、インターフェイス部6の出力設定をインターフェイス部の読み返し入力にバイパスさせる。
設定診断手段200は、診断時には、バイパス指令信号をバイパス部100に与えてインターフェイス部6の出力設定をインターフェイス部の読み返し入力にバイパスさせた状態で、出力設定手段21に診断設定指令し、D/A変換器61に対して診断用の出力設定を実行する。
設定診断手段200は、出力設定指令による診断用の出力設定の値と、これをA/D変換器62で読み返した値を入力し、インターフェイス部6の状態を監視する診断を実行すし、出力設定をオフにしたいときに確実にオフにできることを確認する。
診断時には、バイパス部100のスイッチ101,102によってアナログ信号処理部7とは切り離されるので、アナログ信号処理部7の定常動作、並びにアナログ出力値を、インターフェース部6を介してプロセッサ2に読み返す出力端診断手段22にの診断機能には影響を与えることはない。
定常動作に影響を与えない理由は、コンデンサCによって、一定時間出力設定が保持されるためである。
設定診断手段200は、出力設定のオン/オフ診断において外部機器3の安全停止レベルのアナログ出力値を出力設定オフとみなし、外部機器3の動作範囲のアナログ出力値を出力設定オンとみなして診断することができる。
例えば、アナログ出力が所定の基準範囲をもつ4〜20mAの直流電圧または1〜5Vの直流電圧の場合、基準範囲の下限値4mまたは1V以下の出力設定を出力設定オフ、基準範囲内の所定の電流値または電圧値を出力設定オンとみなすオン/オフ診断を実行することができる。
外部機器3の安全停止レベルが0Vで、これを中心に正負の所定範囲の電圧信号で駆動される場合には、0Vの出力設定を出力設定オフ、所定電圧の出力設定を出力設定オンとみなすオン/オフ診断を実行することができる。
設定診断手段200は、このようなルーチン的なオン/オフ診断に加えて、D/A変換器61に任意の出力設定を指令して詳細診断を行うことができるので、プロセッサ2側からの出力設定異常、固着異常を確実に診断する高機能診断を実現することができる。
設定診断手段200は、出力設定だけでなく、アナログ信号処理部の出力値を読み返すためのA/D変換器62によりD/A変換器61の出力設定を読み返すことで、読み返し側の診断を実行することができ、高機能診断を実現することができる。
設定診断手段200は、インターフェイス部6のD/A変換器61、A/D変換器62の診断だけではなく、必要に応じて、プロセッサ内部の出力設定データを格納するメモリ、D/A変換器に出力設定を行うための通信資源及びその通信経路の異常、更に、プロセッサ内部の読み返しデータを格納するメモリ、読み返しを行うための通信資源及びその通信経路の異常についても診断することができる。
本発明ではプロセッサが二重化されており、互いに状態を監視している。
プロセッサ1が暴走した場合は、カットオフスイッチ4をオフすることができなくなる場合があるが、この異常状態をプロセッサ2により監視し出力設定でオフすることができる。
また、プロセッサ2が暴走した場合は、出力設定でオフすることができなくなる場合があるが、この異常状態をプロセッサ1により監視しカットオフスイッチ4をオフすることができる。
つまり、プロセッサ1,2がどちらかが制御不能状態に陥っても、もう片方のプロセッサからそれぞれのスイッチをオフできるので、高機能なフェイルセイフ効果を期待できる。
プロセッサ1,2は、異常時に外部機器3に与える出力値を安全停止レベルにする出力設定の処理と、カットオフスイッチ4をオフにする処理の少なくとも一方の処理を実行する構成になっている。これによって、SIL3取得に必要な異常時のフェイルセイフ機能をアナログ出力装置において実現した。
図2は、本発明の他の実施形態を示す出力装置の機能ブロック図である。この実施形態の特徴は、図1で説明した診断機能に追加して、バイパス部100のスイッチ資源を利用して、インターフェイス部6を擬似負荷(または回路)9が接続されたアナログ信号処理部10に接続し、フィールド側のバルブ機器等と同等の擬似負荷9に対するランプ応答等の出力設定を行うことで、外部機器の特性をシミュレートする環境を提供したものである。
切り換えスイッチ102は、アナログ信号処理部10をA/D変換器62の入力に接続する切り換え機能が追加されると共に、D/A変換器61の出力をアナログ処理部10に入力するスイッチ103が新設されている。図示の各スイッチは、シミュレート時の切り換え状態を示している。
実施形態では、出力設定診断手段200をプロセッサ2内に形成してソフトウェア処理する実施例を示したが、プロセッサ2外においてハードウエア手段により診断機能を実現する構成とすることも可能である。
実施形態では、外部機器3としてプラントの操作端で使用されるバルブを例示したが、これに限定されるものではなく、電流または電圧のアナログ出力により駆動される機器一般に本発明を適用することができる。
実施形態では、アナログ信号の出力装置を例示したが、本発明はこれに限定されるものではなく、ディジタル信号の出力装置に適用してもよい。本発明は、信号処理部と外部機器の部分が制御対象に影響を及ぼす構成に適用できる。
本発明を適用した出力装置の実施形態を示す機能ブロック図である。 本発明の他の実施形態を示す出力装置の機能ブロック図である。 プロセッサが二重化されたディジタル出力装置の構成例を示す機能ブロック図である。 プロセッサが二重化された出力装置の構成例を示す機能ブロック図である。
符号の説明
1 第1のプロセッサ
2 第2のプロセッサ
21 出力設定手段
22 出力端診断手段
3 外部機器
4 カットオフスイッチ
6 インターフェイス部
61 D/A変換器
62 A/D変換器
7 アナログ信号処理部
71、75 マルチプレクサ
72 演算増幅器
73 トランジスタ素子
74 電流検出抵抗
8 他チャンネル出力装置
100 バイパス部
101 スイッチ
102 切り換えスイッチ
200 出力設定診断手段

Claims (9)

  1. 電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいてアナログ出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返すアナログ信号処理部を具備する出力装置において、
    前記インターフェイス部を前記アナログ信号処理部より切り離して前記インターフェイス部の状態を監視する、出力設定診断手段を備えることを特徴とする出力装置。
  2. 前記電圧源と前記アナログ信号処理部との間に設けられたカットオフスイッチと、このカットオフスイッチの状態を監視するカットオフスイッチ診断手段とを備えることを特徴とする請求項1に記載の出力装置。
  3. 前記プロセッサは、異常時に前記外部機器に与える出力値を安全停止レベルにする出力設定の処理と、前記カットオフスイッチをオフにする処理の少なくとも一方の処理を実行することを特徴とする請求項2に記載の出力装置。
  4. 前記インターフェイス部と前記アナログ信号処理部との間に挿入されたバイパス部を備え、
    前記出力設定診断手段は、診断時に、前記バイパス部により前記インターフェイス部の出力設定を、前記インターフェイス部の読み返し入力にバイパスさせることを特徴とする請求項1乃至3のいずれかに記載の出力装置。
  5. 前記出力設定診断手段は、診断時に、前記インターフェイス部が備えるD/A変換器に任意の値を設定してその状態を診断することを特徴とする請求項1乃至4のいずれかに記載の出力装置。
  6. 前記出力設定診断手段は、診断時に、前記インターフェイス部が備えるA/D変換器からの読み返しによりその状態を診断することを特徴とする請求項1乃至5のいずれかに記載の出力装置。
  7. 前記出力設定診断手段は、前記外部機器の安全停止レベルの前記出力値を出力設定オフとみなし、前記外部機器の動作範囲の前記出力値を出力設定オンとみなして診断することを特徴とする請求項1乃至6のいずれかに記載の出力装置。
  8. 前記プロセッサは、前記カットオフスイッチ診断手段を内在する第1のプロセッサと、前記出力設定診断手段を内在する第2のプロセッサにより二重化されていることを特徴とする請求項1乃至7のいずれかに記載の出力装置。
  9. 電圧源より給電され、プロセッサよりインターフェイス部を介して与えられる出力設定に基づいて出力を外部機器に出力すると共に、その出力値を、前記インターフェイス部を介して前記プロセッサに読み返す信号処理部を具備する出力装置において、
    前記インターフェイス部を前記アナログ信号処理部より切り離して前記インターフェイス部の状態を監視する、出力設定診断手段を備えることを特徴とする出力装置。
JP2006292619A 2006-10-27 2006-10-27 出力装置 Active JP4788569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292619A JP4788569B2 (ja) 2006-10-27 2006-10-27 出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292619A JP4788569B2 (ja) 2006-10-27 2006-10-27 出力装置

Publications (2)

Publication Number Publication Date
JP2008108196A true JP2008108196A (ja) 2008-05-08
JP4788569B2 JP4788569B2 (ja) 2011-10-05

Family

ID=39441482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292619A Active JP4788569B2 (ja) 2006-10-27 2006-10-27 出力装置

Country Status (1)

Country Link
JP (1) JP4788569B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108129A (ja) * 2008-10-29 2010-05-13 Yokogawa Electric Corp スイッチング装置
CN101859117A (zh) * 2010-05-31 2010-10-13 天台县源华软件技术有限公司 模拟量输出电路
WO2015162760A1 (ja) * 2014-04-24 2015-10-29 三菱電機株式会社 Plcユニット及びプログラマブルロジックコントローラ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680154U (ja) * 1993-04-28 1994-11-08 日新電機株式会社 機器監視制御装置
JPH08312304A (ja) * 1995-05-11 1996-11-26 Mitsubishi Heavy Ind Ltd ディジタル制御装置用サーボカード
JP2000050497A (ja) * 1998-07-31 2000-02-18 Yamatake Corp 制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680154U (ja) * 1993-04-28 1994-11-08 日新電機株式会社 機器監視制御装置
JPH08312304A (ja) * 1995-05-11 1996-11-26 Mitsubishi Heavy Ind Ltd ディジタル制御装置用サーボカード
JP2000050497A (ja) * 1998-07-31 2000-02-18 Yamatake Corp 制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108129A (ja) * 2008-10-29 2010-05-13 Yokogawa Electric Corp スイッチング装置
CN101859117A (zh) * 2010-05-31 2010-10-13 天台县源华软件技术有限公司 模拟量输出电路
WO2015162760A1 (ja) * 2014-04-24 2015-10-29 三菱電機株式会社 Plcユニット及びプログラマブルロジックコントローラ
JPWO2015162760A1 (ja) * 2014-04-24 2017-04-13 三菱電機株式会社 Plcユニット及びプログラマブルロジックコントローラ
US10073431B2 (en) 2014-04-24 2018-09-11 Mitsubishi Electric Corporation PLC unit and programmable logic controller

Also Published As

Publication number Publication date
JP4788569B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4788569B2 (ja) 出力装置
CN112889212B (zh) 电磁制动器控制装置和控制装置
JP4992882B2 (ja) スイッチング装置
JP2007062483A (ja) リレー出力装置
JP7388290B2 (ja) 産業用制御装置の出力モジュール
US7729098B2 (en) Overload protection method
JP4584095B2 (ja) モータ駆動回路
JP5740791B2 (ja) ディジタル出力回路
JP7459469B2 (ja) 産業用制御装置の出力モジュール
US10712736B2 (en) Controlling an aircraft comprising a plurality of loadable configuration sever data based on detecting one or more diagnostic test interfaces
JP2008107224A (ja) アナログ出力装置
JPS63144704A (ja) 鉄道信号用出力リレーの駆動回路
JP4415384B2 (ja) デジタル出力装置およびデジタル出力装置を用いた診断方法
JP7329579B2 (ja) 制御装置
US7576643B2 (en) Sensor for measuring physical variables and for passing on the measured variable, circuit having such a sensor and method for operating the sensor and the circuit
JPH09223444A (ja) 補助リレー駆動回路
JP5511475B2 (ja) 信号処理システムおよびこれに用いる信号源ユニットならびに信号処理ユニット
US20180176035A1 (en) Interface expansion device for a network device
EP4195436A1 (en) Solid state power controllers
JP2017220842A (ja) 二重化切替システム
JP6466700B2 (ja) 制御棒駆動制御システム
JP5023659B2 (ja) 二重化出力装置
KR20120092703A (ko) 디지털 출력 모듈을 사용한 리던던트 전력 제어를 위한 시스템, 방법 및 장치
JP4788469B2 (ja) Cpu二重化システム
JP2003162792A (ja) デジタル式計装制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4788569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150