JP2008098380A - レーザダイオード駆動回路 - Google Patents

Abstract

【課題】 従来のレーザダイオード駆動回路では、貫通電流が発生していた。
【解決手段】 レーザダイオード駆動回路は、直流電流に高周波電流を重畳して、レーザダイオードを駆動するレーザダイオード駆動回路であって、第１の電流源によって供給される第１の電流に基づいて第１の高周波電流を出力する第１の出力部と、第２の電流源によって供給される第２の電流に基づいて第２の高周波電流を出力する第２の出力部と、第１の電流源と第１の出力部との間に接続され、第１の高周波電流の出力を制御する第１のスイッチと、第２の電流源と第２の出力部との間に接続され、第２の高周波電流の出力を制御する第２のスイッチとを有する。
【選択図】 図１

Description

本発明はレーザダイオード駆動回路に関し、特に駆動電流に高周波電流を重畳してレーザダイオードを駆動する回路に関する。

従来から、光ディスク装置における光ヘッドの光源としてレーザダイオードが用いられている。一般的に、レーザダイオードを駆動するレーザダイオード駆動回路は、レーザダイオードの駆動電流に高周波電流を重畳してレーザ出力を安定させている。

図５は、従来のレーザダイオード駆動回路を示している。従来のレーザダイオード駆動回路４００は、レーザダイオード５１に直流電流Ｉ２を供給する直流電流源５２と、高周波電流（図中、Ｉ３及びＩ４）を供給する高周波電流生成回路５０によって構成されている。また、高周波電流生成回路５０は、振幅制御電流源５３、カレントミラー回路ＣＭ５４〜ＣＭ５８、差動スイッチ５９を有している。また、差動スイッチ５９は、ＮＭＯＳトランジスタＮ６０及びＮＭＯＳトランジスタＮ６１によって構成されている。

この従来のレーザダイオード駆動回路において、高周波電流（Ｉ３、Ｉ４）は、以下のように生成されている。スイッチ制御端子Ｓ１に入力される電圧が、スイッチ制御端子Ｓ２に入力される電圧よりも十分に高い場合（図６、Ｔ１期間、参照）、ＮＭＯＳトランジスタＮ６０はオン状態となり、ＮＭＯＳトランジスタＮ６１はオフ状態となる。よって、Ｉ３＝Ｉｔ×Ａ５８×Ａ５７×Ａ５４が直流電流Ｉ２と同時にレーザダイオード５１に供給される。なお、Ａ５８、Ａ５７及びＡ５４は各カレントミラー回路のカレントミラー比であり、Ｉｔは、振幅制御電流源５３によって供給される電流である。一方、スイッチ制御端子Ｓ１に入力される電圧が、スイッチ制御端子Ｓ２に入力される電圧よりも十分に低い場合（図６、Ｔ３期間、参照）、ＮＭＯＳトランジスタＮ６０はオフ状態となり、ＮＭＯＳトランジスタＮ６１はオン状態となる。よって、Ｉ４＝Ｉｔ×Ａ５８×Ａ５７×Ａ５６×Ａ５５がレーザダイオード側から流れ込む。なお、Ａ５８、Ａ５７、Ａ５６、Ａ５５は各カレントミラー回路のカレントミラー比であるものとする。このように、スイッチ制御端子Ｓ１及びＳ２に反転した電圧を入力することによって、直流電流源５２から供給される直流電流Ｉ２に高周波電流（Ｉ３あるいはＩ４）を重畳している（図６、Ｉ１参照）。

しかしながら、図６に示すＴ２（遷移）期間において、スイッチ制御端子Ｓ１及びＳ２に入力される電圧が等しい場合（図６、ｔ１参照）、差動スイッチ５９はどちらにも切り替わっていない。つまり、図６に示すＴ２期間（ｔ０〜ｔ２）あるいは、Ｔ４期間（ｔ３〜ｔ５）ではＮＭＯＳトランジスタＮ６０及びＮＭＯＳトランジスタＮ６１に流れる電流が等しくなる瞬間が存在する。すると、Ｉ３＝（Ｉｔ×Ａ５８×Ａ５７／２）×Ａ５４、Ｉ４＝（Ｉｔ×Ａ５８×Ａ５７／２）×Ａ５６×Ａ５５として表すことができる。したがって、例えばＡ５４＝Ａ５６×Ａ５５となる場合は、高周波電流Ｉ３＝電流Ｉ４となる。よって、高周波電流Ｉ３はレーザダイオード５１に出力されずに、そのまま接地電位に貫通電流として出力されるため、ＩＣ内部で消費されて発熱に繋がっていた。スイッチ制御端子Ｓ１及びＳ２に入力される電圧が全く等しくなくとも、例えばＩ３：Ｉ４＝１：２の場合であってもＩｔ×Ａ５８×Ａ５７／３の電流が貫通する。つまり、差動スイッチ５９に流れる電流＝Ｉｔ×Ａ５８×Ａ５７が一定の為、Ｉ３あるいはＩ４が差動スイッチ５９に流れる電流＝Ｉｔ×Ａ５８×Ａ５７より少なくなった分、その電流がもう片方に流れて貫通電流となる。

また、高周波電流にオフセット電流を加算する場合、オフセット電流Ｉｏｆｓ＝（Ｉ３−Ｉ４）／２＝Ｉｔ×Ａ５８×Ａ５７×（Ａ５４−Ａ５６×Ａ５５）／２で示される。また、高周波電流の振幅（Ｉａ）＝Ｉ３＋Ｉ４＝Ｉｔ×Ａ５８×Ａ５７×Ａ５４＋Ｉｔ×Ａ５８×Ａ５７×Ａ５６×Ａ５５＝Ｉｔ×Ａ５８×Ａ５７×（Ａ５４＋Ａ５６×Ａ５５）と表される。ここで、高周波電流の振幅（Ｉａ）を可変させる場合、Ｉｔ（振幅制御電流源５３による出力）を可変させる必要がある。その場合、オフセット電流Ｉｏｆｓは振幅制御電流源５３によって供給される電流Ｉｔの一次関数であるため、オフセット電流も同時に変動してしまう。つまり、高周波電流の変化に伴って、オフセット電流も同時に変動する問題が生じていた。
特開２００５−２６４３２号公報

上記したように、従来のレーザダイオード駆動回路において、貫通電流が発生していた。

本発明の１態様によるレーザダイオード駆動回路は、直流電流に高周波電流を重畳してレーザダイオードを駆動するレーザダイオード駆動回路であって、第１の電流源によって供給される第１の電流に基づいて第１の高周波電流を出力する第１の出力部と、第２の電流源によって供給される第２の電流に基づいて第２の高周波電流を出力する第２の出力部と、第１の電流源と第１の出力部との間に接続され、第１の高周波電流の出力を制御する第１のスイッチと、第２の電流源と第２の出力部との間に接続され、第２の高周波電流の出力を制御する第２のスイッチとを有する。

本発明のレーザダイオード駆動回路によれば、電源電位から接地電位に発生する貫通電流を防止することが可能となる。また、高周波電流にオフセット電流を加算する場合、高周波電流の振幅を可変させても、オフセット電流を一定にすることが可能となる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わるレーザダイオード駆動回路１００を示す図である。図１に示すように、本実施の形態のレーザダイオード駆動回路１００は、レーザダイオード１（図中、ＬＤ）、レーザダイオード駆動電流源２、振幅制御電流源３、第１の出力部、第２の出力部、第１の電流源、第２の電流源、第１のスイッチＳＷ１、第２のスイッチＳＷ２、第４のカレントミラー回路ＣＭ４を有している。第１の出力部は、第１のカレントミラー回路ＣＭ１によって構成されている。第２の出力部は、第２のカレントミラー回路ＣＭ２によって構成されている。また、第１の電流源は、第３のカレントミラー回路ＣＭ３及びオフセット定電流源４によって構成されている。また、第２の電流源は、第５のカレントミラー回路ＣＭ５によって構成されている。

レーザダイオード１のカソード側は接地電位に接続され、アノード側はレーザダイオード駆動電流源２の一端に接続されている。また、レーザダイオード駆動電流源２の他端は電源電位ＶＤＤに接続されている。

第１のカレントミラー回路ＣＭ１は、第１のＰＭＯＳトランジスタＰ１及び第２のＰＭＯＳトランジスタＰ２によって構成されている。ＰＭＯＳトランジスタＰ１のゲートは、ＰＭＯＳトランジスタＰ２のゲートに接続されている。また、ＰＭＯＳトランジスタＰ１のソースは、電源電位ＶＤＤに接続され、ドレインは第１のＮＭＯＳトランジスタＮ１のドレインに接続されている。なお、第１のＮＭＯＳトランジスタＮ１については後述する。また、ＰＭＯＳトランジスタＰ２のソースは電源電位ＶＤＤに接続され、ドレインは第３のＰＭＯＳトランジスタＰ３のソースに接続されている。そして、ＰＭＯＳトランジスタＰ２のゲートとドレインは直結されている。なお、トランジスタＰ３については後述する。

第２のカレントミラー回路ＣＭ２は、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２によって構成されている。ＮＭＯＳトランジスタＮ１のゲートは、ＮＭＯＳトランジスタＮ２のゲートに接続されている。また、ＮＭＯＳトランジスタＮ１のドレインは、第１のＰＭＯＳトランジスタＰ１のドレインに接続され、ソースは接地電位に接続されている。また、ＮＭＯＳトランジスタＮ２のソースは、接地電位に接続され、ドレインは、第３のＮＭＯＳトランジスタＮ３のソースに接続されている。そして、ＮＭＯＳトランジスタＮ２のゲートとドレインは直結されている。なお、トランジスタＮ３については後述する。

第３のカレントミラー回路ＣＭ３は、第４のＮＭＯＳトランジスタＮ４及び第５のＮＭＯＳトランジスタＮ５によって構成されている。ＮＭＯＳトランジスタＮ４のゲートは、ＮＭＯＳトランジスタＮ５のゲートに接続されている。また、ＮＭＯＳトランジスタＮ４のドレインは、第３のＰＭＯＳトランジスタＰ３のドレインに接続され、ソースは接地電位に接続されている。また、ＮＭＯＳトランジスタＮ５のドレインは、第４のＰＭＯＳトランジスタＰ４のドレインに接続され、ソースは接地電位に接続されている。そして、ＮＭＯＳトランジスタＮ５のゲートとドレインは直結されている。

第４のカレントミラー回路ＣＭ４は、第４のＰＭＯＳトランジスタＰ４及び第５のＰＭＯＳトランジスタＰ５によって構成されている。ＰＭＯＳトランジスタＰ４のゲートは、ＰＭＯＳトランジスタＰ５のゲートに接続されている。また、ＰＭＯＳトランジスタＰ４のソースは電源電位ＶＤＤに接続され、ドレインはＮＭＯＳトランジスタＮ５のドレインに接続されている。また、ＰＭＯＳトランジスタＰ５のソースは、電源電位ＶＤＤに接続され、ドレインは振幅制御電流源３の一端に接続されている。そして、ＰＭＯＳトランジスタＰ５のゲートとドレインは直結されている。また、振幅制御電流源３の他端は接地電位に接続されている。

第５のカレントミラー回路ＣＭ５は、第４のカレントミラー回路ＣＭ４を構成している第５のＰＭＯＳトランジスタＰ５と、第６のＰＭＯＳトランジスタＰ６によって構成されている。ＰＭＯＳトランジスタＰ５のゲートは、ＰＭＯＳトランジスタＰ６のゲートに接続されている。また、ＰＭＯＳトランジスタＰ６のソースは電源電位ＶＤＤに接続され、ドレインは、第３のＮＭＯＳトランジスタＮ３のドレインに接続されている。

第１のスイッチＳＷ１は、第３のＰＭＯＳトランジスタＰ３及びスイッチ制御端子Ｓ１を有している。ＰＭＯＳトランジスタＰ３のゲートにはスイッチ制御端子Ｓ１が接続されている。また、第２のスイッチＳＷ２は、第３のＮＭＯＳトランジスタＮ３及びスイッチ制御端子Ｓ２を有している。ＮＭＯＳトランジスタＮ３のゲートにはスイッチ制御端子Ｓ２が接続されている。

オフセット定電流源４の一端は、電源電圧ＶＤＤに接続され、他端は第４のＮＭＯＳトランジスタＮ４及び第５のＮＭＯＳトランジスタＮ５のゲートに接続されている。以下、図１及び図２を参照して本実施の形態の動作について詳細に説明する。なお、第１〜第５のカレントミラー回路ＣＭ１〜ＣＭ５は、それぞれＡ１〜Ａ５のカレントミラー比を有しているものとする。

まず、振幅制御電流源３によって供給される電流Ｉｔは、ＰＭＯＳトランジスタＰ５へ流れる。そして、第４のカレントミラー回路ＣＭ４でミラー比（Ａ４）倍された電流がＰＭＯＳトランジスタＰ４に流れる。また、ＰＭＯＳトランジスタＰ４に流れる電流（Ｉｔ×Ａ４）が、ＮＭＯＳトランジスタＮ５へと流れる。ここで、オフセット定電流源４によって供給される電流Ｉｏもまた、ＮＭＯＳトランジスタＮ５へと流れる。この場合、ＮＭＯＳトランジスタＮ５に流れる電流＝Ｉｔ×Ａ４＋Ｉｏとなる。そして、第３のカレントミラー回路ＣＭ３でミラー比（Ａ３）倍された電流（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３がＮＭＯＳトランジスタＮ４へと流れる。以下、図２を参照して第１のスイッチＳＷ１と第２のスイッチＳＷ２の動作及び高周波電流の出力について説明する。

まず、第１のスイッチＳＷ１のスイッチ制御端子Ｓ１及び第２のスイッチＳＷ２のスイッチ制御端子Ｓ２に"Ｌ"レベルの信号を入力する場合について説明する（図２、Ｔ１期間参照）。この場合、ＰＭＯＳトランジスタＰ３のゲートには"Ｌ"レベルの信号が入力されるため、ＰＭＯＳトランジスタＰ３はオン状態となる。一方、ＮＭＯＳトランジスタＮ３のゲートには"Ｌ"レベルの信号が入力されるため、ＮＭＯＳトランジスタＮ３はオフ状態となる。

よって、ＮＭＯＳトランジスタＮ４に流れる電流は、ＰＭＯＳトランジスタＰ２へと流れる。そして、第１のカレントミラー回路ＣＭ１によってミラー比（Ａ１）倍された電流Ｉ３がＰＭＯＳトランジスタＰ１へと流れる。その後、この電流Ｉ３はレーザダイオード１へと供給される。

この場合、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ３は、（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３×Ａ１となる。この時、同時にレーザダイオード駆動電流源２によって供給される電流Ｉ２もまたレーザダイオード１に流れる。よって、レーザダイオード１に流れる電流Ｉ１はＩ２＋Ｉ３＝Ｉ２＋（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３×Ａ１となる。

次に、第１のスイッチＳＷ１のスイッチ制御端子Ｓ１及び第２のスイッチＳＷ２のスイッチ制御端子Ｓ２に"Ｈ"レベルの信号を入力する場合について説明する（図２、Ｔ３期間参照）。この場合、ＰＭＯＳトランジスタＰ３のゲートには"Ｈ"レベルの信号が入力されるため、ＰＭＯＳトランジスタＰ３はオフ状態となる。一方、ＮＭＯＳトランジスタＮ３のゲートには"Ｈ"レベルの信号が入力されるため、ＮＭＯＳトランジスタＮ３はオン状態となる。

ここで、ＰＭＯＳトランジスタＰ６に流れる電流は、ＰＭＯＳトランジスタＰ５に流れる電流Ｉｔを第５のカレントミラー回路ＣＭ５でミラー比（Ａ５）倍した値となる。また、ＰＭＯＳトランジスタＰ６に流れる電流は、ＮＭＯＳトランジスタＮ２へと流れる。そして、第２のカレントミラー回路ＣＭ２によってミラー比（Ａ２）倍された電流Ｉ４がＮＭＯＳトランジスタＮ１へと流れる。

この場合、ＮＭＯＳトランジスタＮ１に流れる電流Ｉ４＝Ｉｔ×Ａ５×Ａ２となる。この時、同時にレーザダイオード駆動電流源２によって供給される電流Ｉ２がレーザダイオード１に流れる。よって、レーザダイオード１に流れる電流Ｉ１´＝Ｉ２−Ｉ４＝Ｉ２−Ｉｔ×Ａ５×Ａ２となる。

このように、スイッチ制御端子Ｓ１及びスイッチ制御端子Ｓ２に入力されるレベル信号（例えば、"Ｈ"レベルあるいは"Ｌ"レベル）に応じて、レーザダイオード駆動電流源２によって供給される電流Ｉ２に高周波電流（Ｉ３あるいはＩ４）を重畳することができる。

次に、図２に示すＴ２（遷移）期間における、レーザダイオード駆動回路１００の動作について説明する。時刻ｔ０において、スイッチ制御端子Ｓ１に入力される信号を"Ｌ"レベルから"Ｈ"レベルへと切り替える（スイッチ制御端子Ｓ２は"Ｌ"レベルの状態）。すると、レーザダイオード１に流れる電流Ｉ１のうち、ＰＭＯＳトランジスタＰ１から流れる電流Ｉ３は次第に減少する（図２、Ｉ１参照）。そして、時刻ｔ１になると、電流Ｉ３は０となるため、レーザダイオードに流れる電流Ｉ１は、レーザダイオード駆動電流源２によって生成される電流Ｉ２のみとなる。

また、ＰＭＯＳトランジスタＰ１に流れる電流が０になる時刻ｔ１において、スイッチ制御端子Ｓ２に入力される信号を"Ｌ"レベルから"Ｈ"レベルへと切り替える。すると、ＮＭＯＳトランジスタＮ１に流れる電流Ｉ４が次第に増加する。そして時刻ｔ２になると、定常のＩ４の値となる（図２、Ｉ１参照）。

次に、図４に示すＴ４（遷移）期間における、レーザダイオード駆動回路１００の動作について説明する。Ｔ４期間では、時刻ｔ３において、スイッチ制御端子Ｓ２に入力される信号を"Ｈ"レベルから"Ｌ"レベルへと切り替える（スイッチ制御端子Ｓ１は"Ｈ"レベルの状態）。すると、レーザダイオード１に流れる電流のうち、ＮＭＯＳトランジスタＮ１に流れる電流Ｉ４は次第に減少する。そして、時刻ｔ４になると、電流Ｉ４は０となるため、レーザダイオードに流れる電流Ｉ１は、レーザダイオード駆動電流源２によって生成される電流Ｉ２のみとなる。

また、ＮＭＯＳトランジスタＮ１に流れる電流が０になる時刻ｔ４において、スイッチ制御端子Ｓ１に入力される信号を"Ｈ"レベルから"Ｌ"レベルへと切り替える。すると、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ３は次第に増加する。そして時刻ｔ５になると、定常のＩ３の値となる。

このように、第１のスイッチＳＷ１がオン状態である期間と、第２のスイッチＳＷ２がオン状態である期間との間に所定の期間を設ける（図２、Ｔ２、Ｔ４参照）。つまり、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ３が０となるときに、スイッチＳＷ２をオン状態とする。また、ＮＭＯＳトランジスタＮ１に流れる電流Ｉ４が０となるときに、スイッチＳＷ１をオン状態とする。すると、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１から同時に電流が流れる時間をなくすことが可能となる。

以上のように、スイッチ制御端子Ｓ１及びスイッチ制御端子Ｓ２を独立して制御することによって、電源電圧ＶＤＤから接地電位に流れる貫通電流を低減することが可能となる。また、貫通電流を低減することが可能となるため、ＩＣの発熱を抑制することが可能となる。

最後に、オフセット電流について検討する。本実施の形態に示したレーザダイオード駆動回路１００において、オフセット電流Ｉｏｆｓは（Ｉ３−Ｉ４）／２＝｛（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３×Ａ１−Ｉｔ×Ａ５×Ａ２｝／２と示される。さらに変形すると、オフセット電流は、｛Ｉｏ×Ａ３×Ａ１＋Ｉｔ×（Ａ４×Ａ３×Ａ１−Ａ５×Ａ２）｝／２となる。ここで、Ａ４×Ａ３×Ａ１＝Ａ５×Ａ２となるように、第１〜第５のカレントミラー回路ＣＭ１〜ＣＭ５のカレントミラー比を設定する。すると、オフセット電流は（Ｉｏ×Ａ３×Ａ１）／２となる。

このように、従来においてオフセット電流Ｉｏｆｓは、振幅制御電流源５３によって供給される電流Ｉｔの一次関数であったため、高周波電流の変化に伴って、オフセット電流も同時に変動していた。しかしながら、本実施の形態におけるオフセット電流Ｉｏｆｓはオフセット定電流源４によって供給される電流Ｉｏとカレントミラー比（Ａ３、Ａ１）のみで決定することが可能となる。したがって、仮に高周波電流の振幅（Ｉａ）を可変させても、一定のオフセット電流Ｉｏｆｓを設定することが可能となる。

以上に示したように、本実施の形態に示したレーザダイオード駆動回路１００では、レーザダイオード駆動電流源２による電流Ｉ２に対して高周波電流（図中、Ｉ３あるいはＩ４）を重畳した場合、電源電圧ＶＤＤから接地電位に出力される貫通電流を低減することが可能となる。よって、貫通電流に基づいたＩＣの発熱を抑制することが可能となる。

また、オフセット電流を設定する場合には、高周波電流の振幅に依存することなくオフセット電流値を設定することが可能となる。

実施の形態２
図３は、本実施の形態２のレーザダイオード駆動回路２００を示す図である。なお、図３において、図１と共通する構成に関しては、同一の符号を付し、その詳細な説明を省略する。図１に示したレーザダイオード駆動回路１００では、オフセット定電流源４は電源電位ＶＤＤと第３のカレントミラー回路ＣＭ３を構成するＮＭＯＳトランジスタＮ４とＮＭＯＳトランジスタＮ５のゲートとの間に接続されていた。本実施の形態に示すレーザダイオード駆動回路２００では、オフセット定電流源４は第１のスイッチＳＷにおけるＰＭＯＳトランジスタＰ３のドレインとＮＭＯＳトランジスタＮ４との間のノードと、接地電位との間に接続されている。

この場合、オフセット定電流源４に流れる電流をＩｏ´とすると、ＰＭＯＳトランジスタＰ１に流れる電流Ｉ３は（Ｉｔ×Ａ４×Ａ３＋Ｉｏ´）×Ａ１となる。ここで、本実施の形態１に示した電流Ｉ３と比較することによって電流Ｉｏ´は、Ｉｏ´＝Ａ３×Ｉｏとなる。一方、ＮＭＯＳトランジスタＮ１に流れる電流Ｉ４は本実施の形態１に示した値（Ｉｔ×Ａ５×Ａ２）と同一である。

この場合、図３に示すレーザダイオード駆動回路２００に流れる回路電流Ｉｚ３は、スイッチＳＷ１がオン状態のとき、Ｉｔ＋（Ｉｔ×Ａ４）＋（Ｉｔ×Ａ４×Ａ３＋Ｉｏ´）＋｛（Ｉｔ×Ａ４×Ａ３＋Ｉｏ´）×Ａ１｝、スイッチＳＷ２がオン状態のとき、Ｉｔ＋（Ｉｔ×Ａ４）＋（Ｉｔ×Ａ５）＋（Ｉｔ×Ａ５×Ａ２）となる。一方、図１に示したレーザダイオード駆動回路１００に流れる回路電流Ｉｚ１は、スイッチＳＷ１がオン状態のとき、Ｉｔ＋（Ｉｔ×Ａ４＋Ｉｏ）＋｛（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３｝＋〔｛（Ｉｔ×Ａ４＋Ｉｏ）×Ａ３｝×Ａ１〕、スイッチＳＷ２がオン状態のとき、Ｉｔ＋（Ｉｔ×Ａ４＋Ｉｏ）＋（Ｉｔ×Ａ５）＋（Ｉｔ×Ａ５×Ａ２）となる。ここで、回路電流Ｉｚ１と回路電流Ｉｚ３を比較すると、スイッチＳＷ１がオン状態及びスイッチＳＷ２がオン状態のどちらのときもＩｚ３の方がＩｏ分だけ電流が少ないことが確認できる。

したがって、図３に示したレーザダイオード駆動回路２００では図１に示したレーザダイオード駆動回路１００と比較して、消費電流をＩｏ分だけ低下させることが可能となる。

また、本実施の形態に示したレーザダイオード駆動回路２００において、オフセット電流Ｉｏｆｓは（Ｉ３−Ｉ４）／２＝｛（Ｉｔ×Ａ４×Ａ３＋Ｉｏ´）×Ａ１−Ｉｔ×Ａ５×Ａ２｝／２と示される。さらに変形すると、オフセット電流Ｉｏｆｓは、｛Ｉｔ（Ａ４×Ａ３×Ａ１−Ａ５×Ａ２）＋Ｉｏ´×Ａ１｝／２となる。ここで、Ａ４×Ａ３×Ａ１＝Ａ５×Ａ２となるように、第１〜第５のカレントミラー回路ＣＭ１〜ＣＭ５のカレントミラー比を設定する。すると、オフセット電流ＩｏｆｓはＩｏ´×Ａ１／２となる。

このように、従来においてオフセット電流Ｉｏｆｓは、振幅制御電流源５３によって供給される電流Ｉｔの一次関数であったため、高周波電流の変化に伴って、オフセット電流も同時に変動していた。しかしながら、本実施の形態におけるオフセット電流Ｉｏｆｓはオフセット定電流源４によって供給される電流Ｉｏ´とカレントミラー比（Ａ１）のみで決定することが可能となる。したがって、仮に高周波電流の振幅（Ｉａ）を可変させても、一定のオフセット電流Ｉｏｆｓを設定することが可能となる。

実施の形態３
図４は、本実施の形態３のレーザダイオード駆動回路３００を示す図である。なお、図４において、図１及び図２と共通する構成に関しては、同一の符号を付し、その詳細な説明を省略する。図４に示すレーザダイオード駆動回路３００では、図１あるいは図２で構成されていたオフセット定電流源４が接続されていない。

つまり、本実施の形態３に示したレーザダイオード駆動回路３００では、オフセット電流を加算する必要がない場合、オフセット定電流源４によって供給される電流Ｉｏをなくすことが可能となる。

以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。

実施の形態１に関わるレーザダイオード駆動回路１００を示す図である。 実施の形態１に関わるレーザダイオード駆動回路１００の動作波形を示す図である。 実施の形態２に関わるレーザダイオード駆動回路２００を示す図である。 実施の形態３に関わるレーザダイオード駆動回路３００を示す図である。 従来のレーザダイオード駆動回路を示す図である。 従来のレーザダイオード駆動回路の動作波形を示す図である。

符号の説明

１ レーザダイオード
２ レーザダイオード駆動電流源
３ 振幅制御電流源
４ オフセット定電流源
ＣＭ１〜ＣＭ５ 第１〜第５のカレントミラー回路
Ｓ１、Ｓ２ スイッチ制御端子
Ｐ１〜Ｐ６ ＰＭＯＳトランジスタ
Ｎ１〜Ｎ５ ＮＭＯＳトランジスタ
ＳＷ１ 第１のスイッチ
ＳＷ２ 第２のスイッチ
１００、２００、３００ レーザダイオード駆動回路

Claims (9)

1. 直流電流に高周波電流を重畳して、レーザダイオードを駆動するレーザダイオード駆動回路であって、
   第１の電流源によって供給される第１の電流に基づいて第１の高周波電流を出力する第１の出力部と、
   第２の電流源によって供給される第２の電流に基づいて第２の高周波電流を出力する第２の出力部と、
   前記第１の電流源と前記第１の出力部との間に接続され、前記第１の高周波電流の出力を制御する第１のスイッチと、
   前記第２の電流源と前記第２の出力部との間に接続され、前記第２の高周波電流の出力を制御する第２のスイッチとを有するレーザダイオード駆動回路。
2. 前記第１の電流源は、前記第１の電流源の入力側と電源電位との間に接続されたオフセット電流源を有することを特徴とする請求項１に記載のレーザダイオード駆動回路。
3. 前記第１の電流源は、前記第１の電流源の出力側と接地電位との間に接続されたオフセット電流源を有することを特徴とする請求項１に記載のレーザダイオード駆動回路。
4. 前記第１のスイッチ及び前記第２のスイッチは、それぞれパルス幅の異なる第１の信号及び第２の信号に基づいて前記第１の高周波電流あるいは前記第２の高周波電流の出力を制御することを特徴とする請求項１に記載のレーザダイオード駆動回路。
5. 前記第１のスイッチ及び第２のスイッチは、前記第１の高周波電流あるいは前記第２の高周波電流が所定値以下になった場合に、それぞれ前記第２のスイッチ及び前記第１のスイッチをオン状態とすることを特徴とする請求項１に記載のレーザダイオード駆動回路。
6. 前記第１の電流源及び第２の電流源は、基準電流源に基づいてそれぞれ前記第１の電流及び前記第２の電流を出力することを特徴とする請求項１に記載のレーザダイオード駆動回路。
7. 直流電流に高周波電流を重畳して、レーザダイオードを駆動するレーザダイオード駆動回路であって、
   第１の高周波電流を出力する第１のカレントミラー回路と、
   第２の高周波電流を出力する第２のカレントミラー回路と、
   第１のカレントミラー回路の入力を活性化する第１のスイッチと、
   第２のカレントミラー回路の入力を活性化する第２のスイッチと、
   第１のカレントミラー回路の入力に第１のスイッチを介して出力を供給する第３のカレントミラー回路と、
   第３のカレントミラー回路の入力に出力を供給する第４のカレントミラー回路と、
   第２のカレントミラー回路の入力に第２のスイッチを介して出力を供給する、入力側が第４のカレントミラー回路と共通である第５のカレントミラー回路と、
   第４および第５のカレントミラー回路の共通入力に前記高周波電流の振幅を制御する電流を供給する振幅制御電流源とを有し、
   前記第１のスイッチと第２のスイッチとのオンタイミングおよびオフタイミングがそれぞれ異なるレーザダイオード駆動回路。
8. さらに、前記第３のカレントミラー回路の入力に前記高周波電流のオフセット電流を規定する電流を供給するオフセット定電流源を有し、
   前記第１〜第５の各カレントミラー回路のカレントミラー比をＡ１〜Ａ５として、
   前記各カレントミラー比の関係がＡ４×Ａ３×Ａ１＝Ａ５×Ａ２に設定されたことを特徴とする請求項７に記載のレーザダイオード駆動回路。
9. さらに、前記第１のカレントミラー回路の入力に前記第１のスイッチを介して前記高周波電流のオフセット電流を規定する電流を供給するオフセット定電流源を有し、
   前記第１〜第５の各カレントミラー回路のカレントミラー比をＡ１〜Ａ５として、
   前記各カレントミラー比の関係がＡ４×Ａ３×Ａ１＝Ａ５×Ａ２に設定されたことを特徴とする請求項７に記載のレーザダイオード駆動回路。

Images