JP2008096614A

JP2008096614A - 液晶装置、及び、電子機器

Info

Publication number: JP2008096614A
Application number: JP2006277229A
Authority: JP
Inventors: Shinichi Iwata; 信一岩田
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2006-10-11
Filing date: 2006-10-11
Publication date: 2008-04-24

Abstract

【課題】オフシーケンス処理等を長大化させることなく、フリッカのない安定した表示を実現することができる液晶装置を提供する。
【解決手段】高い絶縁性を有するトップコート膜２０７、及び、配向膜２０８，３０８を、表示領域Ａ１内に限定的に形成することにより、液晶１６０を介して対向する画素電極２３４と走査線（対向電極）３１２との間の誘電率は、周辺領域Ａ２側の誘電率ε２が、表示領域Ａ１側の誘電率ε１よりも相対的に低く設定されている。各データ線２１２をデータ線駆動回路部２５０ａにそれぞれ電気的に接続し、各データ線２１２に対して格子状に対向する各走査線３１２を走査線駆動回路部２５０ｂにそれぞれ電気的に接続する。
【選択図】図３

Description

本発明は、一対の基板上にそれぞれ形成された電極が液晶を介して互いに対向配置された液晶装置、及び、電子機器に関する。

一般に、液晶装置は、電極形成面同士が対向して配設された絶縁性の一対の透明基板を有しており、これらの基板は、基板間に液晶を挟持した状態で基板縁辺部に配設されたシール材によって貼り合わされている。そして、液晶装置は、画素に対応して各基板にそれぞれ形成された電極間に、画像信号に基づく電圧を印加し、液晶分子の配列を変化させることにより、画像表示を行う。

この種の液晶装置において、基板間ショートを抑制するための技術として、例えば、特許文献１には、一対のガラス基板のうちの一方の基板に形成したＩＴＯパターン電極の上層にトップコート膜を形成し、もう一方の基板に形成したＩＴＯパターン電極との間の導通を防止する技術が開示されている。しかし、この種の液晶装置において、トップコートによる電荷のチャージによりフリッカ（ちらつき）が発生すると言う問題が発生している。
特開平９−１２７５３１号公報

ところで、液晶装置において、フリッカを発生させる要因としては、上述のような液晶を介して対向する電極間の導通の他に、電源のＯＦＦ時に残留する電荷によって電極間に発生する極性差（直流成分）の影響が考えられている。そこで、この種の液晶装置では、一般に、電源をＯＦＦする際に、液晶を介して対向する電極間の電位を同電位に近づけるためのオフシーケンス処理が行われる。

しかしながら、上述の特許文献１に開示れた技術のように、液晶を介して互いに対向する電極間にトップコート膜等の絶縁膜を介在させると、電極間に電荷がチャージされやすくなり、オフシーケンス処理に要する時間が長大化する虞がある。

本発明は上記事情に鑑みてなされたもので、オフシーケンス処理を長大化させることなく、フリッカのない安定した表示を実現することができる液晶装置、及び、電子機器を提供することを目的とする。

本発明の液晶装置は、第１の基板と、当該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に介在する液晶と、前記液晶が介在する領域に設定された表示領域内で前記第１の基板の前記第２の基板との対向面に形成された第１の電極と、前記表示領域内で前記第２の基板の前記第１の基板との対向面に形成された第２の電極と、前記第１の電極及び前記第２の電極が電気的に接続する駆動回路と、を具備した液晶装置であって、前記表示領域に隣接して設定された周辺領域内で前記第１の基板の前記第２の基板との対向面に形成された第３の電極と、前記周辺領域内で前記第２の基板の前記第１の基板との対向面に形成された第４の電極と、を具備し、前記周辺領域内で対向する前記第３の電極と前記第４の電極との間の誘電率を、前記表示領域内で対向する前記第１の電極と前記第２の電極との間の誘電率よりも相対的に低く設定し、前記第１の電極と前記第３の電極相互間、及び、前記第２の電極と前記第４の電極相互間の少なくとも一方を電気的に接続するとともに、前記第３の電極及び前記第４の電極を前記駆動回路に電気的に接続したことを特徴とする。

このような構成によれば、表示領域内において第１の電極と第２の電極との間にチャージされる電荷を、周辺領域内に形成された第３の電極と第４の電極を通じて効率よくリークさせることができ、液晶装置の電源ＯＦＦ時に行われるオフシーケンス処理の要する時間を長大化させることなく、液晶装置の再起動時にもフリッカのない安定した表示を実現することができる。

前記第１の電極の上層或いは前記第２の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記第１の電極と前記第２の電極とが絶縁膜を介して配置されることが望ましい。

このような構成によれば、表示領域内で対向する第１の電極と第２の電極との高い絶縁性を確保しつつ、周辺領域内で対向する第３の電極と第４の電極との間の誘電率を、表示領域内で対向する第１の電極と第２の電極との間の誘電率よりも相対的に低く設定することができる。

前記第１の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記液晶の界面に接する配向膜を具備することが望ましい。

前記第２の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記液晶の界面に接する配向膜を具備することが望ましい。

本発明の電子機器は、前記液晶装置を具備することを特徴とする。

このような構成によれば、オフシーケンス処理を長大化させることなく、フリッカのない安定した表示を実現することができる。

以下、図面を参照して本発明の実施形態を説明する。図１乃至図５は本発明の一実施形態に係わり、図１は液晶装置の構成を示すブロック図、図２は液晶パネルの全体構成を示す斜視図、図３は図２のＨ−Ｈ’線に沿う要部断面図、図４は素子基板の要部を示す平面図、図５は液晶パネルにおける画素の詳細構成を示す説明図である。

本実施形態の液晶装置１０は、図１に示すように、液晶パネル１００と制御回路４００とを具備して構成されている。液晶パネル１００は、例えば、液晶に印加される電圧を制御するためのスイッチング素子として二端子型非線形素子を用いたアクティブマトリクス型の透過型液晶パネルにより構成されている。

液晶パネル１００は、図２及び図３に示すように、それぞれが透光性を有し、所定の間隔だけ離間して配設された矩形状の素子基板２００と対向基板３００との間に、電気光学物質である液晶１６０が介在して要部が構成されている。対向基板３００は、素子基板２００よりも一回り小さく形成されており、素子基板２００と対向基板３００とは、対向基板３００の縁辺部に沿って枠状に配設されたシール材１１０によって貼り合わせられている。シール材１１０には導電性粒子１１４が混入されており、該導電性粒子１１４は、素子基板２００と対向基板３００との離間距離を一定に保つスペーサとしての機能を有している。液晶１６０は、ＴＮ（Twisted Nematic）型の液晶材料により構成されており、該液晶１６０の配向状態が変化することにより、液晶１６０を透過する光が変調される。

図１に示すように、液晶パネル１００は、シール材１１０の内側（すなわち、液晶１６０が介在する領域）に設定された表示領域Ａ１内に、素子基板２００上に列（Ｙ）方向に延在して形成されたｉ本のデータ線（セグメント電極）２１２と、対向基板３００上に行（Ｘ）方向に延在して形成されたｊ本の走査線（コモン電極）３１２と、を有する。そして、表示領域Ａ１には、データ線２１２と走査線３１２とが交差し互いに対向する箇所に対応して、ｉ×ｊ個のの画素１１６が形成されている。

また、シール材１１０の内側には、例えば、表示領域Ａ１に隣接して列（Ｙ）方向に延在する周辺領域Ａ２が形成されており、この周辺領域Ａ２内には、例えばｊ個のダミー画素１１６’が形成されている。すなわち、周辺領域Ａ２には、例えば、１本のデータ線２１２（図１中、Ｘi+1番目のデータ線）が形成されているとともに、各走査線３１２が表示領域Ａ１から延設され、これらが交差して互いに対向する箇所にｊ個のダミー画素１１６’が形成されている。

また、液晶パネル１００は、複数（ｉ＋１本）のデータ線２１２が電気的に接続されたデータ線駆動回路部２５０ａと、複数（ｊ本）の走査線３１２が電気的に接続された走査線駆動回路部２５０ｂと、を具備した駆動回路２５０を有する。

画素１１６（及び、ダミー画素１１６’）は、液晶容量１１８と、二端子型スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０との直列接続からなる。液晶容量１１８は、後述するように、対向電極として機能する各走査線３１２と、各データ線２１２にＴＦＤ２２０を介してそれぞれ電気的に接続される複数の画素電極２３４との間に、液晶１６０を挟持した構成となっている。ここで、本実施の形態においては、主として、表示領域Ａ１内に配列された各画素電極２３４が第１の電極として機能し、周辺領域Ａ２内に配列された各画素電極２３４が第３の電極として機能する。また、行（Ｘ）方向に延在する各走査線３１２のうち、表示領域Ａ１内を延在する部分が第２の電極として機能し、周辺領域Ａ２内を延在する部分が第４の電極として機能する。なお、第２の電極としての機能部と第４の電極としての機能部は、同一の走査線３１２上に存在するため、これらは電気的に接続されている。

以下に、液晶パネル１００のより具体的な構成を説明する。
図２及び図３に示すように、対向基板３００の、素子基板２００と対向する面（電極形成面）上には、所定の方向であるＸ方向（行方向）に沿って、表示領域Ａ１及び周辺領域Ａ２内を延在する帯状電極たる複数（ｊ本）の走査線３１２が形成されている。また、表示領域Ａ１において、走査線３１２の上層には、液晶１６０の界面に接する配向膜３０８が形成されており、該配向膜３０８には一定方向にラビング処理が施されている。ここで、複数の走査線３１２の一端は、それぞれシール材１１０の形成領域まで引き延ばされている。また、対向基板３００の、素子基板２００とは反対側の面上には、偏光子１３１が貼り付けられており、その吸収軸が、配向膜３０８へのラビング処理の方向に応じて設定されている。

一方、素子基板２００の対向基板３００に対向する面（電極形成面）上には、Ｘ方向とは略直交するＹ方向（列方向）に沿って表示領域Ａ１内を延在する複数（ｉ本）のデータ線２１２と、該データ線に隣接する矩形状の複数の画素電極２３４とが形成されている。さらに、素子基板２００の電極形成面上には、Ｙ方向に沿って周辺領域Ａ２内を延在する例えば１本のデータ線２１２と、該データ線に隣接する矩形状の複数の画素電極２３４とが形成されている（図４参照）。各データ線２１２は、一端がシール材１１０の形成領域外にまで引き延ばされている。また、表示領域Ａ１において、データ線２１２及び画素電極２３４の上層には、液晶１６０を介して対向する走査線３１２との導通を防止するための絶縁膜としてのトップコート膜２０７が形成され、さらに、トップコート膜２０７の上層には、液晶１６０の界面に接する配向膜２０８が形成されている。配向膜２０８には、対向基板３００の配向膜３０８に施された方向と略直行する方向にラビング処理が施されている。さらに、素子基板２００の、対向基板３００とは反対側の面上には偏光子１２１が貼り付けられており、その吸収軸が、配向膜２０８へのラビング処理の方向に応じて設定されている。

ここで、素子基板２００の対向基板３００に対向する面上には、前述の複数の走査線３１２の一端のそれぞれに対向する位置に一端を有する、複数の配線３４２が形成されている。該走査線３１２と配線３４２との間には、シール材１１０が介装されるものであるが、該シール材１１０内には、走査線３１２と配線３４２とが対向するそれぞれの箇所において、導電性粒子１１４が、少なくとも１個以上介在するような割合にてシール材１１０中に分散されている。このため、対向基板３００上に形成された走査線３１２は、当該導電性粒子１１４を介して、素子基板２００上に形成された配線３４２に電気的に接続される（図３参照）。よって、走査線３１２は、電気的に見て、素子基板２００上のシール材１１０の形成領域外に引き出された状態となっている。

また、液晶パネル１００におけるシール材１１０の外側の領域には、図２に示すように、素子基板２００の対向基板３００よりも張り出した２辺に、データ線２１２を駆動するためのデータ線駆動回路部２５０ａ、及び、走査線３１２を駆動するための走査線駆動回路部２５０ｂが、それぞれＣＯＧ（Chip On Glass）技術により実装されている。データ線駆動回路部２５０ａは、データ線２１２の一端に直接的に電気的に接続されている。一方、走査線駆動回路部２５０ｂは、配線３４２及び導電性粒子１１４を介して、走査線３１２に電気的に接続されている。

走査線駆動回路部２５０ｂは、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｊを、それぞれ１行目、２行目、３行目、…、ｊ行目の走査線３１２に供給するものである。詳細には、走査線駆動回路部２５０ｂは、ｊ本の走査線３１２を水平走査周期毎に順次１本ずつ選択するとともに、選択した走査線３１２には選択電圧を、他の走査線３１２には非選択電圧を、それぞれ供給する動作を、垂直走査周期毎に繰り返すものである。

データ線駆動回路部２５０ａは、走査線駆動回路部２５０ｂにより選択された走査線３１２に位置する画素１１６に対し、その表示内容（階調）に応じたデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｉ、及びＸｉ＋１を、それぞれ１列目、２列目、３列目、…、ｉ＋１列目のデータ線２１２を介して供給するものである。

また、データ線駆動回路部２５０ａが実装される領域の外側近傍には、ＦＰＣ（Flexible Printed Circuit）基板１５０の一端が接合されている。ＦＰＣ基板１５０の他端は、図２では図示しないが、図１における制御回路４００及び図示しない電源回路に接続される。

次に、液晶パネル１００の表示領域Ａ１における画素１１６の詳細構成について、図５を参照して説明する。図５では、説明理解のために、偏光子１２１、１３１を省略している。

図５に示すように、素子基板２００の対向基板３００と対向する面上には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる矩形状の画素電極２３４がＸＹ方向に行列状（マトリクス状）に配列されている。行列状に配列された画素電極２３４のうち、同一列に配列された画素電極２３４は、共通の１本のデータ線２１２に、それぞれＴＦＤ２２０を介して共通接続されている。

ＴＦＤ２２０は、タンタル単体やタンタル合金などから形成され、かつ素子基板２００の法線方向から見てデータ線２１２からＴ字状に枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化させた絶縁体２２４と、クロム等の第２の導電体２２６とから構成された、導電体／絶縁体／導電体のサンドイッチ構造を有している。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有する。

一方、対向基板３００の素子基板２００に対向する面上には、ＩＴＯなどの透明導電体からなり、データ線２１２とは略直交する行方向（Ｘ方向）に延在する走査線３１２が、画素電極２３４に対向する位置に配列されている。これにより、走査線３１２は、画素電極２３４の対向電極として機能する。

したがって、図１に示した液晶容量１１８は、データ線２１２と走査線３１２とが交差する箇所において、走査線３１２と、画素電極２３４と、両者の間に挟持された液晶１６０とによって構成されることになる。

なお、素子基板２００において、画素電極２３４等の上層には、例えば、ＳｉＯ_２等の絶縁膜からなるトップコート膜２０７が、表示領域Ａ１の全域に亘って形成されている。また、素子基板２００におけるトップコート膜２０７の上層、及び、対向基板３００における走査線３１２等の上層には、ポリイミド等の有機膜からなる配向膜２０８，３０８が表示領域Ａ１の全域に亘ってそれぞれ形成されている。

このような構成において、データ線２１２に印加される電圧信号であるデータ信号にかかわらず、ＴＦＤ２２０を強制的に導通状態（オン状態）にさせる電圧信号である走査信号を走査線３１２に印加すると、当該走査線３１２及び当該データ線２１２の交差に対応するＴＦＤ２２０がオン状態となり、オン状態となったＴＦＤ２２０に接続された液晶容量１１８に、当該走査信号及び当該データ信号の電圧差に応じた電荷が蓄積される。電荷蓄積後は、走査線３１２に非選択信号となる電圧を印加することで当該ＴＦＤ２２０をオフ状態とさせても、液晶容量１１８において電荷の蓄積が維持される。

液晶容量１１８では、蓄積される電荷量に応じて、液晶１６０の配向状態が変化し、これにより液晶１６０を透過する光の偏光状態が変化する。したがって、偏光子１２１、１３１を透過する光の透過率が蓄積された電荷量に応じて変化する。したがって、走査信号が入力されたときのデータ信号の電圧を制御することによって、液晶容量１１８における電荷の蓄積量を画素１１６毎に制御することができる。よって、液晶パネル１００において、各画素１１６毎に所定の階調表示を行うことが可能となるのである。

ここで、周辺領域Ａ２に形成されるダミー画素１１６’の構成についても、トップコート膜２０７及び配向膜２０８，３０８が形成されていない構成（図３参照）以外は、同様の構成となっている。

上述のように、本実施の形態の液晶パネル１００において、高い絶縁性を有するトップコート膜２０７、及び、配向膜２０８，３０８は、表示領域Ａ１内に限定的に形成されている。換言すれば、本実施の形態の液晶パネル１００において、周辺領域Ａ２にダミー画素１１６’を構成する画素電極２３４と走査線３１２との間には、液晶１６０のみが介在されている。これにより、液晶１６０を介して対向する画素電極２３４と走査線（対向電極）３１２との間の誘電率は、周辺領域Ａ２側の誘電率ε２が、表示領域Ａ１側の誘電率ε１よりも相対的に低く設定されている。また、周辺領域Ａ２に形成されたデータ線２１２を含む各データ線２１２がデータ線駆動回路部２５０ａにそれぞれ電気的に接続されていると共に、これら各データ線２１２に対して格子状に対向する各走査線３１２も、走査線駆動回路部２５０ｂにそれぞれ電気的に接続されている。これらの構成により、表示領域Ａ１内に配列する各画素１１６の電極２３４，３１２間にチャージされる電荷を、誘電率の低い周辺領域Ａ２内に配列する各ダミー画素１１６’を通じて効率よくリークさせることができ、液晶装置１０の電源ＯＦＦ時に制御回路４００を通じて行われるオフシーケンス処理を長大化させることなく、フリッカのない安定した表示を実現することができる。すなわち、対向する電極２３４，３１２間の絶縁性をトップコート膜２０７等によって高めた場合にも、液晶装置１０の電源ＯＦＦ時には、オフシーケンス処理によって画素電極２３４側の電位と走査線（対向電極）３１２側の電位とを速やかに同レベルに近づけることができ、液晶装置１０の再起動時に、電極２３４，３１２間の極性差に起因するフリッカの発生を的確に防止することができる。

ここで、上述の実施の形態においては、表示領域Ａ１に形成されるトップコート膜２０７及び配向膜２０８，３０８の何れも周辺領域Ａ２に形成しない構成の一例について示しているが、例えば、前記各膜２０７，２０８，３０８のうちの少なくとも何れか１つを周辺領域Ａ２に形成しない構成とすることも可能である。

また、上述の実施の形態においては、素子基板２００において画素電極２３４の上層にトップコート膜２０７を形成した一例について説明したが、例えば、対向基板３００において走査線（対向電極）３１２の上層にトップコート膜を形成することも可能である。

また、ダミー画素１１６’を形成すべく、周辺領域Ａ２に表示領域Ａ１と同様のデータ線２１２及び画素電極２３４等を形成した構成について説明したが、例えば、図６に示すように、周辺領域Ａ２に、液晶１６０を介して各走査線３１２と対向する一連の電極２３５を形成し、当該電極２３５をデータ線駆動回路部２５０ａと電気的に接続してもよい。

また、例えば、図７，８に示すように、表示領域Ａ１に隣接して行（Ｘ）方向に延在する周辺領域Ａ２を形成してもよい。この場合、周辺領域Ａ２内には、例えば、走査線駆動回路部２５０ｂに電気的に接続する１本の走査線３１２（図７中、Ｙj+1番目の走査線）が形成されているとともに、各データ線２１２が表示領域Ａ１から延設され、これらが交差して互いに対向する箇所にｉ個のダミー画素１１６’が形成される。

次に、本発明に係る液晶装置を適用可能な電子機器の具体例について図９を参照して説明する。
本発明に係る液晶装置を、携帯電話機の表示部に適用した例について説明する。図９は、この携帯電話機の構成を示す斜視図である。図９に示すように、携帯電話機１２００は、複数の操作ボタン１２０１のほか、受話口１２０２、送話口１２０３とともに、本発明に係る液晶装置を適用した表示部１２０４を備える。

なお、本発明に係る液晶装置が適用される電子機器としては、図９に示される携帯電話機の他にも、メディアプレイヤー、デジタルスチルカメラ、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、ＰＤＡ、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

また、本発明は、スイッチング素子としてＴＦＴ素子を用いた液晶装置に限定されるものではなく、例えば、スイッチング素子にＴＦＴ（Thin Film Transistor）を用いた液晶装置等にも適用が可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う液晶装置及び電子機器もまた本発明の技術的範囲に含まれるものである。

液晶装置の構成を示すブロック図液晶パネルの全体構成を示す斜視図図２のＨ−Ｈ’線に沿う要部断面図素子基板の要部を示す平面図液晶パネルにおける画素の詳細構成を示す説明図素子基板の要部の変形例を示す平面図液晶装置の構成の変形例を示すブロック図素子基板の要部の変形例を示す平面図携帯電話機の構成を示す斜視図

符号の説明

１０…液晶装置、１００…液晶パネル、１１６…画素、１１６’…ダミー画素、１１８…液晶容量、１６０…液晶、２００…素子基板（第１の基板）、２０７…トップコート膜（絶縁膜）、２０８，３０８…配向膜、２１２…データ線、２３４…画素電極（第１の電極、第３の電極）、２３５…電極（第３の電極）、２５０…駆動回路、２５０ａ…データ線駆動回路部、２５０ｂ…走査線駆動回路部、３００…対向基板（第２の基板）、３１２…走査線（第２の電極、第４の電極）、３４２…配線、４００…制御回路、１２００…携帯電話機（電子機器）Ａ１…表示領域、Ａ２…周辺領域、ε１…誘電率、ε２…誘電率

Claims

第１の基板と、当該第１の基板に対向配置された第２の基板と、前記第１の基板と前記第２の基板との間に介在する液晶と、前記液晶が介在する領域に設定された表示領域内で前記第１の基板の前記第２の基板との対向面に形成された第１の電極と、前記表示領域内で前記第２の基板の前記第１の基板との対向面に形成された第２の電極と、前記第１の電極及び前記第２の電極が電気的に接続する駆動回路と、を具備した液晶装置であって、
前記表示領域に隣接して設定された周辺領域内で前記第１の基板の前記第２の基板との対向面に形成された第３の電極と、
前記周辺領域内で前記第２の基板の前記第１の基板との対向面に形成された第４の電極と、を具備し、
前記周辺領域内で対向する前記第３の電極と前記第４の電極との間の誘電率を、前記表示領域内で対向する前記第１の電極と前記第２の電極との間の誘電率よりも相対的に低く設定し、
前記第１の電極と前記第３の電極相互間、及び、前記第２の電極と前記第４の電極相互間の少なくとも一方を電気的に接続するとともに、
前記第３の電極及び前記第４の電極を前記駆動回路に電気的に接続したことを特徴とする液晶装置。
前記第１の電極の上層或いは前記第２の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記第１の電極と前記第２の電極とが絶縁膜を介して配置されることを特徴とする請求項１記載の液晶装置。
前記第１の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記液晶の界面に接する配向膜を具備することを特徴とする請求項１または請求項２に記載の液晶装置。
前記第２の電極の上層であって、前記表示領域を含み、且つ、前記周辺領域を除く領域に、前記液晶の界面に接する配向膜を具備することを特徴とする請求項１乃至請求項３の何れか１項に記載の液晶装置。
請求項１乃至請求項４の何れか１項に記載の液晶装置を具備することを特徴とする電子機器。