JPH11288006A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示素子の書き込み特性を向上する。 【解決手段】 一方の基板上にはＴＦＴ素子が形成され
た一対の基板間に液晶組成物を挟持する液晶層を有し、
映像信号線１０と走査信号線１３の交差部で走査信号線
は二又（１３Ａ，１３Ｂ）に分割し、ＴＦＴ素子のソー
ス電極と映像信号線を接続する配線部５０を二又に分割
された走査信号線１３Ａと１３Ｂの間に形成し、走査信
号線１３を画素内の映像信号線１０との交差部及び映像
信号線１０を接続する配線部の未形成領域で１本に接続
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に一対の基板の一方または双方に画素選択用の電
極および電極配線を具備した液晶表示装置に関する。

【０００２】

【従来の技術】ノート型コンピユータやディスプレイモ
ニター用の高精細かつカラー表示が可能な表示装置とし
て液晶表示装置が広く採用されている。

【０００３】従来の液晶表示装置には、ツイステッドネ
マチック（ＴＮ）方式に代表されるように、画素選択用
の電極群が上下一対の基板のそれぞれに形成した液晶パ
ネルを用いた、所謂縦電界方式液晶表示装置（一般に、
ＴＮ方式液晶表示装置と称する）と、画素選択用の電極
群が上下一対の基板の一方のみに形成されている液晶パ
ネルを用いた、所謂横電界方式液晶表示装置（一般に、
ＩＰＳ方式液晶表示装置と称する）とがある。

【０００４】前者のＴＮ方式液晶表示装置を構成する液
晶パネルは、一対（２枚）の基板内で液晶が９０°ねじ
れて配向されており、その液晶パネルの上下基板の外面
に吸収軸方向をクロスニコル配置し、かつ入射側の吸収
軸をラビング方向に平行または直交させた２枚の偏光板
を積層している。ラビング方向と偏光板の吸収軸が平行
な場合は‘Ｏ’モード、垂直な場合は‘Ｅ’モードと呼
ばれる。

【０００５】このようなＴＮ方式の液晶表示装置は、電
圧無印加時で入射光は入射側偏光板で直線偏光となり、
この直線偏光は液晶層のねじれに沿って伝播し、出射側
偏光板の透過軸が当該直線偏光の方位角と一致している
場合は直線偏光は全て出射して白表示となる（所謂、ノ
ーマリオープン配置）。

【０００６】また、電圧印加時は、液晶層を構成する液
晶分子軸の平均的な配向方向を示す単位ベクトルの向き
（ダイレクター）は基板面と垂直な方向を向き、入射側
直線偏光の方位角は変わらないため出射側偏光板の吸収
軸と一致するため黒表示となる（１９９１年、工業調査
会発行「液晶の基礎と応用」参照）。

【０００７】一方、一対の基板の一方にのみ画素選択用
の電極群や電極配線群を形成し、当該基板上で隣接する
電極間（画素電極と対向電極の間）に電圧を印加して液
晶層を基板面と平行な方向にスイッチングするＩＰＳ方
式の液晶表示装置では、電圧無印加時に黒表示となるよ
うに偏光板が配置されている（所謂、ノーマリクローズ
配置）。

【０００８】このＩＰＳ方式液晶表示装置の液晶層は、
初期状態で基板面と平行なホモジニアス配向で、かつ基
板と平行な平面で液晶層のダイレクターは電圧無印加時
で電極配線方向と平行または幾分角度を有し、電圧印加
時で液晶層のダイレクターの向きが電圧の印加に伴い電
極配線方向と垂直な方向に移行し、液晶層のダイレクタ
ー方向が電圧無印加時のダイレクター方向に比べて４５
°電極配線方向に傾斜したとき、当該電圧印加時の液晶
層は、まるで１／２波長板のように偏光の方位角を９０
°回転させ、出射側偏向板の透過軸と偏光の方位角が一
致して白表示となる。

【０００９】このＩＰＳ方式液晶表示装置は視野角にお
いても色相やコントラストの変化が少なく、広視野角化
が図られるという特徴を有している（特開平５−５０５
２４７号公報参照）。

【００１０】

【発明が解決しようとする課題】このような各種の液晶
表示装置においては、基板上に形成した電極あるいは配
線が積層構造となっているため、その部分に容量が形成
され、特に走査信号配線に供給される信号の波形に遅れ
をもたらし、スイッチング素子である薄膜トランジスタ
素子（以下、ＴＦＴまたはＴＦＴ素子とも称する）等へ
の信号書込み特性を劣化させる原因となる。

【００１１】図１２は薄膜トランジスタ素子を形成した
一方の基板の構造の一例を説明する一画素部の平面図、
図１３は図１２中のＡーＡ’線に沿った断面図、図１４
は薄膜トランジスタ素子を形成した一方の基板の構造の
他例を説明する一画素部の平面図である。

【００１２】同各図において、１０は映像信号線、１３
は走査信号線、１４は画素電極（１４Ａはドレイン電極
と一体に形成された部分、１４Ｂはドレイン電極と別層
で形成され、かつドレイン電極と電気的に接続されてい
る部分）、１６は半導体層、２０はゲート絶縁膜、２１
は絶縁膜、５０は薄膜トランジスタ素子のソース電極と
映像信号線を接続する配線部、１Ａは一方の基板を示
す。

【００１３】図１４に示した従来例の構造では、映像信
号線１０と走査信号線１３の交差面積が少ないため、走
査信号線の容量は少ない。しかし、走査信号線１３の線
幅が細いため、走査信号線の抵抗値は高い。この結果、
容量と抵抗値の積により決まる走査信号線１３の波形遅
延は比較的大きな値となっている。

【００１４】図１３に示した従来例の構造では、走査信
号線１３の線幅を図１４の従来例より太くすることによ
り、走査信号線１３の抵抗値を低減出来る。このとき、
映像信号線１０と走査信号線１３の交差部を符号１３’
で示したように二又構造とすることにより、一例として
走査信号線１３の幅が２倍になっても、映像信号線と走
査信号線の交差容量は２倍未満の増加に抑えられるた
め、一見波形遅延が改善出来るように見える。

【００１５】しかし、図１２の従来例の構造では、ソー
ス電極と映像信号線１０を接続する配線部５０と走査信
号線１３の交差容量が新たに発生するため、実際の映像
信号線の交差容量の増加率は走査信号線１３の配線幅の
増加率とほぼ同等、あるいはむしろ上回ることとなり、
図１４の従来例の場合に比べて大幅な波形遅延の改善は
望めない。

【００１６】液晶表示装置における配線構造の波形遅延
に起因するＴＦＴ素子の書き込み特性を向上するための
１つの手法は、走査信号線の波形遅延を減少させること
である。そのために、走査信号線の配線幅を広くし抵抗
値を低減すること、または走査信号線と他の配線の交差
面積を狭くし交差容量を低減することが有効である。け
だし、波形遅延は走査信号線の抵抗値と交差容量の積に
比例するためである。しかし、従来のＴＦＴ素子構造に
おいては、上記のように走査信号線１３の配線幅を太く
しただけでは交差容量が増加してしまい、結果として波
形遅延を大幅には減少させることができず、書き込み特
性が向上しないという問題があった。また、映像信号線
１０との交差部のみ線幅を狭くしたり、あるいは図１２
に示したように交差部を二又にしても、ＴＦＴ素子部及
びソース電極と映像信号線１０を接続する配線部と走査
信号線１３との間で交差容量が増大し、結果として波形
遅延が大幅には減少させることができず、書き込み特性
を向上させることが困難であるという問題があった。

【００１７】本発明の目的は、上記従来技術の問題点を
解消し、新規な配線構造により書込み特性を向上させた
液晶表示装置を提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、下記の（１）〜（７）に記載の構成とし
た点に特徴を有する。

【００１９】（１）一対の基板の一方に画素選択用の薄
膜トランジスタ素子、映像信号線、走査信号線、および
薄膜トランジスタ素子により映像信号が供給される画素
電極を有し、他方の基板に前記画素電極との間で電界を
形成して液晶を制御するための基準電極を有し、前記一
対の基板の対向間隙に液晶層を挟持すると共に、前記一
対の基板の外面のそれぞれに偏光板を積層した液晶パネ
ルと、前記配線を介して前記薄膜トランジスタ素子のソ
ース電極に画素選択用の電圧波形を印加する駆動回路と
を少なくとも具備し、前記映像信号線と前記走査信号線
とは前記一方の基板上で交差し、当該交差部で、走査信
号線は２本に分割されており、前記薄膜トランジスタ素
子の前記ソース電極と映像信号線を接続する配線部は、
前記２本に分割された走査信号線の間に形成され、前記
走査信号線は、画素内の、前記映像信号線との交差部及
び前記映像信号線を接続する配線部の未形成領域で１本
に接続されている構成とした。

【００２０】（２）一対の基板の一方に画素選択用の薄
膜トランジスタ素子、映像信号線、走査信号線、および
薄膜トランジスタ素子により映像信号が供給される画素
電極と前記画素電極との間で基板に平行な成分を有する
電界を形成して液晶を制御するための基準電極とを有
し、前記一対の基板の対向間隙に液晶層を挟持すると共
に、前記一対の基板の外面のそれぞれに偏光板を積層し
た液晶パネルと、前記配線を介して前記薄膜トランジス
タ素子のソース電極に画素選択用の電圧波形を印加する
駆動回路とを少なくとも具備し、前記映像信号線と前記
走査信号線とは前記一方の基板上で交差し、当該交差部
で、走査信号線は２本に分割されており、前記薄膜トラ
ンジスタ素子の前記ソース電極と映像信号線を接続する
配線部は、前記２本に分割された走査信号線の間に形成
され、前記走査信号線は、画素内の、前記映像信号線と
の交差部及び前記映像信号線を接続する配線部の未形成
領域で１本に接続されている構成とした。

【００２１】（３）（２）における前記基準電極に基準
電圧を供給する基準信号線を有し、当該基準信号線は前
記映像信号線と交差して前記走査信号線の延在方向の隣
設する画素間で接続されている構成とした。

【００２２】（４）（１）、（２）または（３）におけ
る前記映像信号線と前記走査信号線の交差部には、当該
映像信号線の前記一方の基板側下層に半導体層が形成さ
れており、かつ当該半導体層は前記薄膜トランジスタ素
子を形成する半導体層とつながって一体に形成されてい
る構成とした。

【００２３】（５）（４）における前記映像信号線と前
記走査信号線の交差部に形成された半導体層と、前記薄
膜トランジスタ素子を形成する半導体層を接続す半導体
層は、当該映像信号線と当該薄膜トランジスタ素子のソ
ース電極を結ぶ接続配線の領域で、当該接続配線から平
面的に見てはみ出し部を有しない構成とした。

【００２４】（６）（５）における前記映像信号線の前
記一方の基板側下層に当該映像信号線の延在方向に連続
して半導体層が形成され、かつ当該半導体層と他の半導
体層が一体に形成されている構成とした。

【００２５】（７）（６）における前記映像信号線の前
記一方の基板側下層に当該映像信号線の延在方向に連続
して半導体層が形成され、かつ当該映像信号線と他の配
線の交差領域以外では当該映像信号線より平面的に見て
はみ出し部を有しない構成とした。

【００２６】上記した各構成としたことにより、走査信
号線と他の配線間の交差容量が低減されるため波形遅延
が大幅に減少し、薄膜トランジスタ素子の書込み特性が
向上する。

【００２７】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施の形態につき、実施例を参照して詳細に説明す
る。

【００２８】〔実施例１〕図１は本発明による液晶表示
装置を構成する液晶パネルの第１実施例を説明する一画
素部の構造を示す平面図、図２は図１のＡーＡ’線に沿
った断面図である。

【００２９】図１および図２において、１０は映像信号
線、１３（１３Ａ，１３Ｂ）は走査信号線、１４は画素
電極（１４Ａはドレイン電極と一体に形成された部分、
１４Ｂはドレイン電極と別層で形成され、かつドレイン
電極と電気的に接続されている部分）、１６は半導体
層、２０はゲート絶縁膜、２１は絶縁膜、５０は薄膜ト
ランジスタ素子のソース電極と映像信号線を接続する配
線部、１Ａは一方の基板を示す。なお、ＢＭは遮光層で
あるブラックマトリクスの開口端を示す（以下の実施例
でも同じ）。

【００３０】本実施例では、映像信号線１０と走査信号
線１３の交差部で、走査信号線１３が２本に分割されて
いる。この分割領域は図１にＤで示した範囲において走
査配線１３がＴＦＴ素子のソース電極と映像信号線を接
続する配線部と重なる部分が最小となる部分に存在させ
る。

【００３１】ＴＦＴ素子のソース電極と映像信号線１０
を接続する配線部５０は前記２本に分割された走査信号
線１３（１３Ａと１３Ｂ）の間に形成され、前記走査信
号線１３は、画素内の前記映像信号線１０との交差部及
び前記映像信号線１０を接続する配線部の未形成領域で
１本に接続されている。

【００３２】図１に示した実施例の構成によれば、前記
図１４で説明した従来例で問題となるソース電極と映像
信号線１０を接続する配線部５０と走査信号線とは交差
しないため、該領域での交差容量の増加は起らない。そ
の結果、走査信号線１３の線幅の増加率＞走査信号線の
交差容量となり、図１２の従来例及び図１４の従来例の
場合より波形遅延を改善することができるため、ＴＦＴ
素子の書き込み特性が改善される。

【００３３】〔実施例２〕図３は本発明による液晶表示
装置を構成する液晶パネルの第２実施例を説明する一画
素部の構造を示す平面図であって、４０は基準電極、４
１は基準信号線、５０はＴＦＴ素子のソース電極と映像
信号線１０を接続する配線部である。なお、Ｃｓｔｇは
保持容量、図１と同一符号は同一機能部分に対応する。

【００３４】本実施例と前記した第１実施例との違い
は、本実施例では第１実施例と同じＴＦＴ素子を、所謂
横電界（ＩＰＳ）方式の液晶表示素子に用いたことであ
る。

【００３５】ＩＰＳ方式の液晶表示素子は、ＴＦＴ素子
により映像信号線１０からの映像信号が画素電極１４に
供給される一方、基準信号線４１からの基準信号が基準
電極４０に供給され、この画素電極１４に供給された映
像信号と、基準電極４０に供給された基準信号との間で
基板に平行な成分を有する電界を発生し、液晶を制御す
る動作で表示を行うものである。

【００３６】このとき、基準信号線４１は、映像信号線
４０と同一基板上に、かつ映像信号線１０と絶縁膜を介
して交差するように形成される場合がある。このような
構造では、走査信号線１３の波形遅延と共に、映像信号
線１０の波形遅延が、所謂縦電界（ＴＮ）方式の液晶表
示装置よりも大きな問題となる。

【００３７】なぜなら、縦電界方式では、基準信号線は
基準電極と一体に透明導電膜により映像信号線とは別基
板（対向する基板）上に形成されるため、映像信号線と
基準電極の交差容量はほとんど問題とならない。したが
って、映像信号線の波形遅延に関与する交差容量は、映
像信号線と走査信号線の交差部に形成される容量のみで
ある。

【００３８】これに対し、基準信号線が映像信号線と同
一基板上に、かつ映像信号線と絶縁膜を介して交差する
ように作られた横電界方式の液晶表示装置では、映像信
号線と基準信号線の交差部に、走査信号線と映像信号線
の交差容量とほぼ同レベルの交差容量が発生する。した
がって、このような横電界方式の液晶表示装置では、映
像信号線の交差容量は、映像信号線と走査信号線の交差
部に形成される容量＋映像信号線と基準信号線の交差容
量となり、映像信号線の波形遅延が縦電界方式の液晶表
示素子の場合よりも悪化することが避けられない。

【００３９】このため、横電界方式の液晶表示素子で
は、走査信号線の波形遅延低減と映像信号線の波形遅延
低減の両立を図ることが要求される。

【００４０】前記図１に示した第１実施例のＴＦＴ構造
では、図１２の従来例に対しての映像信号線と走査信号
線の交差容量の増加は、映像信号線と走査信号線の交差
部以外では発生しない。さらに、交差部での走査信号線
は中空の二又構造となっているため、交差容量の増加を
最低限に抑制できる。また第１実施例で説明したよう
に、走査信号線の波形遅延を低減できる。

【００４１】したがって、該ＴＦＴ構造を横電界方式に
適用した図３の構造では、映像信号線１０の交差容量の
増加を抑制しつつ、かつ走査信号線１３の波形遅延を低
減することができる。また、走査信号線１３を２本に分
割した二又部（符号１３Ａ，１３Ｂで示した部分）の線
幅を第１実施例の場合より細く、かつ非二又部（符号１
３で示した部分）の走査信号線の線幅を第１実施例の場
合より太くすることにより、映像信号線の交差容量の増
加を招くことなしに、走査信号線の波形遅延を低減する
ことも可能である。なお、走査信号線１３を２本に分割
した二又部１３Ａ，１３Ｂは図中の領域Ｄに存在させる
ことでＴＦＴ素子のソース電極と映像信号線を接続する
配線部５０との重なりを最小とすることができる。

【００４２】〔実施例３〕図４は本発明による液晶表示
装置を構成する液晶パネルの第３実施例を説明する一画
素部の構造を示す平面図である。また、図５は図４の要
部断面図であり、（ａ）は図３のＡ−Ａ’線に沿った断
面図、（ｂ）は図３のＢ−Ｂ’線に沿った断面図を示
す。図４と図５において、１０は映像信号線、１３は走
査信号線、１４は画素電極、１６は半導体層、２０はゲ
ート絶縁膜、２１は絶縁膜、４０は基準電極、４１は基
準信号線、５０はＴＦＴ素子のソース電極と映像信号線
を接続する配線部、１Ａは基板である。

【００４３】本実施例では、ＴＦＴ素子を形成する半導
体層１６と、映像信号線１０の走査線号線１３との交差
部に形成された半導体層が、ソース電極と映像信号線を
接続する配線部５０に形成された半導体層により接続さ
れ、かつ一体に形成されている。これにより、ソース電
極と半導体層の接触面積が増加するため、ソース電極と
半導体層の接触抵抗が低減され、第１実施例及び第２実
施例の場合よりさらにＴＦＴ素子の書き込み特性を向上
させることができる。

【００４４】〔実施例４〕図６は本発明による液晶表示
装置を構成する液晶パネルの第４実施例を説明する一画
素部の構造を示す平面図である。また、図７は図６のＢ
−Ｂ’線に沿った要部断面図である。

【００４５】本実施例では、ソース電極と映像信号線を
接続する配線部５０に形成された半導体層１６が、当該
ソース電極と映像信号線を接続する配線部５０の配線か
らはみでないように構成したものである。

【００４６】本実施例のように、ソース電極と映像信号
線を接続する配線部５０に形成された半導体層１６がソ
ース電極と映像信号線を接続する配線部５０の配線から
はみ出ている場合には、ＴＦＴの製造工程で走査信号線
が形成された層の他の層に対する位置合わせにずれが生
じた場合、ソース電極と映像信号線を接続する配線部５
０に形成された半導体層１６がソース電極と映像信号線
を接続する配線部５０の配線からはみ出ていない場合よ
りも、より少ないずれ量で走査信号線１３と半導体層１
６が交差する。

【００４７】ＴＦＴ素子のオン状態では、上記領域の半
導体層１６は電気的に映像信号線１０と同等と見なせる
ため、当該領域の半導体層１６と走査信号線１３が交差
した場合には、映像信号線１０と走査信号線１３の交差
面積が増加したのと同じ結果となり、波形遅延の増加に
つながる。

【００４８】本実施例の構造によれば、ソース電極と映
像信号線を接続する配線部５０に形成された半導体層１
６がソース電極と映像信号線を接続する配線部５０の配
線からはみ出ないようにすることで、第３実施例と同等
の効果を実現しつつ、かつ走査信号線１３が形成された
層と半導体層１６の位置合わせ裕度の拡大を実現し、生
産性の向上が実現される。

【００４９】〔実施例５〕図８は本発明による液晶表示
装置を構成する液晶パネルの第５実施例を説明する一画
素部の構造を示す平面図である。

【００５０】本実施例では、映像信号線１０の基板側下
層に、映像信号線延在方向に連続して半導体層１６が形
成され、かつ当該半導体層と、ＴＦＴ素子を形成する半
導体層と、映像信号線１０の走査線号線１３との交差部
に形成された半導体層と、ソース電極と映像信号線を接
続する配線部５０に形成された半導体層が接続され、か
つ一体に形成されている。これにより、第３実施例３の
場合より、さらに書き込み特性が向上できる。

【００５１】次に、本発明を適用する液晶表示装置の一
例を横電界方式液晶表示装置についてその動作および制
御回路を説明する。

【００５２】図９は横電界方式の液晶表示基板の画像表
示領域における一画素の電極近傍の断面図と基板周辺部
の断面図である。液晶層ＬＣを基準にして下基板ＳＵＢ
１（前記実施例における１Ａ）側には薄膜トランジスタ
ＴＦＴ、蓄積容量Ｃｓｔｇ（図示せず）及び電極群Ｃ
Ｔ、ＰＸが形成され、上基板ＳＵＢ２側にはカラーフィ
ルタＦＩＬ、遮光用ブラックマトリクスＢＭのパターン
が形成されている。なお、ブラックマトリクスＢＭのパ
ターンを下部透明ガラス基板ＳＵＢ１側に形成すること
も可能である。

【００５３】又、透明ガラス基板ＳＵＢ１、ＳＵＢ２の
それぞれの内側（液晶ＬＣ側）の表面には、液晶の初期
配向を制御する配向膜ＯＲＩ１１、ＯＲＩ１２が設けら
れており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞ
れの外側の表面には、偏光軸が直交して配置（クロスニ
コル配置）された偏光板ＰＯＬ１、ＰＯＬ２が設けられ
ている。

【００５４】図１０は本発明による液晶表示装置の周辺
回路の概要説明図である。同図に示すように、液晶表示
装置を構成する液晶パネルは表示部がマトリクス状に配
置された複数の画素の集合により構成され、各画素は液
晶パネルの背部に配置されたバックライトからの透過光
を独自に変調制御できるように構成されている。

【００５５】液晶パネルの構成要素の１つであるアクテ
ィブ・マトリクス基板ＳＵＢ１上には、有効画素領域Ａ
Ｒにｘ方向（行方向）に延在し、ｙ方向（列方向）に並
設されたゲート信号線ＧＬと対向電圧信号線ＣＬとそれ
ぞれ絶縁されてｙ方向に延在し、ｘ方向に並設されたド
レイン信号線ＤＬが形成されている。

【００５６】ここで、ゲート信号線ＧＬ、対向電圧信号
線ＣＬ、ドレイン信号線ＤＬのそれぞれによって囲まれ
る矩形状の領域に単位画素が形成される。

【００５７】液晶表示基板には、その外部回路として垂
直走査回路Ｖ及び映像信号駆動回路Ｈが備えられ、前記
垂直走査回路Ｖによって前記ゲート信号線ＧＬのそれぞ
れに順次走査信号（電圧）が供給され、そのタイミング
に合わせて映像信号駆動回路Ｈからドレイン信号線ＤＬ
に映像信号（電圧）を供給するようになっている。

【００５８】なお、垂直走査回路Ｖ及び映像信号駆動回
路Ｈは、液晶駆動電源回路３から電源が供給されるとと
もに、ＣＰＵ１からの画像情報がコントローラ２によっ
てそれぞれ表示データ及び制御信号に分けられて入力さ
れるようになっている。

【００５９】図１１は本発明による液晶表示装置を実装
した情報機器の一例であるノート型パソコンの斜視図で
ある。このノート型コンピュータ（可搬型パソコン）は
キーボード部（本体部）と、このキーボード部にヒンジ
で連結した表示部から構成される。キーボード部にはキ
ーボードとホスト（ホストコンピュータ）、ＣＰＵ等の
信号生成機能を収納し、表示部には液晶パネルＰＮＬを
有し、その周辺に駆動回路基板ＰＣＢ１，ＰＣＢ２、コ
ントロールチップＴＣＯＮやＣＰＵからの信号を接続す
るコネクタＣＴ等を搭載したＰＣＢ３、およびバックラ
イト電源であるインバータ電源基板などが実装される。
この液晶パネルＰＮＬは前記した各実施例で説明した構
成の一つを有している。

【００６０】そして、上記液晶パネルＰＮＬに各種回路
基板ＰＣＢ１，ＰＣＢ２，ＰＣＢ３、インバータ電源基
板、およびバックライトを一体化して液晶表示モジュー
ルＭＤＬとして実装してある。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
走査信号線の波形遅延が低減されると共に、液晶表示装
置の書き込み特性を向上でき、さらに、横電界方式の液
晶表示素子では、映像信号線の波形遅延の増加を抑制し
つつ、走査信号線の波形遅延を低減でき、高信頼性かつ
高画質の液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置を構成する液晶パネ
ルの第１実施例を説明する一画素部の構造を示す平面図
である。

【図２】図１のＡーＡ’線に沿った断面図である。

【図３】本発明による液晶表示装置を構成する液晶パネ
ルの第２実施例を説明する一画素部の構造を示す平面図
である。

【図４】本発明による液晶表示装置を構成する液晶パネ
ルの第３実施例を説明する一画素部の構造を示す平面図
である。

【図５】図４の要部断面図である。

【図６】本発明による液晶表示装置を構成する液晶パネ
ルの第４実施例を説明する一画素部の構造を示す平面図
である。

【図７】図６のＢ−Ｂ’線に沿った要部断面図である。

【図８】本発明による液晶表示装置を構成する液晶パネ
ルの第５実施例を説明する一画素部の構造を示す平面図
である。

【図９】横電界方式の液晶表示基板の画像表示領域にお
ける１画素の電極近傍の断面図と基板周辺部の断面図で
ある。

【図１０】本発明による液晶表示装置の周辺回路の概要
説明図である。

【図１１】本発明による液晶表示装置を実装した情報機
器の一例であるノート型パソコンの斜視図である。

【図１２】薄膜トランジスタ素子を形成した一方の基板
の構造の一例を説明する一画素部の平面図である。

【図１３】図１２中のＡーＡ’線に沿った断面図であ
る。

【図１４】薄膜トランジスタ素子を形成した一方の基板
の構造の他例を説明する一画素部の平面図である。

【符号の説明】

１Ａ 基板 １０ 映像信号線 １３ 走査信号線 １４ 画素電極 １６ 半導体層 ２０ ゲート絶縁膜 ２１ 絶縁膜 ４０ 基準電極 ４１ 基準信号線 ５０ ＴＦＴ素子のソース電極と映像信号線を接続する
配線部。

Claims (7)

【特許請求の範囲】
1. 【請求項１】一対の基板の一方に画素選択用の薄膜トラ
   ンジスタ素子、映像信号線、走査信号線、および薄膜ト
   ランジスタ素子により映像信号が供給される画素電極を
   有し、他方の基板に前記画素電極との間で電界を形成し
   て液晶を制御するための基準電極を有し、前記一対の基
   板の対向間隙に液晶層を挟持すると共に、前記一対の基
   板の外面のそれぞれに偏光板を積層した液晶パネルと、
   前記配線を介して前記薄膜トランジスタ素子のソース電
   極に画素選択用の電圧波形を印加する駆動回路とを少な
   くとも具備する液晶表示装置において、 前記映像信号線と前記走査信号線とは前記一方の基板上
   で交差し、当該交差部で、走査信号線は２本に分割され
   ており、 前記薄膜トランジスタ素子の前記ソース電極と映像信号
   線を接続する配線部は、前記２本に分割された走査信号
   線の間に形成され、 前記走査信号線は、画素内の、前記映像信号線との交差
   部及び前記映像信号線を接続する配線部の未形成領域で
   １本に接続されていることを特徴とする液晶表示装置。
2. 【請求項２】一対の基板の一方に画素選択用の薄膜トラ
   ンジスタ素子、映像信号線、走査信号線、および薄膜ト
   ランジスタ素子により映像信号が供給される画素電極と
   前記画素電極との間で基板に平行な成分を有する電界を
   形成して液晶を制御するための基準電極とを有し、前記
   一対の基板の対向間隙に液晶層を挟持すると共に、前記
   一対の基板の外面のそれぞれに偏光板を積層した液晶パ
   ネルと、前記配線を介して前記薄膜トランジスタ素子の
   ソース電極に画素選択用の電圧波形を印加する駆動回路
   とを少なくとも具備する液晶表示装置において、 前記映像信号線と前記走査信号線とは前記一方の基板上
   で交差し、当該交差部で、走査信号線は２本に分割され
   ており、 前記薄膜トランジスタ素子の前記ソース電極と映像信号
   線を接続する配線部は、前記２本に分割された走査信号
   線の間に形成され、 前記走査信号線は、画素内の、前記映像信号線との交差
   部及び前記映像信号線を接続する配線部の未形成領域で
   １本に接続されていることを特徴とする液晶表示装置。
3. 【請求項３】前記基準電極に基準電圧を供給する基準信
   号線を有し、当該基準信号線は前記映像信号線と交差し
   て前記走査信号線の延在方向の隣設する画素間で接続さ
   れていることを特徴とする請求項２に記載の液晶表示装
   置。
4. 【請求項４】前記映像信号線と前記走査信号線の交差部
   には、当該映像信号線の前記一方の基板側下層に半導体
   層が形成されており、かつ当該半導体層は前記薄膜トラ
   ンジスタ素子を形成する半導体層とつながって一体に形
   成されていることを特徴とする請求項１、２または３に
   記載の液晶表示装置。
5. 【請求項５】前記映像信号線と前記走査信号線の交差部
   に形成された半導体層と、前記薄膜トランジスタ素子を
   形成する半導体層を接続す半導体層は、当該映像信号線
   と当該薄膜トランジスタ素子のソース電極を結ぶ接続配
   線の領域で、当該接続配線から平面的に見てはみ出し部
   を有しない構成としたことを特徴とする請求項４に記載
   の液晶表示装置。
6. 【請求項６】前記映像信号線の前記一方の基板側下層に
   当該映像信号線の延在方向に連続して半導体層が形成さ
   れ、かつ当該半導体層と他の半導体層が一体に形成され
   ていることを特徴とする請求項５に記載の液晶表示装
   置。
7. 【請求項７】前記映像信号線の前記一方の基板側下層に
   当該映像信号線の延在方向に連続して半導体層が形成さ
   れ、かつ当該映像信号線と他の配線の交差領域以外では
   当該映像信号線より平面的に見てはみ出し部を有しない
   構成としたことを特徴とする請求項６に記載の液晶表示
   装置。