JP2008078760A - マルチレート受信装置 - Google Patents
マルチレート受信装置 Download PDFInfo
- Publication number
- JP2008078760A JP2008078760A JP2006252836A JP2006252836A JP2008078760A JP 2008078760 A JP2008078760 A JP 2008078760A JP 2006252836 A JP2006252836 A JP 2006252836A JP 2006252836 A JP2006252836 A JP 2006252836A JP 2008078760 A JP2008078760 A JP 2008078760A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- rate
- speed
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】デコード部6は、サンプリングされたデータをデコードし、デコードされたデータに含まれるエラー頻度を検出する。検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを決定する。高速の位相追従モードである場合に、1つのクロックごとにサンプリング位相を選択し、低速の位相追従モードである場合に、大きな数のクロックごとに、サンプリング位相のいずれかを決定する。
【選択図】図1
Description
1つの光通信システムには、子局ONUは通常、複数あり、光カプラで分岐された光ファイバが、子局ONUの数に合わせて備えられている。
このようなPONシステムを初めとする光通信システムでは、子局ONUと局側端局装置OLTとの間で高速データ伝送をするため、多数の0と1とを含む信号を伝送している。
この伝送信号の同期は、信号の立ち上がりエッジ・立ち下がりエッジを検出し、サンプリング位置を立ち上がりエッジと立ち下がりエッジとの中間位置に設定することで行う。これは、データのビット波形の両端に近づくにつれて、波形が乱れやすくなるため、なるべくビットの中央の部分が綺麗な波形情報が得られると考えられるからである。
下記特許文献1は、マルチレート信号が入力された場合でも安定動作するマルチレート受信回路を開示している。
このため、サンプリング位相の決定が遅れ、伝送速度の変化に追従できない期間が生じてしまうという問題がある。
この装置の動作は次のとおりである。オーバーサンプリング部は、データ再生のため選択するサンプリング位相候補を取得するため、受信された信号をそのレートのm(m≧2)倍のレートでオーバーサンプリングする。
データ保持部は、Nビット記憶可能な記憶素子を複数用い、各記憶素子を1クロックごとにシフトさせていくことにより、パラレル信号に変換されたデータを保持する。
サンプリング位相選択部は、入力データの位相変化点を検出することにより、m個のサンプリング位相のうちの1つを決定し、決定されたサンプリング位相でデータ保持部に保持されたデータをサンプリングする。これにより、入力データとサンプリングクロックの周波数差を吸収する。
位相追従速度制御部は、検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを含む「位相追従モード」を決定する。
サンプリング位相選択部は、決定された「位相追従モード」に応じて、「位相追従モード」が高速の位相追従モードである場合に、所定数のクロックごとにサンプリング位相を選択する。
前記サンプリング位相選択部は、決定された「位相追従モード」が低速の位相追従モードである場合に、前記所定数よりも大きな数のクロックごとに、サンプリング位相のいずれかを決定する。このようにして、符号化されたデータをデコードし、送信された元データを復元することができる。
本発明のマルチレート受信装置において、前記サンプリング位相選択部は、クロックが1クロック進み、サンプリング位相が変化した場合に、データ保持部の記憶素子から選択するデータ範囲を1ビットインクリメント又はデクリメントさせて決定し、決定されたデータ範囲内のデータをサンプリングするものであってもよい。このようなデータ範囲の変更により、サンプリング位相が変化したときのビットの読み取り抜け、ビットの読み取り重複を避けることができる。
この構成により、データを選択するデータ範囲が中央からある一定量以上ずれた場合、所定ビット数だけポインタを中央に向かって移動させることができ、ポインタが増加し続けること、減少し続けることを、ポインタの追加又は削除を行うことにより防止することができる。前記所定ビット数は、例えばアイドル信号相当ビット数とすればよい。
図1は、本発明のマルチレート受信装置を示すブロック図である。
このマルチレート受信装置は、オーバーサンプリング回路2、データ選択部3、変化点抽出・サンプリング位相選択・ポインタ制御部4、カンマ・アイドル検出・アライメント調整部5、10B/8Bデコード部6、位相追従速度制御部7を備えている。
図2に、変化点抽出・サンプリング位相選択・ポインタ制御部4の内部構造を示す。変化点抽出・サンプリング位相選択・ポインタ制御部4は、変化位相検出部41と、サンプリング位相選択・ポインタ制御部42とを備えている。
図3は、入力データの”0”と”1”が位相φ1とφ2の間で変化しているケースを示している。φ1でサンプリングされたデータと、φ2でサンプリングされたデータとを排他的論理和することにより、φ1とφ2の間でデータが変化していることが検出される。この場合には、データの2つの変化位相からできるだけ離れた(2つの変化位相の中間位置にある)位相φ0がサンプリング位相に設定される。
データ選択部3は、それぞれN(本例ではN=40)ビット記憶可能な複数(本例では5つ)の記憶素子(本例ではフリップフロップ)を1クロックごとにシフトさせていくシフトレジスタ型のメモリからなっている。
サンプリング位相選択・ポインタ制御部42は、位相追従速度制御部7からの「位相追従モード」の指示に従い、両モードの切換を実施する。
高速の位相追従モードでは、1又は複数クロック(例えば1クロック)ごとにサンプリング位相を更新する。一方、低速の位相追従モードでは、高速の位相追従モードの更新周期よりも長い複数クロック(例えば8クロック)ごとにサンプリング位相を更新する。遷移可能な位相は隣の位相へのみとする(φ1であれば、φ0とφ2に遷移可能とする)。
すなわち、PCS層の処理ビット単位のアライメント調整を行うことができるカンマ・アイドル検出・アライメント調整部5で、入力データの中に含まれるアイドルパターンを検出すれば、そのことを変化点抽出・サンプリング位相選択・ポインタ制御部4に通知する。
また、アライメント調整されたデータにてアイドルシンボルを検出すると、アイドル検出を変化点抽出・サンプリング位相選択・ポインタ制御部4に通知する。
表1に、10B/8Bデコード部6の内部メモリに記憶された10B/8B変換テーブルを示す。
10B/8Bデコード部6は、まず、入力された10ビットのデータをインデックスとして、10B/8B変換テーブルを読み込む。10ビットのデータに対応する8ビットのデータが定義されている場合には、対応する8ビットのデータを出力し、エラー無しとする。例えば、0x003が入力されると、0x13が8ビットデータとして出力される。
初期値は、高速の位相追従モードから始まる。あるLクロック(例えば8クロック)サイクル間で10B/8Bでのエラーが連続N個(例えばN=3)発生しなければ低速の位相追従モードに遷移する。低速の位相追従時では、瞬間的な位相のゆれは無視され、比較的長期的な位相のゆれに追従することが可能となり、受信データのエラー発生率を抑えることが可能となる。
前記LはエラーがM個続くかどうかを判定するための期間である。Lを長く設定すれば、誤判定は減少するが、エラー発生の判定に要する期間が長くなる。Lを短く設定すれば、エラー発生の判定に要する期間は短くなるが誤判定が増える。
図10は、10.3125Gbpsの高速信号と1.25Gbps(8B/10B)の低速信号の受信時の「位相追従モード」の変化の様子を示す波形図である。
時刻t1以前では、図10(c)に示されるように10B/8Bでのエラーが検出されているが、時刻t1を過ぎると、10B/8Bデコーダ部6において10B/8Bでのエラー検出がなくなる。この場合、受信信号は低速信号に切り替わったものとみなし、時刻t1から所定時間遅れて低速の位相追従モードに移行する(図10(d)のt1′)。t1′とt1との差である前記所定時間は、前述したエラー発生の判定に要する時間である。低速の位相追従モードに移行した後、10B/8Bデコーダ部6は、デコードされたデータが正常であることを意味する信号とともに、フレームの再生データを上位階層に出力する。
次に、本実施の形態におけるサンプリング位相選択・ポインタ制御部42の内部処理の流れを、図11を用いて説明する。
電源立ち上がり後、ハードリセットが解除されると、「位相追従モード」は、初期値である高速の状態(ST_F)に遷移する。このモードでは、データ選択部3に出力するポインタは中央(図4のフリップフロップFF2のb0からb9の範囲)に固定され、サンプリング位相は、変化位相検出部41からの変化位相情報により1クロック(125MHz)ごとに高速に変化する。
また、位相追従モードが低速の位相追従モードで、サンプリング位相がφ0からφ3に変化した場合(ST_L0 → ST_L3)には、データ選択部3に出力するポインタをデクリメントし、サンプリング位相がφ3→φ0に変化した場合(ST_L3→ST_L0)には、データ選択部3に出力するポインタをインクリメントする。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。
3 データ選択部
4 変化点抽出・サンプリング位相選択・ポインタ制御部
5 カンマ・アイドル検出・アライメント調整部
6 10B/8Bデコード部
7 位相追従速度制御部
41 変化位相検出部
42 サンプリング位相選択・ポインタ制御部
Claims (3)
- マルチレートの時分割多重信号を受信するマルチレート受信装置において、
受信された信号をそのレートのm(m≧2)倍のレートでオーバーサンプリングし、オーバーサンプリングされた信号を、Nビット(N≧2)ごとに1クロックを立ててパラレル信号に変換するオーバーサンプリング部と、
Nビット記憶可能な記憶素子を複数有し、各記憶素子の記憶データを1クロックごとにシフトさせていくことにより、データを保持するデータ保持部と、
入力データの位相変化点を検出することにより、サンプリング位相を決定し、決定されたサンプリング位相でデータ保持部に保持されたデータをサンプリングするサンプリング位相選択部と、
受信された信号のうち、サンプリングされた信号に対応する入力データをデコードすることができるデコードするデコード部と、
デコード部によってデコードされたデータに含まれるエラー頻度を検出するエラーレート検出部と、
検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを含む「位相追従モード」を決定する位相追従速度制御部とを備え、
前記サンプリング位相選択部は、決定された「位相追従モード」が高速の位相追従モードである場合に、所定数のクロックごとにサンプリング位相を更新し、「位相追従モード」が低速の位相追従モードである場合に、前記所定数よりも大きな数のクロックごとに、サンプリング位相を更新するものであることを特徴とするマルチレート受信装置。 - 前記サンプリング位相選択部は、クロックが1クロック進み、サンプリング位相が変化した場合に、データ保持部の記憶素子から選択するデータ範囲を1ビットインクリメント又はデクリメントさせて決定し、決定されたデータ範囲内のデータをサンプリングするものである請求項1記載のマルチレート受信装置。
- 入力データの中からアイドル信号を検出するアイドル検出部をさらに備え、
前記サンプリング位相選択部は、決定された「位相追従モード」が低速の位相追従モードである場合に、入力データからアイドル信号を検出したときに、データ保持部の記憶素子から選択するデータ範囲を所定ビット追加又は削除して決定し、決定されたデータ範囲内のデータをサンプリングするものである請求項1記載のマルチレート受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252836A JP5207018B2 (ja) | 2006-09-19 | 2006-09-19 | マルチレート受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252836A JP5207018B2 (ja) | 2006-09-19 | 2006-09-19 | マルチレート受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078760A true JP2008078760A (ja) | 2008-04-03 |
JP5207018B2 JP5207018B2 (ja) | 2013-06-12 |
Family
ID=39350408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006252836A Expired - Fee Related JP5207018B2 (ja) | 2006-09-19 | 2006-09-19 | マルチレート受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207018B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223366A (ja) * | 2010-04-12 | 2011-11-04 | Fujitsu Ltd | データ受信回路 |
WO2011151922A1 (ja) * | 2010-06-04 | 2011-12-08 | 三菱電機株式会社 | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 |
WO2013132580A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | マルチレート再生装置 |
-
2006
- 2006-09-19 JP JP2006252836A patent/JP5207018B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223366A (ja) * | 2010-04-12 | 2011-11-04 | Fujitsu Ltd | データ受信回路 |
WO2011151922A1 (ja) * | 2010-06-04 | 2011-12-08 | 三菱電機株式会社 | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 |
CN102918794A (zh) * | 2010-06-04 | 2013-02-06 | 三菱电机株式会社 | 接收装置、数据识别再生装置、pon系统以及数据识别再生方法 |
JP5393885B2 (ja) * | 2010-06-04 | 2014-01-22 | 三菱電機株式会社 | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 |
US9025964B2 (en) | 2010-06-04 | 2015-05-05 | Mitsubishi Electric Corporation | Receiver, data identifying and reproducing apparatus, pon system, and data identifying and reproducing method |
WO2013132580A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | マルチレート再生装置 |
WO2013132716A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | マルチレート再生装置 |
JPWO2013132716A1 (ja) * | 2012-03-05 | 2015-07-30 | 三菱電機株式会社 | マルチレート再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5207018B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107465965B (zh) | 一种光口实现方法、装置及现场可编程门阵列器件 | |
JP4767676B2 (ja) | 光受信装置 | |
JPH04261239A (ja) | デジタルtdmデータストリームをポインタ処理する方法およびシステム | |
CN103592842B (zh) | 一种提高网络采样的智能变电站时钟同步可靠性的方法 | |
CN109450610B (zh) | 一种通道相位对齐电路及方法 | |
JP2008011173A (ja) | Cdr回路 | |
US8718213B2 (en) | Clock synchronization method, apparatus, and system | |
JPH07110004B2 (ja) | 信号路切り換え方法とその装置およびその装置を複数備えたシステム | |
CN103051422A (zh) | 信号间延迟处理方法及装置 | |
EP2141837B1 (en) | Active/standby switchover method and device of asynchronous backplane in transport network | |
JP5207018B2 (ja) | マルチレート受信装置 | |
EP3300290A1 (en) | Frame header detection method and device | |
JP3311517B2 (ja) | 位相比較型ビット同期確立回路 | |
KR100970351B1 (ko) | 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법 | |
CN111371522A (zh) | 突发时钟同步、突发帧传输方法及装置、设备及存储介质 | |
RU2271069C2 (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
US6895023B2 (en) | Packet-based optical communications networks | |
US7221687B2 (en) | Reference timing architecture | |
JPWO2011016105A1 (ja) | 局内装置、ponシステムおよびデータ受信処理方法 | |
US7243253B1 (en) | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
JP2007195036A (ja) | 非同期網におけるクロック同期システム | |
CN102045155B (zh) | 一种时间信息传送方法和装置 | |
CN113965263B (zh) | 异步系统请求答复式光纤数字信号传输的同步方法及装置 | |
CN109726158A (zh) | 一种多通道串行数据恢复方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |