JPWO2013132716A1 - マルチレート再生装置 - Google Patents

Abstract

入力データをオーバサンプリングするＭ［Ｈｚ］?Ｎ位相サンプリング回路１と、Ｎ位相サンプリングデータから位相群データを出力する位相群選択回路２と、位相群選択回路２により選択された位相群データから最適識別位相サンプリングデータのみを最適位相データとして出力するＮ位相データ選択回路６と、最適位相データのビットレートをビットレート信号に再生するデータ再生回路９、１０と、を備えており、位相群選択回路２は、Ｎ?Ｓ位相サンプリングデータから１つの位相群データを最適位相選択回路７に入力し、エッジ位相検出回路３は、Ｎ?Ｓ位相サンプリングデータから１ビットごとにエッジの位相を検出し、位相群決定回路４は、エッジの検出結果に基づき、セレクタ回路５から１つの位相群を出力させることにより、低消費電力化を実現する。

Description

この発明は、入力データビットをオーバサンプリングするマルチレートサンプリング回路およびデータ再生回路を用いたマルチレート再生装置に関し、特に、入力データからタイミング再生するためのクロックを抽出するクロック抽出回路と、抽出クロックによりリタイミングされた再生データを出力するデータ再生回路ＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）と、の改良技術に関するものである。

従来から、光通信において、受信信号からクロックを再生するクロック再生装置およびそれを用いたマルチレート再生装置はよく知られている。
近年のＦＴＴＨ（Ｆｉｂｅｒ−ｔｏ−ｔｈｅ−Ｈｏｍｅ）システムとしては、ＰＯＮ（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋｓ）システムが主流となっている（たとえば、非特許文献１参照）。

ＰＯＮシステムは、親局側光送受信装置（ＯＬＴ：Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）から加入者側光送受信装置（ＯＮＵ：Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）までを光ファイバで結び、光スプリッタを介して１つのＯＬＴにより多数のＯＮＵを収容するものである。

上記非特許文献１に記載のＰＯＮシステムは、各ＯＮＵから出力された様々なデータ位相を有する入力光信号データがバースト的に（間欠的に）ＯＬＴに入力される際のバースト光信号データに対し、バーストクロック抽出およびバーストデータ再生を行うバーストＣＤＲに用いた場合に好適である。

ＯＬＴ光受信部におけるバーストＣＤＲ回路は、バースト光信号から、システムにて所望のオーバヘッド時間以内に、周波数情報および位相情報を、クロック信号として高速に抽出し、抽出されたクロックを用いて入力データ信号をリタイミングし再生することが要求される。

たとえば、上記非特許文献１に標準仕様として規定されるＣＤＲ用オーバヘッド時間は、１．２５［Ｇｂｐｓ］の入力データビットレートに対し、５００ビット以下の周波数および位相情報量に相当する４００ｎｓ以下であり、一般的な帰還制御型ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路では、このような少量の周波数および位相情報量から正確にクロック信号を抽出することが困難である。
そこで、従来から、このようなバースト信号から高速にクロック信号を抽出して、データを再生する技術が提案されている（たとえば、非特許文献２参照）。

上記非特許文献２に示された従来のバーストＣＤＲ回路は、システムクロックに周波数同期したＰＯＮシステムにおいて、システムクロックに同期した多位相クロックを生成するマルチフェーズ・クロックジェネレータと、光受信器から出力されたバースト入力データを多位相クロックにてサンプリングするデータサンプラと、セレクタ・リタイミングＤＦＦ回路を有する出力回路と、を備えている。

上記非特許文献２の出力回路は、各位相クロックにてサンプリングされたサンプリング出力データからデータエッジ位相（データ信号パルスの立上りおよび立下り変化点の位相）を検出し、データエッジ位相の検出結果からデータの識別位相として、エッジ位相から最も位相余裕が適切と期待される位相のクロックにてサンプリングされたデータを、リタイミング再生データとしてセレクタ・リタイミングＤＦＦ回路にて選択し、システムクロックにて出力する。

これにより、常にシステムクロックにて同期した多位相の連続クロックにてバースト入力データをサンプリングし、サンプリング結果の中から最適な出力データを選択して、再生データとして出力することを可能とし、高速なバーストクロック抽出（周波数同期した多位相クロックから、位相情報の抽出）と、抽出クロックによるデータ再生（最適クロック位相サンプリング出力データの選択と出力）と、を可能にしている。

また、上記非特許文献２に示された従来のバーストＣＤＲ回路においては、入力データのパルス幅を判定するパルスワイズディテクタ回路も開示されており、入力データが歪んでいる場合にも、バースト入力データに対し正確かつ高速なクロック抽出およびデータ再生が可能となる回路構成が提案されている。
たとえば、１［Ｇｂｐｓ］のバースト入力データに対し、８位相クロックによるサンプリング（１．２５［ＧＨｚ］×８位相ずれ（４５度ずれ）クロック）を行うことにより、±０．６８ＵＩ（Ｕｎｉｔ Ｉｎｔｅｒｖａｌ）までの入力パルス幅ひずみに対して正確なバーストＣＤＲ動作が実現可能であることが示されている。

また、高速なバースト応答動作以外に、ＰＯＮシステム用バーストＣＤＲにおいては、同一の光アクセス網上で、従来の低速加入者をも引き続き収容する必要があることから、異なるビットレートの信号入力時に対しても動作可能なマルチレート動作が要求されている。
たとえば、１０．３［Ｇｂｐｓ］および１．２５［Ｇｂｐｓ］の異なるビットレート入力条件に対応したマルチレート動作に対する実験結果も示されている（たとえば、非特許文献３参照）。

上記非特許文献３に公開された手法は、８位相クロックによるオーバサンプリングＣＤＲ技術を用いている。
多位相サンプリングＣＤＲ手法は、通常のＰＬＬ方式をベースとしたＣＤＲ手法とは異なり、入力データビットをオーバサンプリングにより受信する手法なので、オーバサンプリング速度までは、入力データのビットレートに基本的に依存せずに、サンプリングデータを入力データビットレートに応じてダウンサンプリング（間引き）することにより、簡便にマルチレート動作が実現できるといった利点を有している。

たとえば、１．０３［Ｇｂｐｓ］入力時には、１０．３［ＧＨｚ］×８位相サンプリングは、１．０３［ＧＨｚ］×８０位相サンプリング相当となるが、このうち、１０分の１の８位相分のデータのみを間引いて使用することになる。

ＩＥＥＥ Ｓｔａｎｄａｒｄ，８０２．３ａｖ，（２００９）． Ｈ．Ｔａｇａｍｉ ｅｔ ａｌ．，「Ｂｕｒｓｔ−ｍｏｄｅ Ｂｉｔ−ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ＩＣ ｗｉｔｈ Ｌａｒｇｅ ｔｏｌｅｒａｎｃｅ ｆｏｒ Ｐｕｌｓｅ−ｗｉｄｔｈ Ｄｉｓｔｏｒｔｉｏｎ ｆｏｒ Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ ＰＯＮ」，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４１，Ｎｏ．１１，（２００６）． Ｎ． Ｓｕｚｕｋｉ ｅｔ ａｌ．，「Ｏｖｅｒ−Ｓａｍｐｌｉｎｇ Ｂａｓｅｄ Ｂｕｒｓｔ−Ｍｏｄｅ ＣＤＲ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｈｉｇｈ−Ｓｐｅｅｄ ＴＤＭ−ＰＯＮ Ｓｙｓｔｅｍｓ」，ＯＴｈＴ３，ＯＦＣ／ＮＦＯＥＣ２０１１，（２０１１）．

従来のマルチレート再生装置は、上記非特許文献３に記載のオーバサンプリング方式のバーストＣＤＲの例では、マルチレート動作が可能である一方で、入力される最大のビットレートに対応したサンプリングレート（たとえば、１０．３［Ｇｂｐｓ］入力時には１０．３［ＧＨｚ］×８位相サンプリング）が決定されており、低速ビットレートデータが入力された場合には、オーバサンプリングにより取得したサンプリングデータの一部を廃棄しているので、回路構成に無駄が多く、低速ビットレート入力時にはコストアップを招くうえ、消費電力が余剰となるという課題があった。

一方、オーバサンプリングデータをすべて使用することにより、パルス幅歪耐力の向上といったサンプリング性能の改善効果が期待できるが、サンプリング分解能の高速化にともない、検出されるエッジ位相数が多数となるので、通常テーブルとして与えられる最適クロック位相サンプリング出力データの選択アルゴリズム（最適識別位相選択論理回路）における組み合わせ数が膨大となり、アルゴリズムが非常に複雑となり、この結果、回路実装が急激に困難となるとういう課題があった。
特に、入力パルス幅が歪んでいる場合には、サンプリング分解能の向上によりパルス幅歪耐力性能が改善する一方で、歪により想定されるエッジ位相の検出頻度が全エッジに広がるので、選択アルゴリズムがさらに複雑となる、というトレードオフが生じるという課題があった。

この発明は、上記のような課題を解決するためになされたものであり、オーバサンプリングＣＤＲにおいて、低速度データ入力時に、高速ビットレートに応じたオーバサンプリング分解能に相当するサンプリング性能（パルス幅歪耐力）を確保しながら、最適クロック位相サンプリング出力データの最適識別位相選択論理回路（以下、「最適位相選択回路」と略称する）を簡易化し、回路実装を簡便に可能とする手段を提供することにより、従来システムと同等のサンプリング性能を有するＣＤＲ回路に対し、低消費電力化を実現したマルチレート再生装置を得ることを目的とする。

この発明に係るマルチレート再生装置は、光アクセスシステムの親局装置に設けられ、複数のビットレート信号に対して同一のサンプリングクロックを用いたマルチレート再生装置であって、親局装置からの入力データをオーバサンプリングしてＮ位相サンプリングデータを出力するＭ［Ｈｚ］×Ｎ位相サンプリング回路と、エッジ位相検出回路、位相群決定回路およびセレクタ回路を含み、Ｎ位相サンプリングデータを入力データのビットレートに応じた所要数の位相群にアサインして１つの位相群を出力する位相群選択回路と、Ｎ位相サンプリングデータから最適な識別位相でサンプリングされたデータの位相を抽出する最適位相選択回路と、位相群選択回路により選択された位相群データから、最適位相選択回路により選択された最適識別位相サンプリングデータのみを最適位相データとして出力するＮ位相データ選択回路と、最適位相データのビットレートを、所要のビットレート信号に再生して出力するデータ再生回路と、を備え、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路は、入力データが、システム基準周波数に同期して入力され得る最大ビットレートＭ［ｂｐｓ］である場合には、Ｍ［Ｈｚ］のＮ位相クロックを生成して入力データをＮ位相オーバサンプリングし、入力データが、Ｍ［ｂｐｓ］の１／Ｓ（Ｓ＝２＾（ｘ）、ｘ＝０、１、２、・・・）のＭ／Ｓ［ｂｐｓ］のビットレートデータからなる場合には、入力データをＮ×Ｓ位相オーバサンプリングし、位相群選択回路は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、Ｎ×Ｓ位相オーバサンプリングによるＮ×Ｓ位相サンプリングデータをＳ個の位相群にアサインして、Ｓ個の位相群データのうちの、Ｍ／Ｓ［ｂｐｓ］のＮ位相分のサンプリングデータのみを１つの位相群データとして最適位相選択回路に入力し、エッジ位相検出回路は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、Ｎ×Ｓ位相サンプリングデータから１ビットごとに立上りエッジおよび立下りエッジの位相を検出し、位相群決定回路は、立上りエッジおよび立下りエッジの検出結果に基づき、セレクタ回路から１つの位相群を出力させるものである。

この発明は、上記構成により、従来システムと同等のサンプリング性能を有するＣＤＲ回路に対し、低消費電力化を実現することができる。

この発明の実施の形態１に係るマルチレート再生装置を示すブロック図である。 この発明の実施の形態１によるエッジ位相検出回路の動作を示す説明図である。 この発明の実施の形態１による位相群決定回路の動作を示す説明図である。 この発明の実施の形態１による位相群選択回路の動作を示すフローチャートである。 この発明の実施の形態１による効果を示す説明図である。 この発明の実施の形態２に係るマルチレート再生装置を示すブロック図である。 この発明の実施の形態３に係るマルチレート再生装置を示すブロック図である。 この発明の実施の形態３による位相群作成回路の動作を示す説明図である。 この発明の実施の形態３による最適位相選択回路の動作を示す説明図である。 この発明の実施の形態３による効果を示す説明図である。 この発明の実施の形態４に係るマルチレート再生装置を示すブロック図である。

実施の形態１．
以下、図１〜図５を参照しながら、この発明の実施の形態１について詳細に説明する。図１はこの発明の実施の形態１に係るマルチレート再生装置のブロック図である。
図１において、マルチレート再生装置は、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１と、位相群選択回路２と、Ｎ位相データ選択回路６と、Ｎ位相の最適位相選択回路７と、ビット積算数決定回路８と、Ｍ／Ｓ［ｂｐｓ］データ再生回路９と、Ｍ［ｂｐｓ］データ再生回路１０と、を備えている。

位相群選択回路２は、エッジ位相検出回路３と、位相群決定回路４と、Ｎ位相の各々に対応したセレクタ要素５ａ〜５ｎからなるセレクタ回路５と、により構成されている。
Ｍ／Ｓ［ｂｐｓ］データ再生回路９およびＭ［ｂｐｓ］データ再生回路１０は、Ｎ位相データ選択回路６および最適位相選択回路７と協働して、最適位相データのビットレートを、所要のビットレート信号に再生して出力するデータ再生回路を構成している。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１には、親局装置の光受信器（図示せず）からの入力データとして、Ｍ［ｂｐｓ］の１／Ｓ（Ｓ＝２＾（ｘ）、ｘ＝０、１、２、３、・・・）からなる異なるビットレートのＭ／Ｓ［ｂｐｓ］データが入力されるが、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１は、複数の異なるビットレート信号に対して同一のサンプリングクロックを用いている。
図１のマルチレート再生装置（たとえば、バーストデータ再生装置）は、ＰＯＮシステムなどの光アクセスシステム（図示せず）の親局装置（光受信器）に設けられている。

以下、図１に示したこの発明の実施の形態１に係るマルチレート再生装置の動作について詳細に説明する。
まず、光受信器から出力されたＭ／Ｓ［ｂｐｓ］の入力データは、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１に入力される。
Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１は、Ｍ［Ｈｚ］×Ｎ位相クロックをサンプリングクロックとして、入力データをサンプリングして出力する。

ここで、Ｍ［Ｈｚ］×Ｎ位相クロックは、システムクロックと周波数同期した基準クロックから、Ｍ［ｂｐｓ］入力データの１ビット幅に対して１／Ｎ位相ずつシフトした位相＃０〜位相＃Ｎのクロックである。
したがって、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１からは、システムクロックに周波数同期し、かつ位相が＃０〜＃（Ｎ−１）×Ｓまで１／（Ｎ×Ｓ）位相ずつシフトした、入力データのサンプリング結果（＜０＞、＜１＞、・・・、＜Ｎ−１＞）が、Ｎ×Ｓ位相クロックサンプリングデータ（以下、「Ｎ×Ｓ位相サンプリングデータ」という）として出力される。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１から出力されたＮ×Ｓ位相サンプリングデータは、位相群選択回路２に入力される。
位相群選択回路２において、エッジ位相検出回路３は、入力されたＮ×Ｓ位相サンプリングデータからデータエッジ位相を検出して、検出結果を位相群決定回路４に入力する。

ここで、データエッジ位相は、１ビット分のＮ×Ｓ位相サンプリングデータのうち、隣接する位相間のサンプリングデータが「・・・０→１・・・」または「・・・１→０・・・」となる変化点位相として検出される。
１ビット幅には、「０→１」、「１→０」、「１→１」、「０→０」のいずれかの場合に応じて、立上りエッジ位相または立下りエッジ位相の１つ以下が含まれるので、１ビット幅でのエッジ位相検出においては、エッジ位相が一意に決定される。なお、エッジ位相が検出されない場合には、エッジ位相検出回路３は、前回の検出結果をラッチして出力する。

次に、図２〜図４を参照しながら、位相群選択回路２（エッジ位相検出回路３、位相群決定回路４およびセレクタ回路５）の動作ついて説明する。
図２、図３はエッジ位相検出回路３および位相群決定回路４の動作を示す説明図である。また、図４は位相群選択回路２（エッジ位相検出回路３、位相群決定回路４およびセレクタ回路５）の動作シーケンスを示すフローチャートである。
なお、図２、図３においては、説明を容易にするための一例として、各変数Ｍ、Ｓ、Ｍ／Ｓ、Ｎを、それぞれ、Ｍ＝１０［Ｇｂｐｓ］、Ｓ＝４、Ｍ／Ｓ＝２．５［Ｇｂｐｓ］、Ｎ＝８位相、Ｎ×Ｓ＝３２位相とした場合を示している。

図２においては、入力データの「０」（Ｌｏｗ）から「１」（Ｈｉｇｈ）への立上りエッジが、４つの位相群Ａ〜Ｄのうちの位相群Ｃのタイミング（破線矢印参照）に一致した場合を示している。
また、図３においては、複数データを時間積分した入力データの中心位相が、４つの位相群Ａ〜Ｄのうちの位相群Ｃのタイミング（破線矢印参照）に一致した場合を示している。

図１のマルチレート再生装置に、Ｍ／Ｓ＝２．５［Ｇｂｐｓ］のデータを入力した場合、入力データに対して３２倍のオーバサンプリングとなる「２．５［Ｇｂｐｓ］×３２位相サンプリング」が行われる。
ここで、図２、図３のように、４位相ごとの位相を組とした８位相分のサンプリングデータを有する４つの位相群Ａ、Ｂ、Ｃ、Ｄをアサインする。
以下では、２．５［Ｇｂｐｓ］×３２位相サンプリングが行われる場合について、動作説明する。

図４において、まず、エッジ位相検出回路３は、２．５［Ｇｂｐｓ］×３２位相サンプリングデータから、立上りエッジ位相番号＜ａ＞、立下りエッジ位相番号＜ｂ＞を、１ビットごとに検出する（ステップＳＴ１）。
続いて、位相群決定回路４は、ステップＳＴ１のエッジ位相抽出結果から、中心位相番号＜ｃ＞を平均値として、以下の式（１）にしたがい、位相群を決定する（ステップＳＴ２）。

＜ｃ＞＝（＜ａ＞＋＜ｂ＞）／２ ・・・（１）

なお、エッジ位相が片方のみの場合、またはエッジ位相が存在しない場合は、中心位相番号＜ｃ＞（平均値）が抽出不可能なので、前回の検出結果（位相群）をラッチして使用する。ラッチ値は、新たにデータが検出されるごとに更新されるので最新値が格納されている。

次に、位相群決定回路４は、ステップＳＴ２で決定した中心位相の所属する位相群Ａ、Ｂ、Ｃ、Ｄの決定結果を、ビット積算数決定回路８が設定するビット積算数分だけ（ビット数間隔にて）積算し（ステップＳＴ３）、多数決ルールにしたがい、最も頻度の高い位相群を最適位相群として決定する（ステップＳＴ４）。
なお、ステップＳＴ４において、同一数の位相群が複数存在し、多数決で一意に決定されない場合には、前回の決定結果（最適位相群）をラッチして使用する。
最後に、セレクタ回路５は、位相群決定回路４にて決定された位相群のデータのみを選択して出力し（ステップＳＴ５）、図４の処理ルーチンを終了する。

図１において、セレクタ回路５で選択された位相群データは、Ｎ位相データ選択回路６に入力されて、バッファされる。
ここでは、セレクタ回路５から８位相（Ｎ＝８）分のサンプリングデータが出力される場合を示している。

次に、Ｎ位相の最適位相選択回路７は、位相群決定回路４で決定された位相群データの中から、サンプリング位相として最適な識別位相を抽出する。
この場合、最適位相選択回路７は、入力された８位相データ（Ｎ＝８）のエッジ位相を決定する。なお、エッジ位相の決定においては、ビット積算数決定回路８によって指定されるビット積算数ごとに、エッジ位相のヒストグラムを作成し、最も頻度の高い位相をエッジ位相として抽出する。

また、最適位相選択回路７は、抽出されたエッジ位相情報に基づき、最適識別位相を決定する。なお、最適識別位相の決定方法については、前述の非特許文献１および他の公知文献（たとえば、特開平１０−３２７１３６号公報など）に示されているので、ここでは詳述を省略する。

次に、Ｎ位相データ選択回路６は、最適位相選択回路７で抽出された最適位相にてサンプリングされたデータを最適位相データとしてＭ／Ｓ［ｂｐｓ］データ再生回路９に出力する。Ｍ／Ｓ［ｂｐｓ］データ再生回路９では、システムクロックに同期し回路内部で生成されたＭ／Ｓ［Ｈｚ］クロックにてタイミング再生されたＭ／Ｓ［ｂｐｓ］のデータが出力される。

次に、図１において、Ｍ［ｂｐｓ］（Ｓ＝１）のビットレートデータが入力された場合の動作について説明する。
Ｍ［ｂｐｓ］データが入力された場合、セレクタ回路５は、すべての位相群データを出力し、位相群決定動作を休止する。
また、すべての位相群データは、Ｍ［ｂｐｓ］データ再生回路１０から、Ｍ［ｂｐｓ］データとして出力される。
以後、同様の動作により、Ｍ［ｂｐｓ］データの再生を行うことができる。

次に、図５を参照しながら、この発明の実施の形態１による効果について説明する。
図５はこの発明の実施の形態１による第１の効果を示す説明図であり、歪んだ入力データに対するサンプリング動作を示している。
この発明の実施の形態１によれば、まず、第１の効果として、高速サンプリング分解能相当のサンプリング性能を実現することにより、図５のように、入力データのパルス幅の歪みに対しても、ビット開口部に識別位相を配置することが可能となる。

すなわち、図５において、８位相サンプリングのタイミングが、上段の実線矢印のように、歪んだ入力データのビット開口部に識別位相を配置することができず、ビット開口を識別することが困難となってペナルティを発生する場合であっても、下段の実線矢印のように位相選択して、サンプリングクロック位相を歪んだ入力データのビット開口部に配置することにより、ビット開口を識別することが可能となり、実質的に３２分解能に相当するパルス幅歪耐力に向上させることができる。

また、この発明の実施の形態１によれば、第２の効果として、回路動作が複雑となる最適位相選択動作が、位相群選択回路２において、位相群選択動作にて集約された少数の入力位相サンプリングデータのみから実現することができるので、上記パルス幅歪耐力というサンプリング性能を確保しつつ、回路規模を小さくすることができるという効果を有する。

また、位相群選択回路２内の位相群選択動作は、入力されたサンプリング位相を位相群に収斂するので、組み合わせ条件を軽減して、選択動作を簡便にすることができる。これにより、同等のサンプリング性能を有する回路に対し、低消費電力化などを簡便に実現することができる。

たとえば、前述のように、２．５［Ｇｂｐｓ］×３２位相サンプリングを例にとると、従来の最適位相選択動作では、最大で２³²（＝２＾（Ｓ×Ｎ））のエッジ位相の組み合わせを考慮する必要がある。しかし、この発明の実施の形態１によれば、位相群を選択することにより、上記３２位相サンプリング動作に相当する最大で２³²（＝２＾（Ｓ×Ｎ））以下となる「位相群選択動作＋選別後の８位相最適位相選択動作」の組み合わせとすることが可能となる。これにより、同等のサンプリング性能を有する回路に対し、最適位相選択回路７の動作の提言と低消費電力化とを簡便に実現することができる。

以上のように、この発明の実施の形態１（図１〜図５）に係るマルチレート再生装置は、光アクセスシステムの親局装置（光受信器）に設けられ、複数のビットレート信号に対して同一のサンプリングクロックを用いたマルチレート再生装置であって、親局装置からの入力データをオーバサンプリングしてＮ位相サンプリングデータを出力するＭ［Ｈｚ］×Ｎ位相サンプリング回路１と、エッジ位相検出回路３、位相群決定回路４およびセレクタ回路５を含み、Ｎ位相サンプリングデータを入力データのビットレートに応じた所要数の位相群にアサインして１つの位相群を出力する位相群選択回路２と、Ｎ位相サンプリングデータから最適な識別位相でサンプリングされたデータの位相を抽出する最適位相選択回路７と、位相群選択回路２により選択された位相群データから、最適位相選択回路７により選択された最適識別位相サンプリングデータのみを最適位相データとして出力するＮ位相データ選択回路６と、最適位相データのビットレートを、所要のビットレート信号に再生して出力するデータ再生回路（各データ再生回路９、１０）と、を備えている。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１は、入力データが、システム基準周波数に同期して入力され得る最大ビットレートＭ［ｂｐｓ］である場合には、Ｍ［Ｈｚ］のＮ位相クロックを生成して入力データをＮ位相オーバサンプリングする。
また、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１は、入力データが、Ｍ［ｂｐｓ］の１／Ｓ（Ｓ＝２＾（ｘ）、ｘ＝０、１、２、・・・）のＭ／Ｓ［ｂｐｓ］のビットレートデータからなる場合には、入力データをＮ×Ｓ位相オーバサンプリングする。

位相群選択回路２は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、Ｎ×Ｓ位相オーバサンプリングによるＮ×Ｓ位相サンプリングデータをＳ個の位相群にアサインして、Ｓ個の位相群データのうちの、Ｍ／Ｓ［ｂｐｓ］のＮ位相分のサンプリングデータのみを１つの位相群データとして最適位相選択回路に入力する。

エッジ位相検出回路３は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、Ｎ×Ｓ位相サンプリングデータから１ビットごとに立上りエッジおよび立下りエッジの位相を検出し、位相群決定回路４は、立上りエッジおよび立下りエッジの検出結果に基づき、セレクタ回路５から１つの位相群を出力させる。
具体的には、位相群決定回路４は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、立上りエッジおよび立下りエッジの各位相から中心位相の所属する１つの位相群を抽出し、１つの位相群で検出した中心位相のみを選択して出力する。

位相群選択回路２は、入力データとしてＭ［ｂｐｓ］データが入力された場合には、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路からのＮ位相サンプリングデータを１つの位相群データとして通過させる。
データ再生回路は、入力データのビットレートがＭ［ｂｐｓ］の場合には、Ｍ［ｂｐｓ］データ再生回路１０により、Ｍ［ｂｐｓ］のデータを再生する。
また、データ再生回路は、入力データのビットレートがＭ／Ｓ［ｂｐｓ］の場合には、Ｍ／Ｓ［ｂｐｓ］データ再生回路９により、Ｍ／Ｓ［ｂｐｓ］のデータを再生する。

また、この発明の実施の形態１に係るマルチレート再生装置は、位相群決定回路４および最適位相選択回路７に対してビット積算数を設定するビット積算数決定回路８を備えており、位相群決定回路４は、エッジ位相検出回路３の検出結果をビット積算数分だけ積算し、最も頻度の高い位相群を最適位相群として決定し、最適位相選択回路７は、ビット積算数ごとにエッジ位相のヒストグラムを作成し、最も頻度の高い位相をエッジ位相として抽出する。
さらに、光アクセスシステムは、ＰＯＮシステムからなり、入力データは、バーストデータからなる。

このように、オーバサンプリングＣＤＲにおいて、低速度データ入力時に、高速ビットレートに応じたオーバサンプリング分解能に相当するサンプリング性能（パルス幅歪耐力）を確保しながら、最適クロック位相サンプリング出力データの最適識別位相選択論理回路（以下、「最適位相選択回路」と略称する）を簡易化し、回路実装を簡便に可能とする手段を提供することにより、従来システムと同等のサンプリング性能を有するＣＤＲ回路に対し、低消費電力化を実現することができる。

実施の形態２．
なお、上記実施の形態１（図１）では、Ｎ位相データ選択回路６および最適位相選択回路７を用いたが、入力データに歪またはジッタがほとんど存在しない場合には、図６のように、Ｎ位相データ選択回路６および最適位相選択回路７の機能を位相群選択回路１２内の機能に含めて、全体の回路構成を簡略化してもよい。
以下、図６を参照しながら、この発明の実施の形態２に係るマルチレート再生装置について説明する。

図６はこの発明の実施の形態２に係るマルチレート再生装置を示すブロック図である。
図６において、各回路１１〜２０は、前述（図１参照）の各回路１〜１０に対応している。

この発明の実施の形態２に係るマルチレート再生装置は、ビットレートがＭ［ｂｐｓ］の１／Ｓ（Ｓ＝２＾（ｘ）、ｘ＝０、１、２、３・・・）であるＭ／Ｓ［ｂｐｓ］データが入力されるＭ［Ｈｚ］×Ｎ位相サンプリング回路１１と、位相群選択回路１２と、ビット積算数決定回路１８と、Ｍ／Ｓ［ｂｐｓ］データ再生回路１９と、Ｍ［ｂｐｓ］データ再生回路２０と、を備えている。

位相群選択回路１２は、エッジ位相検出回路１３と、位相群決定回路１４と、セレクタ回路１５と、により構成されている。
セレクタ回路１５は、Ｎ位相の各々に対応したセレクタ要素１５ａ〜１５ｎと、セレクタ要素１５ａ〜１５ｎの各出力からＮ位相データを選択するセレクタ要素１６と、を備えている。
セレクタ要素１６は、前述（図１）のＮ位相データ選択回路６および最適位相選択回路７の機能を含んでいる。

次に、図６に示したこの発明の実施の形態２に係るマルチレート再生装置の動作について、詳細に説明する。
まず、光受信器（図示せず）から入力されるＭ／Ｓ［ｂｐｓ］データは、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１１に入力され、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１１は、Ｍ［Ｈｚ］×Ｎ位相クロックをサンプリングクロックとして入力データをサンプリングして出力する。

ここで、Ｍ［Ｈｚ］×Ｎ位相クロックは、システムクロックと周波数同期した基準クロックから、Ｍ［ｂｐｓ］入力データの１ビット幅に対して１／Ｎ位相ずつずれた位相＃０〜位相＃（Ｎ−１）のクロックである。
したがって、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１１からは、システムクロックに周波数同期し、かつ位相が＃０〜＃（Ｎ−１）×Ｓまで１／（Ｎ×Ｓ）位相ずつずれた、入力データのサンプリング結果が、Ｎ×Ｓ位相サンプリングデータとして出力される。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１１からのＮ×Ｓ位相サンプリングデータは、位相群選択回路１２に入力される。
位相群選択回路１２において、エッジ位相検出回路１３は、入力されたＮ×Ｓ位相サンプリングデータからデータエッジ位相を検出し、位相群決定回路１４に入力する。

このとき、前述と同様に、データエッジ位相は、１ビット分のＮ×Ｓ位相サンプリングデータのうち、隣接する位相間のサンプリングデータが「・・・０→１・・・」または「・・・１→０・・・」となる変化点位相として検出され、１ビット幅でのエッジ位相検出では、エッジ位相が一意に決定される。
なお、エッジ位相が検出されない場合には、エッジ位相検出回路１３は、前回の検出結果をラッチして出力する。

エッジ位相検出回路１３および位相群決定回路１４は、前述の図２、図３のように、４位相ごとの位相を組とした８位相分のサンプリングデータを有する４つの位相群Ａ、Ｂ、Ｃ、Ｄをアサインする。
たとえば、エッジ位相検出回路１３は、図２のように、エッジ位相を検出し、位相群決定回路１４は、図３のように、位相群を決定する。

次に、前述の図４を参照しながら、位相群選択回路１２（エッジ位相検出回路１３、位相群決定回路１４およびセレクタ回路１５）の動作ついて説明する。
図４において、まず、エッジ位相検出回路１３は、２．５［Ｇｂｐｓ］×３２位相サンプリングデータから、立上りエッジ位相番号＜ａ＞、立下りエッジ位相番号＜ｂ＞を１ビットごとに検出する（ステップＳＴ１）。

続いて、位相群決定回路１４は、エッジ位相抽出結果から、前述の式（１）にしたがい、中心位相番号＜ｃ＞を平均値として抽出する（ステップＳＴ２）。
なお、エッジ位相が存在しない場合には、前回の検出結果をラッチしておき、使用する。

次に、位相群決定回路１４は、決定した中心位相の所属する位相群Ａ、Ｂ、Ｃ、Ｄの決定結果を、ビット積算数決定回路８により設定されるビット積算数分だけ積算し（ステップＳＴ３）、最も頻度の高い位相群を最適位相群として決定する（ステップＳＴ４）。

なお、ステップＳＴ４において、同一数の位相群が複数あって多数決で決定されない場合には、位相群決定回路１４は、前回の決定結果をラッチして使用する。
最後に、位相群決定回路１４は、抽出された中心位相番号＜ｃ＞のデータのみをセレクタ回路１５に通知し（ステップＳＴ５）、図４の処理ルーチンを終了する。

これにより、セレクタ回路１５内のセレクタ要素１６は、最適位相にてサンプリングされた最適位相データをＭ／Ｓ［ｂｐｓ］データ再生回路１９に入力する。
Ｍ／Ｓ［ｂｐｓ］データ再生回路１９は、システムクロックに同期し、かつ回路内部で生成されたＭ／Ｓ［Ｈｚ］クロックによってタイミング再生された、Ｍ／Ｓ［ｂｐｓ］データを出力する。

次に、図６において、Ｍ［ｂｐｓ］のビットレートデータが入力された場合の動作について説明する。
Ｍ［ｂｐｓ］データが入力された場合、セレクタ回路１５は、すべての位相群データを出力し、位相群決定動作（ステップＳＴ５）により中心位相番号＜ｃ＞のみを抽出し、Ｍ［ｂｐｓ］データ再生回路２０は、中心位相番号データのみを出力する。
以後、前述と同様の動作により、Ｍ［ｂｐｓ］データの再生を行うことができる。

以上のように、この発明の実施の形態２（図６）によれば、入力データに歪またはジッタがほとんど存在しない場合には、位相群選択回路１２内の位相群決定回路１４のみを使用し、前述（図１）の最適位相選択回路７を省略することにより、前述の効果に加えて、さらに回路規模を簡素化して消費電力の低減を実現することができる。

実施の形態３．
なお、上記実施の形態１、２（図１、図６）では、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路１、１１の後段に、位相群選択回路２、１２を用いたが、図７のように、位相群作成回路５０およびＭ／Ｓ［ｂｐｓ］データ再生位相決定回路５１を用いてもよい。

図７はこの発明の実施の形態３に係るマルチレート再生装置を示すブロック図である。
図７において、マルチレート再生装置は、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１と、位相群作成回路５０と、Ｎ位相の最適位相選択回路２７と、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１と、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９と、Ｍ［ｂｐｓ］データ再生回路３０と、を備えている。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１、最適位相選択回路２７、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９およびＭ［ｂｐｓ］データ再生回路３０は、前述（図１）のＭ［Ｈｚ］×Ｎ位相サンプリング回路１、最適位相選択回路７、Ｍ／Ｓ［ｂｐｓ］データ再生回路９およびＭ［ｂｐｓ］データ再生回路１０に対応している。

Ｍ［ｂｐｓ］データ再生回路３０は、最適位相選択回路２７と協働して、最適位相データのビットレートを所要のビットレート信号に再生し、再生データとしてＭ［ｂｐｓ］データを生成する。

Ｍ／Ｓ［ｂｐｓ］データ再生回路２９は、最適位相選択回路２７およびＭ／Ｓ［ｂｐｓ］データ再生位相決定回路５１と協働して、最適位相データのビットレートを所要のビットレート信号に再生し、再生データとしてＭ／Ｓ［ｂｐｓ］データを生成する。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１には、前述と同様に、親局装置（光受信器）からの入力データとして、Ｍ［ｂｐｓ］またはＭ／Ｓ［ｂｐｓ］（Ｓ＝２＾（ｘ）、ｘ＝１、２、３、・・・）からなる異なるビットレートのＭ／Ｓ［ｂｐｓ］データが入力される。また、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１は、複数の異なるビットレート信号に対して、同一のサンプリングクロックを用いている。

図７のマルチレート再生装置（たとえば、バーストデータ再生装置）は、ＰＯＮシステムなどの光アクセスシステム（図示せず）の親局装置（光受信部）に設けられている。
以下、図７に示したこの発明の実施の形態３に係るマルチレート再生装置の動作について詳細に説明する。

まず、親局装置（光受信器）からＭ／Ｓ［ｂｐｓ］（Ｓ＝２＾（ｘ）、ｘ＝１、２、３、・・・）のデータが入力された場合の動作について説明する。
Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１は、光受信器からＭ／Ｓ［ｂｐｓ］のデータが入力されると、Ｍ［Ｈｚ］×Ｎ位相クロックをサンプリングクロックとして、入力データをサンプリングする。

ここで、Ｍ［Ｈｚ］×Ｎ位相クロックは、システムクロックと周波数同期した基準クロックから、Ｍ［ｂｐｓ］入力データの１ビット幅に対して１／Ｎ位相ずつシフトした位相＃０〜位相＃Ｎのクロックである。

したがって、Ｍ［Ｈｚ］×Ｎ位相クロックは、Ｍ／Ｓ［ｂｐｓ］入力データに対しては、基準クロックから、Ｍ／Ｓ［ｂｐｓ］入力データの１ビット幅に対して１／（Ｎ×Ｓ）位相ずつシフトした、位相＃０〜＃（Ｎ×Ｓ−１）のクロックと考えることができる。

よって、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１からは、入力データのサンプリング結果（＜０＞、＜１＞、・・・、＜Ｎ×Ｓ−１＞）が、Ｎ×Ｓ位相サンプリングデータとして、時系列順にＮ個単位で、Ｓ回に分けられて出力される。
こうして、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１から分割出力されたＮ×Ｓ位相サンプリングデータは、位相群作成回路５０に入力される。

位相群作成回路５０は、分割入力されたＮ×Ｓ位相サンプリングデータを再構築した後、時系列順に見てＳ個とびにＮ個のデータを選択することにより、Ｍ／Ｓ［ｂｐｓ］入力データの１ビット幅に対するＮ位相サンプリングデータを、位相群データとして生成する。

このとき、Ｓ個とびにデータが選択されるので、位相群作成回路５０により作成される位相群データは、Ｓ種類となる。
こうして生成されたＳ種類の位相群データは、最適位相選択回路２７およびＭ／Ｓ［ｂｐｓ］データ再生回路２９に、順次に入力される。

続いて、最適位相選択回路２７は、位相群作成回路５０から順次入力されるＳ種類の位相群データの各々から、サンプリング位相として最適な識別位相を抽出する。
なお、最適識別位相の決定方法については、前述の非特許文献１および公知文献に示されているので、ここでは詳述を省略する。

最適位相選択回路２７で決定されたＳ種類の位相群データの各々の最適識別位相は、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１に、順次に入力される。
続いて、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１は、入力された各最適識別位相をストアした後、Ｓ個の最適識別位相から、Ｍ／Ｓ［ｂｐｓ］データの再生に用いるＭ／Ｓ［ｂｐｓ］データ再生位相を決定して、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９に入力する。

以下、図８および図９を参照しながら、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１、位相群作成回路５０および最適位相選択回路２７の動作について、さらに具体的に説明する。
図８は位相群作成回路５０の動作を示す説明図であり、図９は最適位相選択回路２７の動作を示す説明図である。

図９において、矩形枠が付された矢印は、最適位相選択回路２７により抽出される位相群Ａ〜Ｄごとの最適識別位相を示している。
なお、図８、図９においては、説明を容易にするための一例として、前述（図２、図３）と同様に、変数Ｍ、Ｓ、Ｍ／Ｓ、Ｎ、Ｎ×Ｓを、それぞれ、Ｍ＝１０［Ｇｂｐｓ］、Ｓ＝４、Ｍ／Ｓ＝２．５［Ｇｂｐｓ］、Ｎ＝８位相、Ｎ×Ｓ＝３２位相とした場合を示している。

図７のマルチレート再生装置に、Ｍ／Ｓ＝２．５［Ｇｂｐｓ］のデータを入力した場合、図８のように、２．５［Ｇｂｐｓ］の１ビット幅に対して、＃０〜＃７（８位相）のサンプリングが４（＝Ｓ）回行われるので、３２倍のオーバサンプリング「２．５［Ｇｂｐｓ］×３２位相サンプリング」となる。

次に、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路２１は、図９のように、３２位相サンプリングデータ（＜０＞、＜１＞、・・・、＜３１＞）から、４（＝Ｓ）個とびに８（＝Ｎ）個のサンプリングデータを有する４種類の位相群Ａ、Ｂ、Ｃ、Ｄのデータを作成する。

続いて、最適位相選択回路（８位相）２７は、位相群Ａ、Ｂ、Ｃ、Ｄの各データに対して抽出された最適識別位相番号＜ａ＞、＜ｂ＞、＜ｃ＞、＜ｄ＞から、平均値を用いた以下の式（２）を用いて、２．５［Ｇｂｐｓ］データ再生に用いる最適位相番号ｍを決定する。

ｍ＝［（＜ａ＞＋＜ｂ＞＋＜ｃ＞＋＜ｄ＞）／４＋０．５］・・・（２）

ただし、式（２）において、［Ｋ］は、Ｋを超えない最大の整数を表す。
なお、たとえば、位相群Ａのデータに対する最適識別位相が抽出不能である場合には、最適位相選択回路（８位相）２７は、式（２）の代わりに、以下の式（３）を用いて最適位相番号ｍを決定する。

ｍ＝［（＜ｂ＞＋＜ｃ＞＋＜ｄ＞）／３＋０．５］ ・・・（３）

こうして抽出された位相群ごとの最適識別位相は、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１に入力される。
次に、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１は、最適位相選択回路２７により決定された最適識別位相を用いて、Ｍ／Ｓ［ｂｐｓ］データ再生位相を決定し、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９に入力する。

Ｍ／Ｓ［ｂｐｓ］データ再生回路２９は、入力された位相群データの中から、Ｍ／Ｓ［ｂｐｓ］データ再生位相にてサンプリングされたデータを最適位相データとして選択し、システムクロックに同期して回路内部で生成されたＭ／Ｓ［Ｈｚ］クロックにてタイミング再生されたデータを、Ｍ／Ｓ［ｂｐｓ］データとして生成する。
なお、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９は、Ｍ／Ｓ［ｂｐｓ］データ再生位相が決定されるまで、入力された位相群データをバッファする機能を備えていてもよい。

次に、図７のマルチレート再生装置に対し、Ｍ／Ｓ［ｂｐｓ］データに代えて、Ｍ［ｂｐｓ］のビットレートデータが入力された場合の動作について説明する。
Ｍ［ｂｐｓ］のビットレートデータが入力された場合、位相群作成回路５０は、位相群作成動作を休止し、Ｍ［ｂｐｓ］×Ｎ位相サンプリングデータを、そのまま最適位相選択回路２７およびＭ［ｂｐｓ］データ再生回路３０に入力する。

続いて、最適位相選択回路２７は、入力されたＭ［ｂｐｓ］×Ｎ位相サンプリングデータに対して、最適識別位相を抽出し、Ｍ［ｂｐｓ］データ再生回路３０に入力する。
これにより、Ｍ［ｂｐｓ］データ再生回路３０は、入力された位相群データの中から、最適位相選択回路２７により決定された位相にてサンプリングされたデータを最適位相データとして選択し、再生データとしてＭ［ｂｐｓ］データを生成する。

以上のように、この発明の実施の形態３（図７〜図９）に係るマルチレート再生装置は、Ｍ［Ｈｚ］×Ｎ位相サンプリングクロックを用いて入力データをオーバサンプリングすることにより、Ｎ位相サンプリングデータを生成するＭ［Ｈｚ］×Ｎ位相サンプリング回路２１と、Ｎ位相サンプリングデータを、入力データのビットレートに応じた所要数の位相群データに割り当てる位相群作成回路５０と、位相群データから、位相群データごとの最適な識別位相でサンプリングされたデータの位相を、最適識別位相として抽出する最適位相選択回路２７と、位相群データごとの最適識別位相の中から、式（２）のように平均を求めることにより、データ再生位相を決定するＭ／Ｓ［ｂｐｓ］データ再生位相決定回路５１と、最適識別位相およびデータ再生位相に対応するサンプリング位相データを、所要のビットレート信号に再生して出力するＭ／Ｓ［ｂｐｓ］データ再生回路２９と、を備えている。

位相群作成回路５０により割り当てられる所要数の位相群データの各々は、入力データのＮ位相サンプリングデータと見なすことができる。
Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１は、位相群データの中に、最適識別位相が得られない位相群データが存在した場合には、当該位相群データを除く位相群データの最適識別位相の中から、式（３）のように平均を求めることにより、データ再生位相を決定する。

次に、図１０を参照しながら、この発明の実施の形態３による効果について説明する。
図１０はこの発明の実施の形態３による第１の効果を示す説明図であり、前述（図５）と同様に、歪んだ入力データに対するサンプリング動作を示している。

この発明の実施の形態３によれば、まず、第１の効果として、高速サンプリング分解能相当のサンプリング性能を実現することにより、図１０のように、入力データのパルス幅の歪みに対しても、ビット開口部に識別位相を配置することが可能となる。

図１０において、上段の位相群Ｘは、歪んだ入力データのビット開口部に識別位相が配置されず、ビット開口を識別することが困難となってペナルティを発生する場合を示している。
一方、下段の位相群Ｙは、サンプリングクロック位相を歪んだ入力データのビット開口部に配置して、ビット開口を識別可能とし、Ｎ×Ｓ分解能に相当するパルス幅歪耐力に向上させた場合を示している。

すなわち、図１０内の位相群Ｘの矢印ように、Ｎ位相サンプリングのタイミングが、歪んだ入力データのビット開口部に識別位相を配置されず、ビット開口を識別することが困難となってペナルティを発生する場合であっても、位相群Ｙの矢印のように位相選択し、サンプリングクロック位相を歪んだ入力データのビット開口部に配置することにより、ビット開口を識別することができる。これにより、実質的にＮ×Ｓ分解能に相当するパルス幅歪耐力に向上させることができる。

また、この発明の実施の形態３によれば、第２の効果として、回路動作が複雑となる最適位相選択動作が、位相群作成回路５０の位相群作成動作により、集約された少数の入力位相サンプリングデータのみから実現することができるので、上記パルス幅歪耐力のサンプリング性能を確保しつつ、回路規模を小さく抑制することができる。

また、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１は、入力されたサンプリング位相数から、位相群数に収斂された位相数から最適位相を決定するので、組み合わせ条件を軽減して、最適位相決定動作を簡易にすることができる。これにより、同等のサンプリング性能を有する回路に対し、低消費電力化などを簡易に実現することができる。

たとえば、前述のように、２．５［Ｇｂｐｓ］×３２位相サンプリングを例にとると、従来の最適位相選択動作では、最大で２³²（＝２＾（Ｎ×Ｓ））のエッジ位相の組み合わせを考慮する必要がある。しかし、この発明の実施の形態３によれば、位相群作成回路５０において位相群を作成することにより、上記３２位相サンプリング動作に相当する最大で２³²以下となる「位相群作成動作＋８位相最適位相選択動作＋４位相再生位相決定動作」の組み合わせとすることが可能となる。これにより、同等のサンプリング性能を有する回路に対し、最適位相選択回路２７の回路規模低減および低消費電力化を実現することができる。

実施の形態４．
なお、上記実施の形態３（図７）では、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１を用いたが、図１１のように、位相群選択回路３２を含む位相群作成回路５０Ａを用いることにより、Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路５１を省略してもよい。

図１１はこの発明の実施の形態４に係るマルチレート再生装置を示すブロック図である。
図１１において、マルチレート再生装置は、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路３１と、位相群作成回路５０Ａと、Ｎ位相の最適位相選択回路３７と、Ｍ／Ｓ［ｂｐｓ］データ再生回路３９と、Ｍ［ｂｐｓ］データ再生回路４０と、を備えている。

Ｍ［Ｈｚ］×Ｎ位相サンプリング回路３１、最適位相選択回路３７、Ｍ／Ｓ［ｂｐｓ］データ再生回路３９、Ｍ［ｂｐｓ］データ再生回路４０および位相群作成回路５０Ａは、前述（図７）のＭ［Ｈｚ］×Ｎ位相サンプリング回路２１、最適位相選択回路２７、Ｍ／Ｓ［ｂｐｓ］データ再生回路２９、Ｍ［ｂｐｓ］データ再生回路３０および位相群作成回路５０に対応している。

位相群作成回路５０Ａは、位相群選択回路３２と、エッジ位相検出回路３３と、位相群決定回路３４と、ビット積算数決定回路３８と、を備えている。
位相群選択回路３２、エッジ位相検出回路３３、位相群決定回路３４およびビット積算数決定回路３８は、前述（図１）の位相群選択回路２、エッジ位相検出回路３、位相群決定回路４およびビット積算数決定回路８に対応している。

この場合、位相群作成回路５０Ａ内の位相群選択回路３２において、位相群の選択が行われるので、前述（図７）のＭ／Ｓ［ｂｐｓ］データ再生位相決定回路５１は、省略されている。

次に、図１１に示したこの発明の実施の形態４による動作について説明する。
まず、Ｍ［Ｈｚ］×Ｎ位相サンプリング回路３１は、入力データに基づくＮ×Ｓ位相サンプリングデータを、位相群作成回路５０Ａ内の位相群選択回路３２およびエッジ位相検出回路３３に入力する。

エッジ位相検出回路３３は、Ｎ×Ｓ位相サンプリングデータからデータエッジ位相を検出して、位相群決定回路３４に入力する。
ここで、データエッジ位相とは、Ｎ×Ｓ位相サンプリングデータにおいて、隣接する位相間のサンプリングデータが「・・・０→１・・・」または「・・・１→０・・・」となる変化点位相を意味する。

続いて、位相群決定回路３４は、エッジ位相検出回路３３により検出されたエッジ位相を、前述のＳ種類の位相群ごとに、ビット積算数決定回路３８が設定するビット積算数分だけ積算して、最も頻度の高い位相群を最適位相群として決定し、位相群選択回路３２に入力する。

位相群選択回路３２は、Ｓ種類の位相群データの中から、位相群決定回路３４により決定された最適位相群に対応する位相群データのみを抽出して、最適位相選択回路３７、Ｍ／Ｓ［ｂｐｓ］データ再生回路３９およびＭ［ｂｐｓ］データ再生回路４０に入力し、その他の位相群データのタイミングにおいてはデータ出力を停止する。

最適位相選択回路３７は、位相群決定回路３４により決定された最適位相群データが入力されたタイミングのみにおいて、最適識別位相を抽出し、Ｍ／Ｓ［ｂｐｓ］データ再生回路３９およびＭ［ｂｐｓ］データ再生回路４０に入力する。

Ｍ／Ｓ［ｂｐｓ］データ再生回路３９およびＭ［ｂｐｓ］データ再生回路４０は、入力された最適な識別位相に対応するサンプリング位相データを、所要のビットレート信号に再生し、Ｍ／Ｓ［ｂｐｓ］データおよびＭ［ｂｐｓ］データとして生成する。

以上のように、この発明の実施の形態４（図１１）に係るマルチレート再生装置は、Ｍ［Ｈｚ］×Ｎ位相サンプリングクロックを用いて入力データをオーバサンプリングすることにより、Ｎ位相サンプリングデータを生成するＭ［Ｈｚ］×Ｎ位相サンプリング回路３１と、エッジ位相検出回路３３、位相群決定回路３４および位相群選択回路３２を含み、Ｎ位相サンプリングデータを、入力データのビットレートに応じた所要数の位相群データに割り当てる位相群作成回路５０Ａと、位相群データから、位相群データごとの最適な識別位相でサンプリングされたデータの位相を最適識別位相として抽出する最適位相選択回路３７と、最適識別位相に対応するサンプリング位相データを、所要のビットレート信号に再生して出力するＭ／Ｓ［ｂｐｓ］データ再生回路３９と、を備えている。

位相群作成回路５０Ａにより割り当てられる所要数の位相群データの各々は、入力データのＮ位相サンプリングデータと見なすことができる。
また、エッジ位相検出回路３３は、入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合には、Ｎ×Ｓ位相サンプリングデータから１ビットごとにエッジ位相を検出し、位相群決定回路３４は、エッジ位相の検出結果に基づいて最適な位相群を決定し、位相群選択回路３２は、最適な位相群のみを位相群データとして出力する。

これにより、入力データのビットレートが、Ｍ／Ｓ［ｂｐｓ］（Ｓ＝２＾（ｘ）、ｘ＝１、２、３、・・・）の場合に、最適位相選択回路３７の動作を、１／Ｓ回に低減することができるので、省電力効果を得ることができる。

１、１１、２１、３１ Ｍ［Ｈｚ］×Ｎ位相サンプリング回路、２、１２、３２ 位相群選択回路、３、１３、３３ エッジ位相検出回路、４、１４、３４ 位相群決定回路、５、１５ セレクタ回路、５ａ、１５ａ、１６ セレクタ要素、６ Ｎ位相データ選択回路、７、２７、３７ 最適位相選択回路、８、１８、３８ ビット積算数決定回路、９、１９、２９、３９ Ｍ／Ｓ［ｂｐｓ］データ再生回路、１０、２０、３０、４０ Ｍ［ｂｐｓ］データ再生回路、５０、５０Ａ 位相群作成回路、５１ Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路。

Claims (10)

1. 光アクセスシステムの親局装置に設けられ、複数のビットレート信号に対して同一のサンプリングクロックを用いたマルチレート再生装置であって、
   前記親局装置からの入力データをオーバサンプリングしてＮ位相サンプリングデータを出力するＭ［Ｈｚ］×Ｎ位相サンプリング回路と、
   エッジ位相検出回路、位相群決定回路およびセレクタ回路を含み、前記Ｎ位相サンプリングデータを前記入力データのビットレートに応じた所要数の位相群にアサインして１つの位相群を出力する位相群選択回路と、
   前記Ｎ位相サンプリングデータから最適な識別位相でサンプリングされたデータの位相を抽出する最適位相選択回路と、
   前記位相群選択回路により選択された位相群データから、前記最適位相選択回路により選択された最適識別位相サンプリングデータのみを最適位相データとして出力するＮ位相データ選択回路と、
   前記最適位相データのビットレートを、所要のビットレート信号に再生して出力するデータ再生回路と、を備え、
   前記Ｍ［Ｈｚ］×Ｎ位相サンプリング回路は、
   前記入力データが、システム基準周波数に同期して入力され得る最大ビットレートＭ［ｂｐｓ］である場合には、Ｍ［Ｈｚ］のＮ位相クロックを生成して前記入力データをＮ位相オーバサンプリングし、
   前記入力データが、Ｍ［ｂｐｓ］の１／Ｓ（Ｓ＝２＾（ｘ）、ｘ＝０、１、２、・・・）のＭ／Ｓ［ｂｐｓ］のビットレートデータからなる場合には、前記入力データをＮ×Ｓ位相オーバサンプリングし、
   前記位相群選択回路は、前記入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、前記Ｎ×Ｓ位相オーバサンプリングによるＮ×Ｓ位相サンプリングデータをＳ個の位相群にアサインして、前記Ｓ個の位相群データのうちの、Ｍ／Ｓ［ｂｐｓ］のＮ位相分のサンプリングデータのみを１つの位相群データとして前記最適位相選択回路に入力し、
   前記エッジ位相検出回路は、前記入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、前記Ｎ×Ｓ位相サンプリングデータから１ビットごとに立上りエッジおよび立下りエッジの位相を検出し、
   前記位相群決定回路は、前記立上りエッジおよび前記立下りエッジの検出結果に基づき、前記セレクタ回路から１つの位相群を出力させることを特徴とするマルチレート再生装置。
2. 前記位相群決定回路は、前記入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合に、前記立上りエッジおよび前記立下りエッジの各位相から中心位相の所属する１つの位相群を抽出し、前記１つの位相群で検出した中心位相のみを選択して出力することを特徴とする請求項１に記載のマルチレート再生装置。
3. 前記位相群選択回路は、前記入力データとしてＭ［ｂｐｓ］データが入力された場合に、前記Ｍ［Ｈｚ］×Ｎ位相サンプリング回路からのＮ位相サンプリングデータを１つの位相群データとして通過させることを特徴とする請求項１に記載のマルチレート再生装置。
4. 前記データ再生回路は、
   前記入力データのビットレートがＭ［ｂｐｓ］の場合には、前記Ｍ［ｂｐｓ］のデータを再生し、前記入力データのビットレートがＭ／Ｓ［ｂｐｓ］の場合には、前記Ｍ／Ｓ［ｂｐｓ］のデータを再生することを特徴とする請求項１から請求項３までのいずれか１項に記載のマルチレート再生装置。
5. 前記位相群決定回路および前記最適位相選択回路に対してビット積算数を設定するビット積算数決定回路を備え、
   前記位相群決定回路は、エッジ位相検出回路の検出結果を前記ビット積算数分だけ積算し、最も頻度の高い位相群を最適位相群として決定し、
   前記最適位相選択回路は、前記ビット積算数ごとにエッジ位相のヒストグラムを作成し、最も頻度の高い位相をエッジ位相として抽出することを特徴とする請求項１から請求項４までのいずれか１項に記載のマルチレート再生装置。
6. 前記光アクセスシステムはＰＯＮシステムからなり、前記入力データはバーストデータからなることを特徴とする請求項１から請求項５までのいずれか１項に記載のマルチレート再生装置。
7. 前記位相群選択回路は、前記最適位相選択回路および前記Ｎ位相データ選択回路の機能を含むことを特徴とする請求項１から請求項６までのいずれか１項に記載のマルチレート再生装置。
8. Ｍ［Ｈｚ］×Ｎ位相サンプリングクロックを用いて入力データをオーバサンプリングすることにより、Ｎ位相サンプリングデータを生成するＭ［Ｈｚ］×Ｎ位相サンプリング回路と、
   前記Ｎ位相サンプリングデータを、前記入力データのビットレートに応じた所要数の位相群データに割り当てる位相群作成回路と、
   前記位相群データから、位相群データごとの最適な識別位相でサンプリングされたデータの位相を、最適識別位相として抽出する最適位相選択回路と、
   前記位相群データごとの最適識別位相の中から、平均を求めることにより、データ再生位相を決定するＭ／Ｓ［ｂｐｓ］データ再生位相決定回路と、
   前記最適識別位相および前記データ再生位相に対応するサンプリング位相データを、所要のビットレート信号に再生して出力するデータ再生回路と、を備え、
   前記位相群作成回路により割り当てられる所要数の位相群データの各々は、前記入力データのＮ位相サンプリングデータと見なすことができることを特徴とするマルチレート再生装置。
9. 前記Ｍ／Ｓ［ｂｐｓ］データ再生位相決定回路は、
   前記位相群データの中に、最適識別位相が得られない位相群データが存在した場合には、当該位相群データを除く位相群データの最適識別位相の中から、平均を求めることにより、前記データ再生位相を決定することを特徴とする請求項８に記載のマルチレート再生装置。
10. Ｍ［Ｈｚ］×Ｎ位相サンプリングクロックを用いて入力データをオーバサンプリングすることにより、Ｎ位相サンプリングデータを生成するＭ［Ｈｚ］×Ｎ位相サンプリング回路と、
    エッジ位相検出回路、位相群決定回路および位相群選択回路を含み、前記Ｎ位相サンプリングデータを、前記入力データのビットレートに応じた所要数の位相群データに割り当てる位相群作成回路と、
    前記位相群データから、位相群データごとの最適な識別位相でサンプリングされたデータの位相を最適識別位相として抽出する最適位相選択回路と、
    前記最適識別位相に対応するサンプリング位相データを、所要のビットレート信号に再生して出力するデータ再生回路と、を備え、
    前記位相群作成回路により割り当てられる所要数の位相群データの各々は、前記入力データのＮ位相サンプリングデータと見なすことができ、
    前記エッジ位相検出回路は、前記入力データとしてＭ／Ｓ［ｂｐｓ］データが入力された場合には、前記Ｎ×Ｓ位相サンプリングデータから１ビットごとにエッジ位相を検出し、
    前記位相群決定回路は、前記エッジ位相の検出結果に基づいて最適な位相群を決定し、
    前記位相群選択回路は、前記最適な位相群のみを位相群データとして出力することを特徴とするマルチレート再生装置。

Images