JP2008072041A - 有機半導体素子の製造方法 - Google Patents

Abstract

【課題】パターニングされた有機半導体層を有する有機半導体素子において、有機半導体層の製膜後のプロセスによる劣化に対して、劣化した半導体特性を回復させる。
【解決手段】有機半導体を用いた電子素子を製造する時に、劣化した有機半導体と溶媒とを接触させ、前記有機半導体の半導体特性を回復させる半導体特性回復工程を行う。
【選択図】なし

Description

本発明は、電界効果トランジスタ等の有機半導体素子の製造方法に関する。

従来、電子半導体素子の材料として、シリコン等の無機材料が広く用いられてきた。しかし、近年、有機半導体を材料として用いた有機半導体素子を製造する試みがなされている。具体的には、導電性高分子、共役高分子を利用した例（特許文献１）、低分子化合物を利用した例（特許文献２）などが報告されている。
有機半導体は、優れた特性を有する材料として、様々な有機半導体素子に利用されており、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）においても、多く用いられている。

電界効果トランジスタは、バイポーラトランジスタと並んで重要なスイッチ、増幅素子として利用されている。電界効果トランジスタは、半導体材料に、ソース電極及びドレイン電極、並びに、絶縁体層を介してゲート電極を設けた構造を有しており、基本的には、ｐ型あるいはｎ型の一方のキャリアが電荷を輸送する、ユニポーラ素子の代表的なものである。

電界効果トランジスタは、ゲート電極に電圧を印加していない状態では、ソース電極−ドレイン電極間の導電性がない。しかし、ゲート電極に一定の電圧（以下、適宜「スレッショルド電圧」という）以上の電圧を印加すると、半導体層に与えられた電場強度に依存して、半導体層内のチャネル部分にキャリアが発生する。そのキャリアが蓄積層を形成することで、ソース電極とドレイン電極との間の導電性が上昇する。
即ち、電界効果トランジスタは、ゲート電圧に依存したソース電極−ドレイン電極間の電流を制御する可変スイッチのような動作をする。

有機電界効果トランジスタは、電界効果トランジスタのうち、その半導体層の材料として、有機半導体を用いたものである。有機電界効果トランジスタの有機半導体層は、溶液の塗布法を用いて製膜した後のエッチング処理によるパターニングや、印刷法によるパターニングを経て所望の形状に形成される。

有機半導体材料を用いた電界効果トランジスタ（これを適宜「有機電界効果トランジスタ」又は「有機ＦＥＴ」という。）は、そのほとんどが無機半導体より低温プロセスで製造されているため、プラスチック等からなる基板やフィルムを用いることができ、軽量で壊れにくい素子を製作することができる。
また、有機半導体材料は、そのバリエーションが豊富であり、分子構造を変化させることにより、容易に材料特性を変化させることが可能である。そのため、異なる機能を組み合わせることで、従前のシリコン等の無機半導体では不可能な機能、素子を実現することができる。

上述したように、有機電界効果トランジスタは、溶液を用いた低温プロセスで製造可能という、無機半導体材料を用いたトランジスタには無い有効な特徴を有している。そのような低温プロセスの一例として、有機電界効果トランジスタの有機半導体層を、印刷法によってパターニング処理により形成する方法や、塗布法によって有機半導体層を製膜した後に、エッチング処理によってパターニング処理を施す方法等がある。

有機半導体層にパターニング処理を施すことによって、有機電界効果トランジスタの不必要な部分から有機半導体を取り除き、例えば有機半導体による素子間の短絡を防止させることや、ゲート絶縁層の欠陥による有機半導体層からゲート電極への漏れ電流を防止して、半導体特性の低下を防止させることができる。また、有機半導体は可視光領域に吸光特性を有するものもが多いので、パターニングによって、ディスプレイ素子として使用する場合に透明である必要のある部分を、有機半導体に覆われなくすることができる。

印刷法によるパターニング処理には、例えばインクジェット法やスタンプ法がある。印刷法は有機半導体をインクとして扱い、所望の形状にあわせて、印刷によって有機半導体を形成する方法である。しかし、印刷法ではインクとして好ましい物性を有する有機半導体にしか適用することができず、技術的に容易ではない。

一方、塗布法で製膜した後に、エッチング処理によってパターニング処理をすることで得られた有機半導体層は、従前のシリコン等の無機材料を用いた蒸着等による形成方法に比べて、層形成コスト面で優位であり、大面積の素子を低コストで製造することが可能である。

このようなエッチング処理の微細加工技術としては、例えば反応性イオンエッチング法、レーザーアブレーション法、溶媒によるエッチング法、逆スパッタ法、イオンミル法、プラズマエッチング法（電子サイクロトロン共鳴方式、高周波方式等）、スパッタエッチング法等が用いられている。

特開昭６１−２０２４６９号公報 特許第２９８４３７０号公報

しかしながら、有機半導体層のパターニング処理を施された部分は、印刷法の様なマイルドな条件下でパターニング処理されたものであっても、劣化しやすいという課題を有していた。さらに、上述の微細加工技術にあっては、何れの方法であっても、製膜された有機半導体層をエッチング処理する際のプロセス雰囲気に曝すと、有機半導体層にエッチング処理を施された面が劣化する課題を有していた。

有機半導体層のエッチング処理等を施された面は、ゲート電極によって電圧を印加していない状態であっても、劣化によりキャリア密度が上がるため、高導電層が形成される。この劣化して常時高導電層が形成されている部分が、ソース電極とドレイン電極とを短絡すると、ゲート電極に電圧を印加していない状態におけるソース電極−ドレイン電極間の電流（以下、「オフ電流」という。）を上昇させる。これが、延いては半導体特性の低下を招いてしまうという課題を有していた。

従って、パターニング処理に代表される、実用上有用であっても半導体にダメージを与えるプロセスは、そのプロセスを避けたり、ダメージを与えないように複雑なプロセスが用いられたりしてきた。

本発明は、上記課題に鑑みてなされたものである。即ち、本発明の目的は、パターニング処理をされた有機半導体層を有する有機半導体素子において、劣化した半導体特性を回復させることにある。

本発明者らは、上記実情に鑑み鋭意検討を行った結果、有機半導体を用いた電子素子を製造する時に、有機半導体層の製膜後のプロセスによる劣化に対して、劣化した有機半導体層を溶媒と接触させることにより、該劣化した有機半導体層の半導体特性の回復ができることを見出し、本発明を完成させた。

即ち、本発明の要旨は、有機半導体と溶媒とを接触させ、前記有機半導体の半導体特性を回復させる半導体特性回復工程を行うことを特徴とする、有機半導体素子の製造方法に関する（請求項１）。

この場合、前記有機半導体を前記溶媒に浸漬することで、前記溶媒と接触させることが好ましい（請求項２）。

また、該半導体特性回復工程の後に、前記有機半導体を加熱する加熱工程を行うことも好ましい（請求項３）。

さらに、前記有機半導体にパターニング処理をするパターニング工程の後に、該半導体特性回復工程を行うことが好ましい（請求項４）。

このとき、前記パターニング処理が、反応性イオンエッチング処理であることが好ましい（請求項５）。

また、前記有機半導体がポルフィリン化合物であることが好ましい（請求項６）。

本発明によれば、パターニング処理をされた有機半導体層を有する有機半導体素子において、劣化した半導体特性を回復させることができる。さらに、本発明は、既存のエッチング処理方法でも、有機半導体に適応でき、実用上大変有用である。

以下、本発明の実施の形態につき、図面を用いて詳細に説明するが、本発明は以下の実施の形態に制限されるものではなく、本発明の要旨を逸脱しない範囲において、任意に変形して実施することができる。

なお、本発明で「パターニング」とは、所望の形状に構成部品を形成する処理（パターニング処理）を施すことであり、あらかじめ所望の形状で構成部品を形成してもよいし、一様な膜状に製膜された構成部品にエッチング処理等を施して所望の形状に形成してもよい。このようなパターニング処理は、有機半導体層、ゲート電極等を始めとした、全ての有機半導体素子に適用できる。

また、パターニング処理による有機半導体層の劣化の度合いは、パターニング処理の種類によって異なる。パターニング処理の手法として、印刷法、エッチング法（エッチング処理を施す方法）、スタンプ法等が挙げられるが、中でもエッチング法を用いた場合に、得られる有機半導体層の劣化が生じやすくなる傾向がある。従って、本発明の適用によって得られる効果もより顕著となる。

これらのことから、以下の本発明の実施の形態は、有機半導体素子の一例として、エッチング処理を施した有機電界効果トランジスタを例に用いて説明する。ただし、本発明は、有機電界効果トランジスタに限定されるものではなく、有機半導体層を有する有機半導体素子であればよい。さらに、下記の有機電界効果トランジスタの構成も一例であり、これに限定されるものではない。

［Ｉ．有機電界効果トランジスタの製造方法］
〔Ｉ−１．基本構成〕
図１（ａ），（ｂ）は、本発明の実施形態にかかる有機電界効果トランジスタの例を模式的に表わす図である。図１（ａ）は有機電界効果トランジスタを上方からみた模式的な平面図であり、図１（ｂ）は図１（ａ）のａ−ａ’面における模式的な断面図である。

図１（ａ），（ｂ）の有機電界効果トランジスタは、ソース電極１と、ドレイン電極２と、ゲート電極３と、ゲート絶縁層４と、パターニングされた有機半導体５と、基板６とを備えてなる。
ソース電極１とドレイン電極２とは、互いに接触しないように、且つ、有機半導体層５にそれぞれ接するように設けられている。また、ゲート電極３は、ゲート絶縁層４によってソース電極１、ドレイン電極２、及び有機半導体層５から隔てられるように設けられる。更に、これらの構成要素は基板６によって支持されている。

以下、図２を用いて、本発明の有機半導体素子の製造方法を、電界効果トランジスタを例に説明する。図２（ａ）〜（ｉ）は、有機電界効果トランジスタの製造方法の一例を時系列に沿って図示したものである。図２（ａ）〜（ｉ）は、図１（ｂ）と同じ方向からみた、模式的な断面図である。なお、図２（ａ）〜（ｉ）において、図１（ａ），（ｂ）に示す構成要素と同一の構成要素については、同一の符号を用いて表し、その説明は省略するものとする。

〔Ｉ−２．基板上へのゲート電極の形成工程〕
基板６上に、電界効果トランジスタの用途等に応じて所望の形状に形成したゲート電極３を設ける（図２（ａ）参照）。以下、基板６、ゲート電極３、及びゲート電極３の形成方法について説明する。

（基板）
基板６の材料は、その上に設けられる有機電界効果トランジスタの各構成要素を支持できるものであれば、特に制限されない。例としては、公知のガラス、ポリシロキサン等の無機基板、及び各種有機ポリマー等の有機基板が挙げられる。これらのうち、ポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリエーテルスルフォン、エポキシ樹脂、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸、ポリシルセスキオキサン、及びポリオレフィン等のビニル系ポリマー等の有機ポリマーが好適である。中でも、ポリエチレンテレフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸等の縮合系ポリマーや、ポリビニルフェノール等の架橋体が、耐熱性や耐溶剤性の点から好ましく、ポリエステル、ポリカーボネート、ポリイミド、ポリベンゾオキサゾールが更に好ましく、ポリエチレンテレフタレート等のポリエステル、又はポリイミドが特に好ましい。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

また、基板６は、上述の主材料に加え、必要に応じて、充填材、添加剤等の成分を含んでいてもよい。これらの成分も、一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

なお、基板６の材料は、ガラス転移点が４０℃以上であることが好ましい。ガラス転移点が４０℃より低いと、流動性が大き過ぎるため、他の層の積層時や加熱時に軟化して基板を維持し難くなる傾向がある。

また、基板６の材料は、線膨張係数が通常２５×１０^-5ｃｍ／ｃｍ・℃以下、中でも１０×１０^-5ｃｍ／ｃｍ・℃以下であることが好ましい。線膨張係数が大きすぎると、製造時の熱処理において寸法変化を起こし易く、そのため精密な加工が難しく、また、有機電界効果トランジスタの性能が安定しない傾向がある。

また、基板６の材料は、有機電界効果トランジスタの各構成要素の形成時の使用溶媒に対して耐溶剤性を示すものが好ましく、また、基板に接して設けられる構成要素（上記の各実施形態の構成においては、ゲート絶縁層及びゲート電極）との密着性が高いものが好ましい。

基板６の厚みは、通常０．０１ｍｍ以上、中でも０．０５ｍｍ以上、また、通常１０ｍｍ以下、中でも２ｍｍ以下、更には１ｍｍ以下の範囲とすることが好ましい。
具体的に、例えば、有機ポリマーを主材料とする基板６の場合は、０．０５〜０．１ｍｍ程度とし、ガラス、シリコン等を主材料とする基板６の場合は、０．１〜１０ｍｍ程度とすることが好ましい。

（ゲート電極）
ゲート電極３の構成材料としては、導電性を示す材料であれば特に制限されず、公知の材料を任意に選択して用いることができる。ゲート電極の材料の例としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、ＩｎＯ₂、ＳｎＯ₂、ＩＴＯ等の導電性金属酸化物、樟脳スルホン酸がドープされたポリアニリン、パラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等の、ドープされた導電性高分子、及び、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散されてなる導電性複合材料等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

ゲート電極３の厚みは、特に制限されるものではないが、通常０．０１μｍ以上、中でも０．０２μｍ以上、また、通常２μｍ以下、中でも１μｍ以下の範囲とすることが好ましい。

（ゲート電極の形成方法）
ゲート電極３は、例えば、真空蒸着法、スパッタ法、塗布法、ゾルゲル法等により一様な電極材料の膜が形成される。膜を形成した後に、その膜をパターニングする。パターニングの方法としては、例えば、ウェットあるいはドライエッチングを利用したものが挙げられ、中でも、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、マイクロコンタクトプリンティング等のソフトリソグラフィー法、リフトオフ法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成する、レーザーアブレーション法も可能である。さらには、予め所望のパターンで電極材料を塗布する、インクジェット印刷、スクリーン印刷、オフセット印刷、及び凸版印刷等の印刷法も可能である。

（配線部）
なお、ゲート電極３を設けるのと同時に、ソース電極１やドレイン電極２（共に、後に詳述する）と接続され、電子回路を配線するための配線部７を設けることもできる。
配線部７は、導電性を示す材料であれば、公知の材料を任意に選択して用いることができる。さらに、これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。ただし、配線部７はゲート電極３と同じ素材で形成されることが好ましい。また、配線部７のパターニングの方法は、ゲート電極３をパターニングすることができる何れの方法でも行うことができるが、基板上６に設けられたゲート電極３と同じ方法でパターニングすることが好ましい。製作工程が複雑になり、コスト高になるのを避けるためである。

これらのことから、配線部７は、ゲート電極３と同じ材料を用いて、同じパターニングの方法を用いることによって、基板６上に一度に形成されることが好ましい。生産効率を上げることで、コスト抑制ができるためである。

〔Ｉ−３．ゲート絶縁層の形成工程〕
ゲート電極３が設けられた基板６上に、ゲート絶縁層４を設けてパターニングする（図２（ｂ）参照）。以下、ゲート絶縁層４、及びゲート絶縁層４の形成方法について説明する。

（ゲート絶縁層）
ゲート絶縁層４は、ソース電極１、ドレイン電極２、及び有機半導体層５と、ゲート電極３とを電気的に絶縁する層である。

ゲート絶縁層４の材料は、絶縁性を有する材料ならば特に限定されないが、例えば、ポリメチル（メタ）アクリレート、ポリスチレン、ポリビニルフェノール、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体、二酸化珪素、酸化アルミニウム、酸化チタン等の酸化物、ＳｒＴｉＯ₃、ＢａＴｉＯ₃等の強誘電性酸化物、窒化珪素等の窒化物、硫化物、フッ化物等の誘電体、或いはこれら誘電体の粒子を分散させたポリマー、等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

ゲート絶縁層４としては、ゲート電極３への漏れ電流、及び電界効果トランジスタの低ゲート電圧駆動に関係することから、室温での電気伝導度が通常１０^-9Ｓ／ｃｍ以下、中でも１０^-14Ｓ／ｃｍ以下であることが好ましい。また、比誘電率が通常２．０以上、中でも２．５以上であることが好ましい。

ゲート絶縁層４の厚みは、通常０．０１μｍ以上、中でも０．１μｍ以上、更には０．２μｍ以上、また、通常４μｍ以下、中でも２μｍ以下、更には１μｍ以下の範囲であることが好ましい。

（ゲート絶縁層の形成）
ゲート絶縁層４は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法・化学気相成長法）、スパッタ法、真空蒸着法、スピンコーティング法等の塗布法、溶液キャスティング法等により、一様なゲート絶縁層４の材料の膜として形成される。また、通常は膜を形成した後に、その膜をパターニングする。パターニングの方法としては、例えば、ウェットあるいはドライエッチングを利用したフォトリソグラフィー法、光硬化樹脂を用いて所望のパターンに露光して硬化する方法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することにより、直接パターンを形成する、レーザーアブレーション法も可能である。
別のパターニングの方法としては、予め所望のパターンでゲート絶縁層４の材料を塗布する、インクジェット印刷、スクリーン印刷、オフセット印刷、及び凸版印刷等の印刷法も可能である。

例えば、光硬化樹脂を用いて所望のパターンに露光して硬化する方法では、ゲート絶縁層４の前駆体として、紫外線などを照射すると硬化する未架橋ポリマー層を、上記何れかの膜の形成方法で形成する。未架橋ポリマー層を形成した後、紫外線照射処理、又は加熱処理によって架橋構造を形成して架橋ポリマー層を形成する。この方法によれば、紫外線照射による架橋処理中に、フォトマスク等を使用することによってパターニングが可能であり、紫外線未照射の未架橋ポリマー部分は有機溶媒等で容易に除去することができる。このパターニング処理を施すことによって、ビアホール構造を電子回路中に構築することが容易となる。

〔Ｉ−４．ソース電極及びドレイン電極の形成工程〕
ゲート絶縁層４を設けた後に、その上層に、パターニングによって所望の形状にしたソース電極１及びドレイン電極２を設ける（図２（ｃ）参照）。以下、ソース電極１、ドレイン電極２、並びにソース電極１及びドレイン電極２の形成方法について説明する。

（ソース電極及びドレイン電極）
ソース電極１及びドレイン電極２の構成材料としては、ゲート電極３の場合と同様、導電性を示す材料であれば特に制限されず、公知の材料を任意に選択して用いることができる。ソース電極１及びドレイン電極２の材料の例としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、コバルト、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、ＩｎＯ₂、ＳｎＯ₂、ＩＴＯ等の導電性金属酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレン、等の導電性高分子や有機半導体及びそのドーピングされた材料、シリコン、ゲルマニウム、ガリウム砒素、等の半導体及びそのドーピングされた材料、フラーレン、カーボンナノチューブ、グラファイト等の炭素材料、及び、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散されてなる導電性複合材料等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

ソース電極１及びドレイン電極２の厚みは、特に制限されるものではないが、通常０．０１μｍ以上、中でも０．０２μｍ以上、また、通常２μｍ以下、中でも１μｍ以下の範囲とすることが好ましい。

（ソース電極・ドレイン電極の形成）
ソース電極１及びドレイン電極２は、ゲート電極３と同様、例えば、真空蒸着法、スパッタ法、塗布法、ゾルゲル法等により一様な電極材料の膜が形成される。膜を形成した後に、その膜をパターニングする。パターニングの方法としては、例えば、ウェットあるいはドライエッチングを利用したものであって、中でも、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、マイクロコンタクトプリンティング等のソフトリソグラフィー法、リフトオフ法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成する、レーザーアブレーション法も可能である。
別のパターニングの方法としては、予め所望のパターンで電極材料を塗布する、インクジェット印刷、スクリーン印刷、オフセット印刷、及び凸版印刷等の印刷法も可能である。

（ソース電極とドレイン電極とのギャップの間隔及び幅）
有機電界効果トランジスタは、ソース電極１及びドレイン電極２で挟まれるチャネル部分の電流をゲート電極３により制御して、スイッチング或いは増幅の動作をする。このチャネル部分の長さ（即ち、ソース電極１とドレイン電極２とのギャップ間隔）は、一般に狭いほどトランジスタとしての特性が上昇するが、狭過ぎるとオフ電流が増加したり、オンオフ比が小さくなる、いわゆるショートチャンネル効果が生じる傾向がある。また、チャネルの幅（即ち、ソース電極１とドレイン電極２との間の領域の幅）が大きくなると、大きな電流を流せるようになるという点で好ましいが、大き過ぎると素子の面積が大きくなり、集積化の面で不利になる場合がある。なお、ソース電極１及びドレイン電極２を櫛型電極にすることにより、長いチャネル長を得ることができる。

従って、チャネル長は、通常１００ｎｍ以上、中でも５００ｎｍ以上、更には１μｍ以上、また、通常３００μｍ以下、中でも１００μｍ以下、更には５０μｍ以下の範囲であることが好ましい。
また、チャネルの幅は、通常５００ｎｍ以上、中でも５μｍ以上、更には１０μｍ以上、また、通常２０ｍｍ以下、中でも５ｍｍ以下、更には１ｍｍ以下の範囲であることが好ましい。

〔Ｉ−５．有機半導体層の製膜工程〕
ソース電極１及びドレイン電極２を設けた後に、その上層に有機半導体層５を設ける（図２（ｄ）参照）。以下、有機半導体層５、及び有機半導体層５の形成方法について説明する。

（有機半導体層）
有機半導体層５の材料となる有機半導体材料としては、有機物を主成分とする半導体であれば特に制限されず、任意の材料を使用することができる。具体例としては、ナフタセン、ペンタセン、ピレン、フラーレン等の縮合芳香族炭化水素、α−セキシチオフェン等のオリゴマー類、フタロシアニンやポルフィリン等の大環状化合物、α−セキシチオフェンやジアルキルセキシチオフェンに代表される、チオフェン環を４個以上含むオリゴチオフェン類、或いは、チオフェン環、ベンゼン環、フルオレン環、ナフタレン環、アントラセン環、チアゾール環、チアジアゾール環、ベンゾチアゾール環を合計４個以上連結したもの、アントラジチオフェン、ジベンゾチエノビスチオフェン、α，α’−ビス（ジチエノ［３，２−ｂ’：２’，３’−ｄ］チオフェン）等の縮合チオフェン及びその誘導体、ナフタレンテトラカルボン酸無水物、ナフタレンテトラカルボンサンジイミド、ペリレンテトラカルボン酸無水物、ペリレンテトラカルボン酸ジイミド等の、芳香族カルボン酸無水物やそのイミド化物、銅フタロシアニン、パーフルオロ銅フタロシアニン、テトラベンゾポルフィリン及びその金属塩等の大環状化合物、ポリチオフェン、ポリフルオレン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリフェニレン、ポリアセチレン、ポリピロール、ポリアニリン、特に、レジオレギュラーポリチオフェンのような自己組織化を示すものや、ポリフルオレンやその共重合体に代表される液晶性を示す高分子等が挙げられる。これらの有機半導体材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。また、有機半導体材料のみを用いてもよいが、有機半導体材料以外の材料と混合して用いることもできる。更には、異なる材料からなる複数の層の積層構造として用いることも出来る。

中でも、有機半導体層５の材料としては、有機溶媒に対する溶解性の低く結晶性の高い有機半導体材料が好ましい。具体的には、アザアヌレン化合物が好ましく、ポルフィリン骨格を有する化合物（以下「ポルフィリン系化合物」と略称する。）やフタロシアニン骨格を有する化合物（以下「フタロシアニン系化合物」と略称する。）がより好ましい。ポルフィリン系化合物の具体例としては、特にベンゾポルフィリンおよびそのＣｕやＺｎ等の金属錯体が好ましい。フタロシアニン系化合物の具体例としては、銅フタロシアニン、Ｆ₁₆ＣｕＰＣ等のハロゲン化フタロシアニン等が挙げられる。さらには、特開２００４−６７５０号公報に記載された、ポルフィリン骨格を有する化合物が好ましい。

有機半導体層５の膜厚は、薄過ぎると電流の流れる部分が制限され、特性が不充分になってしまう傾向があり、厚過ぎると製膜に用いる材料が多くなったり、製膜時間が長くなったりしてコストアップにつながり、且つ、オフ電流が流れやすくなりオンオフ比を大きく取れなくなる傾向がある。従って、好ましい有機半導体層の膜厚は、通常５ｎｍ以上、中でも１０ｎｍ以上、更には３０ｎｍ以上、また、通常１０μｍ以下、中でも１μｍ以下、更には５００ｎｍ以下の範囲である。

（有機半導体層の製膜方法）
有機半導体層５は、上述の有機半導体材料等の材料を種々の方法で製膜することにより、形成することができる。例えば、有機半導体層５を真空プロセスで形成することが出来る。
この場合は、有機半導体材料をルツボや金属のボートに入れて真空中で加熱し、基板等に付着させる真空蒸着法を用いることが出来る。この際、真空度としては、１×１０^-3Ｔｏｒｒ以下、好ましくは１×１０^-5Ｔｏｒｒ以下である。なお、１Ｔｏｒｒ≒１３３Ｐａである。また、基板温度でトランジスタの特性が変化するので、最適な基板温度を選択することが望ましいが、通常０℃以上、２００℃以下の範囲が好ましい。また、蒸着速度は通常０．０１Å／秒以上、好ましくは０．１Å／秒以上、また、通常１００Å／秒以下、好ましくは１０Å／秒以下の範囲が用いられる。材料を蒸発させる方法としては、加熱の他、加速したアルゴン等のイオンを衝突させるスパッタ法も用いることが出来る。

また、ある程度の溶解性を有する材料に関しては、塗布による製膜が可能である。塗布の方法としては、例えば溶液をたらすだけのキャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、更にはこれらの手法を複数組み合わせた方法を用いることができる。更に、塗布に類似の技術として、水面上に形成した単分子膜を基板に移し積層するラングミュア・ブロジェット法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入する方法等も挙げられる。

上記の、有機半導体層５の形成方法の他に、溶解性の高い有機半導体前駆体を上記塗布法により製膜し、それを加熱処理等により有機半導体層５に変換することにより、有機半導体層５を形成することがさらに好ましい。塗布法で有機半導体の膜を製膜した場合、一様に製膜した有機半導体層５を後でパターニングしたりするなど、種々のプロセスの影響で劣化することが多いためである。なお、この方法の一例が特開２００４−６７５０号公報及び特開２００５−９３９９０号公報に記載がある。このような有機半導体前駆体の例としては、テトラベンゾポルフィリン及びペンタセンがこれまでに報告されている。

〔Ｉ−６．マスクの形成工程〕
有機半導体層５を設けた後に、その上層の所望の部位にマスク８を設ける（図２（ｅ）参照）。〔Ｉ−５．有機半導体層の製膜工程〕で形成した有機半導体層５にエッチング処理を施すに際して、有機半導体層５の劣化を極力避ける保護層として機能するからである。以下、マスク８、及びマスク８の形成方法について説明する。

（マスク）
マスク８の材料は、エッチング処理に際して所望の部位の有機半導体層を保護できるものであれば特に制限されないが、例えば、フォトレジスト、パターニングした金属膜、パターニングした酸化物膜、パターニングした窒化物膜、パターニングしたポリマー膜等が挙げられる。なお、これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。

〔Ｉ−７．有機半導体層のエッチング処理工程〕
形成した有機半導体層５にエッチング処理を施して、有機半導体層５の不必要な部分を除去する（図２（ｆ）参照）。以下、有機半導体層５のエッチング方法について説明する。

（有機半導体層のエッチング処理）
有機半導体層５のエッチング処理は、例えば、酸素プラズマ等を用いた反応性イオンエッチング法（ＲＩＥ法）、溶媒によるエッチング法、逆スパッタ法、Ａｒ等のイオン粒子をぶつけるイオンミル法、プラズマエッチング法（電子サイクロトロン共鳴方式、高周波方式等）、スパッタエッチング法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成する、レーザーアブレーション法も可能である。

通常、これらのエッチング処理などのパターニング処理をした場合、有機半導体層５が劣化し、半導体特性が低下することになる。しかし、本実施形態の有機電界効果トランジスタの製造方法では、後述する半導体特性回復工程において、有機半導体層５の半導体特性を回復させることができるため、前記劣化が最終製品に大きく悪影響を及ばすことは回避できる。

エッチング処理によって有機半導体層５をパターニングした後で、マスク８を除去する。通常、マスク８の除去は、適切な溶媒、あるいはエッチング法等によってマスク８を溶解・除去することにより行う（図２（ｇ）参照）。

〔Ｉ−８．半導体特性回復工程〕
有機半導体層５のパターニング処理により劣化した、有機半導体層５の半導体特性を、溶媒に接触させることで回復させる。

＜Ｉ−８（１）．有機半導体層を劣化させる要因＞
一般的に、有機半導体層５のエッチング処理等を施された部分は、活性種又はエネルギーが作用することにより、有機半導体層５の一部又は全部の劣化が引き起こされる。劣化が生じている部分では、ゲート電極３によって電圧を印加していない状態であっても、半導体中のキャリア密度が回復し、高電導層が形成され、半導体特性が悪化することが多い。

このように、有機半導体層５を劣化させる要因としては、上述したように、有機半導体層５のパターニングが考えられる。

有機半導体層５のパターニングとしては、例えばＲＩＥ法による、酸素、フッ化炭素、又は塩素等のガスプラズマ雰囲気への暴露、レーザーアブレーションによる高出力レーザー光への暴露、半導体を溶解するための溶媒処理等により、劣化する可能性がある。

また、有機半導体層５形成後にゲート電極３、ソース電極１、又はソース電極２等の電極のパターニングによって、劣化する可能性もある。

その他、有機半導体層５が劣化する原因として、有機半導体層５の種々の雰囲気への暴露も考えられる。また、有機半導体層５形成後の別の層の形成（例えば、保護層の塗布、蒸着など）やその層のパターニングによっても、有機半導体層５が劣化する可能性がある。

＜Ｉ−８（２）．半導体特性回復工程の内容＞
このような劣化に対して、半導体特性回復工程を行えば、半導体特性を回復させることができる。半導体特性回復工程とは、劣化した有機半導体層５に溶媒を接触させる工程であり、この工程を経ることで劣化した有機半導体層５の半導体特性が回復する。
中でも、有機半導体層５をパターニングしたことによる劣化に対して、特に顕著に半導体特性の回復を示す。以下、劣化した有機半導体層５の半導体特性を回復させる、半導体特性回復工程について詳細に説明する。

（半導体特性の定義）
半導体特性回復工程は、溶媒を有機半導体層５に接触させる工程をいい、その工程によって有機半導体層５の半導体特性が回復する。半導体特性とは、一般に、移動度、オンオフ比、スレッショルド電圧の値等によって評価されるが、本発明の半導体特性回復工程によれば、半導体特性のうち、少なくとも１つ、好ましくは２つ以上の半導体特性に対して有効である。

本発明の半導体特性回復工程は、上記の半導体特性の中でも、移動度、オンオフ比、スレッショルド電圧の値に対して回復効果が高いが、中でもオンオフ比、及びスレッショルド電圧、特にはオンオフ比に対して回復効果が高い。これらの特性は、有機半導体層５の劣化によって変化しやすいが、特にオンオフ比は変化しやすい特性があるためである。

（半導体特性の測定法）
上記の半導体特性のうち移動度、オンオフ比、及びスレッショルド電圧は、半導体パラメータアナライザー（例えばアジレント４１５９Ｃやアジレント４１５６Ｃ）を用いて測定した。測定は、様々なゲート電圧（Ｖ_g）、ドレイン電圧（Ｖ_d）、ソース電圧（通常は０Ｖ）を印加して、ドレイン電流（Ｉ_d）を測定し、これらの特性を求めた。

標準的な方法としては、Ｖ_gを固定してＩ_d−Ｖ_dをプロットした時に、Ｖ_d＞＞Ｖ_gでＩ_dの飽和が見られるが、この飽和電流Ｉ_d ^satの平方根をＶ_gに対してプロットし、下記式（１）の関係式から、移動度μとスレショルド電圧Ｖｔを求めた。なお、式（１）中、Ｃｉは静電容量を示している。

（有機半導体層と溶媒との接触）
劣化した有機半導体層５は、溶媒との接触によって半導体特性が回復する。接触の方法は特に制限されないが、例えば、有機半導体層５を溶媒に浸漬する手法、有機半導体層５に溶媒を塗布する手法、有機半導体層５に溶媒を噴霧する手法、有機半導体層５を溶媒で洗い流す手法、有機半導体層５に溶媒を刷毛する手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。

有機半導体層５と溶媒とが接触する時間は、特に制限されず、有機半導体層５の劣化の程度や劣化が生じた原因によって任意に調整できる。従って、接触の時間は上記何れの手法を用いた場合でも、通常０．１秒以上、好ましくは１秒以上、更に好ましくは５秒以上、通常２４時間以下、好ましくは５時間以下である。

また、有機半導体層５に溶媒が接触する温度は、通常室温でよいが、加熱しても冷却してもよい。従って、接触の温度は上記何れの手法を用いた場合でも、通常０℃以上、好ましくは１０℃以上、さらに好ましくは２０℃以上、通常２００℃以下、好ましくは１６０℃以下、さらに好ましくは１２０℃以下である。ただし、接触する溶媒の沸点以下の温度が好ましい。

ただし、溶媒を有機半導体層５に接触させるときに、有機半導体層５にかかる圧力が強すぎたり、温度が高すぎたりすると、有機半導体層５が基板６から剥がれる可能性がある。従って、適宜、有機半導体層５が基板６から剥がれない条件の範囲で接触させることが好ましい。

また、上記何れかの手法を用いた場合でも、溶媒との接触後、さらに有機半導体層５の表面に溶媒を流して洗浄することが好ましい。溶媒によって溶け出した、有機半導体層５に作用している活性種等が、再付着することを防止するためである。

本実施形態では、半導体特性回復工程を有機半導体層５のエッチング処理工程の後に行っているが、必要に応じて各工程の後に行ってもよい。即ち、半導体特性回復工程は、上述の電界効果トランジスタの製造方法に関する一連の工程中、少なくとも１回、必要に応じて複数回行ってよい。
また、半導体特性回復工程は、有機半導体層５に劣化が生じる毎に行うことが好ましい。有機半導体層５の劣化を進行させないためである。ただし、劣化が進行しない、あるいは蓄積しない場合には、１回のみ行うことも可能である。

なお、半導体特性回復工程は、パターニングに用いたマスク８など、パターニングによる劣化から有機半導体層を保護する層を除去した後で行うことが好ましい。有機半導体層５に溶媒が直接接することで、半導体特性が回復するからである。

（溶媒）
ここで、有機半導体層５に接触させる溶媒について説明する。有機半導体層５に接触させる溶媒は、有機半導体層５を侵さないものであれば特に制限されず、任意の溶媒を用いることができるが、有機溶媒が好ましい。そのような有機溶媒の例として、例えば、脂肪族炭化水素類、芳香族炭化水素類、低級アルコール類、ケトン類、エステル類、含窒素複素環類、ハロゲン化炭化水素類、エーテル類、アミド類等が挙げられる。

脂肪族炭化水素類の具体例としては、ヘキサン、ヘプタン、オクタン、イソオクタン、ノナン、デカン、等が挙げられる。

芳香族炭化水素類の具体例としては、トルエン、ベンゼン、キシレン、クロロベンゼン、等が挙げられる。

低級アルコール類の具体例としては、メタノール、エタノール、プロパノール、ブタノール、等が挙げられる。

ケトン類の具体例としては、アセトン、メチルエチルケトン、シクロペンタノン、シクロヘキサノン、等が挙げられる。

エステル類の具体例としては、酢酸エチル、酢酸ブチル、乳酸メチル、等が挙げられる。

含窒素複素環類の具体例としては、ピリジン、キノリン、等が挙げられる。

ハロゲン化炭化水素類の具体例としては、クロロホルム、塩化メチレン、ジクロロエタン、トリクロロエタン、トリクロロエチレン、等が挙げられる。

エーテル類の具体例としては、エチルエーテル、テトラヒドロフラン、ジオキサン、等が挙げられる。

アミド類の具体例としては、ジメチルホルムアミド、ジメチルアセトアミド、等が挙げられる。

上述の溶媒の中でも、極性の高くない非プロトン系溶媒が好ましい。有機半導体層やその他の層等に吸着して残留しにくいためである。

また、溶媒は沸点が通常２００℃以下、中でも１７０℃以下、好ましくは１４０℃以下のものが特に好ましい。沸点が高いと、有機半導体層５との接触の後に完全に取り除くことが困難となり、有機半導体層５に残留する可能性がある。溶媒が有機半導体層５に残留すると、有機半導体のドーパントとして作用したり、拡散して特性の変化の原因となったりして、半導体特性に悪影響を与える可能性があるためである。

そのような好ましい溶媒の具体例としては、トルエン、ベンゼン、キシレンやクロロベンゼン、ヘキサン、ヘプタン、オクタン、イソオクタン、ノナン、デカン、アセトン、メチルエチルケトン、シクロペンタノン、シクロヘキサノン、クロロホルムや塩化メチレン、ジクロロエタン、トリクロロエタン、トリクロロエチレン、エチルエーテル、テトラヒドロフラン、ジオキサン、等が挙げられる。

また、さらに好ましい溶媒の具体例としては、トルエン、ヘキサン、ヘプタン、オクタン、アセトン、メチルエチルケトン、シクロペンタノン、等が挙げられる。

なお、有機半導体層５を極性の高い溶媒と接触させた後で、上記の極性の高くなく好ましい溶媒で洗浄してもよい。極性の高くない溶媒による洗浄によって、有機半導体層５に極性の高い溶媒が残ることが抑制されるためである。

（半導体特性回復工程の利点）
半導体特性回復工程は、上述の各半導体特性の何れかが回復する。
ただし、移動度に関しては、有機半導体層５の劣化前と劣化後との移動度の差の値と比べて、有機半導体層５の劣化前と劣化後更に半導体特性回復工程を経た後との移動度の差の値が、３０％以上、好ましくは５０％以上回復することが好ましい。
また、オンオフ比に関しては、有機半導体層５の劣化後のオンオフ比の値に常用対数をとった値と比べて、半導体特性回復工程の後のオンオフ比の値に常用対数をとった値が、３０％以上、好ましくは５０％以上回復することが好ましい。
さらに、スレッショルド電圧に関しては、有機半導体層５の劣化後のスレッショルド電圧の値と比べて、半導体特性回復工程の後のスレッショルド電圧の値が、３０％以上、好ましくは５０％以上回復することが好ましい。

＜Ｉ−８（３）．半導体特性の回復のメカニズム＞
なお、劣化した有機半導体層５に対して溶媒を接触することによる、半導体特性の回復のメカニズムの詳細は不明である。ただし、種々の検討により以下の推測がなされる。すなわち、溶媒を接触することによって、有機半導体層５に作用している活性種の溶解除去や、劣化により化学変化した有機半導体層５の表面部分のみが除去され、半導体特性が回復するというものである。

〔Ｉ−９．加熱処理工程〕
有機半導体層５を溶媒と接触させた後は、有機半導体層５を加熱する、加熱処理をすることが好ましい。有機半導体層５に付着している溶媒を蒸発させたり、アニーリングにより半導体結晶の歪みを緩和し、結晶性を向上させりするためである。

加熱処理の温度は、通常５０℃以上、好ましくは８０℃以上、さらに好ましくは１００℃以上、通常３００℃以下、好ましくは２５０℃以下、さらに好ましくは２００℃以下である。あまり温度が低いと溶媒が蒸発しない可能性があり、また、あまり温度が高いと、有機半導体層や基板など、電界効果トランジスタの構成部品が溶解や変性したりする可能性があるためである。

加熱処理の加熱時間は、通常１秒以上、好ましくは５秒以上、また、通常１０時間以下、好ましくは５時間以下、さらに好ましくは２時間以下である。あまり時間が短いと溶媒が蒸発しない可能性があり、また、あまり時間が長いと、処理時間が長くなることで生産効率が低下したり、有機半導体層５や基板６など、電界効果トランジスタの構成部品が溶解や変性する可能性があるためである。

また、加熱処理は、窒素等の不活性雰囲気下で行うことが好ましい。酸素や水分存在下での加熱によって有機半導体層５等の劣化が生じることを抑制するためである。

〔Ｉ−１０．その他〕
本発明の電界効果トランジスタは、以上説明した各層の他に、必要であれば任意の層を有していてもよい。その一例として、保護層９（図２（ｈ）参照）や、表示部１０、１１（図２（ｉ）参照）について説明する。

（保護層）
基板６と反対側の最上層（上記の各実施形態では有機半導体層５等）の上などに、保護層９を設けることもできる（図２（ｈ）参照）。保護層９の材料は特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく挙げられる。特に、酸素や水分の透過率や吸水率の小さな樹脂（ポリマー）が望ましい。例えばポリマーフィルムにアルミ等の金属や酸化ケイ素、窒化珪素、ＳｉＯＮ等の気体透過性の小さな金属や無機酸化膜を有するポリマーの膜等を好適に用いることができる。

保護層９の形成方法に制限はないが、例えば、スピンコート等の塗布法、真空蒸着スパッタ法、ＣＶＤ法、及びこれらの手法を組み合わせた手法によって形成することができる。

また、保護層９は、有機半導体素子表面（すなわち、有機半導体素子の最上層）を平坦化するように形成することが好ましい。保護層９の上に更に他の層を積層する場合があるためである。その様な層の具体的な例としては、電極配向層、ガスバリヤ層、発光層、表示層等が挙げられる。また、平坦化のために、保護層９のさらに上層に平坦化層（図示省略）を設けることもできる。平坦化層は、保護層９を形成できる材料であれば特に制限はなく、形成された保護層９と同一の材料でもよく、また異なった材料で形成してもよい。さらに、平坦化層は保護層９と同様の方法で形成することができる。

（表示部）
本発明の有機半導体素子を、有機ＥＬ（有機エレクトロルミネッセンス）、ＬＣＤ（液晶ディスプレイ）、高分子分散液晶、電気泳動素子、エレクトロクロミック素子、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）等の表示素子に利用することができる。多くの表示素子は表示部と電極から構成されている。すなわち、保護層の上層に、表示素子として所望の層（表示部１０、１１）を形成することができる。また、表示部の形成は、例えば、蒸着法、塗布法等、及びこれらの手法の組み合わせた手法によって形成することができる。

（その他）
以上、本発明の有機電界効果トランジスタの製造方法の一実施形態について説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で任意に変更して実施できる。

例えば、各工程の組み合わせ、実施の順番は上記実施形態に限定されず、その有機半導体の構成に応じて任意である。

また、例えば、半導体特性回復工程に先立って、有機半導体層に、塩酸、酢酸、アンモニア等を用いて、酸やアルカリによる処理を行なってもよい。また、ヒドラジン等を用いて、酸化、還元処理を行ってもよい。このような処理をした後は、用いた塩酸等が残留しないように、後の半導体特性回復工程において純粋な溶媒で洗浄する。

また、例えば、半導体特性回復工程に先立って、パターニングした有機半導体層にポリマーを塗布した後に、半導体特性回復工程で用いる溶媒によって除去を行ってもよい。ポリマーが有機半導体層を劣化した因子に作用して、半導体特性の回復効果を高める期待されるためである。

そのようなポリマーとしては、ポリスチレン、ＰＭＭＡ（ポリメチルメタクリレート）、ポリカーボネート、さらにはフォトレジスト等の有機溶剤への溶解性の高いもの等が望ましい。溶媒による除去が容易であるからである。また、酸性、アルカリ性、酸化性、還元性を示す置換基を有しているポリマーを用いてもよい。

［ＩＩ．本発明の製造方法で製造された電界効果トランジスタ］
本発明の製造方法によって、様々な有機半導体素子を製造できるが、特に有機トランジスタを製造することが好ましい。有機電界効果トランジスタの製造には、有機半導体層５のパターニングを行うことになり、かつ、素子化に複雑なプロセスが行われるからである。

〔ＩＩ−１．電界効果トランジスタの物性〕
本発明の製造方法で製造された電界効果トランジスタの移動度は、通常１０^-3ｃｍ²／Ｖｓ以上、好ましくは１０^-2ｃｍ²／Ｖｓ以上が実用上望ましく用いることができる。
オンオフ比は、アプリケーション等にも依存するが、一般的には１０²以上、好ましくは１０³以上、更に好ましくは１０⁴以上が望ましい。

〔ＩＩ−２．電界効果トランジスタの用途〕
本発明の製造方法で製造された電界効果トランジスタは、単独の素子として構成してもよいが、集積回路の一部として構成されていてもよい。後者の場合、集積回路が有するトランジスタの大部分又は全てが、本発明の製造方法で製造された電界効果トランジスタであることが好ましい。トランジスタを集積して集積回路とすることにより、デジタル素子やアナログ素子が実現できる。これらの素子の例としては、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＴ等の論理回路、メモリー素子、発振素子、増幅素子等が挙げられる。さらにこれらの素子を組み合わせることにより、ＩＣカードやＩＣタグを作製することが出来る。

本発明の製造方法で製造された電界効果トランジスタの用途は特に制限されず、各種の電子デバイスに使用することが可能である。電子デバイスの例としては、ディスプレーのアクティブマトリクスや、ディスプレーのドライバＩＣ等のＩＣ素子等が挙げられる。

例えば、本発明の電界効果トランジスタをディスプレーのアクティブマトリクスに使用する場合、スイッチング素子として利用することが出来る。これは、ゲートに印加される電圧でソースとドレイン間の電流をスイッチング出来ることを利用して、ある表示素子に電圧を印加あるいは電流を供給する時のみスイッチを入れ、その他の時間は回路を切断する事により、高速、高コントラストな表示を行なうものである。適用される表示素子としては、液晶表示素子、高分子分散型液晶表示素子、電気泳動表示素子、エレクトロルミネッセント素子、エレクトロクロミック素子等が挙げられる。

本発明の製造方法で製造された電界効果トランジスタを用いたアクティブマトリクス等の電子デバイスは、低温プロセスでの素子作製が可能であり、プラスチック基板、プラスチックフィルム、紙等の、高温処理に耐えない基板を用いることができる。また、塗布あるいは印刷プロセスでの素子作製が可能であることから、例えば大面積のディスプレーへの応用に適している。また、従来のアクティブマトリクスの代替としても、省エネルギープロセス、低コストプロセスの可能な素子として有利である。

また、本発明の有機半導体素子の、電界効果トランジスタ以外の例としては、エレタグ、有機ＥＬ、太陽電池、整流素子、光導電性素子、化学センサー等が挙げられる。

以下、実施例を示して本発明について具体的に説明するが、本発明は以下の実施例に限定されるものではない。

ｎドープをした高導電性Ｓｉ基板上に３００ｎｍ厚のＳｉＯ₂熱酸化膜を形成した基板上に、Ｃｒの層（厚さ５ｎｍ）とＡｕの層（厚さ１００ｎｍ）を形成し、ギャップ間隔２０μｍ、幅５００μｍのソース・ドレイン電極をフォトリソグラフィー法で作製した。

この上に、下記構造式（１）で示されるテトラベンゾポルフィリン銅錯体の前駆体０．７重量％クロロホルム溶液を１０００ｒｐｍでスピンコートし、それを２１０℃で２０分間加熱してテトラベンゾポルフィリン銅錯体の膜を形成した。その上にさらにポリスチレンの１０重量％トルエン溶液をスピンコートした。８０℃で１０分、１００℃で１０分乾燥した。

ポリスチレン層の上に、金を１００ｎｍ真空蒸着し、その上にフォトレジストを塗布し、チャネル部分（ギャップ部分）を覆うようにフォトレジストをパターニングし、その後金をパターニングして、半導体をパターニングするためのマスクを形成した。

この段階における半導体特性を図３（ａ）に示す。このとき、電界効果トランジスタは、オンオフ比１０⁵以上の良好な特性を示した。図３（ａ）において、横軸はゲート電圧（Ｖ_G）、縦軸はドレイン電圧（Ｖ_D）が−６０Ｖの時のドレイン電流（Ｉ_D）の常用対数をとった値を示す。

なお、この実施例におけるオンオフ比では、オフ状態を（Ｖ_G＝＋２０Ｖ）として、オン状態を（Ｖ_G＝−６０Ｖ）としたときに、ゲート電圧を変化させたときのドレイン電流（ドレイン電極を流れる電流の値）の比と定義される。

また、オンオフ比の測定は、アジレント製半導体パラメータアナライザ４１５５Ｃを用いて、露点−６０℃の窒素で満たされているグローブボックス中で測定した。

この後で、反応性イオンエッチングとして酸素プラズマ処理を行い、マスクの無い部分のポリスチレン及び有機半導体を除去した。
酸素プラズマ処理は、反応性イオンエッチング装置（ＲＩＥ−１０ＮＲ、ＳＡＭＣＯ社製）を用いて行なった。酸素プラズマ処理における、反応性イオンエッチング装置の真空チャンバー内の条件は、室温、酸素ガス流量下（流量１０ｓｃｃｍ、ガス圧１．１Ｐａ）、放電電力１００Ｗ、エッチング時間は２６分で行なった。なお、１ｓｃｃｍ＝０．００１ｌ／ｍｉｎである。

この段階における半導体特性を図３（ｂ）に示す。オンオフ比の測定は、上述の図３（ａ）の結果を得た方法と同様の方法を用いた。このとき、電界効果トランジスタのオンオフ比は１０²以下であり、半導体特性が劣化していることが分かった。

この素子を、トルエン中に室温で１．５時間浸漬処理をし、グローブボックス中で１２０℃加熱処理を１時間行った。

この段階における半導体特性を図３（ｃ）に示す。オンオフ比の測定は、上述の図３（ａ）の結果を得た方法と同様の方法を用いた。このとき、電界効果トランジスタは、オンオフ比が１０⁵以上に回復し、良好な半導体特性を有する有機半導体層に回復していた。

（まとめ）
以上のことから、有機半導体層にパターニング処理を施すと、半導体特性（ここでは、オンオフ比）が低下することが示された。また、半導体特性が低下した有機半導体層を溶媒に浸漬することで、半導体特性が回復することも示された。従って、半導体特性が低下した有機半導体層に、本発明の製造方法を適用すると、半導体特性が回復することが明らかとなった。

本発明の有機半導体素子の製造方法によれば、有機半導体層の劣化によって半導体特性が低下した場合でも、半導体特性を再び回復させることができる。従って、高品質な有機ＥＬ、液晶、高分子分散液晶、電気泳動素子、エレクトロクロミック素子等を得ることができ、極めて有用である。

（ａ）は本発明の一実施形態について説明するものであって、有機電界効果トランジスタを上方からみた模式的な平面図であり、（ｂ）は（ａ）に示す有機電界効果トランジスタのａ−ａ’面における模式的な断面図である。 （ａ）〜（ｉ）は何れも本発明の一実施形態について説明するものであって、製造工程中の本発明の有機電界効果トランジスタを側面からみた模式的な断面図である。 （ａ）〜（ｃ）は、本発明の実施例における、ゲート電圧とドレイン電流の相関を示したグラフである。

符号の説明

１ ソース電極
２ ドレイン電極
３ ゲート電極
４ ゲート絶縁層
５ 有機半導体層
６ 基板
７ 配線部
８ マスク
９ 保護層
１０ 表示部
１１ 表示部

Claims (6)

1. 有機半導体と溶媒とを接触させ、前記有機半導体の半導体特性を回復させる半導体特性回復工程を行う
   ことを特徴とする、有機半導体素子の製造方法。
2. 前記有機半導体を前記溶媒に浸漬することで、前記溶媒と接触させる
   ことを特徴とする、請求項１記載の有機半導体素子の製造方法。
3. 該半導体特性回復工程の後に、前記有機半導体を加熱する加熱工程を行う
   ことを特徴とする、請求項１又は請求項２記載の有機半導体素子の製造方法。
4. 前記有機半導体にパターニング処理をするパターニング工程の後に、該半導体特性回復工程を行う
   ことを特徴とする、請求項１〜３の何れか一項に記載の有機半導体素子の製造方法。
5. 前記パターニング処理が、反応性イオンエッチング処理である
   ことを特徴とする、請求項４記載の有機半導体素子の製造方法。
6. 前記有機半導体がポルフィリン化合物である
   ことを特徴とする、請求項１〜５の何れか一項に記載の有機半導体素子の製造方法。

Images