JP2008070627A - メモリ性液晶表示装置 - Google Patents

メモリ性液晶表示装置 Download PDF

Info

Publication number
JP2008070627A
JP2008070627A JP2006249487A JP2006249487A JP2008070627A JP 2008070627 A JP2008070627 A JP 2008070627A JP 2006249487 A JP2006249487 A JP 2006249487A JP 2006249487 A JP2006249487 A JP 2006249487A JP 2008070627 A JP2008070627 A JP 2008070627A
Authority
JP
Japan
Prior art keywords
liquid crystal
period
memory
voltage
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006249487A
Other languages
English (en)
Other versions
JP4746502B2 (ja
Inventor
Akira Suguro
彰 勝呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2006249487A priority Critical patent/JP4746502B2/ja
Publication of JP2008070627A publication Critical patent/JP2008070627A/ja
Application granted granted Critical
Publication of JP4746502B2 publication Critical patent/JP4746502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】メモリ性液晶を用いてデジタル時計の時刻修正などの強調表示を行う際においても表示品質を劣化させない。
【解決手段】対向面に走査電極と信号電極とを有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持したメモリ性液晶表示装置において、一画面を構成するためのフレーム期間が、メモリ性液晶の二つの安定状態のうち、どちらか一方の安定状態にするリセット期間RSと、表示状態を決定する選択期間SEと、該選択期間で決定された表示状態を維持する非選択期間NSEとで構成される通常表示モードと、フレーム期間が、表示状態を決定する選択期間SEと、該選択期間SEで決定された表示状態を維持する非選択期間NSEとのみで構成される特定表示モードとを切り替える機構を備えたことを特徴とする。
【選択図】図1

Description

本発明は、メモリ性液晶パネルに関するものであり、特に液晶の二つの安定状態によるメモリ性効果を利用することで低電圧動作を可能とし、さらに強調表示を実現するにあたり容易な回路構成で表示品質を向上させるようなメモリ性液晶表示装置に関する。
最近注目されている電子書籍や電子新聞などにおいて、表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶パネルに用いられる液晶材料としては、強誘電性液晶、コレステリック液晶等が知られている。
ここで、液晶パネルを駆動する方法について、メモリ液晶として強誘電性液晶を用いて説明する。図2は、一般的な液晶パネルの構成を示す断面図である。図2に示すように、液晶パネル40は、約2umの厚さの液晶層42を挟持した一対のガラス基板43a、43bと、これら2枚のガラス基板43a、43bを接着するシール剤47とで構成されている。ガラス基板43a、43bのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極(ITO)44a、44bが形成されており、その上に配向膜45a、45bが配置され、配向処理が成されている。
さらに、一方のガラス基板(以下、第1のガラス基板とする)43aの外側には、第1の偏光板41aが設置されている。他方のガラス基板(以下、第2のガラス基板とする)43bの外側には、第1の偏光板41aと偏光軸が90°異なるようにして第2の偏光板41bが設置されている。この第2の偏光板41bの外側には、反射板46が配置されている。また、第2の偏光板41bと反射板46の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板46を半透過反射板として第2の偏光板41bの内側に配置してもよい。
次に、強誘電性液晶の電気光学効果について説明する。図3は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は2つの安定状態を持ち、その2つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第1の強誘電状態(ON状態)あるいは第2の強誘電状態(OFF状態)を選択することができる。すなわち初期(電圧無印加)時には、第1あるいは第2の強誘電状態で安定して存在するが、電圧がV1を超えてV2まで印加されると、第1の強誘電状態になる。その状態から印加電圧を徐々に下げても第1の強誘電状態を維持する。さらに電圧をV3からV4を超えて印加することで液晶分子は第2の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第2の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持(メモリ性)できる。
図4は強誘電性液晶をマトリクス型の画素(例えば3×3)に形成したときの液晶パネルの平面図である。図4に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極群TP1〜TP3を1ライン毎に例えばTP1、TP2、・・・へと、走査電極駆動回路(図示せず)から走査側電圧波形として電圧が順次印加され、それに同期した信号側電圧波形が、同様に信号電極駆動回路(図示せず)から信号電極群SG1〜SG3へと並列に印加される。なお、信号側電圧は画素に表示される内容に応じた信号波形が出力する。
このとき、ON状態のときに白表示、OFF状態のときに黒表示になるように、液晶パネルの外側に配置した一対の偏光板(図示しない)については、それぞれの吸収軸がクロスニコルになるように配置する。
次に、このような図2に示す強誘電性液晶パネルの1行1列の画素Pix(1,1)を先ず白表示(a)、次に黒表示(b)とする駆動方法について図5を用いて説明する。図5は、一般的な強誘電性液晶パネルを駆動するための走査側電圧波形と信号側電圧波形、および画素に印加する合成電圧波形と強誘電性液晶の透過率曲線を示したものである。横軸は時間であり、縦軸は各電圧波形に関しては電圧、透過率曲線に関しては透過率を示したものである。
第一のフィールド期間F1において、リセット期間RSは、全ての走査電極TP1〜TP3に走査側電圧波形TP1で示すようなリセット電圧±VSの双極性パルスが印加される。同時に、全ての信号電極に信号側電圧波形SG1で示すような信号電圧±VDの双極性パルスが印加される。これにより、リセット期間RSの後半部では、リセット電圧と信号電圧の差分の電圧−(VS+VD)が全ての画素に印加され、全ての画素は、図3の閾値電圧V4を超え、第二の強誘電状態すなわち黒表示となる。
選択期間SEでは、走査電極TP1に選択電圧±VSの双極性パルスが印加され、信号電極SG1に信号電圧±VDの双極性パルスが印加される。これにより、選択期間SE1の後半部では、選択電圧と信号電圧の差分の電圧+(VS+VD)が画素Pix(1,1)に印加され、図3の閾値電圧V2を超え、第一の強誘電状態すなわち白表示となる。
保持期間NSEでは、走査電極TP1に電圧ゼロが印加され、信号電極SG1に表示内容に応じた信号電圧±VDの双極性パルスが印加される。図中四角で示したパルスは、+VD、−VDによって構成される任意のパルス列である。例えば、一方の表示内容では、リセット電圧と同様に、+VD、−VDの順に印加され、他方の表示内容では、−VD、+VDの順に印加される。合成電圧波形TS(1,1)で示す通り、保持期間NSE1では、信号側電圧波形SG1がそのまま反映され、±VDの電圧がPix(1,1)に印加されるが図3の閾値電圧V3を超えないので、選択期間SE1で決定された透過率を維持し、白表示が持続される。
第二のフィールド期間F2において、リセット期間RSは、全ての走査電極TP1〜TP3に走査側電圧波形TP1で示すようなリセット電圧±VRTの双極性パルスが印加される。同時に、全ての信号電極に信号側電圧波形SG1で示すような信号電圧±VDの双極性パルスが印加される。これにより、リセット期間RSの後半部では、リセット電圧と信号電圧の差分の電圧−(VRT+VD)が全ての画素に印加され、全ての画素は、図3の閾値電圧V4を超え、第二の強誘電状態すなわち黒表示となる。
選択期間SEでは、走査電極TP1に選択電圧±VSの双極性パルスが印加され、信号電極SG1に信号電圧±VDの双極性パルスが印加される。これにより、選択期間SE2の後半部では、選択電圧と信号電圧の差分の電圧+(VS−VD)が画素Pix(1,1)に印加されるが図3の閾値電圧V1を超えないので、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
保持期間NSEでは、走査電極TP1に電圧ゼロが印加され、信号電極SG1に表示内容に応じた信号電圧±VDの双極性パルスが印加される。図中四角で示したパルスは、+VD、−VDによって構成される任意のパルス列である。例えば、一方の表示内容では、リセット電圧と同様に、+VD、−VDの順に印加され、他方の表示内容では、−VD、+VDの順に印加される。合成電圧波形TS(1,1)で示す通り、保持期間NSEでは、信号側電圧波形SG1がそのまま反映され、±VDの電圧がPix(1,1)に印加されるが図3の閾値電圧V1を超えないので、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
このように一画面を構成するフレーム期間において、駆動電圧の正側実効値と負側実効値とが等しくなるように設定されている。なお、透過率波形TV(1,1)は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
図6が、図5で図示した駆動方法をデジタル時計等に用いた表示例である。時刻修正などの特定表示モード(修正箇所を操作者に知らせるために点滅表示)を行う場合について説明する。「10:23:45」と時刻表示されている際に、秒を表している「45」の部分を修正する場合には、「45」の部分のみを点滅表示させる。前述した駆動波形を採用したときには、まず修正箇所をリセット期間RS1の前半で白表示(明状態)、後半で黒表示(暗状態)が行われ、そして選択期間S1で「45」が表示されない状態となる。次に、リセット期間RS2の前半で白表示、後半で黒表示が行われ、そして選択期間SE2で「45」が表示される。選択期間SE1,SE2の後には、それぞれ非選択期間が設けられているが、図6中には省略して図示していない。
このように従来は、メモリ性液晶を駆動するためには、走査側電圧波形を出力する走査電極駆動回路(ドライバIC)の負担を軽減するため、走査電極駆動回路(ドライバIC)とは別に、独立した電圧変換手段を備え、液晶へ印加する駆動電圧を変動可能にする方法が提案されている(例えば、特許文献1参照)。この特許文献1に開示されているメモリ性液晶素子は液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、縦方向に三層の表示層が重なった構造が採用されている液晶表示装置である。
また、表示コントローラの指令に従って所定の論理で加工する表示データ加工回路を備えることで、反転・点滅表示機能有する液晶表示素子駆動装置が提案されている(例えば、特許文献2参照)。
特開2001−42812号公報(第4頁、第4図) 特開平6−118937号公報(第11−12頁、第2図)
メモリ性の動作モードを有する強誘電性液晶を用いて、走査電極と信号電極とを備えたマトリクス型の液晶パネルを作製し、線順次駆動方法によって強誘電性液晶にデータ表示を行う場合、全画面を一度に白表示あるいは黒表示するためのリセット期間を必要としていたために、画面切り替え速度が遅くなるといった問題点が生じた。
さらに、全画面同時に表示するリセット期間においては、液晶表示装置の各画素と接続しているドライバICの出力トランジスタが全て導通しインピーダンスが低くなるために、ドライバICに供給する電流能力を大きくする必要があり、消費電力を増加させるといった問題点も生じた。
さらに、点滅表示などの特定表示モードを行う際にも、リセット期間に全画面を一度に白表示あるいは黒表示するので、特定のデータを表示する際に、画面にデータが表示されない期間が生じ、表示品質が著しく低下するといった問題点も判明した。
上述した課題を解決し目的を達成するために本発明は以下の構成を採用する。対向面に走査電極と信号電極とを有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持したメモリ性液晶パネルを用いたメモリ性液晶表示装置において、一画面を構成するためのフレーム期間が、メモリ性液晶の二つの安定状態のうち、どちらか一方の安定状態にするリセット期間と、表示状態を決定する選択期間と、選択期間で決定された表示状態を維持する非選択期間とで構成される通常表示モードと、フレーム期間が、表示状態を決定する選択期間と、選択期間で決定された表示状態を維持する非選択期間とのみで構成される特定表示モードとを切り替える機構を備えたことを特徴とする。
特定表示モードに切り替えたときには、反転表示が行われることを特徴とする。また、メモリ性液晶パネルに印加する駆動電圧の正側実効値と負側実効値とが、一画面を構成するフレーム期間において等しいことを特徴とする。
フレーム期間は、第一のフィールド期間と第二のフィールド期間との二つの期間で構成され、第一のフィールド期間における選択期間に印加される選択パルスと、第二のフィールドにおける選択パルスとは極性が反転していることを特徴とする。選択期間における走査電極に印加される走査側電圧波形は、双極性パルスで構成され、信号電極に印加される信号側電圧波形は片極性パルスで構成されていることを特徴とする。
特定表示モードに切り替えたときは、一部の走査電極または信号電極にのみ電圧が印加される部分駆動が行われることを特徴とする。
本発明によれば、特定データ表示時における画面切り替えの際に、リセット期間が不要となるので、書き換え時間が短縮できる。また、リセット期間にドライバICに供給するリセット電圧も不要となるので、電源回路が縮小し、低消費電力化と低コスト化を実現できる。
さらに、特定の表示を行う際には、画面に全くデータが表示されないといった期間が無くなるので、見やすい表示媒体が可能となる。
以下に図面を参照して、この発明にかかるメモリ性液晶表示装置の実施の形態を詳細に説明する。本発明のメモリ性液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。
本実施例ではメモリ性液晶パネルに強誘電性液晶を用いた。本実施例では先に説明した図2の液晶パネル構成および図4の電極構成を採用し、印加電圧と液晶パネルの透過率の関係は図3の特性を示した。以下、本発明の液晶表示装置の具体的な駆動方法について図1図4、および図7を用いて説明する。
図7は、本発明を用いた駆動方法をデジタル時計等に用いた表示例である。時刻修正などの特定表示モードを行う場合について説明する。「10:23:45」と時刻表示されている際に、秒を表している「45」の部分を修正する場合には、「45」の部分のみを反転表示させる。本発明を用いた駆動方法では、リセット期間が必要なく、選択期間SE1,SE2と非選択期間だけで表示が行われる。選択期間SE1では、白背景で黒文字の「45」が表示され、選択期間SE2では、黒背景で白文字の「45」が表示される。選
択期間SE1とSE2が順次行われることで、「45」の秒部が反転表示し、修正箇所を操作者に知らせることができる。
次に図7の表示を行うための駆動方法について、図1および図4を用いて説明する。図4に図示するように、最初の時間(a)では、強誘電性液晶パネルの1行1列目の画素Pix(1,1)を白、1行2列目の画素Pix(1,2)を黒に表示し、次の時間(b)では、1行1列目の画素Pix(1,1)を黒、1行2列目の画素Pix(1,2)を白に表示する駆動方法を以下に示す。
図1の第一の期間F1において、図4(a)に図示するところの強誘電性液晶パネルの1行1列目の画素Pix(1,1)を白表示とするには、選択期間SEに走査電極TP1は選択電圧±VSの双極性パルスを出力し、保持期間NSEに保持電圧0Vを出力する。選択期間SEに信号電極SG1はデータ電圧−VDの片極性パルスを出力する。
画素Pix(1,1)に印加する駆動電圧は、走査電極側の電位0Vを基準とするとTS(1,1)のようになる。選択期間SEの後半で電圧(+VS+VD)が印加されると図3でいうところの閾値V1を超え第1の強誘電状態すなわち白表示となる。なお保持期間NSEでは走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形±VDが印加されるが図3でいうところの閾値V3を超えないので、第1の強誘電状態すなわち白表示を維持する。
同様に、1行2列目の画素Pix(1,2)が黒表示とするには、第一の期間F1において、選択期間SEに走査電極TP1は選択電圧±VSの双極性パルスを出力し、保持期間NSEに保持電圧0Vを出力する。選択期間SEに信号電極SG2はデータ電圧+VDの片極性パルスが出力する。
画素Pix(1,2)に印加する駆動電圧は、走査電極側の電位0Vを基準とするとTS(1,2)のようになる。選択期間SEの前半で電圧(−(+VS+VD))が印加されると図3でいうところの閾値V3を超え第2の強誘電状態すなわち黒表示となる。なお保持期間NSEでは走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形±VDが印加されるが図3でいうところの閾値V1を超えないので、第2の強誘電状態すなわち黒表示を維持する。
第二の期間F2において、図4(b)に示すように、強誘電性液晶パネルの1行1列目の画素Pix(1,1)が黒表示とするには、選択期間SEに走査電極TP1は選択電圧±VSの双極性パルスを出力し、保持期間NSEに保持電圧0Vを出力する。選択期間SEに信号電極SG1はデータ電圧+VDの方極性パルスが出力する。
画素Pix(1,1)に印加する駆動電圧は、走査電極側の電位0Vを基準とするとTS(1,1)のようになる。選択期間SEの後半で選択パルス(−(VS+VD))が印加されると図3でいうところの閾値V3を超え第2の強誘電状態すなわち黒表示となる。なお保持期間NSEでは走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形±VDが印加されるが図3でいうところの閾値V1を超えないので、第2の強誘電状態すなわち黒表示を維持する。
同様に、1行2列目の画素Pix(1,2)が白表示とするには、第一の期間F2において、選択期間SEに走査電極TP1は選択電圧±VSの双極性パルスを出力し、保持期間NSEに保持電圧0Vを出力する。選択期間SEに信号電極SG2はデータ電圧−VDの方極性パルスが出力する。
画素Pix(1,2)に印加する駆動電圧は、走査電極側の電位0Vを基準とするとTS(1,2)のようになる。選択期間SEの前半で選択パルス(+VS+VD)が印加されると図3でいうところの閾値V1を超え第1の強誘電状態すなわち白表示となる。なお保持期間NSEでは走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形±VDが印加されるが図3でいうところの閾値V3を超えないので、第1の強誘電状態すなわち白表示を維持する。
ここで、本実施例は基準電位を0Vにしているが、走査側電極波形の基準電位と信号側電極波形の基準電位を等しくすれば、どのような値にしても容易に実現できる。また、回路での貫通電流削減や、液晶表示でのクロストーク低減のために各電圧印加の切り替わり時に0Vを挿入した駆動方法になっているが、切り替え時に0Vを挿入しない駆動方法でもよい。
このように一画面を構成するフレーム期間において、駆動電圧の正側実効値と負側実効値とが等しくなるように設定されている。また、第一のフィールド期間における選択期間に印加される選択パルスと第二のフィールド期間における選択期間に印加される選択パルスとは極性が反転している。さらに選択期間に印加される走査側電圧波形TP1は双極性パルスで構成され、信号電圧波形SG1,SG2は片極性パルスで構成されている。なお、透過率波形TV(1,1)やTV(2,1)は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
また、本発明ではメモリ性液晶を用いているので、反転表示を行っている領域を除く表示領域では、一度書き込みを行えば、表示を維持することができる。よって、反転表示を行う領域だけに電圧を印加する部分駆動を行うことができる。このように部分駆動を行うことによって、より消費電力を少なくすることが可能である。
このような駆動方法を採用すれば、リセット期間RSを設けなくても、図7に図示したように、反転駆動を行うことができる。さらに、通常の時刻表示を行っている通常表示モードでは、前述したリセット期間RSと選択期間SEと非選択期間NSEとを備える図5のような駆動方法で表示を行い、時刻修正などを行う特定表示モードでは、リセット期間RSのない、選択期間SEと非選択期間NSEのみで構成される図1のような駆動方法を用いる。
図8に本実施の形態におけるメモリ性液晶を駆動するための液晶表示装置の概略回路ブロック構成図を示す。メモリ性液晶パネル40は、各走査電極に電圧波形を印加するための走査電極駆動回路81、各信号電極に電圧波形を印加するための信号電極駆動回路82、強誘液晶表示装置全体を制御する制御部83、各種データを一時的に保管するRAM84、文字表示のためのフォントデータやプログラムを記憶するROM85、により駆動される。
電源回路80は、チャージポンプ式やスイッチングレギュレータ式などにより各ブロック回路に必要な電源を生成し、電源として乾電池や光発電素子(太陽電池など)及び2次電池などを有する。
さらに、操作者より外部スイッチ86が押されると、制御部83は通常モードの表示状態から特定モードの表示に切り替わるように、走査電極駆動回路81及び信号電極駆動回路82に制御信号を出力する。
これにより、選択期間における走査電極からの選択電圧と信号電極からのデータ電圧の組み合わせによって任意の画素に任意の色(白あるいは黒)を繰り返し表示することが可
能となり、図7のようにデジタル表示の時計の時刻修正モードにおいて、容易にネガポジ反転機能が実現できる。
さらに、リセット期間よる不要な表示(全面黒あるいは白)が無くなるので、表示品質が格段に向上する。さらに、複数のフィールド期間による、選択期間および保持期間により、強誘電性液晶に印加する電圧は正側と負側とで時間平均が等しくできるので、直流電圧印加による液晶の劣化も生じない。
また、リセット期間が不要となることで全画面を同一表示することがなくなるので、液晶パネルの各画素に接続しているドライバICの出力トランジスタが同時に全て導通することもなくなる。トランジスタのオン抵抗を高くすることで、貫通電流などが低く抑えられICの消費電力を低減できる。さらに、複数の出力トランジスタに電源を供給する電源回路が小さくなり、ICのチップサイズの小型化も図れる。
以上のように、本発明にかかるメモリ性液晶表示装置は、携帯情報端末の表示媒体に有用であり、特にデジタル時計などの太陽電池で駆動したときにも長時間使い続ける必要がある端末に適している。また、画面書き換えが頻繁に行なわれていないので、画面ちらつきのない良好な表示が実現できる。
本発明のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。 本発明の液晶表示パネルの構成を示す断面図である。 強誘電性液晶における印加電圧と透過率との関係を示す特性図である。 液晶パネルをマトリクス型の画素に形成したときの電極配置を示した平面図である。 従来のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。 従来のメモリ性液晶を用いたデジタル時計の特定表示を行う時の表示例である。 本発明のメモリ性液晶を用いたデジタル時計の特定表示を行う時の表示例である。 本発明のメモリ性液晶を駆動するための液晶表示装置の概略ブロック構成図である。
符号の説明
TP1 1行目の走査電極
TP2 2行目の走査電極
SG1 1列目の信号電極
TS(1,1) 1行1列の画素に印加する合成電圧波形
TS(2,1) 2行1列の画素に印加する合成電圧波形
TV(1,1) 1行1列の画素の透過率特性波形
TV(2,1) 2行1列の画素に透過率特性波形
40 液晶パネル
41a、41b 偏光板
42 液晶層
43a、43b ガラス基板
44a、44b 透明電極
45a、45b 配向膜
46 反射板
47 シール剤
80 電源回路
81 走査電極駆動回路
82 信号電極駆動回路
83 制御部
84 RAM
85 ROM
86 外部スイッチ

Claims (6)

  1. 対向面に走査電極と信号電極とを有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持したメモリ性液晶パネルを有するメモリ性液晶表示装置において、
    一画面を構成するためのフレーム期間が、前記メモリ性液晶の前記二つの安定状態のうち、どちらか一方の安定状態にするリセット期間と、表示状態を決定する選択期間と、該選択期間で決定された表示状態を維持する非選択期間とで構成される通常表示モードと、
    前記フレーム期間が、表示状態を決定する選択期間と、該選択期間で決定された表示状態を維持する非選択期間とのみで構成される特定表示モードとを切り替える機構を備えたことを特徴とするメモリ性液晶表示装置。
  2. 前記特定表示モードに切り替えたときには、反転表示が行われることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  3. 前記メモリ性液晶パネルに印加する駆動電圧の正側実効値と負側実効値とが、前記一画面を構成するフレーム期間において等しいことを特徴とする請求項1に記載のメモリ性液晶表示装置。
  4. 前記フレーム期間は、第一のフィールド期間と第二のフィールド期間との二つの期間で構成され、前記第一のフィールド期間における前記選択期間に印加される選択パルスと、前記第二のフィールドにおける前記選択パルスとは極性が反転していることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  5. 前記選択期間における前記走査電極に印加される走査側電圧波形は、双極性パルスで構成され、前記信号電極に印加される信号側電圧波形は片極性パルスで構成されていることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  6. 前記特定表示モードに切り替えたときは、一部の前記走査電極または前記信号電極にのみ電圧が印加される部分駆動が行われることを特徴とする請求項1に記載のメモリ性液晶表示装置。
JP2006249487A 2006-09-14 2006-09-14 メモリ性液晶表示装置 Expired - Fee Related JP4746502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006249487A JP4746502B2 (ja) 2006-09-14 2006-09-14 メモリ性液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249487A JP4746502B2 (ja) 2006-09-14 2006-09-14 メモリ性液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008070627A true JP2008070627A (ja) 2008-03-27
JP4746502B2 JP4746502B2 (ja) 2011-08-10

Family

ID=39292261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249487A Expired - Fee Related JP4746502B2 (ja) 2006-09-14 2006-09-14 メモリ性液晶表示装置

Country Status (1)

Country Link
JP (1) JP4746502B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033535A (ja) * 1983-08-04 1985-02-20 Canon Inc 液晶装置
JPH02131286A (ja) * 1988-11-11 1990-05-21 Canon Inc 表示装置及び駆動装置
JPH03114025A (ja) * 1989-05-26 1991-05-15 Citizen Watch Co Ltd マトリクス形強誘電性液晶パネルの駆動法
JPH08152598A (ja) * 1994-11-29 1996-06-11 Sony Corp 液晶装置及びその駆動方法
JPH10253943A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 反強誘電性液晶表示ディスプレイ
JP2002006999A (ja) * 1990-03-23 2002-01-11 Matsushita Electric Ind Co Ltd 情報処理装置
JP2004004200A (ja) * 2002-05-30 2004-01-08 Optrex Corp 液晶表示装置の駆動方法および液晶表示装置の駆動装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033535A (ja) * 1983-08-04 1985-02-20 Canon Inc 液晶装置
JPH02131286A (ja) * 1988-11-11 1990-05-21 Canon Inc 表示装置及び駆動装置
JPH03114025A (ja) * 1989-05-26 1991-05-15 Citizen Watch Co Ltd マトリクス形強誘電性液晶パネルの駆動法
JP2002006999A (ja) * 1990-03-23 2002-01-11 Matsushita Electric Ind Co Ltd 情報処理装置
JPH08152598A (ja) * 1994-11-29 1996-06-11 Sony Corp 液晶装置及びその駆動方法
JPH10253943A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 反強誘電性液晶表示ディスプレイ
JP2004004200A (ja) * 2002-05-30 2004-01-08 Optrex Corp 液晶表示装置の駆動方法および液晶表示装置の駆動装置

Also Published As

Publication number Publication date
JP4746502B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
KR100470253B1 (ko) 표시 장치 및 그것을 사용한 전자 기기
JP4873760B2 (ja) 液晶表示装置およびその駆動方法
JP4997399B2 (ja) 液晶表示装置
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP4654070B2 (ja) 液晶表示装置及びメモリ性液晶パネルの駆動回路
JP4342538B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
JPWO2005081053A1 (ja) 液晶表示装置
KR100932379B1 (ko) 액정표시장치 및 그 구동방법
JP2009210607A (ja) 液晶表示装置
JP4705494B2 (ja) メモリ性液晶パネル
JP2008216893A (ja) 平面表示装置及びその表示方法
JP4746502B2 (ja) メモリ性液晶表示装置
JP2006308982A (ja) 表示装置
JP2006154078A (ja) メモリ性液晶パネル
JP5346719B2 (ja) 液晶表示装置
JP4862184B2 (ja) 液晶表示装置及びその駆動方法
WO2006035798A1 (ja) 液晶駆動回路およびそれを備えた液晶表示装置
JP4652194B2 (ja) メモリ性液晶表示装置
JP2006171497A (ja) メモリ性液晶パネル
JP2008261944A (ja) 液晶表示装置
JP4695476B2 (ja) メモリ性液晶表示装置
JP4963997B2 (ja) メモリ性液晶表示装置
JP2011248302A (ja) メモリ性液晶装置
JP2005265869A (ja) 液晶表示装置
JP2009223091A (ja) メモリ性液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4746502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees