JP2008058299A - 力学量センサ及び電子機器並びに力学量センサの製造方法 - Google Patents

Abstract

【課題】錘部とガラス基板との接合を防止しながらできるだけ小さな励振ギャップを確保して、検出感度が向上すること。
【解決手段】半導体基板２１に凹部を形成すると共に、該凹部内に梁部１５及び錘部１６をそれぞれ形成する基板形成工程と、励振用電極２２及び検出用電極２３のそれぞれを、上部ガラス基板１８又は下部ガラス基板１９のいずれかの基板に形成する電極形成工程と、励振用電極及び検出用電極が励振ギャップＧを空けた状態でそれぞれ錘部に対向するように、上部ガラス基板及び下部ガラス基板を半導体基板の上下面に接合する接合工程とを備え、基板形成工程を行う際に、半導体基板２１に形成する梁部の上面及び錘部の上面と下面とを、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する加工工程を行う力学量センサ２の製造方法を提供する。
【選択図】図３

Description

本発明は、角速度等の各種の力学量を検出する力学量センサ及び該力学量センサを有する電子機器並びに力学量センサの製造方法に関するものである。

従来より、可撓性を有する支持部で錘部（可動部）を支持し、該錘部に何らかの力学量が外部から加えられたときに、錘部の変位を検出して該検出結果から力学量（例えば角速度等）を測定する力学量センサが知られている。
この錘部の変位を検出する方法としては、様々な方法が知られているが、その１つとして静電容量を利用したセンサが知られている。このセンサは、まず、錘部が励振電極により発生した静電力を受けて予め所定の入力波形で励振した状態になっている。この状態で、外部から角速度等の力を受けると、錘部は支持部を中心として捻れるように変位する。すると、錘部と検出電極との間の距離が変化する。そして、この距離変化を静電容量の変化として検出し、角速度等の大きさを測定している。
このように、この力学量センサは、錘部を予め励振させて錘部と検出電極との間の静電容量の変化から力学量を測定している。

ところで、この力学量センサは、通常静電容量の変化を高精度に検出するため、高真空に密閉したキャビティ内で錘部を励振させている。一般的には、錘部をシリコン基板に形成すると共に、該シリコン基板を一対のガラス基板で挟み、ガラス基板とシリコン基板とを陽極接合により接合することで、錘部をキャビティ内に収容させている。
この際、一対のガラス基板と錘部との間には、励振ギャップが確保されている。これにより、錘部は、高真空に密閉されたキャビティ内において、ガラス基板に接触することなく励振できるように設計されている。

ここで、上述した励振ギャップ、即ち、励振用電極と錘部とのギャップ及び検出用電極と錘部とのギャップは、センサの感度に影響を与えるものである。つまり、励振ギャップを狭くするほど、励振用電極及び検出用電極と錘部との距離が接近するので、静電容量の値が大きくなり高感度なセンサになる。そのため、できるかぎり励振ギャップを小さくすることが望まれている。

しかしながら、励振ギャップを小さくしてしまうと、錘部とガラス基板とが近接しすぎてしまい、陽極接合の際に両者が接合されてしまう恐れがあった。そのため、励振ギャップを極力小さくすることが望ましいとされているが、実際にはある程度の距離を開けざるを得なかった。

そこで、できるだけ小さな励振ギャップを確保するために、陽極接合時に錘部が接合しないように幾つかの対策が考えられている。
その１つとして、錘部の表面にシリコン等で微小な凸部を形成した力学量センサが知られている（例えば、特許文献１参照）。これは、微細な凸部を形成することで錘部とガラス基板とが面接触し難くなるので、接合の防止を図ったものである。
また、錘部側ではなく、ガラス基板側に接合の防止を図った微小な凸部を形成したものも知られている（例えば、非特許文献１参照）。
更には、変位部（錘部）の表面、若しくは、錘部に対向するキャップ（ガラス基板）の表面を粗面化した半導体素子も知られている（例えば、特許文献２参照）。これは、変位部の表面若しくはキャップの表面のいずれかが粗面化されているので、陽極接合時に両者が面接触してしまうことを防止でき、接合の防止を図ったものである。
特開２００５−１０１４９号公報 渡部善幸他、「ＳＯＩウエハを用いた真空封止構造多軸モーションセンサの試作」、第２０４回研究集会 資料番号２０４−１０、計測自動制御学会東北支部 特開２０００−５８６８９号公報

しかしながら、上記従来の方法では、以下の課題が残されている。
即ち、上記特許文献１に記載された方法では、微小な凸部を形成しているとはいえ、この微小な凸部をシリコンで形成しているので、陽極接合時に微小な凸部とガラス基板とが接合してしまう恐れがあった。そのため、効果的な対策となるものではなかった。

また、この微小な凸部をシリコンではなく、酸化膜等の絶縁体により形成する手法も一般的に知られている。この場合には、陽極接合時に微小な凸部がガラス基板に接合することがないので、錘部とガラス基板とが接合してしまうことを防止することができる。
ところが、絶縁体を設けることで応力が発生してしまい、錘部に意図しない傾きが生じてセンシングが困難になるといった不都合が生じるものであった。また、励振ギャップが確保されていたとしても、錘部が傾くことでガラス基板に接触してしまい、錘部の励振が妨げられる可能性もあった。従って、絶縁体で形成したとしても、新たな不都合が生じるものであった。

また、上述した凸部を形成した場合には、該凸部の厚み分だけ励振ギャップを余分に大きくする必要があるので、静電容量の値が小さくなってしまう。そのため、感度が低下してしまい、性能低下を招くものであった。この問題は、非特許文献１に記載されている方法であっても同様である。
つまり、錘部側であろうとガラス基板側であろうと微小な凸部を形成しただけでは、錘部とガラス基板との接合を防止しながら、できるだけ小さい励振ギャップを確保することは困難なものであった。

一方、特許文献２に記載されている方法では、変位部若しくはキャップの表面を粗面化する方法であるので、上述した凸部に起因する不都合が生じ難いが、粗面化について具体的な手法が明記されておらず、実現性に乏しいものであった。つまり、どのように粗面化するのか、またどのような原理で粗面化するのか明記されていない。
また、ガラス基板であるキャップの表面を粗面化した場合には、ガラス基板の強度を低下させてしまうものであった。そのため、キャビティ内が減圧された状態となっている角速度センサに適用した場合には、外圧となる大気圧の影響を受けてガラス基板が変形若しくは破損する可能性があった。また、ガラス基板の変形に伴って、ガラス基板に設けられた配線が断線する可能性もあった。

本発明は、このような事情に考慮してなされたもので、その目的は、錘部とガラス基板との接合を防止しながらできるだけ小さな励振ギャップを確保して、検出感度が向上した力学量センサを製造する力学量センサの製造方法、及び、該力学量センサの製造方法により製造された力学量センサ、並びに該力学量センサを有する電子機器を提供することで
ある。

本発明は、前記課題を解決するために以下の手段を提供する。
本発明に係る力学量センサの製造方法は、梁部により支持され、外部から作用した力学量により変位する錘部を有する半導体基板と、該半導体基板を上下から挟み込んだ状態で接合された上部ガラス基板及び下部ガラス基板と、前記半導体基板と前記上部ガラス基板及び前記下部ガラス基板との間に囲まれ、前記梁部及び前記錘部が収容された密閉室と、前記上部ガラス基板又は前記下部ガラス基板に形成され、励振ギャップを空けた状態で前記錘部に対向する位置に配置された励振用電極と、前記上部ガラス基板又は前記下部ガラス基板に形成され、励振ギャップを空けた状態で前記錘部に対向する位置に配置された検出用電極と、を備え、前記錘部の変位により生じた該錘部と前記検出用電極との間の静電容量の変化から前記力学量を測定する力学量センサを製造する方法であって、前記半導体基板に凹部を形成すると共に、該凹部内に前記梁部及び前記錘部をそれぞれ形成する基板形成工程と、前記励振用電極及び前記検出用電極のそれぞれを、前記上部ガラス基板又は前記下部ガラス基板のいずれかの基板に形成する電極形成工程と、前記励振用電極及び前記検出用電極が前記励振ギャップを空けた状態でそれぞれ前記錘部に対向するように、真空中で前記上部ガラス基板及び前記下部ガラス基板を前記半導体基板の上下面に接合する接合工程と、を備え、前記基板形成工程を行う際に、前記半導体基板に形成する前記梁部の上面及び前記錘部の上面と下面とを、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する加工工程を行うことを特徴とするものである。

また、本発明に係る力学量センサは、上記本発明の力学量センサの製造方法により製造されたことを特徴とするものである。

この発明に係る力学量センサの製造方法においては、加工工程を有する基板形成工程、電極形成工程及び接合工程を適宜行うことで、静電容量型の力学量センサを製造することができる。なお、これら各工程は、同時に行っても良く、工程順番は限定されるものではない。ここでは、励振用電極を上部ガラス基板に形成すると共に、検出用電極を下部ガラス基板に形成し、上部ガラス基板から半導体基板に接合する場合を例に挙げて作用を説明する。

まず、半導体基板の上面の一部に密閉室及び励振ギャップとなる凹部を形成すると共に、梁部及び錘部の上側部分を形成する。この際、梁部及び錘部の上面が、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する加工工程を行う。ここで、本発明の表面粗さ（Ｒａ）とは、算術平均粗さのことである。また、この基板形成工程と同時に、上部ガラス基板の表面に錘部を励振させるための励振用電極を形成する電極形成工程を行う。
その後、上側部分が形成された錘部に励振用電極が対向するように、半導体基板と上部ガラス基板とを重ね合わせた後、互いを接合する接合工程を行う。これにより、錘部に対向する位置に励振ギャップを空けた状態で励振用電極を設けることができる。

上部ガラス基板を接合した後、半導体基板の下面の一部に再度凹部を形成すると共に、梁部及び錘部の残りの下側部分を形成する。これにより、梁部にぶら下がるように支持された錘部を半導体基板に形成することができる。またこの際、錘部の下面も上面と同様に、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する加工工程を行う。この時点で、基板形成工程が終了する。
また、この基板形成工程と同時に、下部ガラス基板の表面に錘部との間の静電容量の変化を検出する検出用電極を形成する電極形成工程を行う。なお、この検出用電極と上述した励振用電極とがそれぞれ形成された時点で電極形成工程が終了する。

その後、錘部に検出用電極が対向するように、半導体基板と下部ガラス基板とを重ね合わせ、真空中で互いを接合する接合工程を行う。なお、この下部ガラス基板と上述した上部ガラス基板とがそれぞれ接合された時点で接合工程が終了する。これにより、半導体基板と上部ガラス基板と下部ガラス基板とを３層に接合した力学量センサを製造することができる。
この際錘部は、両ガラス基板に囲まれた密閉室内に、両ガラス基板から励振ギャップだけ空けて収容され、該収納室内で梁部により支持された状態となっている。しかも、接合工程時に半導体基板と下部ガラス基板とを真空中で接合しているので、密閉室内も同様に高真空状態になっている。

また、このように製造された力学量センサは、錘部が励振用電極からの静電力を受けて密閉室内で振動する。この際、錘部の上下には、励振ギャップが確保されているので、両ガラス基板に接触することなく振動する。この振動状態において外部から角速度等の力学量を受けると、錘部は梁部を中心にして捻れるように変位する。これにより、錘部と検出用電極との間の距離が変化するので、静電容量が変化する。そして、この静電容量の変化をモニタすることで、力学量を測定することができる。

特に本発明に係る製造方法では、接合を行う前に、加工工程によって半導体基板に形成されている梁部の上面及び錘部の上面と下面とを、表面粗さ（Ｒａ）が１０ｎｍ以上になるように加工している。そのため、仮に錘部と両ガラス基板とが接触していた状態で接合を行ったとしても、従来の微小な凸部とは異なり平均的に１０ｎｍ以上に粗れているので、梁部及び錘部と、両ガラス基板とが面接触することがなく、表面加工が行われた領域では接合されてしまうことがない。
つまり、励振ギャップをできるだけ小さくして、錘部と両ガラス基板とを近接させた状態にしても、接合工程時に従来のように錘部と両ガラス基板とが接合されてしまうことがない。従って、励振ギャップをできるだけ小さくすることができる。また、厚みが増してしまう従来の凸部とは異なり、単に表面を粗すだけであることからも、励振ギャップをできるだけ小さくすることができる。

その結果、静電容量の値をできるだけ大きくすることができ、静電力を高めることができる。よって、効率良く錘部を励振させることができると共に検出感度を高めて、高感度なセンサを得ることができる。また、従来のように酸化膜等の絶縁体を用いていないので、錘部に意図しない応力が発生せず、該応力による傾きが生じることがない。よって、錘部を設計通りに励振させることができ、精度の良いセンシングを行うことができる。
また、ガラス基板側を粗していないので、従来のようにガラス基板の強度低下を招くことがない。そのためガラス基板に大気圧がかかっても変形や破損等が生じる恐れがない。また、励振用電極及び検出用電極の電極パターンに悪影響を与える可能性もない。よって、ガラス基板を薄くして薄型化及び小型化を図ることができると共に、製品の信頼性を高めることができる。

上述したように、本発明に係る力学量センサの製造方法によれば、錘部と両ガラス基板との接合を防止しながらできるだけ小さな励振ギャップを確保して、検出感度が向上した力学量センサを製造することができる。
また、本発明に係る製造方法で製造された力学量センサは、高感度で高品質なものになっている。

また、本発明に係る力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記加工工程が、前記半導体基板の面上のうち、前記表面加工を行う領域以外に金属膜を成膜させる成膜工程と、該成膜工程後、前記金属膜をマスクとして前記半導体基板をエッチング加工して、表面を粗らしながら該半導体基板を前記励振ギャップ分だけ切削するエッチング工程と、を備えていることを特徴とするものである。

この発明に係る力学量センサの製造方法においては、加工工程を行う際に、まず表面加工を行う領域以外の面上にアルミ等の金属膜を成膜させる成膜工程を行う。この成膜工程後、この金属膜をマスクとして金属膜が成膜されていない領域、即ち、表面加工を行う領域をエッチング加工するエッチング工程を行う。
すると、このエッチング加工によって、マスク材である金属膜の金属粒子が、表面加工を行う領域に次々と付着し始める。このように金属粒子が付着すると、該金属粒子をマスクとしてエッチング加工が行われるので、金属粒子の付着した箇所と、付着していない箇所との間に微小な凹凸が生じる。そして、エッチング加工が進むに連れてこの凹凸が徐々に大きくなる。つまり、表面が徐々に粗れた状態となってくる。その結果、表面粗さが１０ｎｍ以上になるように表面加工しながら、半導体基板を励振ギャップ分だけ切削して梁部及び錘部を形成することができる。このように、金属膜の成膜とエッチング加工とを行うだけで、簡単且つ確実に表面加工と励振ギャップの深さ制御とを行うことができる。

また、本発明に係る力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記加工工程が、前記半導体基板の面上にネガ型の感光性樹脂を形成すると共に、該樹脂上にポジ型の感光性樹脂をネガ型の感光性樹脂よりも厚く形成する感光性樹脂形成工程と、該感光性樹脂形成工程後、前記ポジ型の感光性樹脂のうち、前記表面加工を行う領域を覆う部分に光を照射して感光させた後、現像により感光部分を除去する除去工程と、該除去工程後、残った前記ポジ型の感光性樹脂をマスクとして前記ネガ型の感光性樹脂をエッチング加工により除去すると共に、このときに発生したネガ型の感光性樹脂の残渣を利用しながら引き続き前記半導体基板をエッチング加工して、表面を粗らしながら該半導体基板を前記励振ギャップ分だけ切削するエッチング工程と、を備えていることを特徴とするものである。

この発明に係る力学量センサの製造方法においては、加工工程を行う際に、まず半導体基板の面上にネガ型の感光性樹脂と、ポジ型の感光性樹脂とを順に積層した状態で形成する感光性樹脂形成工程を行う。この際、ネガ型の感光性樹脂よりもポジ型の感光性樹脂を厚く形成する。次に、ネガ型の感光性樹脂上に形成されているポジ型の感光性樹脂のうち、表面加工を行う領域を覆っている部分にのみ光を照射して感光させる。感光後、現像を行って感光部分を溶かして除去する。この除去工程を行うことで、表面加工を行う領域上を覆っていたポジ型の感光性樹脂を部分的に除去することができる。そのため、表面加工を行う領域上は、ネガ型の感光性樹脂で覆われた状態となる。また、表面加工を行う領域以外の部分には、ポジ型の感光性樹脂が依然として残った状態となっている。
なお、光を照射した際にネガ型の感光性樹脂も同時に感光されるが、このネガ型の感光性樹脂は光が照射された部分は現像時に溶けないので、上述したように表面加工を行う領域上を覆った状態で残る。

続いて、エッチング工程を行う。まず、表面加工を行う領域以外に残ったポジ型の感光性樹脂をマスクとして、露出したネガ型の感光性樹脂をエッチング加工により除去する。そして、ネガ型の感光性樹脂が除去された時点で、表面加工を行う領域の半導体基板が露出する。ところで、感光性樹脂は、エッチング加工されると、徐々に薄くなりながら（後退しながら）なくなってくる。しかも、きれいに跡形もなく除去されるのではなく、どうしても残渣が発生し易いものであった。そのため、露出した半導体基板上には、残渣が散らばった形で付着した状態となってしまう。
なお、エッチング加工時にネガ型の感光性樹脂だけでなく、ポジ型の感光性樹脂もエッチングされるが、ネガ型の感光性樹脂よりも厚く形成されているので、半導体基板が露出したときに表面加工を行う領域以外の部分を依然として覆っている。そのため、引き続き行う半導体基板のエッチングの際に、表面加工を行う領域以外がエッチングされないように保護している。

そして、ネガ型の感光性樹脂をエッチング加工した後、付着した感光性樹脂の残渣を利用しながら半導体基板を引き続きエッチング加工する。この際、付着した残渣をマスクとしてエッチング加工が行われるので、残渣が付着した箇所と、付着していない箇所との間に微小な凹凸が生じる。そして、エッチング加工が進むに連れてこの凹凸が徐々に大きくなる。つまり、表面が徐々に粗れた状態となってくる。その結果、表面粗さが１０ｎｍ以上になるように表面加工しながら、半導体基板を励振ギャップ分だけ切削して梁部及び錘部を形成することができる。このように、ネガ型の感光性樹脂及びポジ型の感光性樹脂を利用したエッチング加工を行うだけで、簡単且つ確実に表面加工と励振ギャップの深さ制御とを行うことができる。

また、本発明に係る力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記接合工程が、前記半導体基板と、前記上部ガラス基板及び前記下部ガラス基板とを、陽極接合又は常温接合により接合することを特徴とするものである。

この発明に係る力学量センサの製造方法においては、接合工程の際に陽極接合又は常温接合を行って接合を行う。
特に、一般的に用いる陽極接合を行うことで、特別な手法を用いることなく確実に半導体基板と両ガラス基板とを接合することができる。また、常温接合を行った場合には、陽極接合とは異なり温度を上げる必要がなく、常温で接合することが可能である。そのため、陽極接合の時とは異なり、温度上昇に起因する酸素ガスが発生することがなく、密閉室内の真空度を低下させる恐れがない。そのため、より高感度な力学量センサを製造することができる。

また、本発明に係る電子機器は、上記本発明の力学量センサを有することを特徴とするものである。

この発明に係る電子機器においては、高感度で高品質な力学量センサを有しているので、電子機器自体の高品質化及び高性能化を図ることができる。

本発明に係る力学量センサの製造方法によれば、錘部と両ガラス基板との接合を防止しながらできるだけ小さな励振ギャップを確保して、検出感度が向上した力学量センサを製造することができる。
また、本発明に係る力学量センサによれば、上記製造方法で製造されているので、高感度化及び高品質化を図ることができる。
また、本発明に係る電子機器によれば、高感度で高品質な上記力学量センサを有しているので、電子機器自体の高品質化及び高性能化を図ることができる。

以下、本発明に係る力学量センサ及び電子機器並びに力学量センサの製造方法の一実施形態を、図１から図２１を参照して説明する。
なお、本実施形態では、電子機器を、デジタルカメラや携帯電話器等のカメラ機構を有する電子機器１として、また、力学量センサを、角速度を検出する角速度センサ（以下、ジャイロセンサと称する）２として以下に説明する。

図１は、本実施形態のジャイロセンサ２が組み込まれた電子機器１の機能ブロック図である。この図１に示すように、電子機器１は、手ぶれ補正機構となるカメラモジュール３と、上記ジャイロセンサ２を有するジャイロセンサモジュール４とを備えている。カメラモジュール３は、ジャイロセンサモジュール４から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路５と、該レンズ補正量算出回路５で算出された補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を駆動するレンズ駆動回路８とを備えている。そして、両レンズアクチュエータ６、７が、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。

ジャイロセンサモジュール４は、ジャイロセンサ２と、該ジャイロセンサ２で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路９と、変換された電圧から角速度を算出する角速度算出回路１０とを備えている。また、角速度算出回路１０は、算出した角速度を上記レンズ補正量算出回路５に出力するようになっている。

図２は、ジャイロセンサ２の断面図である。図３は、図２に示すＡ−Ａ’に沿ったジャイロセンサの断面図である。図４は、図３に示すジャイロセンサのビーム及び錘部を示した断面図である。
図２及び図３に示すように、ジャイロセンサ２は、シリコン基板（半導体基板）２１と、該シリコン基板２１を上下から挟み込んだ状態で接合された上部ガラス基板１８及び下部ガラス基板１９とを備えている。
シリコン基板１７は、ビーム（梁部）１５により支持され、外部から作用した角速度（力学量）により変位する錘部１６を有している。これらビーム１５及び錘部１６は、シリコン基板２１と上部ガラス基板１８及び下部ガラス基板１９との間に囲まれたキャビティ（密閉室）２０内に収容されている。また、上部ガラス基板１８には、励振ギャップＧを空けた状態で錘部１６に対向する位置に励振用電極２２が形成されている。また、下部ガラス基板１９には、励振ギャップＧを空けた状態で錘部１６に対向する位置に検出用電極２３が形成されている。
そして、本実施形態のジャイロセンサ２は、錘部１６の変位により生じた該錘部１６と検出用電極２３との間の静電容量の変化から角速度を測定するものである。

なお、本実施形態においては、シリコン基板２１として、シリコン支持層（例えば、厚さ３００〜８００μｍ）２４と該シリコン支持層２４上に形成された二酸化珪素（ＳｉＯ_２）のＢＯＸ層（Buried Oxide）（例えば、厚さ数μｍ）２５と、該ＢＯＸ層２５上に形成されたシリコン活性層（例えば、厚さ５〜１００μｍ）２６とを有するＳＯＩ（Silicon On Insulator）基板を用いた例を説明する。

錘部１６は、上記キャビティ２０内において、４本のビーム１５によって吊り下げられた状態（中空状態）で支持されている。この際、錘部１６と両ガラス基板１８、１９との間には、上述した励振ギャップＧがそれぞれ確保されているので、該錘部１６は両ガラス基板１８、１９に接触しないようになっている。また、このキャビティ２０内は高真空状態に保たれている。
４本のビーム１５は、上面視四角形状に囲まれたフレーム３０に基端側が支持されており、フレーム３０の各辺の略中間位置からそれぞれ内側に向けて延びた状態とされている。

また、上部ガラス基板１８に形成された励振用電極２２は、フレーム３０の内側に形成された柱状のポスト３１を介して、下部ガラス基板１９に形成された外部電極３２と電気的に接続されている。そして、この外部電極３２に電圧が印加されると、励振用電極２２から錘部１６の上部に静電力が作用するようになっている。これにより錘部１６は、キャビティ２０内において所定の入力波形（例えば、振幅１００ｎｍ）で振動するようになっている。

なお、この励振用電極２２は、錘部１６の上部側だけでなく、錘部１６の下部側に位置するようにシリコン支持層２４側の下部ガラス基板１９上に設けても構わない。こうすることで、錘部１６に対して上下から静電力を与えることができ、振動状態をより安定し易くすることができる。

また、下部ガラス基板１９上に形成された検出用電極２３は、上記ポスト３１と同様にフレーム３０の内側に形成されたポスト３３を介して、下部ガラス基板１９に形成された外部電極３４と電気的に接続されている。
これら励振用電極２２及び検出用電極２３に電気的に接続された外部電極３２、３４は、下部ガラス基板１９に形成された貫通孔１９ａの少なくとも内周面に成膜されると共に各ポスト３１、３３に電気的に接続された金属薄膜等により形成されている。

なお、本実施形態では、検出用電極２３がフレーム３０の内側に形成された６個のポスト３３を介して６つの外部電極３４にそれぞれ電気的に接続された状態を例に挙げて説明している。但し、ポスト３３の数や個数等はこれに限定されるものではなく、自由に設計して構わない。
また、外部電極３２、３４を全て下部ガラス基板１９に形成したが、この場合に限られず、全て上部ガラス基板１８に形成しても構わないし、上部ガラス基板１８及び下部ガラス基板１９の両方に適宜形成しても構わない。

また、本実施形態では、励振用電極２２を上部ガラス基板１８に形成すると共に、検出用電極２３を下部ガラス基板１９に形成した例を示したが、この場合に限られず、励振用電極２２を下部ガラス基板１９に形成すると共に、検出用電極２３を上部ガラス基板１８に形成しても構わない。更には、励振用電極２２及び検出用電極２３を共に上部ガラス基板１８に形成しても構わないし、下部ガラス基板１９に形成しても構わない。

また、本実施形態では、図３及び図４に示すように、錘部１６及び４本のビーム１５の上面と、錘部１６の下面とが、それぞれ表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工されている。これについては、後に詳細に説明する。

次に、このように構成されたジャイロセンサ２の製造方法について、以下に説明する。
本実施形態の製造方法は、加工工程を有する基板形成工程と、電極形成工程と、接合工程とを適宜行うことで、静電容量型のジャイロセンサ２を製造する方法である。
基板形成工程は、ＳＯＩ基板２１に凹部４０を形成すると共に、該凹部４０内にビーム１５及び錘部１６をそれぞれ形成する工程である。また、電極形成工程は、上部ガラス基板１８に励振用電極２２を形成すると共に、下部ガラス基板１９に検出用電極２３を形成する工程である。また、接合工程は、励振用電極２２及び検出用電極２３が励振ギャップＧを空けた状態でそれぞれ錘部１６に対向するように、真空中で上部ガラス基板１８及び下部ガラス基板１９をＳＯＩ基板２１の上下面に接合する接合工程である。また、加工工程は、基板形成工程を行う際に、ビーム１５の上面及び錘部１６の上面と下面とを、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する工程である。なお、表面粗さ（Ｒａ）とは、算術平均粗さである。

また、本実施形態の加工工程は、成膜工程と、エッチング工程とを順に行う工程である。成膜工程は、表面加工を行うＳＯＩ基板２１の面上のうち、表面加工を行う領域以外にアルミ膜（金属膜）４１を成膜させる工程である。また、エッチング工程は、成膜工程後、アルミ膜４１をマスクとしてＳＯＩ基板２１をエッチング加工して、表面を粗らしながらＳＯＩ基板２１を励振ギャップＧだけ切削する工程である。

以下、これら各工程について、図５から図２１を参照しながら以下に詳細に説明する。なお、図５から図２１は、図２に示すＢ−Ｂ’断面を図示している。
また、上述した各工程は、同時に行っても良く工程順番は限定されるものではない。本実施形態では、先に上部ガラス基板１８をＳＯＩ基板２１に接合し、その後、下部ガラス基板１９をＳＯＩ基板２１に接合する場合を例に挙げて説明する。

図５は、スタート基板となるＳＯＩ基板２１の断面図である。図６は、ＳＯＩ基板のシリコン活性層２６及びシリコン支持層２４上にアルミ膜４１を成膜した状態を示す断面図である。
まず、図５に示すＳＯＩ基板２１のシリコン活性層２６上及びシリコン支持層２４上に、図６に示すように、スパッタや蒸着等によりアルミ膜４１を成膜する。なお、アルミ膜４１に限定されるものではなく金属膜であれば構わないが、アルミにシリコンを混合させたようなアルミを主成分とする金属膜が好ましい。より好ましくは、本実施形態のようにアルミ膜４１である。

図７は、シリコン活性層２６側のアルミ膜４１上に、フォトレジスト膜４２をパターニングした状態を示す図である。図８は、フォトレジスト膜４２をマスクとしてアルミ膜４１をエッチング加工した状態を示す図である。
上述したアルミ膜４１を成膜した後、図７に示すように、シリコン活性層２６側のアルミ膜４１上に、エッチングマスクとなるフォトレジスト膜４２をフォトリソグラフィ技術によってビーム１５及び錘部１６以外の領域にパターニングする。そして、このフォトレジスト膜４２をマスクとして、ウェットエッチングやドライエッチングを行って、マスクされていないアルミ膜４１を除去する。その後、フォトレジスト膜４２を剥離することで、図８に示すように、アルミ膜４１をパターニングすることができる。

図９は、シリコン支持層２４側のアルミ膜４１上に、フォトレジスト膜４２をパターニングした状態を示す図である。図１０は、フォトレジスト膜４２をマスクとしてアルミ膜４１をエッチング加工した状態を示す図である。
アルミ膜４１をパターニングした後、図９に示すように、シリコン支持層２４側のアルミ膜４１上にも同様に、フォトレジスト膜４２を同じ範囲でパターニングする。そして、該フォトレジスト膜４２をマスクとしてエッチングを行い、その後、フォトレジスト膜４２を剥離することで、図１０に示すように、両アルミ膜４１がパターニングされた状態となる。これにより、表面加工を行う領域以外の面上にアルミ膜４１を成膜させる成膜工程が終了する。

図１１は、アルミ膜４１をマスクとして、シリコン活性層２６をエッチング加工した状態を示す図である。
次に、シリコン活性層２６側のアルミ膜４１をマスクとして、アルミ膜４１が成膜されていない領域のシリコン活性層２６をドライエッチングにより加工するエッチング工程を行う。これにより、図１１に示すように、シリコン活性層２６に、キャビティ２０及び励振ギャップＧとなる凹部４０を形成することができると共に、ビーム１５及び錘部１６の上面を形成することができる。この際、凹部４０の深さ、即ち、励振ギャップＧが所定の値（例えば、数μｍ）となるように反応速度等が設定されている。

また、このエッチング加工によって、単にビーム１５及び錘部１６の上面が形成されるだけでなく、これらの上面が表面粗さ（Ｒａ）１０ｎｍ以上に粗れた状態となりながら加工がなされる。
即ち、ドライエッチングを行うと、マスク材であるアルミ膜４１の金属粒子が、表面加工を行う領域（凹部４０を形成する領域）に次々と付着し始める。このように金属粒子が付着すると、該金属粒子をマスクとしてエッチング加工が行われるので、金属粒子の付着した箇所と、付着していない箇所との間に微小な凹凸が生じ始める。そして、エッチング加工が進むに連れてこの凹凸が徐々に大きくなる。つまり、表面が徐々に粗れた状態となってくる。その結果、表面粗さ（Ｒａ）１０ｎｍ以上になるように表面加工しながら、シリコン活性層２６を励振ギャップＧ分だけ切削して、ビーム１５及び錘部１６の上面を形成することができる。このように、アルミ膜４１の成膜とエッチング加工とを行うだけで、簡単且つ確実に表面加工と励振ギャップＧの深さ制御とを行うことができる。

図１２は、アルミ膜４１をマスクとして、シリコン支持層２４をエッチング加工した状態を示す図である。
次いで、シリコン支持層２４も同様に、アルミ膜４１をマスクとしてドライエッチングにより加工するエッチング工程を行う。これにより、図１２に示すように、シリコン支持層２４に、キャビティ２０及び励振ギャップＧとなる凹部４０を形成することができると共に、錘部１６の下面を形成することができる。また、このときも同様に、励振ギャップＧを所定深さに制御しながら作製することができると共に、錘部１６の下面を表面粗さ（Ｒａ）１０ｎｍ以上になるように表面加工することができる。その結果、ビーム１５の上面及び錘部１６の上面と下面とを共に粗すことができる。この時点で加工工程が終了する。

図１３は、シリコン活性層２６及びシリコン支持層２４上のアルミ膜４１を除去した状態を示す図である。図１４は、シリコン活性層をエッチング加工して、フレーム３０、ポスト３１、ビーム１５及び錘部１６の上部部分を形成した状態を示す図である。図１５は、シリコン活性層上に露出したＢＯＸ層を除去した状態を示す図である。
上記加工工程が終了した後、図１３に示すように、シリコン活性層２６及びシリコン支持層２４上に成膜したアルミ膜４１を除去する。次いで、図１４に示すように、図示しないフォトレジスト膜をマスクとしてシリコン活性層２６の所定位置をＢＯＸ層２５までドライエッチングやウェットエッチング等によりエッチング加工して、フレーム３０及びポスト３１の上側部分を形成する。次いで、図１５に示すように、シリコン活性層２６側に露出しているＢＯＸ層２５をエッチング加工により除去する。

図１６は、シリコン活性層２６側に上部ガラス基板１８を接合した状態を示す図である。ＢＯＸ層２５を除去した後、上部ガラス基板１８に励振用電極２２を形成する。そして、図１６に示すように、励振用電極２２が錘部１６に対向するように、上部ガラス基板１８とＳＯＩ基板２１とを重ね合わせて陽極接合する。この陽極接合時の条件としては、例えば、温度が２００〜４００度程度で、電圧が１００〜１０００Ｖである。

図１７は、シリコン支持層をエッチング加工して、フレーム３０、ポスト３１、ビーム１５及び錘部１６を形成した状態を示す図である。
上部ガラス基板１８の接合が終了した後、図１７に示すように、図示しないフォトレジスト膜をマスクとしてシリコン支持層２４の所定位置をドライエッチングやウェットエッチング等によりエッチング加工する。これにより、フレーム３０、ポスト３１（３３）、錘部１６及びビーム１５の残りの下側部分を形成することができ、ビーム１５にぶら下がるように支持された錘部１６をＳＯＩ基板２１に形成することができる。
なお、一般的に、数百μｍのシリコンをエッチングする際には、ＤＲＩＥ（Deep Reactive Ion Etching）を用いることが多く、エッチング時間の短縮や垂直加工を行うことができる。そのため、シリコン支持層２４のエッチング加工においても、このＤＲＩＥによりエッチング加工を行うことが好ましい。この時点で基板形成工程が終了する。

図１８は、下部ガラス基板１９に貫通孔１９ａ及び検出用電極２３を形成した状態を示す図である。図１９は、シリコン支持層２４側に下部ガラス基板１９を接合した状態を示す図である。
次いで、図１８に示すように、下部ガラス基板１９の所定位置に外部電極３２、３４用の貫通孔１９ａを形成すると共に、検出用電極２３を形成する。この際、サンドブラスト加工等により断面テーパー形状となるように貫通孔１９ａを形成する。この時点で電極形成工程が終了する、

次いで、真空に保たれた環境内で、図１９に示すように検出用電極２３が錘部１６に対向するように、下部ガラス基板１９とＳＯＩ基板２１とを重ね合わせて陽極接合する。なお、貫通孔１９ａの開口は、ポスト３１の端部に接した状態となっている。これにより、ＳＯＩ基板２１と両ガラス基板１８、１９とが３層に接合される。なお、この時点で接合工程が終了する。

図２０は、下部ガラス基板１９上に金属膜４３を成膜した状態を示す図である。図２１は、金属膜４３をパターニングして外部電極３２（３４）を形成した状態を示す図である。次いで、図２０に示すように、下部ガラス基板１９に外部電極３２、３４を形成するための金属膜４３（例えば、アルミ膜）を、スパッタ又は蒸着により成膜する。これにより、貫通孔１９ａの内周面にも金属膜４３が成膜されるので、該金属膜４３はポスト３１（３３）に電気的に接続された状態となる。

そして最後に、図２１に示すように、図示しないフォトレジスト膜をマスクとして金属膜４３をエッチング加工し、金属膜４３をパターニングすることで外部電極３２（３４）を形成する。その結果、キャビティ２０内でビーム１５に支持された錘部１６を有するジャイロセンサ２を製造することができる。なお、接合工程時にＳＯＩ基板２１と下部ガラス基板１９とを真空状態で接合しているので、キャビティ２０内も同様に真空状態となっている。

特に本実施形態の力学量センサの製造方法によれば、上部ガラス基板１８及び下部ガラス基板１９の接合を行う前に、加工工程によってビーム１５の上面及び錘部１６上面と下面とを、共に表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工している。そのため、仮に錘部１６と両ガラス基板１８、１９とが接触していた状態で接合を行ったとしても、従来の微小な凸部とは異なり平均的に１０ｎｍ以上に粗れているので、ビーム１５及び錘部１６と、両ガラス基板１８、１９とが面接触することがなく、この表面加工が行われた領域では接合されてしまうことがない。
つまり、励振ギャップＧをできるだけ小さくして、錘部１６と両ガラス基板１８、１９とを近接させた状態にしても、接合工程時に従来のように錘部１６と両ガラス基板１８、１９とが接合されてしまうことがない。従って、励振ギャップＧをできるだけ小さくすることができる。また、厚みが増してしまう従来の微小な凸部とは異なり、単に表面を粗すだけであるからことからも、励振ギャップＧをできるだけ小さくすることができる。

その結果、静電容量の値をできるだけ大きくすることができ、静電力を高めることができる。よって、効率良く錘部１６を励振させることができると共に、検出感度を高めて高感度なジャイロセンサ２を得ることができる。また、従来のように酸化膜等の絶縁体を用いていないので、錘部１６に意図しない応力が発生せず、該応力による傾きが生じることがない。よって、錘部１６を設計通りに励振させることができ、精度の良いセンシングを行うことができる。

また、ガラス基板１８、１９側を粗していないので、従来のようにガラス基板１８、１９の強度低下を招くことがない。そのため、ガラス基板１８、１９に大気圧がかかっても、ガラス基板１８、１９に変形や破損等が生じる恐れがない。また、励振用電極２２及び検出用電極２３の電極パターンに影響を与えることもない。よって、両ガラス基板１８、１９を薄くして小型化、薄型化を図ることができると共に、製品の信頼性を高めることができる。

次に、このように製造されたジャイロセンサ２により角速度を検出して、電子機器１の手振れ補正を行う場合について説明する。
まず、外部電極３２及びポスト３１を介して励振用電極２２に所定の電圧を印加して静電引力を発生させる。錘部１６は、この静電容量を受けて所定の入力波形で振動する。この際、錘部１６の上下には励振ギャップＧが確保されているので、錘部１６は両ガラス基板１８、１９に接触することなく確実に振動する。この振動状態において外部から角速度を受けると、錘部１６は４本のビーム１５を回転中心として、Ｘ方向或いはＹ方向回りに捩れて回転して変位する。これにより、錘部１６と検出用電極２３との距離が変化する。検出用電極２３は、この距離変化を静電容量の変化として検出し、ポスト３３及び外部電極３４を介してＣ−Ｖ変換回路９に出力する。

Ｃ−Ｖ変換回路９は、送られてきた静電容量の変化を電圧に変換して角速度算出回路１０に送る。角速度算出回路１０は、変換された電圧から角速度を算出して、カメラモジュール３のレンズ補正量算出回路５に出力する。レンズ補正量算出回路５は、算出された補正量に基づいてカメラレンズの補正量を算出すると共に、算出した補正量をレンズ駆動回路８に出力する。そして、レンズ駆動回路８が、送られてきた補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を適時駆動させて各方向に変位させる。その結果、電子機器１の手振れ補正を行うことができる。

特に本実施形態の電子機器１は、上述した高感度のジャイロセンサ２を備えているので、電子機器１自体の高品質化及び高性能化を図ることができる。

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、本実施形態では、力学量センサとしてジャイロセンサ２を例にして説明したが、ジャイロセンサ２に限られるものではない。
また、本実施形態の製造方法では、先に上部ガラス基板１８をシリコン活性層２６側に接合し、その後、シリコン支持層２４側に下部ガラス基板１９を接合したが、これとは逆に、先にシリコン支持層２４側に下部ガラス基板１９を接合し、その後、シリコン活性層２６側に上部ガラス基板１８を接合しても構わない。
また、上部ガラス基板１８を接合する前に、シリコン支持層２４側にも表面を粗した状態で凹部４０を形成したが、この場合に限られず、上部ガラス基板１８を接合した後に、シリコン活性層２６側に凹部４０を形成する順番で製造しても構わない。

また、上記実施形態では、凹部４０の形成と表面加工とを同じタイミングで行ったが、同時になくても構わない。
例えば、アルミ膜４１の代わりにフォトレジスト膜をマスクとしてドライエッチング加工を行って（若しくはアルミ膜４１の代わりに酸化膜等をマスクとしてウェットエッチングを行って）、凹部４０を先に形成した後に、アルミ膜４１をパターニングしてドライエッチングにより表面加工を行っても構わない。
また、この場合において、アルミ膜４１を利用したエッチング加工により表面加工を行うのではなく、サンドブラスト加工により表面加工を行っても構わない。こうすることで、所望する領域だけを簡単且つ確実に加工して表面を粗すことができる。よって、加工工程にかける時間を短縮することができ、製造効率を高めることができる。

また、上記実施形態では、アルミ膜４１を利用して加工工程を行う場合を例に挙げて説明したが、この方法に限定されるものではない。例えば、２種類のフォトレジストを利用しながら加工工程を行って、表面加工を行っても構わない。この場合の加工工程について、図２２から図３０を参照しながら以下に詳細に説明する。なお、図２２から図３０は、図２に示す断面Ｂ−Ｂ’断面を示している。

この加工工程は、感光性樹脂形成工程と、除去工程と、エッチング工程とを順に行う方法である。始めに、感光性樹脂形成工程を行う。まず、図２２に示すように、スタート基板となるＳＯＩ基板２１を準備した後、図２３に示すように、ＳＯＩ基板２１のシリコン活性層２６上にネガ型のフォトレジスト（感光性樹脂）であるネガレジスト７０と、該レジスト７０上にポジ型のフォトレジスト（感光性樹脂）であるポジレジスト７１とを順に積層した状態で形成する感光性樹脂形成工程を行う。この際、ネガレジスト７０の厚みよりもポジレジスト７１の厚みの方が厚くなるように形成する。また、両レジスト７０、７１を形成する場合には、コーター等の装置を利用して塗布するように形成すれば良い。

次に、ネガレジスト７０上に形成されているポジレジスト７１をパターニングして、表面加工を行う領域上を覆っている部分を部分的に除去する除去工程を行う。まず、図２３に示すように、ポジレジスト７１のうち表面加工を行う領域（後にビーム１５及び錘部１６となる領域）を覆っている部分にのみ光Ｌを照射して感光させる。感光後、現像を行って感光部分を溶かして除去する。これにより、図２４に示すように、表面加工を行う領域上を覆っていたポジレジスト７１を部分的に除去することができる。そのため、表面加工を行う領域上は、ネガレジスト７０だけで覆われた状態となる。また、表面加工を行う領域以外の部分には、ポジレジスト７１が依然として残った状態となっている。

なお、光Ｌを照射した際に、ポジレジスト７１だけでなくネガレジスト７０も同時に感光されるが、このネガレジスト７０はポジレジスト７１と反対に光Ｌが照射された部分は現像時に溶けない（光Ｌが照射されなかった部分が現像時に溶ける）ので、上述したように表面加工を行う領域上を覆った状態で残る。

次に、エッチング工程を行う。まず、表面加工を行う領域以外に残ったポジレジスト７１をマスクとして、露出したネガレジスト７０をエッチング加工（ドライエッチング加工）により除去する。すると、ネガレジスト７０が除去された時点で、表面加工を行う領域のＳＯＩ基板２１が露出する。ところで、ネガレジスト７０は、エッチング加工されると、徐々に薄くなりながら（後退しながら）なくなってくる。しかも、きれいに跡形もなく除去されるのではなく、どうしても微粒子状の残渣が発生し易いものであった。そのため、露出したＳＯＩ基板２１のシリコン活性層２６上には、残渣が無数に散らばった形で付着した状態となってしまう。

なお、エッチング加工時にネガレジスト７０だけでなくポジレジスト７１もエッチングされるが、ネガレジスト７０よりも厚く形成されているので、ＳＯＩ基板２１が露出したときに表面加工を行う領域以外の部分を依然として覆っている。そのため、引き続き行うＳＯＩ基板２１のエッチング加工の際に、表面加工を行う領域以外のＳＯＩ基板２１がエッチングされないように保護する役割を果たしている。

そして、ネガレジスト７０をエッチング加工した後、付着したネガレジスト７０の残渣を利用しながらＳＯＩ基板２１のシリコン活性層２６を引き続きエッチング加工する。これにより、図２５に示すように、シリコン活性層２６に、キャビティ２０及び励振ギャップＧとなる凹部４０を形成することができると共に、ビーム１５及び錘部１６の上面を形成することができる。この際、凹部４０の深さ、即ち、励振ギャップＧが所定の値（例えば、数μｍ）となるように反応速度等が設定されている。

また、このエッチング加工によって、単にビーム１５及び錘部１６の上面が形成されるだけでなく、これらの上面が表面粗さ（Ｒａ）１０ｎｍ以上に粗れた状態となりながら加工がなされる。
即ち、シリコン活性層２６上に付着したネガレジスト７０の残渣をマスクとしてエッチング加工することになるので、残渣が付着した箇所と、付着していない箇所との間に微小な凹凸が生じる。そして、エッチング加工が進むに連れてこの凹凸が徐々に大きくなる。つまり、表面が徐々に粗れた状態となってくる。その結果、表面粗さ（Ｒａ）１０ｎｍ以上になるように表面加工しながら、シリコン活性層２６を励振ギャップＧ分だけ切削して、ビーム１５及び錘部１６の上面を形成することができる。このように、ネガレジスト７０及びポジレジスト７１の２種類のレジストを利用したエッチング加工を行うだけで、簡単且つ確実に表面加工と励振ギャップＧの深さ制御とを行うことができる。

なお、一般的にドライエッチング加工を行う際のフォトレジストの選択比は、５〜１０位である。つまり、ネガレジスト７０やポジレジスト７１を１μｍエッチング加工する間に、シリコン活性層２６を５μｍ〜１０μｍ程度エッチング加工することができる。従って、上述したように凹部４０の深さ（励振ギャップＧの深さ）を数μｍ程度に設定する場合には、選択比を考慮してネガレジスト７０を１μｍ程度、ポジレジスト７１を１μｍ以上の厚みで形成しておけば十分である。このように、両レジスト７０、７１の厚みは、選択比を考慮しながら、凹部４０の深さ（励振ギャップＧの深さ）に応じて適宜変更すれば良い。

シリコン活性層２６側の表面加工が終了した後、図２６に示すように、ネガレジスト７０及びポジレジスト７１を除去する。
次に、上述した同様の工程を再度行って、シリコン支持層２４側も同様にエッチング加工する。即ち、図２７に示すように、ＳＯＩ基板２１のシリコン支持層２４上に、ネガレジスト７０とポジレジスト７１とを順に積層した状態で形成する。そして、感光及び現像を行って、図２８に示すようにポジレジスト７１をパターニングする。そして、残ったポジレジスト７１をマスクとして、ネガレジスト７０をエッチング加工すると共に、引き続きシリコン活性層２６をエッチング加工する。

これにより、図２９に示すように、シリコン支持層２４に、キャビティ２０及び励振ギャップＧとなる凹部４０を形成することができると共に、錘部１６の下面を形成することができる。また、このときも同様に、励振ギャップＧを所定深さに制御しながら作製することができると共に、錘部１６の下面を表面粗さ（Ｒａ）１０ｎｍ以上になるように表面加工することができる。その結果、ビーム１５の上面及び錘部１６の上面と下面とを共に粗すことができる。最後に、図３０に示すように、ネガレジスト７０及びポジレジスト７１を除去する。この時点で加工工程が終了する。

上述したように、２種類のフォトレジストを利用しながら加工工程を行って、ＳＯＩ基板２１の表面加工を行っても構わない。なお、これ以降の工程は、先に説明した実施形態と同様である。

また、上記実施形態では、接合工程を行う際に陽極接合を行ったが、常温接合により接合を行っても構わない。
この場合には、高真空状態でアルゴン等を利用して表面を活性化させて接合を行うので、陽極接合時とは異なり温度を上げる必要がない。即ち、常温で接合することが可能である。そのため、陽極接合時とは異なり、温度上昇に起因する酸素ガスが発生することがなく、キャビティ２０内の真空度を低下させる恐れがない。そのため、より高感度なジャイロセンサ２を製造することができる。
なお、この常温接合を行う場合であっても、ビーム１５の上面及び錘部１６の上面と下面とが、表面粗さ（Ｒａ）が１０μｍ以上に粗れているので、錘部１６と両ガラス基板１８、１９とが接合することがない。

また、上記実施形態では、カメラ機構を有する携帯電話等の携帯型の電子機器１内に、ジャイロセンサ２を組み込んだ場合を例にして説明したが、このような小型の電子機器内ではなく、本発明のジャイロセンサを車両に組み込み、エアバックを作動させるために利用しても構わない。このような場合には、若干サイズが大きくてもジャイロセンサの信頼性が重視される。つまり、厚みのある両ガラス基板でジャイロセンサを構成しても問題ない。

よって、このようなジャイロセンサの場合には、ビーム１５及び錘部１６に対向する上部ガラス基板１８の表面と、錘部１６に対向する下部ガラス基板１９の表面とを、表面粗さ（Ｒａ）が１０μｍ以上に粗らすように構成しても構わない。この場合のジャイロセンサの一例を、図３１に示す。なお、この図３１においては、図を見易くするため、励振用電極２２及び検出用電極２３の図示を省略している。

図３１に示すように、ジャイロセンサ５０は、電極形成工程時に両ガラス基板１８、１９の表面を粗すように表面加工した後、接合工程を行って製造されたものである。この場合においても、上述した実施形態と同様の作用効果を奏することができる。但し、小型化及び薄型化が重要視される場合には、上述した実施形態のジャイロセンサ２が好ましい。なお、この場合には、上部ガラス基板１８及び下部ガラス基板１９に対して励振用電極２２及び検出用電極２３を形成する電極工程時に加工工程を行って、表面加工を行えば良い。

また、小型化や薄型化よりも信頼性を重要視する場合のジャイロセンサの変形例を図３２に示す。なお、この図３２においても図３１と同様に、図を見易くするため、励振用電極２２及び検出用電極２３の図示を省略している。
この図３２に示すように、ＳＯＩ基板２１側及び両ガラス基板１８、１９側の両方の表面を粗すように表面加工した後、接合工程を行ってジャイロセンサ６０を製造しても構わない。この場合においても、上述した実施形態と同様の作用効果を奏することができる。なお、この場合には、電極形成工程時及び基板形成工程時にそれぞれ加工工程を行って表面加工を行えば良い。

本発明の一実施形態に係るジャイロセンサを有する電子機器の機能ブロック図である。 図１に示すジャイロセンサの断面図である。 図２に示すＡ−Ａ’に沿ったジャイロセンサの断面図である。 図３に示すジャイロセンサのビーム及び錘部の拡大断面図である。 図２に示すジャイロセンサの製造方法を示した工程図であって、スタート基板となるＳＯＩ基板を示す断面図である。 図５に示す状態の後、シリコン活性層及びシリコン支持層上にアルミ膜を成膜した状態を示す図である。 図６に示す状態の後、シリコン活性層側のアルミ膜上にフォトレジスト膜をパターニングした状態を示す図である。 図７に示す状態の後、フォトレジスト膜をマスクとしてアルミ膜をエッチング加工した状態を示す図である。 図８に示す状態の後、シリコン支持層側のアルミ膜上にフォトレジスト膜をパターニングした状態を示す図である。 図９に示す状態の後、フォトレジスト膜をマスクとしてアルミ膜をエッチング加工した状態を示す図である。 図１０に示す状態の後、アルミ膜をマスクとしてシリコン活性層をエッチング加工した状態を示す図である。 図１１に示す状態の後、アルミ膜をマスクとしてシリコン支持層をエッチング加工した状態を示す図である。 図１２に示す状態の後、シリコン活性層及びシリコン支持層上のアルミ膜を除去した状態を示す図である。 図１３に示す状態の後、シリコン活性層をエッチング加工して、フレーム、ポスト、ビーム及び錘部の上部部分を形成した状態を示す図である。 図１４に示す状態の後、シリコン活性層側に露出したＢＯＸ層を除去した状態を示す図である。 図１５に示す状態の後、シリコン活性層側に上部ガラス基板を接合した状態を示す図である。 図１６に示す状態の後、シリコン支持層をエッチング加工して、フレーム、ポスト、ビーム及び錘部を形成した状態を示す図である。 図１７に示す状態の後、下部ガラス基板に貫通孔及び検出用電極を形成した状態を示す図である。 図１８に示す状態の後、シリコン支持層側に下部ガラス基板を接合した状態を示す図である。 図１９に示す状態の後、下部ガラス基板上に金属膜を成膜した状態を示す図である。 図２０に示す状態の後、金属膜をパターニングして外部電極を形成した状態を示す図である。 ２種類のフォトレジストを利用しながら加工工程を行って図２に示すジャイロセンサを製造する場合の一工程図であって、スタート基板となるＳＯＩ基板を示す断面図である。 図２２に示す状態の後、シリコン活性層上にネガ型のフォトレジストと、ポジ型のネガレジストとを順に形成した状態を示す図である。 図２３に示す状態の後、感光及び現像を行って、ポジ型のフォトレジストを部分的に除去してパターニングした状態を示す図である。 図２４に示す状態の後、残ったポジ型のフォトレジストをマスクとしてネガ型のフォトレジストを除去すると共に、シリコン活性層をエッチング加工した状態を示す図である。 図２５に示す状態の後、ネガ型のフォトレジスト及びポジ型のフォトレジストを除去した状態を示す図である。 図２６に示す状態の後、シリコン支持層上にネガ型のフォトレジストと、ポジ型のネガレジストとを順に形成した状態を示す図である。 図２７に示す状態の後、感光及び現像を行って、ポジ型のフォトレジストを部分的に除去してパターニングした状態を示す図である。 図２８に示す状態の後、残ったポジ型のフォトレジストをマスクとしてネガ型のフォトレジストを除去すると共に、シリコン支持層をエッチング加工した状態を示す図である。 図２９に示す状態の後、ネガ型のフォトレジスト及びポジ型のフォトレジストを除去した状態を示す図である。 本発明に係るジャイロセンサの変形例を示す断面図であって、ガラス基板側の表面が粗れているジャイロセンサを示す図である。 本発明に係るジャイロセンサの変形例を示す断面図であって、ガラス基板側及びＳＯＩ基板側の表面が共に粗れているジャイロセンサを示す図である。

符号の説明

Ｇ 励振ギャップ
１ 電子機器１
２、５０、６０ ジャイロセンサ（力学量センサ）
１５ ビーム（梁部）
１６ 錘部
１８ 上部ガラス基板
１９ 下部ガラス基板
２０ キャビティ（密閉室）
２１ ＳＯＩ基板（半導体基板）
２２ 励振用電極
２３ 検出用電極
４０ 凹部
４１ アルミ膜（金属膜）
７０ ネガレジスト（ネガ型の感光性樹脂）
７１ ポジレジスト（ポジ型の感光性樹脂）

Claims (6)

1. 梁部により支持され、外部から作用した力学量により変位する錘部を有する半導体基板と、該半導体基板を上下から挟み込んだ状態で接合された上部ガラス基板及び下部ガラス基板と、前記半導体基板と前記上部ガラス基板及び前記下部ガラス基板との間に囲まれ、前記梁部及び前記錘部が収容された密閉室と、前記上部ガラス基板又は前記下部ガラス基板に形成され、励振ギャップを空けた状態で前記錘部に対向する位置に配置された励振用電極と、前記上部ガラス基板又は前記下部ガラス基板に形成され、励振ギャップを空けた状態で前記錘部に対向する位置に配置された検出用電極と、を備え、前記錘部の変位により生じた該錘部と前記検出用電極との間の静電容量の変化から前記力学量を測定する力学量センサを製造する方法であって、
   前記半導体基板に凹部を形成すると共に、該凹部内に前記梁部及び前記錘部をそれぞれ形成する基板形成工程と、
   前記励振用電極及び前記検出用電極のそれぞれを、前記上部ガラス基板又は前記下部ガラス基板のいずれかの基板に形成する電極形成工程と、
   前記励振用電極及び前記検出用電極が前記励振ギャップを空けた状態でそれぞれ前記錘部に対向するように、真空中で前記上部ガラス基板及び前記下部ガラス基板を前記半導体基板の上下面に接合する接合工程と、を備え、
   前記基板形成工程を行う際に、前記半導体基板に形成する前記梁部の上面及び前記錘部の上面と下面とを、表面粗さ（Ｒａ）が１０ｎｍ以上になるように表面加工する加工工程を行うことを特徴とする力学量センサの製造方法。
2. 請求項１に記載の力学量センサの製造方法において、
   前記加工工程は、前記半導体基板の面上のうち、前記表面加工を行う領域以外に金属膜を成膜させる成膜工程と、
   該成膜工程後、前記金属膜をマスクとして前記半導体基板をエッチング加工して、表面を粗らしながら該半導体基板を前記励振ギャップ分だけ切削するエッチング工程と、を備えていることを特徴とする力学量センサの製造方法。
3. 請求項１に記載の力学量センサの製造方法において、
   前記加工工程は、前記半導体基板の面上にネガ型の感光性樹脂を形成すると共に、該樹脂上にポジ型の感光性樹脂をネガ型の感光性樹脂よりも厚く形成する感光性樹脂形成工程と、
   該感光性樹脂形成工程後、前記ポジ型の感光性樹脂のうち、前記表面加工を行う領域を覆う部分に光を照射して感光させた後、現像により感光部分を除去する除去工程と、
   該除去工程後、残った前記ポジ型の感光性樹脂をマスクとして前記ネガ型の感光性樹脂をエッチング加工により除去すると共に、このときに発生したネガ型の感光性樹脂の残渣を利用しながら引き続き前記半導体基板をエッチング加工して、表面を粗らしながら該半導体基板を前記励振ギャップ分だけ切削するエッチング工程と、を備えていることを特徴とする力学量センサの製造方法。
4. 請求項１から３のいずれか１項に記載の力学量センサの製造方法において、
   前記接合工程は、前記半導体基板と、前記上部ガラス基板及び前記下部ガラス基板とを、陽極接合又は常温接合により接合することを特徴とする力学量センサの製造方法。
5. 請求項１から４のいずれか１項に記載の力学量センサの製造方法により製造されたことを特徴とする力学量センサ。
6. 請求項５に記載の力学量センサを有することを特徴とする電子機器。

Images