JP2008053734A - 高アスペクト比ビアエッチング - Google Patents

Abstract

【課題】基板に高アスペクト比のビアをパターニングする方法を提供する。特に、高アスペクト比の深いビアまたはビアをパターニングして、ハードマスクのアンダーカットを無くしたドライエッチング方法を提供する。
【解決手段】３次元の積層半導体装置および／または構造に使用される、深い穴を基板に形成することを目的とする。特に、スムースなビア側壁と、メタライゼーションを可能とする十分な傾斜を備えた、アスペクト比が１０までの深いビアをＳｉ基板にパターニングすることを目的とする。
【選択図】図２

Description

本発明は、高アスペクト比ビアのエッチングの分野に関する。更には、１０：１までのアスペクト比を有するビアに関する。

本発明は、更に、高アスペクト比のエッチング中の、アンダーカットを無くすことを特徴とする。

本発明は、更に、積層された相互接続構造を接続するウエハの３次元積層のための銅ネイルの作製に関する。

本発明は、また、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）用の積層された半導体構造または素子に関する。

従来の、半導体装置における相互接続の２次元（２Ｄ）プレーナアーキテクチュアは、必然的に小型化に対する制限となり、新しい相互接続やパッキング技術の開発が、電子システムの連続した小型化を多い続けるために、必要とされる。面積と体積の双方でシステムサイズを小さくできるため、３次元（３Ｄ）集積化は興味深い解決法である。更に、３Ｄ相互接続は２次元構造より短いため性能が改良でき、より速い動作速度やより小さい電力消費を可能とする。第３の長所は、ヘテロインテグレーションの可能性であり、ウエハレベルで異なったマイクロエレクトロニクス技術の「継ぎ目の無い」混合が可能となる。異なった技術の解決策が３Ｄ相互接続の作製のために得ることができる。最も高い相互接続密度は、３Ｄ積層されたＩＣアプローチ（３Ｄ−ＳＩＣ）で得られる。このコンセプトでは、フロントエンドオブライン（ＦＥＯＬ）プロセスの後に、深いビアがプレメタル誘電体（ＰＭＤ）を通ってＳｉウエハ中にエッチングされる。ビアのメタライジング工程の後に、バックエンドオブライン（ＢＥＯＬ）プロセスが行われる。これは、ＣＭＯＳウエハ設計に最小のインパクトを与える。なぜなら、ＦＥＯＬ上の小さな領域、ＢＥＯＬワイヤリングへのインパクトの不在、およびわずかな必要な追加プロセス工程のためである。

積層された半導体構造中の深いビアを用いた他の有望な応用は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）用の積層された半導体構造や素子を、導電性金属で埋め込まれた深いビアの手段により、互いに接続することである。

上述の応用は、パターニングされた厚い半導体構造または基板に高アスペクト比のビアをエッチングし、それを導電性金属で埋め込むことを必要とする。積層された半導体ウエハの間、又はＭＥＭＳ応用のデバイスの素子の間で、信頼性のある電気的接続を保証するために、保護層、バリア層、およびエレクトロプレーティングのための銅層のようなシード導電性層が、深いビアの側壁上に堆積される必要がある。保護層および／またはバリア層は、平坦かつ均一で、導電性材料が開口部を均一に充填できるようにする必要がある。

しかしながら、シリコン基板への深いビアのエッチングは、まっすぐではない。なぜなら、半導体基板に開口部（ビア）をエッチングするために、従来から知られた、標準的なエッチング手段では、後の等角のＴａＮバリア層の堆積に有害な、ハードマスクのアンダーカットができる。積層された３Ｄ相互接続を接続する深いビアは、一般に１０：１までのアスペクト比を有し、標準的なエッチング手段を使用することは不可能である。

従来の技術で得られるハードマスクのアンダーカットを避けるための１つの方法は、ポリマライジングエッチングプロセスの使用である。このプロセス中に、ポリマー層がエッチングされたシリコン基板の側壁上に堆積し、エッチングの横方向の要素を阻止し、ハードマスクのアンダーカットを低減する。しかしながら、この方法は、高エネルギのイオンを用い、過剰なイオンの衝突により、半導体構造の損傷を引き起こす。更に、ポリマー層の残渣がエッチングされた構造の側壁上に残り、続くウエットクリーニングプロセスの問題を引き起こす。更に、側壁に残されたポリマー層の残渣は、デバイスの信頼性の問題に続くデバイス性能にも影響を与える。

酸化物ハードマスクアンダーカットにより起きるバリア層の不均一性を克服するための他の方法は、均一なバリア層を堆積するために、原子層堆積（ＡＬＤ）プロセスを使用するものである。ＡＤＬプロセス中に、材料は、連続的に原子層を次々に堆積させるため、この方法は非常に時間がかかり高価になる。

米国特許出願２００５／０２７４６９１では、シリコン基板中の開口部分がエッチングされ、ハードマスクアンダーカットが形成される。続いて、ハードマスク層はトリミングのためにエッチングされ、ハードマスクのアンダーカットが除去される。次に、基板中の開口部の部分が、２度目のエッチングされ、２度目のハードマスクのアンダーカットが形成される。ハードマスクのトリミングのためのエッチングに続き、基板中に所定の深さの開口部が形成されるまで、基板中の開口部のエッチングが連続して繰り返される。この方法は複雑で、まっすぐな側壁を得るのが難しく、ビアのＣＤを制御する。

このように、従来技術では、アンダーカットを除去するために多くの解決策を提案するが、それらの全ては重大な欠点や短所を有する。従来技術は、シリコン基板のエッチングに使用される標準エッチングプラズマやプロセスを実質的に代えることなく、シリコン基板中でのアンダーカットを除去する解決策を提供できない。

発明の目的

本発明の目的は、３次元積層半導体装置および／または構造に使用される、基板中の深いビアを形成（パターニング）することである。

特に、本発明の目的は、１０までのアスペクト比を有し、（Ｓｉ）基板中までも延びる、まっすぐなビア側壁と十分な傾斜を有する深いビアを形成し、これによりハードマスクのアンダーカットを回避し、深いビアのメタライゼーションを可能にすることである。
米国特許出願２００５／０２７４６９１号

発明の概要

本発明は、基板中での深いビアのパターニングに関し、深いビアは、好適には５より大きなアスペクト比を有し、さらに好ましくは１０より大きなアスペクト比を有する（換言すれば、５：１より大きな幅に対する高さの比を有し、好ましくは１０：１より大きな幅に対する高さの比を有する）。

基板中に深いビアをエッチングする方法が開示され、この方法は、少なくとも、
その上に少なくとも１つの第１層を有する基板を提供する工程と、
第１層の上に、少なくとも１つの第１リソグラフィックイメージ層を堆積する工程と、
第１リソグラフィックイメージ層中に、第１直径を有する第１パターンを形成する工程と、
第１パターンを第１層に転写する工程と、
第１リソグラフィックイメージ層を除去する工程と、
パターニングされた第１層の上に、少なくとも１つの第２リソグラフィックイメージ層を堆積する工程と、
第２リソグラフィックイメージ層中に、第１パターンと一致する、第２直径を有する第２パターンを形成する工程と、
第２パターンをハードマスクに用いて、基板中に深いビアをエッチング工程と、
第２リソグラフィックイメージ層を除去する工程と、
を含む。

記載された方法の具体例によれば、第１直径は、深いビアの最終目的の直径に等しく、第２直径は、第１直径より小さい直径である。

記載された方法の具体例によれば、第１直径は、深いビアの最終目的の直径に等しく、第２直径は、第１直径より小さい直径であり、第２リソグラフィックイメージ層は、第１パターンの直径を減少させるために、パターニングされた第１層の上に堆積した均一なポリマー層によって置き換えられ、第１パターンの直径が低減される。この方法は、更に、
ポリマー層を上に有する第１パターンをハードマスクとして使用して、基板に深いビアをエッチングする工程と、
第１リソグラフィックイメージ層とポリマー層とを除去する工程とを含む。

記載された方法の具体例では、第１直径と第２直径とが互いに等しく、かつ深いビアの最終目的の直径より小さい。
この具体例の方法は、第１パターンを形成する工程の後に、更に、
トリミングされたパターンを形成するためのレジストのトリミング工程により、第１リソグラフィックイメージ層中の第１パターンを拡張する工程と、
トリミングされたパターンを第１層に転写する工程とを含む。

第１の好適な具体例では、基板に深いビアをエッチングする方法は、その上に第１層、好適には恒久的な第１層、を有する基板を提供する工程から始まる。

第１層の上に、少なくとも１つの第１リソグラフィックイメージ層が堆積され、第１リソグラフィックイメージ層中に、深いビアの最終目的の直径の第１パターンが形成される。

第１パターンは、続いて、標準的なリソグラフィックパターニングとエッチング技術を用いて、第１層に転写される（第１層を開口する）。

第１リソグラフィックイメージ材料（または層）を除去した後、少なくとも１つの第２リソグラフィックイメージ層がパターニングされた第１層に堆積され、第１パターンの直径より小さな直径を有する第２パターンが、第２リソグラフィックイメージ層の中に形成され、第１開口部の直径を低減する。

第２パターンは、最終目的の直径より、寸法が、約１０％より大きく、約２０％より小さい直径を有することが好ましい。

続いて、第２パターンをハードマスクとして用いて、深いビアが、基板中にエッチングされる。

第２リソグラフィックイメージ層を除去した後に、アンダーカットの無い深いビアが得られる。

第１の具体例の他の方法では、基板に深いビアをエッチングする方法は、以下の工程を含む。その上に少なくとも１つの第１層、好適には恒久的な第１層、を有する基板を提供する。

（恒久的な）第１層の上に、少なくとも１つの第１リソグラフィックイメージが堆積される。

深いビアの最終目的の直径を有する第１パターンが、第１リソグラフィックイメージ層中に形成され、第１パターンが第１層に転写される（第１層が開口される）。

続いて、パターニングされた第１層の上に均一なポリマー型の層が堆積され、第１パターンの直径が、最終目的の直径より、（好適には、１０％から２０％）小さくなる。

好適には、ポリマー型の層は、例えばＣ_ｘＨ_ｙＦ_ｚ（ハイドロフルオロカーボン）のようなポリマーを含む、（プラズマチャンバ中で堆積される）プラズマ生成ポリマー層である。

続いて、ポリマー層を上部に有する第１パターンをハードマスクに用いて、深いビアが基板にエッチングされる。

第１リソグラフィックイメージ層とポリマー層を除去した後に、アンダーカットの無い深いビアが得られる。

第２の好適な具体例では、基板に深いビアをエッチングする本発明の方法は、その上に第１層、好適には恒久的な第１層、を有する基板を提供する工程から始まる。

第１層の上に、少なくとも１つの第１リソグラフィックイメージ層が堆積され、第１リソグラフィックイメージ層中に、深いビアの最終目的の直径より小さい目標寸法の第１パターンが形成される。

第１パターンは、最終目的の直径より、寸法が、約１０％より大きく、約２０％より小さい直径を有することが好ましい。

続いて、第１パターンは、レジストトリミングにより拡張され、トリミングされたパターンを形成する。

続いて、標準的なリソグラフィックパターニングとドライエッチング技術を用いて、トリミングされたパターンは、第１層に転写される（第１層が開口される）。

第１リソグラフィックイメージ材料（または層）を除去した後、パターニングされた第１層の上に、少なくとも１つの第２リソグラフィックイメージ層が堆積され、第２リソグラフィックイメージ層中に、第１パターンと等しい直径を有する第２パターンが形成される。これにより開口が低減される。

続いて、第２パターンをハードマスクに用いて、基板中に深いビアがエッチングされる。

第２リソグラフィックイメージ層を除去した後、アンダーカットの無い深いビアが得られる。

第３の好適な具体例によれば、基板に深いビアをエッチングする方法は、その上に第１層、好適には恒久的な第１層、を有する基板を提供する工程から始まる。

第１層の上に、少なくとも１つのリソグラフィックイメージ層（またはレジスト）が堆積され、リソグラフィックイメージ層中に、深いビアの最終目的の直径より小さい目標寸法のレジストパターンが形成される。

レジストパターンは、最終目的の直径より、寸法が、約１０％より大きく、約２０％より小さい直径を有することが好ましい。

続いて、レジストパターンは、第１層に転写され（第１層中に開口部が形成され）、レジストパターンをハードマスクに用いて基板に深いビアが形成され、第１層の下にアンダーカットを形成する。

続いて、レジストが、深いビアの最終目的の直径まで、（オーバーハングレジストを除去するために）トリミングされ、第１層のオーバーハング部分が、深いビアの最終目的の直径まで、等方的に除去される。

好適な具体例で述べた深いビアは、ここでは、１μｍから１０μｍまでの範囲の幅を有し、１０μｍから１００μｍまでの範囲の基板中の深さを有する、高アスペクト比のビアである。

更に好適には、深いビアは、５μｍの幅と、５０μｍの深さを有する、高アスペクト比のビアである。

上記好適な方法で述べたように、深いビアの最終目的の直径は、ビアの最終目的の幅に一致し、これにより、最終目的の（目標）直径は、好適には１μｍから１０μｍの範囲であり、より好適には５μｍである。

高アスペクト比のビアは、例えば、ＭＥＭＳ応用のデバイスの、３次元積層の相互接合構造または積層素子のような、積層された半導体ウエハに使用されることが好ましい。

使用される基板は、シリコン基板またはシリコンを含む基板であっても良い。好適には、基板はシリコン基板（Ｓｉウエハ）である。

本発明の方法は、ゲルマニウム（Ｇｅ）ウエハ、またはＧｅを含むウエハにも適用することができる。

基板の上に配置される第１層は、（それに続く工程で除去される）犠牲層、および／または保護層であっても良い。

基板の上に配置される第１層は、好適には、（恒久的な第１層とも呼ばれる）恒久的な層である。

基板の上に配置される、上記好適な方法で述べられた恒久的な第１層は、好適には、プレメタル誘電体（ＰＭＤ）層であり、更に好適には、ＰＭＤ層はＳｉＯ_２である。

代わりに、ＰＭＤ層は、半導体プロセスで従来から使用されるような、低誘電体（ｌｏｗ−ｋ）材料（ＳｉＯ_２の誘電率より低い誘電率ｋを有する材料）から形成されても良い。

好適な具体例で述べられたリソグラフィックイメージ層は、ここでは選択的に反射防止コーティングを有するレジスト層であることが好ましい。レジストの除去（剥離）は、その後にウエットクリーニングが続く、Ｏ_２／Ｎ_２を含むプラズマで行われることが好ましい。

好適な具体例でレジストのトリミングが行われる場合、Ｃｌ_２および／またはＨＢｒを選択的に加えたＯ_２を含むプラズマ中で行われることが好ましい。

Ｓｉ基板中に深いビアをエッチングするために使用される方法は、フッ素を含むプラズマを用いたパッシベーションポリマー型エッチングプロセスで行われ、好適には、Ｃ_４Ｆ_８／ＳＦ_６を含むプラズマで行われ、堆積の後にエッチング工程が交互に行われることにより、交互の堆積／エッチング工程が、連続して繰り返される。

堆積工程は、９５％より多くのＣ_４Ｆ_８を有するＣ_４Ｆ_８プラズマを用いて行われることが好ましい。エッチング工程は、９５％より多くのＳＦ_６を有するＳＦ_６を含むプラズマを用いて行われることが好ましい。

更に、本発明は、上述の好適な具体例にかかる方法を、高アスペクト比（好適には約１０）のビアを基板中にエッチングするために使用することに関する。

更に、本発明は、深いビアのアンダーカットを避ける、上述の好適な具体例により得られる半導体装置に関する。

以下の記載は、基板中に深いビアをエッチングする間の、ハードマスクアンダーカットを無くす方法を示す。多くの変形や修正が可能なことを認識すべきである。

記載された図面は、単に模式的で、限定的なものではない。図面において、図示目的で、幾つかの大きさは拡張され、縮尺通りには記載されていない。寸法および相対寸法は、実際の発明に対して、現実の縮小に対応していない。

本発明の文脈において、「エッチアンダーカット」または「ハードマスクアンダーカット」の用語は、エッチャントが側壁を攻撃することにより発生する、ハードマスクの下の傾斜したエッジをいう。これは、エッチングが完全な方向性（垂直）を有さないという事実により、それゆえに無視できない横方向のエッチングが発生する。

本発明の文脈において、「アスペクト比」の用語は、電気的コンタクトがその中に配置される垂直方向の開口部の、幅寸法に対する高さ寸法の比をいう。例えば、一般には、基板（又は積層）を通り管状に延びたビア開口部は、高さと直径を有し、アスペクト比は、管の高さをその直径で割って求められる。

本発明において使用されるような「マイクロエレクトロメカニカルシステム」や「ＭＥＭＳ」は、カンチレバー、エアブリッジ、および操作中の機械的ストレスや歪を受ける膜のような、電気的および機械的システムを含み、ただしこれには限定されない、集積された装置をいう。

本発明は、基板に開口部をドライエッチングする際の、ハードマスクのアンダーカットを除去する方法を提供する。

更には、深いビアとも呼ばれる高アスペクト比のビアを基板にエッチングし、これにより基板中でのハードマスクアンダーカットを防止する方法が記載されている。

深いビアは、一般には、半導体装置中に積み重ねられた、３次元の銅の相互接続として使用され、銅ネイルとも呼ばれる。

更に、深いビアは、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）に使用される半導体構造または素子を互いに積層するために使用することができる。

深いビアは、一般には、１０μｍから１００μｍの範囲の深さを有する。

更には、深いビアは、１０：１のアスペクト比を有し、例えば、３Ｄに積層された半導体装置の銅ネイルとして使用される。特に、深いビアは、基板中への深さが約５０μｍで、直径は約５μｍであることが好ましい。

本発明は、基板１中に深いビアをエッチングする際の、ハードマスクアンダーカット６と、これによる、より大きな直径、バリア層５の等角でない堆積、および充填材（銅）７の中のボイド８の問題を解決する。

アンダーカット６を避けることにより、パターニング後に、深いビアの側壁上に等角な層を堆積することが可能となる。

導電性材料（例えば銅ネイル）で埋められた深いビアの作製のために、等角層は、導電性材料が基板（誘電体材料）中に拡散するのを妨げるための、少なくとも１つのバリア層である。

電気化学めっきを行うのに必要なシード層のような導電性材料を用いて、深いビアの充填材を改良するために、更なる層が加えられても良い。

本発明の好適な具体例によれば、基板中に、好適にはハードマスクとしてシリコン酸化層を用いたシリコン基板中に、深いビアをエッチングするための、ドライエッチング方法が提供される。

本発明は、基板（１）中に、幅に対する高さの比が５：１より大きい、好適には約１０：１（又はより大きい）の、深いビアをエッチングする方法を提供する。かかる方法は、
少なくとも１つの保護層（２）、好適にはＰＭＤ層（２）を、その上に備えた基板（１）を提供する工程と、
フォトリソグラフィック工程およびエッチング工程により、保護層（２）を通る開口部であって、深いビアの最終目的の直径（φ_１）と等しいか又はより小さい直径（φ_{ｏｐｅｎｉｎｇ}）を有する開口部を形成する工程と、
保護層（２）の上に、少なくとも１つのリソグラフィックイメージ層（３、４）を堆積する工程と、
リソグラフィックイメージ層（３、４）の中に、深いビアの最終目的の直径（φ_１）と等しいか又はより小さい直径（φ_{ｏｐｅｎｉｎｇ}）を有するパターンを形成する工程と、
パターンをハードマスクとして用いて、基板（１）中に深いビアをエッチングする工程と、
リソグラフィックイメージ層（３、４）を除去する工程と、
もしあれば、保護層（２）のオーバーハング部分を除去する工程とを含む。

保護層（２）が最終構造において残る場合、恒久的な層（パーマネント層）（２）と呼ばれる。

保護層（２）は、１又はそれ以上の犠牲層（即ち、続く工程で除去されることを意味する）でも良い。

多くの具体例が、本発明の方法から派生しうる。

第１および第２の具体例（図２又は３により表される）において、開口部は、深いビアの最終目的の直径と等しい直径（φ_{ｏｐｅｎｉｎｇ}＝φ_１）となるように形成される。

開口部を形成するためのリソグラフィック工程およびエッチング工程は、少なくとも１つの第１リソグラフィックイメージ層（３）を含む。

開口部を形成するためのリソグラフィック工程およびエッチング工程の後に、少なくとも１つの第１リソグラフィックイメージ層（４）は、パターンを形成するために堆積され、パターンは開口部に一致し、パターンが、深いビアの最終目的の直径より小さい（φ_２＜φ_１）直径（φ_{ｐａｔｔｅｒｎ}＝φ_２）を有する。

パターンは、深いビアの最終目的の直径より、約１０％から約２０％小さいこと（０．８・φ_１≦φ_pattern≦０．９・φ_２）が好ましい。

第１の具体例において、２つのマスクのセットが必要である。第１は、深いビアの最終目的の直径と同じ直径のパターン（φ_{ｐａｔｔｅｒｎ}＝φ_１）を形成し、第２は、深いビアの最終目的の直径より小さな直径のパターン（φ_{ｐａｔｔｅｒｎ}＜φ_１）を形成する。

第１の具体例に関して、開口部を形成するためのリソグラフィック工程およびエッチング工程の後に、１つの可能な代替えは、開口部の直径が減少するように堆積されるポリマー層、特に均一なポリマー層の使用である。低減は、約１０％から２０％であることが好ましい。

第２具体例では、１つのマスクのセットが使用され、深いビアの最終目的の直径より小さいパターン（φ_{ｐａｔｔｅｒｎ}＜φ_１）が形成される。しかし、このパターンを、開口部を提供する保護層（２）に転写する前に、パターンは、その直径が、深いビアの最終目的とする直径に達するように（好適には、トリミングにより）拡張される（φ_{ｐａｔｔｅｒｎ}＝φ_１）。

少なくとも１つの第２リソグラフィックイメージ層（４）は、更に開口部と一致するパターンを形成するために堆積され、前に使用したものと同じマスクを使用する。

第２リソグラフィックイメージ層（４）またはポリマー層は、その後の工程で除去される。

第３の具体例では（図４に表されるように）、開口部が、最終目標とする深いビアの直径より小さな直径を有するように形成される（φ_{ｏｐｅｎｉｎｇ}＝φ_１）。

開口部を形成するのに使用されるリソグラフィックイメージ層は、後に続く深いビアのエッチング工程において、ハードマスクとして使用される。

このようにアンダーカット（６）が形成され、以下の２つの後に続く工程を行うことにより、除去することができる。最終目的の深いビアの直径に達するように、パターンの直径を拡張するためにリソグラフィックイメージ層をトリミングする工程と、これに続き、保護層（２）のオーバーハング部分を異方的にエッチングする工程である。

特に、本発明の第１の好適な具体例では、１つの追加のリソグラフィック工程が、深いビアのパターニングに適用される。

更には、異なった目標寸法を有する２つのリソグラフィック工程が用いられる。

第１のリソグラフィック工程では、深いビアの最終直径を有するマスクが使用され、リソグラフィックイメージ層の下の層に開口部が形成される。

第１リソグラフィックイメージ層（レジスト）を適用した後、最終目的の深いビアの直径より小さい目的寸法を有するマスクを用いて、第２のリソグラフィック工程が適用される。

より好適には、第２の目標寸法（パターン）は、最終目的の寸法（深いビアの最終直径）より１０％から２０％寸法の小さい直径を有する。

最終目的である５μｍの直径を有する深いビアをパターニングするための例として、目標直径が５μｍの第１リソグラフィック工程が行われた後、目標直径が４μｍの第２リソグラフィック工程が行われる。この追加の（第２の）リソグラフィック工程を用いて基板がエッチングされ、後にレジストを剥離することにより除去できる第２リソグラフィックイメージ層（レジスト）の下のアンダーカットが形成される。

第１の具体例により基板に深いビアをエッチングする好ましい方法が、図２に示され、図５のフローチャートに模式的に示されている。

本発明の第１の具体例にかかる、基板中に深いビアをエッチングするための好適な方法は、その上に（恒久的な）第１層（２）を備えた基板を提供する工程から始まる。

基板１は好適には半導体基板であり、より好適にはシリコン（Ｓｉ）ウエハ又はＳｉを含むウエハである。

ウエハの上の第１層２は、好適には恒久的な第１層２である。

ウエハの３次元積層中で、相互接続構造を接続するのに使用する深いビアのパターニングのために、恒久的な第１層２はプレメタル誘電体（ＰＭＤ）層である。最も好ましくは、ＰＭＤ層はＳｉＯ_２層である。

少なくとも１つのリソグラフィックイメージ層３が、恒久的な第１層２の上に堆積される。

最終目的の深いビアの直径（φ_１に等しい）を有する第１パターンが、第１リソグラフィックイメージ層２に転写される。第１パターン（幅φ_１を有する）が、続いて、恒久的な第１層２に転写される。

第１リソグラフィックイメージ層３は、続いて除去（レジスト剥離）され、少なくとも１つの第２リソグラフィックイメージ層４が、パターニングされた恒久的な第１層２の上に堆積される。第２のパターンは、続いて、第１パターンより小さい直径を有して、第２リソグラフィックイメージ層に転写され（第２パターンはφ_２に等しい幅を有する）、これにより、第１パターンの直径が、好適には１０％から２０％減少する。

第２パターン（第２パターンは、φ_２に等しい幅を有する）をハードマスクとして用いて、続いて、深いビアが基板１にエッチングされる。

好適には、深いビアのエッチングは、パッシベーションポリマー型のエッチングである。

エッチング工程は好適にはフッ素を含むプラズマが用いられ、好適にはＣ_４Ｆ_８／ＳＦ_６を含むプラズマが用いられ、堆積工程は交互にエッチング工程に続き、これにより、堆積／エッチング工程が連続して繰り返される。

堆積工程は、好適には、９０％より多くのＣ_４Ｆ_８を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われ、更に好適には、９５％より多くのＣ_４Ｆ_８を含むプラズマが、堆積工程のために用いられる。

エッチング工程は、９０％より多くのＳＦ_６を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われることが好ましい。更に好適には、９５％より多くのＳＦ_６を含むプラズマが、エッチング工程のために用いられる。

最後に、第１リソグラフィックイメージ層が、アンダーカットを残すことなく除去され（レジスト剥離）、平坦な側壁を有する深いビアが得られる。

第２リソグラフィックイメージ層４の除去は、剥離プロセスで行われる。剥離プロセスは、ダウンストリームアシャー中でＯ_２／Ｎ_２プラズマを用いて行われ、続いて通常のウエットクリーニングが行われる。

第１の具体例にかかる方法は、（銅ネイルとも呼ばれる）銅のような導電性材料７で充填される深いビアの形成に使用される。銅ネイルは、（３Ｄ−ＳＩＣ又は３次元積層ＩＣとも呼ばれる）半導体装置の相互接続構造（ＩＣ）を、基板中に３Ｄ積層するのに使用される。

基板は、第１の恒久的な層として働く、基板上のプレメタル誘電体（ＰＭＤ）層を有する能動装置を含むシリコンウエハ（ＦＥＯＬと呼ばれる）であることが好ましい。ＰＭＤ層は。好適にはＳｉＯ_２である。銅ネイルの最終目的の直径と等しい、第１パターンは、５μｍの範囲であることが好ましい。第２パターンは、直径４μｍであることが好ましい。

第１の具体例では、ハードマスクのアンダーカットの問題がこのように解決され、第２のマスクの除去後にアンダーカットが残らないように、より小さな開口部を有する第２のマスクを用いた手段により除去される。

代わりのそして好適な選択肢として、第１の具体例で使用される第２のリソグラフィックパターニングは、第１パターン上へのポリマータイプの層の等角の堆積により置き換えることができる。

この代替えは、低減された直径（最終目的の直径φ_１より小さい）のパターンを悦ことを許容し、この直径は、φ_２に等しい幅を有することが好ましく。これにより第２リソグラフィックパターニング工程の使用を避けることができる。

それゆえに、基板に深いビアをエッチングするための本発明の方法は、
その上に恒久的な第１層を有する基板を提供する工程と、
恒久的な第１層の上に、少なくとも１つの第１リソグラフィックイメージ層を堆積する工程と、
第１リソグラフィックイメージ層中に、深いビアの最終目的の直径を有する第１パターンを形成し、この第１パターンを恒久的な第１層に転写する工程と、
恒久的な第１層の上に、均一なポリマータイプの層を堆積し、好適には１０％から２０％（最終目的の直径に比較して１０％から２０％の減少）、第１パターンの直径を低減する工程と、
ポリマー層を上に備えた第１パターンをハードマスクに用いて、基板中に深いビアをエッチングする工程と、
第１リソグラフィックイメージ層とポリマー層を除去する工程とを含み、
これにより、アンダーカットの無い深いビアが得られる。

ポリマータイプの層は、ポリマーを含むＣ_ｘＨ_ｙＦ_ｚ（ハイドロフルオロカーボン）のような、プラズマ生成された（プラズマチャンバ中で堆積した）ポリマー層であることが好ましい。

本発明の第２の好適な具体例では、１つの追加のリソグラフィック工程が、深いビアのパターニングのために適用される。

この代替えでは、２つのリソグラフィックパターニング工程が適用されるが、追加のレジスト成形工程と共同して、１つのマスクセットのみが必要となる。

マスクの目標寸法（開口）は、深いビアの最終目的の直径より小さい。

より好適には、目標寸法（パターン）は、最終目的の目標寸法（深いビアの最終直径）より最小１０％で２０％まで寸法の小さい直径を有する。

第１リソグラフィック工程の後に、第１フォトリソグラフィックイメージ層（レジスト）がトリミングされ、深いビアの最終目的の直径に等しい開口部が形成される。

換言すれば、第１リソグラフィック工程の後に、マスクにより規定された直径より大きな直径を有する開口部を第１の恒久的な層２の中に形成するために、第１フォトリソグラフィックイメージ層（レジスト）がトリミングされる。

この（トリミングされた）パターンは、続いて、第１フォトリソグラフィックイメージ層（レジスト）の下の層（即ち、第１の恒久的な層２）に転写され、続いて、第１フォトリソグラフィックイメージ層（レジスト）は剥離される。

次に、少なくとも１つの第２リソグラフィックイメージ層が、第１のパターニングされや恒久的な層２の上に堆積され、第１パターンの低減を目的として第２リソグラフィックパターニング工程が適用される。

第２リソグラフィックパターンをハードマスクとして用いることにより、例えば低減された開口部を通して、深いビアが基板にエッチングされる。

第２リソグラフィックパターンの下のアンダーカットが形成されるが、後に続くリソグラフィックイメージ層の除去中にアンダーカットが除去され、スムースな側壁を有する深いビアが形成される。

第２の具体例にかかる、基板中に深いビアエッチングするための好適な方法が、図３に示され、模式的にフローチャートが図６に示されている。

本発明の第２の具体例にかかる、基板中に深いビアを形成する好適な方法は、基板を提供する工程から始まる。

基板１は、好適には半導体基板であり、更に好適にはＳｉウエハである。

ウエハの上には、恒久的な層２が有る。

相互接続構造を接続するために、３次元のウエハの積層中で用いられる深いビアをパターニングするために、恒久的な層２はプレメタル誘電体（ＰＭＤ）層である。最も好適には、ＰＭＤ層はＳｉＯ_２層である。

恒久的な層２の上に、レジストとも呼ばれる、少なくとも１つの第１リソグラフィックイメージ層３が堆積される。続いて、第１リソグラフィックイメージ層３中に、直径φ_３の第１パターンが形成され、これにより、第１パターンの目標寸法は、深いビアの最終目的の直径（φ_１に等しい）より小さくなる。即ち、φ_３はφ_１より小さい。

第１リソグラフィックパターンが、続いてレジストのトリミング（調整）により拡張され、これにより、深いビアの最終目的の直径に等しい（φ_１に等しい）直径を有する目標寸法の、トリミングされたパターンを形成する。レジストトリミングは、Ｏ_２プラズマを用いて行われる。加えて、Ｃｌ_２および／またはＨＢｒが、プラズマに追加されて、トリミングの配合を最適化しても良い。

トリミングされたパターンは、続いて第１の恒久的な層２に転写され（または、第１の恒久的な層２が開口され）、続いて第１リソグラフィックイメージ材料が除去され、これにより、直径φ_１の開口部（φ_３より大きい）が得られる。

続いて、少なくとも１つの第２リソグラフィックイメージ層４が、パターニングされた第１の恒久的な層２の上に堆積され、直径φ_３（第１パターンに等しい）の第２パターンが、第２のリソグラフィックイメージ層４の中に形成され、そこを通って深いビアがエッチングされる第１パターンの直径が低減される。

続いて、目標寸法φ_３の第２パターンをハードマスクに用いた反応性イオンエッチングの手段により、深いビアが基板１にエッチングされ、深いビアの最終目的直径φ_１が得られる。

続いて、エッチング後に、典型的なアンダーカットが観察され、アンダーカット６は、第２のリソグラフィックイメージ層４の下方にあるが、第１の恒久的な層の下方には無い。第２のリソグラフィックイメージ層を除去すると、アンダーカットは残らなくなる。

深いビアのエッチングは、パッシベーションポリマータイプのエッチングであることが好ましい。このエッチングプロセスは、フッ素含有プラズマを用いることが好ましく、更には、Ｃ_４Ｆ_８／ＳＦ_６を含むプラズマを用いるのが好ましく、エッチング工程が後に続く堆積工程を含みこれにより、堆積／エッチング工程が連続して繰り返される。

堆積工程は、９０％より多いＣ_４Ｆ_８を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行うことが好ましい。更には、９５％より多く含むプラズマを用いて堆積工程を行うことが好ましい。

エッチング工程は、９０％より多くのＳＦ_６を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われることが好ましい。更に好適には、９５％より多くのＳＦ_６を含むプラズマが、エッチング工程のために用いられる。

最後に、第２リソグラフィックイメージ層４が、アンダーカットを残すことなく除去され（レジスト剥離）、平坦な側壁を有する深いビアが得られる。

第２リソグラフィックイメージ層４の除去は、剥離プロセスで行われる。剥離プロセスは、ダウンストリームアシャー中でＯ_２／Ｎ_２プラズマを用いて行われ、続いて通常のウエットクリーニングが行われる。

第２の具体例にかかる方法は、（銅ネイルとも呼ばれる）銅のような導電性材料７で充填される深いビアの形成に使用される。銅ネイルは、（３Ｄ−ＳＩＣ又は３次元積層ＩＣとも呼ばれる）半導体装置の相互接続構造（ＩＣ）を、基板中に３Ｄ積層するのに使用される。

基板は、第１の恒久的な層として働く、基板上のプレメタル誘電体（ＰＭＤ）層を有する能動装置を含むシリコンウエハ（ＦＥＯＬと呼ばれる）であることが好ましい。ＰＭＤ層は、好適にはＳｉＯ_２である。

第１および第２の目標寸法を形成するのに使用されるリソグラフィックパターンは、銅ネイルの最終目的の直径より小さいことが好ましく、好適には、５μｍの最終直径の深いビアを形成するために、４μｍの範囲となる。第１のリソグラフィックパターンをトリミングした後、（調整された）パターンは、好適には５μｍの直径を有する。

第２の具体例では、ハードマスクのアンダーカットの問題がこのように解決され、１つのマスクセットを用いた２つのリソグラフィックパターン工程を用いた手段により除去される。

マスクセットは、深いビアの最終目的の直径より小さい寸法を有する。

第１のリソグラフィックパターンをトリミングすることにより、より広いパターンが得られる。

続いて、第２のリソグラフィックパターンが形成され、基板に深いビアをエッチングするためのハードマスクとして使用される。

リソグラフィックパターンを除去した後、アンダーカットは残らず、スムースな側壁を有する深いビアが形成される。

他の好適な、本発明の第３の具体例では、１つのリソグラフィック工程のみが、深いビアのパターニングに要求される。

この代替えで使用されるリソグラフィックマスクの目標寸法（開口）は、深いビアの最終目的の直径より小さい。

リソグラフィック工程の後に、レジスト層中のフォトリソグラフィックパターンが、レジスト層の下の層に転写される。

レジストのリソグラフィックパターンをハードマスクとして使用して、深いビアが基板にエッチングされる。

ＳｉＯ_２の下にアンダーカットが形成されるが、後に続く除去工程で除去される。

レジストのオーバーハング部分が、レジストのトリミングにより除去され、深いビアの最終目的の直径となる。オーバーハングするＳｉＯ_２は、続いて等方性エッチングされレジストにより、最終目的の直径となる。

第３の具体例にかかる、基板に深いビアをエッチングする好適な方法は図４に示され、図７に模式的なフローチャートが示される。

本発明の第３の具体例にかかる、基板中に深いビアをエッチングするための好適な方法は、その上に恒久的な第１層２を備えた基板１を提供する工程から始まる。

基板１は好適には半導体基板であり、より好適にはシリコンウエハである。

ウエハの上には、恒久的な層２が有る。

相互接続構造を接続するために、３次元のウエハの積層中で用いられる深いビアをパターニングするために、恒久的な層２はプレメタル誘電体（ＰＭＤ）層である。最も好適には、ＰＭＤ層はＳｉＯ_２層である。

恒久的な層２の上に、少なくとも１つのリソグラフィックイメージ層（レジスト）３が堆積される。

続いて、第１リソグラフィックイメージ層３中に、深いビアの最終目的の直径（φ_１に等しい）より小さい目標寸法φ_４を備えたパターンが形成される。

続いて、パターン（幅φ_４を有する）が、恒久的な層２に転写され（または、第１の層が開口され）、続いて、レジストパターン３をハードマスクに用いて深いビアが基板１にエッチングされ、第１の恒久的な層２の下にアンダーカット６を形成する。

深いビアのエッチングは、パッシベーションポリマータイプのエッチングであることが好ましい。このエッチングプロセスは、フッ素含有プラズマを用いることが好ましく、更には、Ｃ_４Ｆ_８／ＳＦ_６を含むプラズマを用いるのが好ましく、エッチング工程が後に続く堆積工程を含みこれにより、堆積／エッチング工程が連続して繰り返される。

堆積工程は、９０％より多いＣ_４Ｆ_８を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行うことが好ましい。更には、９５％より多く含むプラズマを用いて堆積工程を行うことが好ましい。

エッチング工程は、９０％より多くのＳＦ_６を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われることが好ましい。更に好適には、９５％より多くのＳＦ_６を含むプラズマが、エッチング工程のために用いられる。

次に、レジストパターンがトリミングされ、その直径がφ_１まで（即ち、深いビアの最終目的の直径まで）拡張される。

恒久的な層２のオーバーハング部分が、（トリミングされたレジストパターンを用いて）等方性エッチングの手段により除去され、深いビアの最終目的の直径に一致させる。この等方性エッチングはドライエッチングまたはウエットエッチング（例えば、所定の時間ＨＦに浸責する）のいずれでも良い。

最後に、リソグラフィックイメージ層が除去される（レジスト剥離）。

第３の具体例にかかる方法は、（銅ネイルとも呼ばれる）基板中の半導体装置の相互接続構造の３Ｄ積層に使用される深いビアを形成するのに使用される。

基板は、第１の恒久的な層として働く、基板上のプレメタル誘電体（ＰＭＤ）層を有する能動装置を含むシリコンウエハ（ＦＥＯＬと呼ばれる）であることが好ましい。

ＰＭＤ層は、好適にはＳｉＯ_２である。

レジストパターンを形成するのに使用されるリソグラフィックパターンは、銅ネイルの最終目的の直径より小さく、５μｍの最終直径の深いビアを形成するために、４μｍの範囲となることが好ましい。

深いビア（５μｍ）の最終目的の直径にレジストパターンがトリミングされた後、ＳｉＯ_２のオーバーハング部分が等方エッチングにより除去されて、最終直径５μｍが得られる。続いて、レジストパターンが除去（剥離）される。

第３の具体例では、ハードマスクアンダーカットの問題がこのように解決され、１つのマスクセットを用いた１つのリソグラフィック（レジスト）パターン工程を用いた手段により除去される。

マスクセットは、深いビアの最終目的の直径より小さい寸法を有する。

第１のリソグラフィックパターンを５μｍの最終直径にトリミングすることにより、レジスト（ＰＭＤ層）の下のオーバーハング部分を除去して、ビアの最終直径にすることができる。

レジストパターンを除去した後、アンダーカットは残らず、スムースな側壁を有する深いビアが得られる。

本発明の第１、第２または第３の具体例にかかる方法では、リソグラフィックイメージ層は、少なくとも１つのフォトレジスト層と、選択的に少なくとも１つの反射防止コーティング層（例えば、ＢＡＲＣ）とを含むことが好ましい。

本発明の第１、第２または第３の具体例にかかる方法では、基板に深いビアを形成するためのエッチングプロセスが、好適にはパッシベーションポリマー型のエッチングプロセスである。

ポリマー型のエッチングプロセスは、連続して繰り返される少なくとも２つの速いスイッチング工程を含む。好適には、フッ素を含むプラズマが使用される。更には、第１工程が、ビアの底および側壁を保護し、レジストの選択性を増加させる、堆積工程として働くＣ_４Ｆ_８ベースのプロセスである。第２工程は、ＳＦ_６を用いた、実際のエッチング工程である。

本発明の第１、第２または第３の具体例にかかる方法では、更に、基板に深いビアをエッチングする工程の後に、深いビアの側壁上に等角のバリア層を堆積させる工程と、ビアを導電性材料で埋める工程とを含む。

バリア層は例えばＰＶＤのＴａＮバリア層でも良く、導電性材料は銅であることが好ましい。

必要であれば、例えば電気化学的堆積技術を用いて、深いビアを導電性材料で埋める前に、シード層をバリア層の上に堆積しても良い。換言すれば、導電性材料でビアを埋める電気化学的堆積技術を用いた場合、本発明の方法は、更に、バリア層上にシード層を堆積する工程を含む。

実施例１：３次元積層の相互接続構造中で銅ネイルとして使用するために、シリコン基板に深いビアを形成するための連続した工程中で使用された、プリメタル誘電体（ＰＭＤ）層にレジストパターンを転写する工程。

プリメタル誘電体は、２８０ｎｍのＳｉＯ_２層である。

ＳｉＯ_２層中へのレジストパターンの転写（ＳｉＯ_２層の開口とも呼ばれる）は、Ｌａｍリサーチエクセランチャンバ（Lam Research Exelan chamber）で行われる。

エッチング条件は以下の通りである。
１．チャンバ内圧力 ２０．４Ｐａ（１５３ｍＴｏｒｒ）
２．電力 １０００Ｗ_２７／２００Ｗ_２
３．３３５ｓｃｃｍＡｒ
４．１８ｓｃｃｍＯ_２
５．５０ｓｃｃｍＣＦ_４
６．時間 ２８秒

実施例２：３次元積層の相互接続構造中で銅ネイルとして使用するために、シリコン基板に深いビアを形成するエッチング工程。

詳細な説明の好適な具体例で記載されたような、基板に深いビアをエッチングするのに使用される方法が、この例に記載される。

具体例は、３次元積層の相互接続構造中で銅ネイルとして使用するために、深いビアを形成するために使用されるエッチングの特徴を与える。

それらの深いビアは、Ｓｉ基板中に形成され、Ｓｉ基板は、プレメタル誘電体（ＰＭＤ）層をその上に有する能動デバイス（完成したＦＥＯＬ）を含むＳｉ基板である、ＰＭＤ層は、永続的な層であり、既に形成されたＦＥＯＬを保護するために、そのまま残される必要がある。

Ｓｉエッチングは、Ｌａｍリサーチ ＴＣＰ９４００ＤＳｉＥ チャンバ内で行われる。ＤＳｉＥチャンバで使用されるプロセスは、（８００回まで）連続して繰り返される２つの速いスイッチング工程である。第１工程はＣ_４Ｆ_８ベースで、ビアの底面と側壁を覆い、レジストの選択性を向上させる堆積工程として働く。ＳＦ_６を用いた第２工程は、実際のエッチング工程である。これはフッ素リッチのプラズマであり、ＳＦ_ｘポリマーは十分な保護特性を有しないため、ハードマスクの下にアンダーカットが発生する。

堆積工程で使用される堆積パラメータは、９５％より多いＣ_４Ｆ_８を有するプラズマを使用する、米国特許５，５０１，８９３で記載されたプロセスと同じである。

エッチング工程で使用されるエッチングパラメータは、９５％より多いＳＦ_６を有するプラズマを使用する、米国特許５，５０１，８９３で記載されたプロセスと同じである。

Ｃ_４Ｆ_８とＳＦ_６との間のガス流量比を変えることにより、傾斜、エッチストップ（ガラス形成）、レジスト選択性、および側壁の粗さに関するプロセスのトリミングが可能となる。０．８〜１．２のＣ_４Ｆ_８／ＳＦ_６が最適条件であり、この条件では、底面へのポリマーの堆積は、エッチングストップが発生せず、一方、十分なレジスト選択比とＣ_４Ｆ_８による側壁保護が得られ、所定の角度の傾斜が得られるように行われる。

実施例３：３次元積層の相互接続構造中で銅ネイルとして使用するために、シリコン基板に深いビアを形成するプロセスで使用されるフォトリソグラフィックイメージ層の除去（レジスト剥離）工程。

Ｓｉ基板に深いビア（例えば、Ｃｕネイル）をエッチングするために、深いビアを形成するための反応性イオンエッチングプロセス中に、パターニングされたレジストがハードマスクとして使用される。この具体例では、レジストは、（５μｍの直径のビアが印刷された）３０００ｎｍ堆積されたＩ線レジストである。

実施例４：３次元積層の相互接続構造中で銅ネイルとして使用するために、シリコン基板に深いビアを形成するプロセスで使用されるフォトリソグラフィックイメージ層のトリミング（レジストトリム）工程。

レジストをトリミングするために使用されるエッチング工程は、Ｌａｍリサーチベルシスチャンバ（Lam Research Versys chamber）で行われる。

レジストをトリミングするのに使用される条件は以下の通りである。
チャンバ内圧力 ２．７Ｐａ（２０ｍＴｏｒｒ）
電力 １０００Ｗ（上部）
１９０ｓｃｃｍＯ_２

圧力および電力は、変化させても良い。またＣｌ_２およびＨＢｒをガスに混合して、条件をトリミングして最適化しても良い。

実施例５：実験結果および概念の証拠。

図８は、本発明の第１の好適な方法を用いて、アスペクト比（ＡＲ）が５の深いビアをエッチングして、換言すればダブルパターンアプローチを用いて、５０μｍの目標深さと１０μｍの目標幅を有する深いビアをエッチングして得られた結果を示す。

図９は、本発明の第１の好適な方法を用いて、アスペクト比（ＡＲ）が１０の深いビアをエッチングして、換言すればダブルパターンアプローチを用いて、５０μｍの目標深さと５μｍの目標幅を有する深いビアをエッチングして得られた結果を示す。

双方の場合において、ＳｉＯ_２ハードマスク（ＰＭＤ層）は、約２５０〜３００ｎｍの膜厚を有し、（より小さい）第２パターンの形成に使用されるレジスト層は、約２．５μｍの膜厚を有し、約０．５μｍに向かって深いビアがエッチングされる間、部分的に消費される。

図８および図９の左側は、レジスト剥離前の結果を示す。

全ての図面は、本発明の幾つかの態様と具体例を示すことを意図する。装置は、明確化のために、簡素化する方法により描かれる。全ての代替えや選択肢が描かれるわけではなく、それゆえに、本発明は、描かれた図面の内容に限定されるものではない。同じ符号は、異なった図面で同じ部分を示すために用いられる。

深いビアを基板にエッチングする標準エッチング工程を用いた、ハードマスクアンダーカットとそれに続くバリア層の不等角堆積の問題を示す（従来技術）。 本発明の第１の具体例にかかる、ハードマスクアンダーカットを防止した、基板中への深いビアのエッチング方法を示す。 本発明の第２の具体例にかかる、ハードマスクアンダーカットを防止した、基板中への深いビアのエッチング方法を示す。 本発明の第３の具体例にかかる、ハードマスクアンダーカットを防止した、基板中への深いビアのエッチング方法を示す。 本発明の第１の具体例にかかる主なプロセス工程のフローチャートを示す。 本発明の第２の具体例にかかる主なプロセス工程のフローチャートを示す。 本発明の第３の具体例にかかる主なプロセス工程のフローチャートを示す。 ダブルパターニングアプローチを用いてアスペクト比（ＡＲ）５の深いビアをエッチングするために、本発明の第１の好適な方法を用いた結果を示す。 ダブルパターニングアプローチを用いてアスペクト比（ＡＲ）１０の深いビアをエッチングするために、本発明の第１の好適な方法を用いた結果を示す。

Claims (25)

1. 基板に深いビアをエッチングする方法であって、
   その上に少なくとも１つの第１層（２）を有する基板（１）を提供する工程と、
   第１層（２）の上に、少なくとも１つの第１リソグラフィックイメージ層（３）を堆積する工程と、
   第１リソグラフィックイメージ層（３）中に、第１直径を有する第１パターンを形成する工程と、
   第１パターンを第１層（２）に転写する工程と、
   第１リソグラフィックイメージ層（３）を除去する工程と、
   パターニングされた第１層（２）の上に、少なくとも１つの第２リソグラフィックイメージ層（４）を堆積する工程と、
   第２リソグラフィックイメージ層（４）中に、第１パターンと一致する、第２直径を有する第２パターンを形成する工程と、
   第２パターンをハードマスクに用いて、基板（１）中に深いビアをエッチング工程と、
   第２リソグラフィックイメージ層（４）を除去する工程と、を含む方法。
2. 第１直径は、深いビアの最終目的の直径に等しく、第２直径は、第１直径より小さい直径である請求項１に記載の方法。
3. 第１直径は、深いビアの最終目的の直径に等しく、第２直径は、第１直径より小さい直径であり、
   第２リソグラフィックイメージ層（４）は、第１パターンの直径を減少させるために、パターニングされた第１層（２）の上に堆積した均一なポリマー層によって置き換えられ、
   更に、ポリマー層を上に有する第１パターンをハードマスクとして使用して、基板（１）に深いビアをエッチングする工程と、
   第１リソグラフィックイメージ層とポリマー層とを除去する工程とを含む請求項１に記載の方法。
4. 第１直径と第２直径とが互いに等しく、かつ深いビアの最終目的の直径より小さく、
   第１パターンを形成する工程の後に、更に、
   トリミングされたパターンを形成するためのレジストのトリミング工程により、第１リソグラフィックイメージ層中の第１パターンを拡張する工程と、
   トリミングされたパターンを第１層（２）に転写する工程と、を含む請求項１に記載の方法。
5. 基板に深いビアをエッチングする方法であって、
   その上に少なくとも１つの第１層（２）を有する基板（１）を提供する工程と、
   第１層（２）の上に、少なくとも１つの第１リソグラフィックイメージ層（３）を堆積する工程と、
   第１リソグラフィックイメージ層（３）中に、深いビアの最終目的の直径より小さい目標寸法の第１パターンを形成する工程と、
   トリミングされたパターンを形成するためのレジストのトリミング工程により、第１リソグラフィックイメージ層中の第１パターンを拡張する工程と、
   トリミングされたパターンを第１層（２）に転写する工程と、
   第１リソグラフィックイメージ層（３）を除去する工程と、
   パターニングされた第１層（２）の上に、少なくとも１つの第２リソグラフィックイメージ層（４）を堆積する工程と、
   第２リソグラフィックイメージ層（４）中に、第１パターンと一致する、第１パターンと等しい直径を有する第２パターンを形成する工程と、
   第２パターンをハードマスクに用いて、基板（１）中に深いビアをエッチングする工程と、
   第２リソグラフィックイメージ層（４）を除去する工程と、を含む方法。
6. 基板に深いビアをエッチングする方法であって、
   その上に少なくとも１つの第１層（２）を有する基板（１）を提供する工程と、
   第１層（２）の上に、少なくとも１つのリソグラフィックイメージ層（レジスト）（３）を堆積する工程と、
   リソグラフィックイメージ層（３）中に、深いビアの最終目的の直径より小さい目標寸法の（レジスト）パターンを形成する工程と、
   （レジスト）パターンを第１層（２）に転写する工程と、
   レジストパターンをハードマスクに用いて、基板（１）中に深いビアをエッチングし、これにより第１層（２）の下にアンダーカットが形成される工程と、
   深いビアの最終目的の直径まで、リソグラフィックイメージ層（３）をトリミングする工程と、
   第１層（２）のオーバーハング部分を、深いビアの最終目的の直径まで、等方的に除去する工程と、
   第２リソグラフィックイメージ層を除去する工程と、を含む方法。
7. 第１層が、保護層である請求項１〜６のいずれかに記載の方法。
8. 第１層が、犠牲層である請求項１〜７のいずれかに記載の方法。
9. 深いビアは、幅に対する高さの比が約５：１より大きく、好適には約１０：１より大きい請求項１〜８のいずれかに記載の方法。
10. 深いビアは、１μｍから１０μｍまでの範囲の幅を有し、基板中の深さは、１０μｍから１００μｍまでの範囲である請求項１〜９のいずれかに記載の方法。
11. 深いビアは、５μｍの幅と、５０μｍの深さを有する請求項１〜１０のいずれかに記載の方法。
12. ＭＥＭＳ応用のデバイスの、３次元積層の相互接合構造または積層素子のために、積層された半導体ウエハに使用される高アスペクト比のビアを作製するための請求項１〜１１のいずれかに記載の方法。
13. パターンは、約１０％より大きく、約２０％より小さな、直径の違いを有する請求項１〜１２のいずれかに記載の方法。
14. 基板（１）が、シリコン基板である請求項１〜１３のいずれかに記載の方法。
15. 基板（１）の上の第１層（２）が、恒久的な第１層（１）である請求項１〜１４のいずれかに記載の方法。
16. 恒久的な第１層（２）が、プレメタル誘電体（ＰＭＤ）層である請求項１５に記載の方法。
17. 基板（１）の上の恒久的な第１層（２）が、ＳｉＯ_２層である請求項１５または１６に記載の方法。
18. リソグラフィックイメージ層が、選択的に反射防止コーティングを有するレジスト層である請求項１〜１７のいずれかに記載の方法。
19. レジストのトリミング工程が、Ｃｌ_２および／またはＨＢｒを選択的に加えたＯ_２を含むプラズマ中で行われる請求項４〜１８のいずれかに記載の方法。
20. リソグラフィックイメージ層を除去する工程が、その後にウエットクリーニングが続く、Ｏ_２／Ｎ_２を含むプラズマを用いる工程である請求項１〜１９のいずれかに記載の方法。
21. 基板（１）中に深いビアをエッチングする工程が、フッ素を含むプラズマを用いたパッシベーションポリマー型エッチングプロセスで行われる請求項１〜２０のいずれかに記載の方法。
22. パッシベーションポリマー型エッチングプロセスが、Ｃ_４Ｆ_８／ＳＦ_６を含むプラズマを用い、かつエッチング工程が後に続く、交互の堆積工程を含み、交互の堆積／エッチング工程が、連続して繰り返される請求項２１に記載の方法。
23. 堆積工程が、９５％より多くのＣ_４Ｆ_８を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われる請求項２２に記載の方法。
24. エッチング工程が、９５％より多くのＳＦ_６を有するＣ_４Ｆ_８／ＳＦ_６を含むプラズマを用いて行われる請求項２２に記載の方法。
25. 請求項１〜２４のいずれかの方法で得られる半導体装置。