JP2008047997A

JP2008047997A - スイッチトキャパシタ回路

Info

Publication number: JP2008047997A
Application number: JP2006219196A
Authority: JP
Inventors: Toshiyuki Uchida; 俊之内田
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2006-08-11
Filing date: 2006-08-11
Publication date: 2008-02-28

Abstract

【課題】入力端子における入力電圧に含まれる直流オフセット電圧をキャンセルする。
【解決手段】スイッチトキャパシタ回路に参照電圧Ｖｏｆｆ１及び参照電圧Ｖｏｆｆ２を設け、これらの電圧値を制御することにより、入力端子における入力電圧Ｖｉｎに含まれる直流オフセット電圧をキャンセルする。よって、出力電圧Ｖｏｕｔの不要な変動を防止できる。
【選択図】図１

Description

本発明は、スイッチ制御によって電荷の保持及び転送を行うスイッチトキャパシタ回路に関する。

一般的な回路として、容量及びスイッチで構成され、スイッチ制御によって電荷の保持及び転送を行うスイッチトキャパシタ回路が知られている。図５は、従来におけるスイッチトキャパシタ回路の概略を示す回路図である。図６は、従来におけるスイッチへのクロック信号を示すタイミングチャートである。

スイッチ３１はクロック信号φ３によってオンオフ制御されていて、クロック信号φ３がハイになると、スイッチ３１がオンする。オンしたことにより、入力電圧Ｖｉｎが、容量３０にスイッチ３１を介してサンプリングされる。この動作をサンプリング動作という。また、クロック信号φ３がローになると、スイッチ３１はオフする。オフしたことにより、サンプリング時に容量３０にサンプリングされた入力電圧Ｖｉｎは、オペアンプ３２の非反転入力端子に出力される。この非反転入力端子の入力電圧Ｖｉｎに基づき、オペアンプ３２は、出力電圧Ｖｏｕｔを出力する。この動作をホールド動作という。スイッチトキャパシタ回路は、これらのサンプリング動作及びホールド動作を交互に繰り返している。

なお、２つのスイッチトキャパシタ回路をオペアンプの入力端子に設ける技術が提案されている（例えば、特許文献１参照）。
特開２０００−０２２５００号公報

しかし、オペアンプ３２の入力電圧Ｖｉｎに直流オフセット電圧が含まれると、その分、オペアンプ３２の出力電圧Ｖｏｕｔも変動してしまう。

本発明はこのような点に鑑みてなされたものであり、入力端子における入力電圧に含まれる直流オフセット電圧をキャンセルできるスイッチトキャパシタ回路を提供することを目的とする。

本発明では、上記課題を解決するために、スイッチ制御によって電荷の保持及び転送を行うスイッチトキャパシタ回路において、一端が第一のスイッチを介して直流オフセット電圧を含む入力電圧の入力を受け付け、他端が第二のスイッチを介して演算増幅器の入力端子に接続され、前記入力電圧と基準電圧との差の電圧を蓄える第一の容量と、一端が前記第一の容量の一端に接続され、他端が基準電圧に接続された第三のスイッチと、一端が前記第一の容量の他端に接続され、他端が第一の参照電圧に接続された第四のスイッチと、一端が第五のスイッチを介して前記演算増幅器の入力端子に接続され、他端が第六のスイッチを介して前記演算増幅器の出力端子に接続され、第二の参照電圧と基準電圧との差の電圧を蓄える第二の容量と、一端が前記第二の容量の一端に接続され、他端が前記第二の参照電圧に接続された第七のスイッチと、一端が前記第二の容量の他端に接続され、他端が基準電圧に接続された第八のスイッチと、一端が前記演算増幅器の入力端子に接続され、他端が前記演算増幅器の出力端子に接続され、前記第一の容量及び前記第二の容量と電荷の移動がある第三の容量と、を備えていることを特徴とするスイッチトキャパシタ回路を提供する。

本発明では、第一の参照電圧及び第二の参照電圧が設けられ、これらの電圧値が制御されることにより、入力端子における入力電圧に含まれる直流オフセット電圧がキャンセルされるので、不要に出力電圧が変動しなくなる。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。

まず、スイッチトキャパシタ回路の構成について説明する。図１は、スイッチトキャパシタ回路の概略を示す回路図である。

オペアンプ１１の非反転入力端子は接地され、反転入力端子はスイッチ１５、容量値Ｃｉの容量２０及びスイッチ１２を順番に介して入力電圧Ｖｉｎの入力を受け付けている。容量２０のオペアンプ１１側の一端は、参照電圧Ｖｏｆｆ１にスイッチ１４を介して接続され、他端は、スイッチ１３を介して接地されている。

また、オペアンプ１１の出力端子は、反転入力端子に容量値Ｃｏｏの容量２２を介してフィードバックされている。この容量２２に、接続されたスイッチ１９と容量値Ｃｏの容量２１とスイッチ１６とが、並列接続されている。スイッチ１９の一端は、出力端子に接続され、他端は、スイッチ１８を介して接地されている。スイッチ１６の一端は、参照電圧Ｖｏｆｆ２にスイッチ１７を介して接続され、他端は、反転入力端子に接続されている。

次に、スイッチトキャパシタ回路の動作について説明する。図２は、スイッチへのクロック信号を示すタイミングチャートである。図３は、スイッチトキャパシタ回路の第一状態を示す回路図である。図４は、スイッチトキャパシタ回路の第二状態を示す回路図である。

ここで、図示しないが、スイッチトキャパシタ回路の前段にゲインの大きいアンプ回路が設けられていて、このアンプ回路の出力電圧は直流オフセット電圧を含んでいるとする。

スイッチ１３、１５、１６、１９はクロック信号φ１によってオンオフ制御されていて、スイッチ１２、１４、１７、１８はクロック信号φ２によってオンオフ制御されている。なお、クロック信号φ１の位相はクロック信号φ２の位相と反対になっているが、クロック信号φ１及びクロック信号φ２の両方が同時にローになって全てのスイッチがオフする期間が、設けられている。

クロック信号φ２がハイになってクロック信号φ１がローになると、図３に示すように、スイッチ１２、１４、１７、１８がオンし、スイッチ１３、１５、１６、１９がオフする。スイッチ１２、１４、１７、１８がオンしたことにより、入力電圧Ｖｉｎと参照電圧Ｖｏｆｆ１との差の電圧が、容量２０にサンプリングされ、参照電圧Ｖｏｆｆ２が、容量２１にサンプリングされる。ここでの動作を、サンプリング動作という。その後、クロック信号φ２がローになってクロック信号φ１がハイになると、図４に示すように、スイッチ１２、１４、１７、１８がオフし、スイッチ１３、１５、１６、１９がオンする。スイッチ１３、１５、１６、１９がオンしたことにより、サンプリング動作時に容量２０、２１にサンプリングされた入力電圧Ｖｉｎ及び参照電圧Ｖｏｆｆ２が、容量２２にサンプリングされる。ここでの動作を、ホールド動作という。スイッチトキャパシタ回路は、これらのサンプリング動作及びホールド動作を交互に繰り返し、容量２０、２１は、容量２２と電荷のやり取りを行う。

ここで、サンプリング動作時とホールド動作時との間に電荷保存則を適用し、ＺをＺ平面のパラメータとし、Ｚ^-1を１サンプリング遅延すると、ホールド動作時の出力電圧Ｖｏｕｔは、
Vout(Z)＝[Z^-1Vin(Z)Ci/Co−Z^-1Voff1(Z)Ci/Co−Z^-1Voff2(Z)]/[1+(1−Z^-1)Coo/Co]・・（１）
によって算出される。

ここで、サンプリング周期をＴとし、Ｓ平面のパラメータをＳとすると、１サンプリング遅延Ｚ^-1は、
Z^-1
＝e^-ST
＝1+(−ST)/1!+(−ST)²/2!+(−ST)³/3!+…
≒1−ST/1!
＝1−ST・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２）
によって算出される。

これらの式（１）及び（２）から、サンプリング周波数ｆｓ＝１／Ｔが信号周波数ｆＢよりもかなり高い場合、伝達関数Ｈ（Ｓ）が、
1/[1+(1−Z^-1)Coo/Co]
＝1/[1+(1−1+ST)Coo/Co]
＝1/[1+STCoo/Co]
＝[Co/Coo]/[Co/Coo+ST]
＝[fsCo/Coo]/[ fsCo/Coo+S]
＝ωc/[ωc+S]・・・（fsCo/Cooをωcとする）
＝H(S)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（３）
によって導かれる。また、サンプリング周波数をｆｓとすると、カットオフ周波数ｆｃは、
fc
＝ωc/2π
＝[1/2π]×[fsCo/Coo]・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４）
によって算出される。

式（３）から、式（１）は、
Vout(Z)＝H(S)Z^-1[ Vin(Z)Ci/Co−Voff1(Z)Ci/Co−Voff2(Z)]・・・・・・・・・・・・（５）
となる。

この式（５）から、スイッチトキャパシタ回路のゲインは、Ｃｉ／Ｃｏとなる。

ここで、Ｃｉ＝Ｃｏとすると、ゲインは１倍になり、出力電圧Ｖｏｕｔは、
Vout(Z)＝H(s)Z^-1[ Vin(Z)−Voff1(Z)−Voff2(Z)]・・・・・・・・・・・・・・・・・（６）
によって算出される。

この式（６）から、入力電圧Ｖｉｎが直流オフセット電圧を含む場合、その直流オフセット電圧を所定値に制御された参照電圧Ｖｏｆｆ１及び参照電圧Ｖｏｆｆ２がキャンセルできることになる。このとき、例えば、直流オフセット電圧が温度に基づいて変動している場合、その直流オフセット電圧を０にするような温度特性を参照電圧Ｖｏｆｆ１及び参照電圧Ｖｏｆｆ２が持つように、参照電圧Ｖｏｆｆ１及び参照電圧Ｖｏｆｆ２が設計されることになる。

なお、クロック周波数を調整することによってサンプリング周波数ｆｓを調整し、さらに、容量２１及び容量２２を調整することにより、式（３）に示したカットオフ周波数ｆｃを調整すると、スイッチトキャパシタ回路がローパスフィルタ機能を有するようになるので、入力電圧Ｖｉｎの高周波ノイズが低減する。

スイッチトキャパシタ回路の概略を示す回路図である。スイッチへのクロック信号を示すタイミングチャートである。スイッチトキャパシタ回路の第一状態を示す回路図である。スイッチトキャパシタ回路の第二状態を示す回路図である。従来におけるスイッチトキャパシタ回路の概略を示す回路図である。従来におけるスイッチへのクロック信号を示すタイミングチャートである。

符号の説明

１１オペアンプ
１２、１３、１４、１５、１６、１７、１８、１９スイッチ
２０、２１、２２容量

Claims

スイッチ制御によって電荷の保持及び転送を行うスイッチトキャパシタ回路において、
一端が第一のスイッチを介して直流オフセット電圧を含む入力電圧の入力を受け付け、他端が第二のスイッチを介して演算増幅器の入力端子に接続され、前記入力電圧と基準電圧との差の電圧を蓄える第一の容量と、
一端が前記第一の容量の一端に接続され、他端が基準電圧に接続された第三のスイッチと、
一端が前記第一の容量の他端に接続され、他端が第一の参照電圧に接続された第四のスイッチと、
一端が第五のスイッチを介して前記演算増幅器の入力端子に接続され、他端が第六のスイッチを介して前記演算増幅器の出力端子に接続され、第二の参照電圧と基準電圧との差の電圧を蓄える第二の容量と、
一端が前記第二の容量の一端に接続され、他端が前記第二の参照電圧に接続された第七のスイッチと、
一端が前記第二の容量の他端に接続され、他端が基準電圧に接続された第八のスイッチと、
一端が前記演算増幅器の入力端子に接続され、他端が前記演算増幅器の出力端子に接続され、前記第一の容量及び前記第二の容量と電荷の移動がある第三の容量と、
を備えていることを特徴とするスイッチトキャパシタ回路。
前記直流オフセット電圧は、温度に基づいて変動し、前記第一の参照電圧及び前記第二の参照電圧は、前記直流オフセット電圧を０にするような温度特性を持つことを特徴とする請求項１記載のスイッチトキャパシタ回路。
前記第一のスイッチ乃至前記第八のスイッチのクロック周波数が所定値に調整され、前記第二の容量及び第三の容量の容量値が所定値に調整されることにより、カットオフ周波数が調整されてローパスフィルタ機能を有することを特徴とする請求項１記載のスイッチトキャパシタ回路。