JP2005065250A - スイッチトキャパシタ増幅回路 - Google Patents

スイッチトキャパシタ増幅回路 Download PDF

Info

Publication number
JP2005065250A
JP2005065250A JP2004219939A JP2004219939A JP2005065250A JP 2005065250 A JP2005065250 A JP 2005065250A JP 2004219939 A JP2004219939 A JP 2004219939A JP 2004219939 A JP2004219939 A JP 2004219939A JP 2005065250 A JP2005065250 A JP 2005065250A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
switched capacitor
reference voltage
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004219939A
Other languages
English (en)
Other versions
JP4369820B2 (ja
JP2005065250A5 (ja
Inventor
Akira Takeda
晃 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004219939A priority Critical patent/JP4369820B2/ja
Publication of JP2005065250A publication Critical patent/JP2005065250A/ja
Publication of JP2005065250A5 publication Critical patent/JP2005065250A5/ja
Application granted granted Critical
Publication of JP4369820B2 publication Critical patent/JP4369820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 スイッチトキャパシタ増幅回路において、入力電圧の持つオフセット電圧と温度特性を低ノイズにてキャンセルして信号成分のみを増幅すること。
【解決手段】 出力電圧を演算増幅器にフィードバックするサンプリング容量に印加する電圧を、基準電圧とは別の第1および第2の参照電圧とした。
さらに、シングルエンド出力の時に、演算増幅器の出力端子と反対の端子に接続した容量に印加する電圧を、基準電圧とは別の第3の参照電圧とした。
【選択図】 図1

Description

本発明は、オフセットキャンセル型スイッチトキャパシタ増幅回路に関する。
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている(例えば、特許文献1参照)。
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図2に示す。リセットフェーズΦ1においてスイッチ回路123、124、125、128、129、132が閉じる。このとき容量101、102、103、104は、スイッチ回路123、124、125、129を通じて放電される。一定の時間の後、スイッチ回路123、124、125、128、129、132が開いて、リセットフェーズΦ1が終了する。
次にサンプリングフェーズΦ2に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。これによって、出力端子151の電圧が変化する。
出力端子151の電圧は、次式で与えられる。
Vout=−(C1/C2)×(Vin1-Vin2)
オペアンプの持っている入力オフセット電圧はリセットフェーズΦ1において容量101、102に蓄えられる。サンプリングフェーズΦ2のときの容量101の両端間の電位の変化分は入力端子141の電圧とスイッチ123に与えられる基準電圧の差となる。同様にサンプリングフェーズΦ2のときの容量102の両端間の電位の変化分は入力端子142の電圧とスイッチ124に与えられる基準電圧の差となる。したがって、容量101、102の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
米国特許4543534号公報「Offset compensated switched capacitor circuits」
しかし従来のスイッチトキャパシタ増幅回路では、オペアンプの持つオフセット電圧はキャンセルできるものの、入力電圧それ自身がオフセット電圧やオフセット温度特性をもつとき、そのオフセット電圧を増幅して出力してしまうという欠点を有していた。
本発明は、このような課題を解決するもので、出力電圧を演算増幅器にフィードバックするサンプリング容量に印加する電圧を、基準電圧とは別の第1および第2の参照電圧とし、どちらか一方に温度特性も持たせるなど別々に制御できる構成とした。
さらに、シングルエンド出力の時に、演算増幅器の出力端子と反対の端子に接続した容量に印加する電圧を、基準電圧とは別の第3の参照電圧とした。
本発明のスイッチトキャパシタ増幅回路は、上記のような構成とすることで入力電圧の持つオフセット電圧と温度特性を、低ノイズにてキャンセルして信号成分のみを増幅することができる。
以下に、この発明の実施例を図面に基づいて説明する。図1は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。リセットフェーズΦ1においてスイッチ回路123が閉じ、容量101はノード111に接続され、スイッチ回路124が閉じ、容量102はノード112に接続され、スイッチ回路125が閉じ、容量103はVref1に接続され、スイッチ回路129が閉じ、容量104はVref2に接続される。一定の時間の後、スイッチ回路123、124、125、129が開いて、リセットフェーズΦ1が終了する。リセットフェーズΦ1の間に、容量101に蓄えられた電荷は
q=C1×VREF
容量102に蓄えられた電荷は
q=C1×(VREF−VOFF)
容量103に蓄えられた電荷は
q=C2×Vref1
容量104に蓄えられた電荷は
q=C2×Vref2
となる。
次にサンプリングフェーズΦ2に移る。スイッチ回路121、122、126、130、128、132が閉じる。入力端子141の電圧は容量101に、入力端子142の電圧は容量102に電荷として蓄えられる。容量101の電荷の変化分に等しいだけ容量103の電荷が変化する。同時に容量102の電荷の変化分に等しいだけ容量104の電荷が変化する。これによって、出力端子151の電圧が変化する。サンプリングフェーズΦ2において容量101に蓄えられた電荷は
q=C1×Vin1
容量102に蓄えられた電荷は
q=C1×Vin2
となる。
したがって、リセットフェーズΦ1からサンプリングフェーズΦ2に変わった後の容量101の電荷量の変化分は、
Δq=C1×(Vin1−VREF)
容量102の電荷量の変化分は、
Δq=C1×(Vin2−(VREF−VOFF))
容量103の電荷量の変化分は、
Δq=C2×(VOUT−Vref1)
容量104の電荷量の変化分は、
Δq=C2×(VREF−Vref2)
となる。
入力端子141の電圧Vin1が信号電圧Vinpとオフセット電圧Vosから成り、入力端子142の電圧Vin2が信号電圧Vinnのみから成るとき、
出力端子151の電圧Voutは、
Vout=−(C1/C2)×((Vin1−Vin2)−(VREF−(VREF−VOFF)))+(Vref1−Vref2+VREF)
=−(C1/C2)×( (Vinp + Vos −Vinn)−VOFF))+(Vref1−Vref2+VREF)
=−(C1/C2)×((Vinp−Vinn)+ (Vos−VOFF))+(Vref1−Vref2+VREF)
で与えられる。
つまりVOFF =Vosに調整することで、低ノイズで入力電圧のオフセット電圧をキャンセルでき、更にVos=VOFFが成り立たない場合でもVref1−Vref2で微調整を行うことが可能である。また、Vref1とVref2はノイズが大きいが増幅されないため、出力電圧には影響が少ない事がわかる。
更に、Vref1とVref2のどちらか一方に温度特性を持たせることにより、入力電圧のオフセット電圧の温度依存性をキャンセルすることが可能となる。たとえば、Vref1は温度特性をもたない参照電圧で、Vref2は温度特性をもつものとする。このようにすることで、温度依存性をもつVref2を用いて入力電圧のオフセット電圧の温度依存性をキャンセルし、Vref1を用いて入力電圧のオフセット電圧の絶対値を合わせこむことが可能となる。
Vref1とVref2を与えるノードをスイッチで切り替えることで、温度依存性の極性と逆向きの極性の温度補正を与えることが可能になる。
このように本発明の回路方式では、入力電圧の持つオフセット電圧と温度依存性を低ノイズでキャンセルし信号成分のみを増幅することができる。
また2入力2出力を持つ完全差動回路においても、実施することができることは明白である。完全差動回路構成をとることにより、さらに同相ノイズを低減する効果が得られる。
またこの実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能であることは明白である。
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合に与える電圧値は、固定抵抗でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、電圧値をオフセット電圧に合わせて調整できる可変電圧とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
本発明のスイッチトキャパシタ増幅回路の回路図である。 従来のスイッチトキャパシタ増幅回路の回路図である。
符号の説明
100 演算増幅器
101、102、103、104、105、106 容量
111、112 参照電圧
121、122、123、124、125、126、127、128、129、
130、131、132、133、134 スイッチ回路
141、142 入力端子
151 、152 出力端子

Claims (4)

  1. 2つの入力端子と、演算増幅器と、複数のスイッチ回路と、複数の容量と、基準電圧から構成されるスイッチトキャパシタ増幅回路において、
    出力電圧を前記演算増幅器にフィードバックするサンプリング容量にスイッチを介して印加する電圧を、前記基準電圧とは別の参照電圧としたことを特徴とするスイッチトキャパシタ増幅回路。
  2. 前記演算増幅器の2つの端子に対応する前記参照電圧を、第1および第2の参照電圧としたことを特徴とする請求項1記載のスイッチトキャパシタ増幅回路。
  3. 前記第1および第2の参照電圧のどちらか一方に温度特性を持たせたことを特徴とする請求項2記載のスイッチトキャパシタ増幅回路。
  4. 前記スイッチトキャパシタ増幅回路がシングルエンド出力の時に、前記演算増幅器の出力端子と反対の端子に接続した容量に印加する電圧を、前記基準電圧とは別の第3の参照電圧としたことを特徴とする請求項1記載のスイッチトキャパシタ増幅回路。
JP2004219939A 2003-07-30 2004-07-28 スイッチトキャパシタ増幅回路 Expired - Fee Related JP4369820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219939A JP4369820B2 (ja) 2003-07-30 2004-07-28 スイッチトキャパシタ増幅回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003203922 2003-07-30
JP2004219939A JP4369820B2 (ja) 2003-07-30 2004-07-28 スイッチトキャパシタ増幅回路

Publications (3)

Publication Number Publication Date
JP2005065250A true JP2005065250A (ja) 2005-03-10
JP2005065250A5 JP2005065250A5 (ja) 2007-05-24
JP4369820B2 JP4369820B2 (ja) 2009-11-25

Family

ID=34379904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219939A Expired - Fee Related JP4369820B2 (ja) 2003-07-30 2004-07-28 スイッチトキャパシタ増幅回路

Country Status (1)

Country Link
JP (1) JP4369820B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063511A (ja) * 2007-09-07 2009-03-26 Sanyo Electric Co Ltd 電池電圧検出回路
JP2009222431A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp クーロンカウンタ、そのダイナミックレンジ可変方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063511A (ja) * 2007-09-07 2009-03-26 Sanyo Electric Co Ltd 電池電圧検出回路
JP2009222431A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp クーロンカウンタ、そのダイナミックレンジ可変方法

Also Published As

Publication number Publication date
JP4369820B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
US8174317B2 (en) Fully-differential amplifier circuit
US20040130377A1 (en) Switched capacitor amplifier circuit and electronic device
US8049653B2 (en) Amplifier and analog/digital converter
US20110012644A1 (en) Sampling circuits
US7795959B2 (en) Switched-capacitor circuit having switch-less feedback path
EP3145079B1 (en) Switched capacitor circuit
JP2006253910A (ja) 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
JP2008227563A (ja) 増幅回路
US11863132B2 (en) Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device
JP2003158432A (ja) サンプルホールド回路
KR101377916B1 (ko) 연산 증폭기
JP2000022500A (ja) スイッチトキャパシタ回路
JP2006270442A (ja) フィルタ回路のq補正
US8810311B2 (en) Auto-zeroed amplifier with low input leakage
JP4094436B2 (ja) スイッチトキャパシタ増幅回路および電子機器
JP4369820B2 (ja) スイッチトキャパシタ増幅回路
US7633343B2 (en) Fully differential amplifier
CN107786185B (zh) 相位内插器
JP2009060376A (ja) 増幅回路、これを用いたサンプルホールド回路及びこれを用いたアナログ−デジタル変換器
JP2007208924A (ja) スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法
KR102153872B1 (ko) 비교 회로
JP4087228B2 (ja) スイッチトキャパシタ増幅回路および電子機器
US10148238B2 (en) Amplifier circuit and multipath nested miller amplifier circuit
JP5538465B2 (ja) サンプル・ホールド回路
US20120007759A1 (en) Track-and-hold circuit and a/d converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090828

R150 Certificate of patent or registration of utility model

Ref document number: 4369820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees