JP2008042822A - 画像処理回路及び印刷装置 - Google Patents
画像処理回路及び印刷装置 Download PDFInfo
- Publication number
- JP2008042822A JP2008042822A JP2006218219A JP2006218219A JP2008042822A JP 2008042822 A JP2008042822 A JP 2008042822A JP 2006218219 A JP2006218219 A JP 2006218219A JP 2006218219 A JP2006218219 A JP 2006218219A JP 2008042822 A JP2008042822 A JP 2008042822A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- raster
- pixel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Record Information Processing For Printing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Abstract
【解決手段】AAMスクリーン処理を行うための画像処理回路30を、ラスタデータを“セルサイズ+垂直シフト量−2”個記憶可能な入力ラスタバッファ21等を設けることによって、"4・k+1"番目〜"4・k+4"番目の各ラスタデータの入力時に、k段目のセルに関する演算処理を行う回路(各ラスタデータの入力時に、k段目のセルに関する演算処理を分散して行う回路)として構成(設計・製造)しておく。
【選択図】 図5
Description
ラスタデータを構成する画素値が,順次,入力されるデータ更新回路であって、入力された各画素値で,メモリ上の,最も過去に記憶されたラスタデータ中の,同一画素に関する画素値を書き換えるデータ更新回路と、それぞれ、1つのセルに関するM×N個の画素値を記憶可能な第1乃至第(N−1)のセルバッファと、それぞれ、第1乃至第(N−1)のセルバッファに記憶されたセルに関するM×N個の画素値から,セルにおける階調値の重心を求める処理を含む処理を行うことによって、処理済画像データの,セルに関するデータを生成して出力する第1乃至第(N−1)のスクリーン処理回路と、"k・(N−1)+1"番目のラスタデータがデータ更新回路に入力されているときに、データ更新回路に入力されているラスタデータと、入力ラスタバッファに記憶されているラスタデータとに基づき、k段目の各セルに関する画素値を,第1乃至第(N−1)のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路とを備える。
図1に示したように、本発明の第1実施形態に係る印刷装置10は、操作パネル11とコントローラ12と印刷エンジン13とを備えた装置である。また、印刷装置10は、本装置用のプリンタドライバがインストールされているPC(パーソナルコンピュータ)と、パラレルケーブルやLANケーブルで接続されて使用される装置となっている。
本発明の第2実施形態に係る印刷装置は、上記した画像処理回路20の代わりに、図7に示したAAMスクリーン処理を行うための,図5に示した構成の画像処理回路30が用いられた装置(以下、印刷装置10と表記する)である。
上記した印刷装置10,画像処理回路20,30は、各種の変形を行うことが出来る。例えば、画像処理回路20,30を、垂直シフト量やセルサイズが上記したものとは異なる回路や、垂直シフト量やセルサイズを指定可能な回路に変形することが出来る。また、各実施形態の印刷装置10は、いわゆるプリンタであったが、印刷装置10で用いられている技術(画像処理回路20,30)を用いて、プリンタ以外の印刷装置(複合機、ファクシミリ等)を実現しても良いことなどは、当然のことである。
13 印刷エンジン、 20,30 画像処理回路
21,31 入力ラスタバッファ、 231〜234,33 セルバッファ
241〜244,34 AAMスクリーン処理回路
25,35 書込回路、 26,36 出力ラスタバッファ
27,37 アドレスカウンタ、 28,38 セル切り出し回路
32 マルチプレクサ
Claims (7)
- 処理対象画像データが表している処理対象画像上に、X方向にM個,Y方向にN個,並んだ画素群を構成要素とするセルが,X方向にDx画素ずつずれ,Y方向にDy画素ずつずれるように,複数個,配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の,X方向に並んだ1ライン分の画素に関する画素値からなるラスタデータを,(N−1)個,記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が,順次,入力されるデータ更新回路であって、入力された各画素値で,前記メモリ上の,最も過去に記憶されたラスタデータ中の,同一画素に関する画素値を書き換えるデータ更新回路と、
それぞれ、1つのセルに関するM×N個の画素値を記憶可能な複数のセルバッファと、
それぞれ、前記複数のセルバッファに記憶されたセルに関するM×N個の画素値から,前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの,前記セルに関するデータを生成して出力する複数のスクリーン処理回路と、
"k・(N−1)+1"番目のラスタデータが前記データ更新回路に入力されているときに、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されているラスタデータとに基づき、k段目の各セルに関する画素値を,前記複数のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。 - 処理対象画像データが表している処理対象画像上に、X方向にM個,Y方向にN個,並んだ画素群を構成要素とするセルが,X方向にDx画素ずつずれ,Y方向に(N−1)画素ずつずれるように,複数個,配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の,X方向に並んだ1ライン分の画素に関する画素値からなるラスタデータを,(N−1)個,記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が,順次,入力されるデータ更新回路であって、入力された各画素値で,前記メモリ上の,最も過去に記憶されたラスタデータ中の,同一画素に関する画素値を書き換えるデータ更新回路と、
それぞれ、1つのセルに関するM×N個の画素値を記憶可能な第1乃至第(N−1)のセルバッファと、
それぞれ、前記第1乃至前記第(N−1)のセルバッファに記憶されたセルに関するM×N個の画素値から,前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの,前記セルに関するデータを生成して出力する第1乃至第(N−1)のスクリーン処理回路と、
"k・(N−1)+1"番目のラスタデータが前記データ更新回路に入力されているときに、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されているラスタデータとに基づき、k段目の各セルに関する画素値を,前記第1乃至前記第(N−1)のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。 - 前記制御回路が行う前記制御処理が、
第L(L=1〜N−1)のセルバッファに、X方向の順番がL番目のセルを含む,X方向に(N−2)個置きに並んだ各セルに関する画素値を記憶させる処理である
ことを特徴とする請求項2記載の画像処理回路。 - 処理対象画像データが表している処理対象画像上に、X方向にM個,Y方向にN個,並んだ画素群を構成要素とするセルが,X方向にDx画素ずつずれ,Y方向にDy画素ずつずれるように,複数個,配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の,X方向に並んだ1ライン分の画素に関する画素値からなるラスタデータを,(N+Dy−2)個,記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が,順次,入力されるデータ更新回路であって、入力された各画素値で,前記メモリ上の,最も過去に記憶されたラスタデータ中の,同一画素に関する画素値を書き換えるデータ更新回路と、
1つのセルに関するM×N個の画素値を記憶可能なセルバッファと、
前記セルバッファに記憶されたセルに関するM×N個の画素値から,前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの,当該セルに関するデータを生成して出力するスクリーン処理回路と、
"k・(N−1)+1"番目のラスタデータの前記データ更新回路への入力が開始されてから、"k・(N−1)+2"番目のラスタデータの前記データ更新回路への入力が開始されるまでの間に、入力中のラスタデータと、前記入力ラスタバッファに記憶されている"(k−1)・(N−1)+1"番目〜"k・(N−1)"番目のラスタデータとを利用して、前記セルバッファに、k段目の,幾つかのセルに関する画素値を,セル毎に,記憶させる処理と、前記入力ラスタバッファに記憶されている"(k−1)・(N−1)+1"番目〜"k・(N−1)+1"番目のラスタデータのみを利用して、前記セルバッファに、k段目の,残りの各セルに関する画素値を,セル毎に,記憶させる処理を行う制御回路と
を備えることを特徴とする画像処理回路。 - 処理対象画像データが表している処理対象画像上に、X方向にM個,Y方向にN個,並んだ画素群を構成要素とするセルが,X方向にDx画素ずつずれ,Y方向に(N−1)画素ずつずれるように,複数個,配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の,X方向に並んだ1ライン分の画素に関する画素値からなるラスタデータを,(2N−3)個,記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が,順次,入力されるデータ更新回路であって、入力された各画素値で,前記メモリ上の,最も過去に記憶されたラスタデータ中の,同一画素に関する画素値を書き換えるデータ更新回路と、
1つのセルに関するM×N個の画素値を記憶可能なセルバッファと、
前記セルバッファに記憶されたセルに関するM×N個の画素値から,前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの,当該セルに関するデータを生成して出力するスクリーン処理回路と、
"k・(N−1)+1"番目のラスタデータが前記データ更新回路に入力されている場合には、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されている"(k−1)・(N−1)+1"番目〜"k・(N−1)"番目のラスタデータとを利用して、前記セルバッファに、k段目の,X方向に(N−2)個置きに並んだ各セルに関する画素値を,セル毎に,記憶させる第1制御処理を行い、"k・(N−1)+2"番目〜"k・(N−1)+N−1"番目のラスタデータが前記データ更新回路に入力されている場合には、前記入力ラスタバッファに記憶されている"(k−1)・(N−1)+1"番目〜"k・(N−1)+1"番目のラスタデータのみを利用して、前記セルバッファに、k段目の,残りの各セルに関する画素値を,セル毎に,記憶させる第2制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。 - 前記制御回路が行う前記第1制御処理が、
前記セルバッファに、X方向の順番が1番目のセルを含む各セルに関する画素値を,セル毎に,記憶させる処理であり、
前記制御回路が行う前記第2制御処理が、
"k・(N−1)+L"番目(L=2〜N−1)のラスタデータが前記データ更新回路に入力されているときに、X方向の順番がL番目のセルを含む各セルに関する画素値を,セル毎に,記憶させる処理である
ことを特徴とする請求項5記載の画像処理回路。 - 請求項1乃至請求項6のいずれかに記載の画像処理回路を、備え、
前記画像処理回路に処理対象画像データを入力することによって得られた処理済画像データを用いて印刷を行う
ことを特徴とする印刷装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218219A JP4285513B2 (ja) | 2006-08-10 | 2006-08-10 | 画像処理回路及び印刷装置 |
US11/837,069 US8098394B2 (en) | 2006-08-10 | 2007-08-10 | Image processing circuit and printing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218219A JP4285513B2 (ja) | 2006-08-10 | 2006-08-10 | 画像処理回路及び印刷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042822A true JP2008042822A (ja) | 2008-02-21 |
JP4285513B2 JP4285513B2 (ja) | 2009-06-24 |
Family
ID=39177304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006218219A Expired - Fee Related JP4285513B2 (ja) | 2006-08-10 | 2006-08-10 | 画像処理回路及び印刷装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8098394B2 (ja) |
JP (1) | JP4285513B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5436909B2 (ja) * | 2009-03-30 | 2014-03-05 | 任天堂株式会社 | 情報処理プログラム、情報処理装置、情報処理システム、および、情報処理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738755A (ja) * | 1992-08-17 | 1995-02-07 | Miles Inc | 中間調スクリーン形成器、中間調スクリーンおよびその形成方法 |
DE69425244T2 (de) * | 1994-04-27 | 2001-01-25 | Agfa Gevaert Nv | Tonabhängige Rosettenstrukturen bei der Mehrschichthalbtonrasterung durch Phasenmodulation |
JPH08317210A (ja) | 1995-05-23 | 1996-11-29 | Canon Inc | 画像処理装置及びその方法 |
JP4165570B2 (ja) * | 2005-05-16 | 2008-10-15 | セイコーエプソン株式会社 | 画像処理装置,画像処理方法,及び画像処理プログラム |
JP4412248B2 (ja) * | 2005-07-05 | 2010-02-10 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、及び画像処理プログラム |
JP4742871B2 (ja) | 2006-01-13 | 2011-08-10 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、画像処理プログラムおよびそのプログラムを記録した記録媒体 |
JP4803063B2 (ja) * | 2007-02-16 | 2011-10-26 | セイコーエプソン株式会社 | 画像処理回路およびこれを搭載したプリンタコントローラ |
-
2006
- 2006-08-10 JP JP2006218219A patent/JP4285513B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-10 US US11/837,069 patent/US8098394B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080080005A1 (en) | 2008-04-03 |
JP4285513B2 (ja) | 2009-06-24 |
US8098394B2 (en) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008117623A1 (ja) | 液晶表示装置およびその駆動方法 | |
US6950559B2 (en) | Image processing apparatus, image processing circuit, and image processing method | |
JP4488042B2 (ja) | 画像処理回路、表示装置及び印刷装置 | |
JP2005102001A (ja) | 画像処理装置 | |
US8937623B2 (en) | Page flipping with backend scaling at high resolutions | |
JP4285513B2 (ja) | 画像処理回路及び印刷装置 | |
US8089493B2 (en) | Image processing circuit, display device, and printing device | |
JP2021040290A (ja) | 画像処理システム及び画像処理プログラム | |
US7515311B2 (en) | Image synthesis apparatus and image synthesis method | |
JP2004252102A (ja) | 画像表示装置、画像表示方法および画像表示プログラム | |
JP2013218539A (ja) | ヒストグラム生成装置 | |
JP2003195821A (ja) | 映像データの伝送装置 | |
JP4420083B2 (ja) | 画像処理回路、表示装置及び印刷装置 | |
US20080018914A1 (en) | Image Forming Apparatus, Memory Control Device and FIFO Memory Control Method | |
JPH1195728A (ja) | 液晶表示制御装置 | |
JP2007241492A (ja) | 電子機器、表示制御方法及び表示制御プログラム | |
JP2005292824A5 (ja) | ||
TWI451357B (zh) | 字型反鋸齒方法 | |
JPH0630247A (ja) | 画像データ拡大処理装置 | |
JPH07146947A (ja) | グラフ表示装置 | |
JP6320652B2 (ja) | データ処理装置、データ処理方法及びデータ処理プログラム | |
US20050219174A1 (en) | System and method for reducing power consumption by a display controller | |
JP2006139758A (ja) | 画像合成装置、及び画像合成方法 | |
JP2018106238A (ja) | 画像処理装置、画像処理方法およびプログラム | |
JP2005062773A (ja) | 表示制御方法、表示システム及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |