JP2008035039A - Δς型a/d変換器 - Google Patents
Δς型a/d変換器 Download PDFInfo
- Publication number
- JP2008035039A JP2008035039A JP2006204432A JP2006204432A JP2008035039A JP 2008035039 A JP2008035039 A JP 2008035039A JP 2006204432 A JP2006204432 A JP 2006204432A JP 2006204432 A JP2006204432 A JP 2006204432A JP 2008035039 A JP2008035039 A JP 2008035039A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- modulator
- module
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】ΔΣ型A/D変換器は、複数の入力チャンネルの中から1つを選択すると共に、選択した入力チャンネルを示す識別信号を生成するマルチプレクサ10と、アナログ入力信号を1ビットのデジタル信号に変換するΔΣ変調器12と、デジタルフィルタ20と、ΔΣ変調器12の出力信号を非電気信号に変換した後に電気信号に戻してデジタルフィルタ20に入力する絶縁素子30と、識別信号を非電気信号に変換した後に電気信号に戻してデジタルモジュール101に入力する絶縁素子31とを有する。マルチプレクサ10とΔΣ変調器12とを含むアナログモジュール100のグランドとデジタルフィルタ20を含むデジタルモジュール101のグランドとは分離されている。
【選択図】 図5
Description
図11に従来のΔΣ型A/D変換器の構成を示す。ΔΣ型A/D変換器は、アナログ入力信号を1ビットのデジタル信号に変換するΔΣ変調器1と、ΔΣ変調器1の出力信号のうち信号周波数帯域のみを通過させることにより、ΔΣ変調器1の量子化ノイズを除去して1ビットのデジタル出力信号を出力するデジタルフィルタ(LPF)2とを有する。ΔΣ変調器1はアナログ回路で構成され、デジタルフィルタ2はデジタル回路で構成されている。
また、本発明のΔΣ型A/D変換器の1構成例において、さらに、前記アナログモジュールは、前記クロック信号を整流してアナログモジュールの電源電圧を生成する整流回路を備えるものである。
また、本発明のΔΣ型A/D変換器の1構成例において、前記第1、第2、第3の絶縁素子は、フォトカプラ又はトランスである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るΔΣ型A/D変換器の構成を示すブロック図である。
本実施の形態のΔΣ型A/D変換器は、複数の入力チャンネルCH1,CH2,CH3,CH4の中から何れか1つを順次選択し、選択した入力チャンネルのアナログ入力信号を出力すると共に、選択した入力チャンネル及び選択のタイミングを示す識別信号SYNCを生成する切替回路となるマルチプレクサ(MUX)10と、マルチプレクサ10から出力されるアナログ入力信号を増幅するプログラマブルゲインアンプ(PGA)11と、プログラマブルゲインアンプ11から出力されるアナログ入力信号を1ビットのデジタル信号に変換するΔΣ変調器12と、マルチプレクサ10が選択する入力チャンネルを設定する設定回路13と、プログラマブルゲインアンプ11のゲインを設定する設定回路14と、マルチプレクサ10とプログラマブルゲインアンプ11とΔΣ変調器12とが必要とする多相クロック信号φ1,φ2,バーφ1,バーφ2・・・を生成する多相クロック回路15と、ΔΣ変調器12の出力信号のうち信号周波数帯域のみを通過させることにより、ΔΣ変調器12の量子化ノイズを除去して1ビットのデジタル出力信号を出力するデジタルフィルタ(LPF)20と、識別信号SYNCからCH同期信号を生成する同期信号生成回路21と、識別信号SYNCから同期クロックを生成する同期クロック生成回路22と、ΔΣ変調器12とデジタルフィルタ20との間を電気的に絶縁すると共に、ΔΣ変調器12の出力信号を非電気信号に変換した後に再び電気信号に変換してデジタルフィルタ20に入力する絶縁素子30と、マルチプレクサ10と同期信号生成回路21及び同期クロック生成回路22との間を電気的に絶縁すると共に、識別信号SYNCを非電気信号に変換した後に再び電気信号に変換して同期信号生成回路21及び同期クロック生成回路22に入力する絶縁素子31とを有する。
デジタルフィルタ20、同期信号生成回路21及び同期クロック生成回路22は、デジタル回路で構成され、デジタルモジュール101に搭載されている。
フォトカプラは、発光ダイオード等の発光素子で入力信号を光に変換し、この光をフォトトランジスタ等の受光素子で電気信号に変換する、電気→光→電気の変換を行う絶縁素子である。
パルストランスは、入力信号を1次側で磁気変化に変換し、この磁気変化を2次側で電気信号に変換する、電気→磁気変化→電気の変換を行う絶縁素子である。
複数の入力チャンネルCH1〜CH4は、マルチプレクサ10で順次切り替えられる。CH1からCH4までの入力チャンネルのうち、どれが使われるかの設定を設定回路13によって行う。
なお、図1では、CH1からCH4の全ての入力チャンネルを用いたが、マルチプレクサ10の設定回路13の設定により、例えば入力チャンネルCH1とCH2のみを使うようにしても良い。
また、図4では温度センサ102を単数にしているが、本実施の形態によれば、複数の温度センサ102からのアナログ入力信号をマルチプレクサ10(図4では不図示)で切り替えることができるので、複数の測定点の温度が所定の設定値になるように制御することができる。
また、図5では圧力センサ104を単数にしているが、本実施の形態によれば、複数の圧力センサ104からのアナログ入力信号をマルチプレクサ10(図5では不図示)で切り替えることができるので、複数の測定点の圧力値をコントローラに送信することができる。
次に、本発明の第2の実施の形態について説明する。図6は本発明の第2の実施の形態に係るΔΣ型A/D変換器の構成を示すブロック図であり、図1と同様の構成には同一の符号を付してある。
第1の実施の形態では、アナログモジュール100とデジタルモジュール101でクロック信号を別個に生成していたのに対して、本実施の形態では、アナログモジュール105で使用するクロック信号をデジタルモジュール106で生成してアナログモジュール105に送るようにしている。
マルチプレクサ10は、図7(B)に示すように、多相クロック信号φ1,φ2,バーφ1,バーφ2・・・に従って4つの入力チャンネルCH1,CH2,CH3,CH4を順次選択し、選択した入力チャンネルからのアナログ入力信号をΔΣ変調器12に入力する。
そして、マルチプレクサ10は、図7(C)に示すように、入力チャンネルCH1を選択しているときに有意のレベルとなる識別信号SYNCを絶縁素子31を介してデジタルモジュール106に出力する。
こうして、本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。
次に、本発明の第3の実施の形態について説明する。図8は本発明の第3の実施の形態に係るΔΣ型A/D変換器の構成を示すブロック図であり、図1、図6と同様の構成には同一の符号を付してある。
本実施の形態は、第2の実施の形態の応用例を示すものであり、アナログモジュール107の電源電圧を、デジタルモジュール106からのクロック信号を用いて生成するようにしたものである。
図9は整流回路16の構成を示す回路図である。整流回路16は、ダイオードD1と、コンデンサC1とから構成される。
なお、グランド分離された電源は、デジタルモジュール側からのクロック信号を利用しなくても、別個に生成することも可能なのでクロック信号をデジタルモジュールからアナログモジュールに送る第3の絶縁素子32ならびに、電源を生成する整流回路16は本発明の必須の構成要件ではない。
次に、本発明の第4の実施の形態について説明する。図10は本発明の第4の実施の形態に係るΔΣ型A/D変換器の構成を示すブロック図であり、図1、図6、図8と同様の構成には同一の符号を付してある。
本実施の形態は、第2の実施の形態の別の例を示すものであり、入力チャンネルの設定やゲインの設定をシリアル通信によってデジタルモジュール側から行うようにしたものである。
デジタルモジュール109のSPI24からはクロック信号SCLK、データ信号DIが出力される。SPIとしてのチップセレクト信号CSは、アクティブ側に接続されているものとし、図10ではアナログモジュール108からのSPIのデータ出力は省略している。
CPU25は、所望の入力チャンネル設定やゲイン設定を行い、この設定に基づくデータ信号DIをSPI24に生成させて、アナログモジュール108のマルチプレクサ10やプログラマブルゲインアンプ11を制御する。
こうして、本実施の形態によれば、第2の実施の形態に比べて基板面積の増加やコストの増加があるものの、デジタルモジュール109側から入力チャンネルの設定やゲインの設定をシリアル通信によって行うことができるため、設計の自由度を向上させることができる。
また、第1〜第4の実施の形態では、絶縁素子30,31,32,33の搭載箇所を明記していないが、絶縁素子30,31,32,33はアナログモジュールに搭載してもよいし、デジタルモジュールに搭載してもよく、別のモジュールに搭載するようにしてもよい。
Claims (4)
- アナログ入力信号を1ビットのデジタル信号に変換するΔΣ変調器と、
このΔΣ変調器の出力のうち信号周波数帯域のみを通過させるデジタルフィルタと、
複数の入力チャンネルの中から何れか1つを選択し、選択した入力チャンネルのアナログ入力信号を前記ΔΣ変調器に入力すると共に、前記選択した入力チャンネルを示す識別信号を生成する切替回路と、
前記ΔΣ変調器と前記デジタルフィルタとの間に設けられ、前記ΔΣ変調器の出力信号を非電気信号に変換した後に電気信号に戻して前記デジタルフィルタに入力する第1の絶縁素子と、
前記識別信号を非電気信号に変換した後に電気信号に戻して前記デジタルフィルタを含むデジタルモジュールに入力する第2の絶縁素子とを有し、
前記切替回路と前記ΔΣ変調器とを含むアナログモジュールのグランドと、前記デジタルフィルタを含むデジタルモジュールのグランドとを分離したことを特徴とするΔΣ型A/D変換器。 - 請求項1記載のΔΣ型A/D変換器において、
さらに、前記デジタルモジュールで生成されるクロック信号を非電気信号に変換した後に電気信号に戻して前記アナログモジュールに入力する第3の絶縁素子を有し、
前記切替回路は、前記クロック信号に同期して複数の入力チャンネルの中から何れか1つを順次選択することを特徴とすることを特徴とするΔΣ型A/D変換器。 - 請求項2記載のΔΣ型A/D変換器において、
さらに、前記アナログモジュールは、前記クロック信号を整流してアナログモジュールの電源電圧を生成する整流回路を備えることを特徴とするΔΣ型A/D変換器。 - 請求項1または2記載のΔΣ型A/D変換器において、
前記第1、第2、第3の絶縁素子は、フォトカプラ又はトランスであることを特徴とするΔΣ型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204432A JP4805746B2 (ja) | 2006-07-27 | 2006-07-27 | Δς型a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204432A JP4805746B2 (ja) | 2006-07-27 | 2006-07-27 | Δς型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008035039A true JP2008035039A (ja) | 2008-02-14 |
JP4805746B2 JP4805746B2 (ja) | 2011-11-02 |
Family
ID=39124034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204432A Expired - Fee Related JP4805746B2 (ja) | 2006-07-27 | 2006-07-27 | Δς型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4805746B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081829A (ja) * | 2007-05-21 | 2009-04-16 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 光絶縁チャンネルを介した高耐性クロック再生 |
JP2013118549A (ja) * | 2011-12-05 | 2013-06-13 | Hioki Ee Corp | 信号切替回路およびa/d変換装置 |
JP2013149021A (ja) * | 2012-01-18 | 2013-08-01 | Yokogawa Electric Corp | 計測用アナログフロントエンド回路 |
EP2527765A3 (en) * | 2011-05-23 | 2015-10-28 | LG Electronics Inc. | Apparatus for controlling a compressor |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
JP2017208667A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | A/d変換回路 |
JP2022061467A (ja) * | 2020-10-06 | 2022-04-18 | 國立臺灣科技大學 | マルチチャネルの生理学的信号のデータ圧縮のためのブレインコンピューターのインターフェイス装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5958850U (ja) * | 1982-10-05 | 1984-04-17 | オムロン株式会社 | Ad変換装置 |
JPS59135923A (ja) * | 1983-01-26 | 1984-08-04 | Hitachi Ltd | プロセス制御装置のインタフエ−ス |
JP2001156612A (ja) * | 1999-11-29 | 2001-06-08 | Internix Corp | 信号処理装置 |
-
2006
- 2006-07-27 JP JP2006204432A patent/JP4805746B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5958850U (ja) * | 1982-10-05 | 1984-04-17 | オムロン株式会社 | Ad変換装置 |
JPS59135923A (ja) * | 1983-01-26 | 1984-08-04 | Hitachi Ltd | プロセス制御装置のインタフエ−ス |
JP2001156612A (ja) * | 1999-11-29 | 2001-06-08 | Internix Corp | 信号処理装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081829A (ja) * | 2007-05-21 | 2009-04-16 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 光絶縁チャンネルを介した高耐性クロック再生 |
EP2527765A3 (en) * | 2011-05-23 | 2015-10-28 | LG Electronics Inc. | Apparatus for controlling a compressor |
JP2013118549A (ja) * | 2011-12-05 | 2013-06-13 | Hioki Ee Corp | 信号切替回路およびa/d変換装置 |
JP2013149021A (ja) * | 2012-01-18 | 2013-08-01 | Yokogawa Electric Corp | 計測用アナログフロントエンド回路 |
US9173107B2 (en) | 2012-01-18 | 2015-10-27 | Yokogawa Electric Corporation | Analog front-end circuit for measurement |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
JP2017208667A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | A/d変換回路 |
JP2022061467A (ja) * | 2020-10-06 | 2022-04-18 | 國立臺灣科技大學 | マルチチャネルの生理学的信号のデータ圧縮のためのブレインコンピューターのインターフェイス装置 |
US11755058B2 (en) | 2020-10-06 | 2023-09-12 | National Taiwan University Of Science And Technology | Brain-computer interface device with multiple channels |
Also Published As
Publication number | Publication date |
---|---|
JP4805746B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4805746B2 (ja) | Δς型a/d変換器 | |
CN107872228B (zh) | 用于控制数模转换器的方法和rf发送电路装置 | |
WO2004017079A3 (en) | Method and apparatus for obtaining power computation parameters | |
JP2002270756A (ja) | 半導体装置及びそれを用いた通信端末装置 | |
KR101867126B1 (ko) | 계측용 아날로그 프론트 엔드 회로 | |
NO20082605L (no) | Kraftomformere | |
JP5616525B2 (ja) | D/a変換器 | |
US20140062742A1 (en) | Sampling circuit, a/d converter, d/a converter, and codec | |
GB2424104A (en) | A bus interface converter capable of convert AMBA AHB bus protocol into i960-like bus protocol | |
US9267972B2 (en) | Integrated galvanically isolated meter devices and methods for making integrated galvanically isolated meter devices | |
JP2008035038A (ja) | Δς型d/a変換器 | |
JP4871458B2 (ja) | データ変換装置及びテレメータ装置 | |
JP5547765B2 (ja) | D/a変換器、ジッタ周波数制御回路 | |
JP3758849B2 (ja) | データ変換装置 | |
JP2006270661A (ja) | Σδアナログ/デジタル変換器 | |
JP5651142B2 (ja) | D/a変換器 | |
JP5547767B2 (ja) | サンプリング回路、a/d変換器、d/a変換器、codec | |
JP2013172286A (ja) | 信号伝達装置 | |
RU2480902C2 (ru) | Способ и система преобразования данных | |
JPH08186562A (ja) | クロック発生回路、及び信号処理装置 | |
JP2009277158A (ja) | 計測ユニット及びユニット着脱型計測器 | |
JPWO2016162960A1 (ja) | 電力変換装置 | |
JP6191698B2 (ja) | 電源システム | |
JP2005354375A (ja) | 多チャンネルa/d変換装置 | |
KR20230032198A (ko) | 플라이백 dc-dc 컨버터의 피드백 회로 및 플라이백 dc-dc 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4805746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |