JP2009277158A - 計測ユニット及びユニット着脱型計測器 - Google Patents

Abstract

【課題】絶縁素子及びその他の信号伝送系から発生する高周波放射ノイズを抑制することができる計測ユニットとこの計測ユニットを備えたユニット着脱型計測器とを得る。
【解決手段】本発明の計測ユニットは、計測回路が、アナログ信号を第１のクロック信号・サンプリングクロックの同期信号に基づきデジタル信号にする信号変換手段と、前記サンプリングクロックの同期信号と同じ周期を有し且つ各周期が少なくとも１つのクロックパルスを有している第２のクロック信号を、前記第１のクロック信号から生成するクロック信号生成手段と、絶縁素子を介して前記デジタル信号及び前記第２のクロック信号が入力され、前記第２のクロック信号を前記第１のクロック信号と同じ周波数に復調し、この第２のクロック信号に基づいて、前記デジタル信号にデジタル処理をさらに施すデジタル信号処理手段とを備えているものである。
【選択図】図８

Description

本発明は、端外部装置から電源供給を受ける電源入力部を有するマスターユニットに対し着脱自在に連結され、前記電源入力部を介して電源供給を受け、計測処理を行う計測回路を有する計測ユニット、及び、マスターユニットに前記計測ユニットを１つ以上連結してなるユニット着脱型計測器の改良に関するものである。

ユニット着脱型計測器は、大きく連結方式とスロット方式との２つに分類される。連結方式のユニット着脱型計測器は、マスターユニットに対して横方向に各ユニットを連結できるものである。スロット方式のユニット着脱型計測器は、マスターユニットにスロットが１つ以上設けられており、各スロットに各ユニットを挿入できるようになっているものである。これら連結方式・スロット方式両方のユニット着脱型計測器における計測ユニットのサイズは、外観又は載置スペースなどを考慮して、マスターユニットのサイズ範囲内で開発される。なお、電源ユニットが別に設けられている場合も、該電源ユニットにおいても同様にマスターユニットのサイズ範囲内で開発されることになる。

一方、上述したユニット着脱型計測器は、制御盤に嵌め込まれたり、ＤＩＮレールに取り付けられたりするため、よりコンパクトなサイズであることが求められ、他の多くの電子機器と同様、強い小型化の要請がある。また、小型化の要請があるにもかかわらず、高拡張性など多機能化も求められている。このような拡張性のあるユニット着脱型計測器は、非常に使い勝手がよいものであるが、様々な計測対象に対応するために、より高周波・高電圧の信号の入力を受け付ける必要があり、近年では、１つのユニットにおいて内蔵する回路基板、絶縁素子、ノイズ対策部品などの集積化が進んでいる。

このようなユニット着脱型計測器の一例としては、下記特許文献１に開示されている波形収集装置がある。この波形収集装置には、計測ユニットにおいて、入力されたアナログ信号をＡ／Ｄコンバータによってデジタル信号に変換し、該デジタル信号が通過する絶縁素子にクロック信号をも通過させることで、デジタル信号とクロック信号との位相遅延量を共通化し、デジタル信号とクロック信号との間のスキューを抑制するという技術が用いられている。この技術によれば、適切にデジタル信号処理を行うことができるとともに、クロックレートを高速化することができる。
特開２００８−２２４２５号公報（段落００５０、図２）

しかしながら、特許文献１の波形収集装置に代表されるユニット着脱型計測器に用いられるクロック信号は、一般に数十ＭＨｚという非常に高周波な信号であり、このクロック信号がデジタル信号と並行して、計測ユニット内の絶縁素子及びその他の信号伝送系を伝送することによって、高周波放射ノイズが急激に増大してしまうという問題があった。この問題を解決するには、高周波放射ノイズの発生源に対して物理的な遮蔽手段を設ける（例えば、金属板などで囲む）ことが効果的ではあるが、該遮蔽手段のためのスペースが必要になるため、上述した小型化の要請からして望ましくない。また、絶縁素子だけでなく、その他の信号伝送系から放射される高周波放射ノイズを効率よく遮蔽するのは困難である。

そこで、本発明の目的は、デジタル信号とクロック信号との間のスキューを抑制するとともに、絶縁素子及びその他の信号伝送系から発生する高周波放射ノイズを抑制することができる計測ユニット、及び、この計測ユニットを備えたユニット着脱型計測器を提供することである。

（１） 本発明は、外部装置から電源供給を受ける電源入力部を有し、前記電源入力部を介して電源供給を受けて計測処理を行う計測回路を有している計測ユニットであって、前記計測回路が、アナログ信号が入力されるアナログ信号入力手段と、第１のクロック信号及びサンプリングクロックの同期信号を生成するデジタル回路部と、前記アナログ信号入力手段を介して入力されたアナログ信号を、前記デジタル回路部で生成された第１のクロック信号及びサンプリングクロックの同期信号に基づいてデジタル信号に変換する信号変換手段と、前記サンプリングクロックの同期信号と同じ周期を有し且つ各周期が少なくとも１つのクロックパルスを有している第２のクロック信号を、前記第１のクロック信号から生成するクロック信号生成手段と、前記信号変換手段から出力したデジタル信号と、前記クロック信号生成手段から出力した第２のクロック信号とが入力される絶縁素子と、前記絶縁素子から出力された前記デジタル信号及び前記第２のクロック信号が入力され、前記第２のクロック信号を前記第１のクロック信号と同じ周波数に復調し、復調された第２のクロック信号に基づいて、前記デジタル信号にデジタル処理をさらに施すデジタル信号処理手段とを備えているものである。なお、前記デジタル回路部で生成された第１のクロック信号及びサンプリングクロックの同期信号が、前記絶縁素子を介して前記信号変換手段に入力されることが好ましい。また、前記クロック信号生成手段が否定回路と論理和回路とを有しており、前記第１のクロックと前記否定回路を介した前記サンプリングクロックの同期信号とが、前記論理和回路に入力されることによって、前記第２のクロックが生成されることが好ましい。

（２） 本発明のユニット着脱型計測器は、２以上の上記（１）に記載の計測ユニットと、外部装置から電源供給を受ける電源入力部を有し、前記計測ユニットが着脱自在に連結されるマスターユニットとを備え、前記マスターユニットが、前記計測ユニット同士を同期させるための同期信号をそれぞれの前記計測ユニットに出力する出力手段と、前記デジタル信号処理手段で処理された前記計測ユニットからのデジタル信号を取り込んで、外部装置に転送する転送手段とを有しているものである。

デジタル信号とクロック信号との間のスキューを抑制するとともに、絶縁素子及びその他の信号伝送系から発生する高周波放射ノイズを抑制する計測ユニットと、このユニットを備えたユニット着脱型計測器とを提供できる。したがって、高周波放射ノイズの発生源に対して物理的な遮蔽手段を設ける（例えば、金属板などで囲む）必要がないため、小型の計測ユニット及びユニット着脱型計測器を提供できる。

本発明の実施形態に係るユニット着脱型計測器について説明する。図１は、本発明の実施形態に係るユニット着脱型計測器の一例について、その使用時の様子を示した図である。ユニット着脱型計測器１には、データ集計端末２及びＡＣアダプタ３が接続可能であり、データ集計端末２を接続することによって起動される。

このユニット着脱型計測器１は、マスターユニット１Ｍと、マスターユニット１Ｍに着脱自在にスタッキング連結される１又は２以上の計測ユニット１Ｋにより構成される。なお、図１では、２つの計測ユニット１Ｋを連結した場合を示している。各計測ユニット１Ｋへの電源供給はマスターユニット１Ｍから行われ、各計測ユニット１Ｋにおいて生成された計測データはマスターユニット１Ｍによって収集される。

データ集計端末２は、データ信号線４を介してマスターユニット１Ｍに接続され、ユニット着脱型計測器１の動作制御やデータ集計を行うユーザ端末であり、汎用のパーソナルコンピュータが用いられる。マスターユニット１Ｍにより収集された各計測ユニット１Ｋの計測データは、データ信号線４を介してデータ集計端末２に伝送された後、集計され、解析され、あるいは、記録される。また、各計測ユニット１Ｋの各種設定や動作指示は、データ集計端末２におけるユーザ操作によって行われ、データ信号線４を介して、マスターユニット１Ｍへ伝送される。

マスターユニット１Ｍには、ＡＣアダプタ３によって商用交流電源から生成された直流電源が、外部電源ケーブル５を介して供給される。また、データ信号線４を介して、データ集計端末２からも電源が供給される。ここでは、データ信号線４として、バス電源にデータ信号を重畳させて伝送するＵＳＢ（Universal Serial Bus）規格を採用したＵＳＢケーブルが用いられるものとする。つまり、データ集計端末２とマスターユニット１Ｍとの間で双方向のシリアル通信が行われるとともに、データ集計端末２からマスターユニット１Ｍへ電源が供給されるものとする。

ここで、一変形例として、ユニット着脱型計測器１について、ＡＣアダプタ３からの外部電源を供給することなく、データ信号線４からのバス電源のみで動作させる構成としてもよい。また、バス電源とともにＡＣアダプタ３からの外部電源を用いて起動させる構成としてもよい。

図２は、図１のユニット着脱型計測器１を構成する各ユニットの一例を示した概略図であり、１つのマスターユニット１Ｍと、２つの計測ユニット１Ｋの一例であるアナログ測定ユニット１ｈとが示されている。このアナログ測定ユニット１ｈは、数ＭＨｚ〜３２ＭＨｚ程度の高速サンプリングレートでアナログ電圧信号の波形観測を行うＨＡ（High-speed Analog）ユニットであり、例えば、レーザー変位計から出力されるアナログ信号を計測し、変位量を取得することができる。

各計測ユニット１Ｋ（図２においては、アナログ測定ユニット１ｈ）は、前段ユニットに連結されるとともに、後段ユニットを連結することができる。前段ユニットとは、注目している計測ユニット１Ｋからみて、マスターユニット１Ｍ側の隣接ユニットであり、計測ユニット１Ｋ又はマスターユニット１Ｍである。一方、後段ユニットとは、マスターユニット１Ｍとは反対側の隣接ユニットであり、常に計測ユニット１Ｋとなる。

隣接ユニットの連結は、各筐体１６における前段連結面１０と後段連結面１１とを対向させて行われる。このとき、各筐体１６に設けられた前段コネクタ１２及び後段コネクタ１３が接続され、ユニット間の電気的接続が行われる。また、容易に脱落しないように、連結面１０，１１上の嵌合ツメ１４及び嵌合穴１４ｈが嵌合される。さらに、非連結面から前段連結面１０へ斜めに貫通するように配置された脱落防止ネジ１５を、前段ユニットの後段連結面１１上のネジ穴１５ｈに係合させることにより、より強固に連結することができる。なお、マスターユニット１Ｍには、前段連結面１０がなく、嵌合ツメ１４及び前段コネクタ１２を有していない。

この様にして、マスターユニット１Ｍに対し、複数の計測ユニット１Ｋを連鎖的に連結すれば、物理的に連結可能な計測ユニット１Ｋの数には制限がない。このような連結形態をスタッキング連結と呼ぶ。なお、図１及び図２では、マスターユニット１Ｍに対し、計測ユニット１Ｋを水平方向かつ直線状に、互いに密着させて連結する場合の例が示されているが、スタッキング連結はこの様な形態に限定されない。また、マスターユニット１Ｍ又は計測ユニット１Ｋが、２以上の後段ユニットを連結可能であれば、分岐を有する連結形態（例えばＹ字型、Ｔ字型、Ｖ字型）となるが、この様な場合もスタッキング連結であることに変わりはない。

＜アナログ測定ユニット１ｈの構造＞
ここで、図３及び図４を用いて、アナログ測定ユニット１ｈの構造について説明する。図３は、図２のアナログ測定ユニット１ｈのＩ−Ｉ矢視断面概略図である。図４は、アナログ測定ユニット１ｈにおける基板の平面概略図であって、（ａ）はデジタル基板１７を示す図、（ｂ）はアナログ基板１８を示す図、（ｃ）はアナログ基板１９を示す図である。

このアナログ測定ユニット１ｈは、外部のマスターユニット１Ｍ側に嵌合ツメ１４が設けられている筐体１６と、筐体１６内部において所定の距離を空けて積層されたデジタル基板１７及びアナログ基板１８，１９と、外部からアナログ信号を取り入れるための４つのＢＮＣコネクタ２０と、マスターユニット１Ｍに対して電気的に連結又は各計測ユニット１Ｋを電気的に連結するための連結用コネクタ２１とを備えている。なお、上述した前段コネクタ１２及び後段コネクタ１３は、連結用コネクタ２１の一部である。

デジタル基板１７は、連結用コネクタ２１と、一次側回路部（マスターユニット１Ｍ側回路部）２２と、スイッチングトランス２３，２４と、アナログ基板１９のチャンネル２（以下、ＣＨ２とする）回路部用電源コネクタ２５と、アナログ基板１８のチャンネル１（以下、ＣＨ１とする）回路部用電源コネクタ２６と、アナログ基板１９のチャンネル４（以下、ＣＨ４とする）回路部用電源コネクタ２７と、アナログ基板１８のチャンネル３（以下、ＣＨ３とする）回路部用電源コネクタ２８とを備えている。そして、一次側回路部２２と各電源コネクタとは、図４（ａ）に示すように、スイッチングトランス２３，２４及び配線（図示せず）を介してそれぞれ電気的に接続されているが、該接続されている部分以外はそれぞれ絶縁部２９によって絶縁されている。

アナログ基板１８は、ＢＮＣコネクタ２０のうち一つと単独接続されているＣＨ１回路部３０と、ＣＨ１回路部３０と電気的に接続されているＣＨ１回路部用電源コネクタ３１と、ＢＮＣコネクタ２０のうち一つと単独接続されているＣＨ３回路部３２と、ＣＨ３回路部３２と電気的に接続されているＣＨ３回路部用電源コネクタ３３と、一次側回路部（マスターユニット１Ｍ側回路部）３４と、ＣＨ１回路部３０と一次側回路部３４とに電気的に接続された絶縁素子３５と、ＣＨ３回路部３２と一次側回路部３４とに電気的に接続された絶縁素子３６とを備えている。そして、ＣＨ１回路部３０と一次側回路部３４との間、ＣＨ３回路部３２と一次側回路部３４との間、ＣＨ１回路部３０とＣＨ３回路部３２との間は、絶縁部３７によってそれぞれ絶縁されている。また、一次側回路部３４は、デジタル基板１７の一次側回路部２２と電気的に接続されている（図示せず）が、その接続手段は、コネクタ及びハーネス、又は、コネクタ及びピンヘッダーのいずれを用いてもよい。

ＣＨ１回路部用電源コネクタ３１は、図４（ｂ）のアナログ基板１８の裏面側に設けられており、図３に示したハーネス３８を介して、図４（ａ）のデジタル基板１７上のＣＨ１回路部用電源コネクタ２６と接続されている。また、ＣＨ１回路部用電源コネクタ３１は、図４（ｂ）のアナログ基板１８の表面側のＣＨ１回路部３０に設けられた電極３１ａと電気的に接続されている。ＣＨ３回路部用電源コネクタ３３は、図４（ｂ）のアナログ基板１８の裏面側に設けられており、図３に示したＣＨ３回路部用電源ピンヘッダー３９を介して、図４（ａ）のデジタル基板１７上のＣＨ３回路部用電源コネクタ２８と電気的に接続されている。また、ＣＨ３回路部用電源コネクタ３３は、図４（ｂ）のアナログ基板１８の表面側のＣＨ３回路部３２に設けられた電極３３ａと電気的に接続されている。なお、アナログ基板１８のＣＨ３回路部用電源コネクタ３３は、デジタル基板１７のＣＨ３回路部用電源コネクタ２８に対応する位置に設けられている。

アナログ基板１９は、ＢＮＣコネクタ２０のうち一つと単独接続されているＣＨ２回路部４０と、ＣＨ２回路部４０と電気的に接続されているＣＨ２回路部用電源コネクタ４１と、ＢＮＣコネクタ２０のうち一つと単独接続されているＣＨ４回路部４２と、ＣＨ４回路部４２と電気的に接続されているＣＨ４回路部用電源コネクタ４３と、一次側回路部（マスターユニット１Ｍ側回路部）４４と、ＣＨ２回路部４０と一次側回路部４４とに電気的に接続された絶縁素子４５と、ＣＨ４回路部４２と一次側回路部４４とに電気的に接続された絶縁素子４６とを備えている。そして、ＣＨ２回路部４０と一次側回路部４４との間、ＣＨ４回路部４２と一次側回路部４４との間、ＣＨ２回路部４０とＣＨ４回路部４２との間は、絶縁部３７によってそれぞれ絶縁されている。また、一次側回路部４４は、デジタル基板１７の一次側回路部２２と電気的に直接接続されている（図示せず）が、その接続手段には、コネクタ及びハーネスが用いられている。なお、一次側回路部４４と、デジタル基板１７の一次側回路部２２とは、アナログ基板１８の一次側回路部３４を介して接続してもよい。このとき、一次側回路部４４と、アナログ基板１８の一次側回路部３４との接続手段には、コネクタ及びハーネス、又は、コネクタ及びピンヘッダーを用いることができる。

ＣＨ２回路部用電源コネクタ４１は、図４（ｃ）のアナログ基板１９の表面側に設けられており、図３に示したハーネス４８を介して図４（ａ）のデジタル基板１７上のＣＨ１回路部用電源コネクタ２６と接続されている。ＣＨ４回路部用電源コネクタ４３は、図４（ｃ）のアナログ基板１９の表面側に設けられており、図３に示したハーネス４９を介して図４（ａ）のデジタル基板１７上のＣＨ４回路部用電源コネクタ２７と電気的に接続されている。

上述したアナログ測定ユニット１ｈによれば、以下のような効果を奏する。すなわち、体積の大きい高電圧用のスイッチングトランス２３，２４を含む電源部をデジタル基板１７に集約し、各ＣＨのアナログ信号が入力されるアナログ回路を別基板であるアナログ基板１８、１９に設け、これら３枚の基板を重ねて配置した構造のアナログ測定ユニット１ｈとしたので、筐体１６内の体積利用効率を向上することができる。したがって、アナログ測定ユニット１ｈの小型化に寄与するように、各回路を配置できていることになる。

また、アナログ基板１８のＣＨ３回路部用電源コネクタ３３が、デジタル基板１７のＣＨ３回路部用電源コネクタ２８に対応する位置に設けられているので、デジタル基板１７のＣＨ３回路部用電源コネクタ２８に予め立設したＣＨ３回路部用電源ピンヘッダー３９の一端を、アナログ基板１８のＣＨ３回路部用電源コネクタ３３に嵌合させるだけで容易に接続される。また、デジタル基板１７とアナログ基板１８との距離を一定に保つことができるとともに、デジタル基板１７及びアナログ基板１８の位置を保持できる。他に、電源回路を集約させたことで、電源回路の近傍に位置するアナログ基板上のアナログ回路部はＣＨ３回路部３２に制限されるので、他のアナログ回路部への電源接続にはハーネスを利用している。これらの構成により、アナログ測定ユニットの組み立てを容易にしている。

なお、上述したアナログ測定ユニット１ｈは、ＣＨ数を４つとして、スイッチングトランスを２つ設けた構成としたが、これに限られず、ＣＨ数、スイッチングトランスともに１つ以上設けていればよく、ＣＨ数に合わせて電源回路及びアナログ基板の枚数を構成すればよい。

＜ユニット着脱型計測器１の構成＞
図５は、図１のユニット着脱型計測器１における内部構成の一例を示したブロック図である。データ通信ラインＬＤ及び駆動用電源ラインＬＳは、各計測ユニット１Ｋ内を貫通しており、隣接ユニットが連結される際、ユニット間で相互に接続され、連結されたマスターユニット１Ｍ及び各計測ユニット１Ｋにより共有される。

マスターユニット１Ｍは、主回路ブロック５０を備えている。一方、計測ユニット１Ｋは、主回路ブロック６０を備えている。この主回路ブロック６０は、駆動用電源ラインＬＳにより駆動され、データ通信ラインＬＤを介して、マスターユニット１Ｍの主回路ブロック５０とデータ通信を行うことができる。

（マスターユニット１Ｍの構成）
図６は、マスターユニット１Ｍの詳細構成例を示したブロック図である。マスターユニット１Ｍの主回路ブロック５０は、駆動用電源ラインＬＳを介して電源供給された後に起動される。この主回路ブロック５０は、制御部５００、ＵＳＢ
Ｉ／Ｆ（Interface）部５０１、バス通信Ｉ／Ｆ部５０２、動作表示灯５０３、メモリ５０４及びユニット電源部５１０により構成される。

制御部５００は、マイクロプロセッサからなり、ソフトウエア処理により主回路ブロック５０全体の動作制御を行っている。ＵＳＢ
Ｉ／Ｆ部５０１は、データ信号線４に接続され、データ集計端末２との間で双方向通信を行うためのインターフェース回路である。通信Ｉ／Ｆ部５０２は、データ通信ラインＬＤに接続され、各計測ユニット１Ｋとの通信を行うためインターフェース回路であり、各計測ユニット１Ｋによるデータ通信ラインＬＤへのアクセス制御を行っている。動作表示灯５０３は、ユーザに対し、マスターユニット１Ｍの動作状態を表示するための点灯手段である。メモリ５０４は、制御部５００が使用するプログラム及びデータを記憶する記憶手段である。ユニット電源部５１０は、主回路ブロック５０に電源を供給するデジタル電源であり、このユニット電源部５１０には、駆動用電源ラインＬＳから電源が供給される。

データ集計端末２からデータ送信があった場合、ＵＳＢ
Ｉ／Ｆ部５０１が受信し、制御部５００へ出力される。このデータがいずれかの計測ユニット１Ｋに対する設定データや動作指示である場合、制御部５００は、通信Ｉ／Ｆ部５０２に対し、対象となる計測ユニット１Ｋへの送信を指示する。一方、上記受信データがデータ収集指示である場合、制御部５００は、通信Ｉ／Ｆ部５０２に対し、各計測ユニット１Ｋからのデータ収集を指示する。この場合、通信Ｉ／Ｆ部５０２は、各計測ユニット１Ｋから順次に計測データを受信し、制御部５００へ出力する。この様にして収集された計測データは、ＵＳＢ
Ｉ／Ｆ部５０１からデータ集計端末２へ送信される。なお、図示しないが、マスターユニット１Ｍは、計測ユニット１Ｋを同期させるための同期信号をそれぞれの計測ユニット１Ｋに出力している。

（計測ユニット１Ｋの構成）
図７は、計測ユニット１Ｋの詳細構成例を示したブロック図である。計測ユニット１Ｋの主回路ブロック６０は、デジタル回路部７０、アナログ回路部７１（ＣＨ１）、アナログ回路部７２（ＣＨ２）、アナログ回路部７３（ＣＨ３）、アナログ回路部７４（ＣＨ４）及びユニット電源部７５を備えている。なお、図７の入力端子Ａｉｎには、抵抗体又はアナログ信号源などの各種計測対象物、例えば、熱電対や歪み計などが接続される。

ユニット電源部７５は、アナログ回路部７１，７２，７３，７４へ上述した各ハーネスなどを介して電源供給を行うアナログ電源７５１（ＣＨ１用）、アナログ電源７５２（ＣＨ２用）、アナログ電源７５３（ＣＨ３用）、アナログ電源７５４（ＣＨ４用）と、外部電源の電圧を変圧してアナログ電源７５１，７５３に供給するスイッチングトランス２３と、外部電源の電圧を変圧してアナログ電源７５２，７５４に供給するスイッチングトランス２４と、デジタル回路部７０への電源供給を行うデジタル電源７５７とを備えており、アナログ回路部７１，７２，７３，７４及びデジタル回路部７０への電源供給はそれぞれ独立して制御される。なお、上述の各アナログ電源は、例えば、上述の計測ユニット１Ｋの構造の説明で示した電源コネクタ及び配線（図示せず）を備えているものである。

デジタル回路部７０は、計測処理以外の様々な処理、特に、マスターユニット１Ｍとのデータ通信処理を行うデジタル回路であり、制御部７００、バス通信Ｉ／Ｆ部７０１、動作表示灯７０２及びメモリ７０３からなる。制御部７００は、マイクロプロセッサからなり、ソフトウエア処理によりデジタル回路部７０全体及びユニット電源部７５の動作制御処理、後述するアナログ回路部７１，７２，７３，７４へのクロック信号及びサンプリングクロックの同期信号入力処理、並びに、後述するアナログ回路部７１，７２，７３，７４から入力されたデジタル信号のデジタル処理などを行うものである。通信Ｉ／Ｆ部７０１は、データ通信ラインＬＤに接続され、マスターユニット１Ｍとの通信を行うためのインターフェース回路である。動作表示灯７０２は、ユーザに対し、計測ユニット１Ｋの動作状態を表示するための点灯手段である。メモリ７０３は、制御部７００が使用するプログラム及びアナログ回路部７１，７２，７３，７４から入力されたものなどの各種データを記憶する記憶手段である。

アナログ回路部７１，７２，７３，７４は、入力端子Ａｉｎのそれぞれから入力される各アナログ信号の計測処理を行う回路である。アナログ回路部７１は、図８に示すように、アナログ入力回路７１０、Ａ／Ｄコンバータ７１１、絶縁素子７１２、否定回路７１３及び論理和回路７１４を備えている。なお、アナログ回路部７２，７３，７４は、アナログ回路部７１と同様の構成を備えているため、ここでは説明を省略する。

アナログ入力回路７１０は、アンプ、フィルタ等を備えている入力回路であり、振幅及び帯域が調整されたアナログ信号をＡ／Ｄコンバータ７１１に入力するものである。

Ａ／Ｄコンバータ７１１は、制御部７００から入力された第１のクロック信号８０及びサンプリングクロックの同期信号８１に基づいて、アナログ入力回路７１０から入力されたアナログ信号をサンプリングし、デジタル信号８３に変換するものである。

論理和回路７１４は、フォトカプラ等を備えている絶縁素子７１２から、第１のクロック信号８０と、否定回路７１３を介したサンプリングクロックの同期信号８１とが入力されるものである。なお、このような否定回路７１３及び論理和回路７１４によれば、サンプリングクロックの同期信号８１と同じ周期を有し且つ各周期が少なくとも１つのクロックパルスを有している第２のクロック信号８２を生成することができるが、これらの否定回路７１３及び論理和回路７１４の構成に限られず、同様に第２のクロック信号８２を生成することができる回路であればどのようなものであってもよい。

ここで、図８及び図９を用いて、アナログ回路部７１の動作の一例について説明する。図９は、図８のアナログ回路部７１の動作の一例を示したタイミングチャートである。まず、図９のタイミングチャートに従って、図８の絶縁素子７１２から論理和回路７１４に、第１のクロック信号８０と、否定回路７１３を介したサンプリングクロックの同期信号８１とが入力されると、第２のクロック信号８２が生成される。一方、アナログ入力回路７１０を介してＡ／Ｄコンバータ７１１（ここでは、サンプリング周波数１ＭＨｚ、分解能１４ｂｉｔ）へ入力されたアナログ信号は、デジタル信号に変換される。このとき、Ａ／Ｄコンバータ７１１はサンプリングクロックの同期信号８１（１ＭＨｚ）が入力されているので、第２のクロック信号８２とデジタル信号８３とが同期し、スキューがない状態にすることができる。このように第２のクロック信号８２とデジタル信号８３との間のスキューがない状態にすることで、クロックレートを最大限に上げることができる。また、絶縁素子７１２へ送り返される第２のクロック信号８２を先頭パルスのみにしたので、回路からの高周波放射ノイズを抑制することができる。

上述したように、Ａ／Ｄコンバータ７１１によってアナログ信号から変換されたデジタル信号８３は、絶縁素子７１２を介してデジタル回路部７０へ出力される。このため、アナログ回路部７１は、デジタル回路部７０と電気的に分離されている。出力されたデジタル信号８３を受け取ったデジタル回路部７０の制御部７００は、メモリ７０３に格納されているクロック生成プログラムを用いて、先頭パルス以外のクロックを生成（復元）する処理を行う。なお、一変形例として、この先頭パルス以外のクロックを生成（復元）する処理については、制御部７００及びクロック生成プログラムが格納されているメモリ７０３の代わりに、同様の処理ができるＦＰＧＡ（Field
Programmable Gate Array）などを用いてもよい。

また、制御部７００は、メモリ７０３に格納されているクロック合成プログラムを用いて、上述の先頭パルスのクロックと生成（復元）された先頭パルス以外のクロックとを合成し、デジタル信号８３とともに、通信Ｉ／Ｆ部７０１及びデータ通信ラインＬＤを介して、マスターユニット１Ｍに送信する。なお、一変形例として、先頭パルスのクロックと生成（復元）された先頭パルス以外のクロックとを合成する処理については、制御部７００及びクロック合成プログラムが格納されているメモリ７０３の代わりに、同様の処理ができるＦＰＧＡ（Field
Programmable Gate Array）などを用いてもよい。

なお、本実施形態における否定回路７１３及び論理和回路７１４は、絶縁素子７１２から入力されたサンプリングクロックの同期信号８１と同じ周期を有し且つ各周期が２つのクロックパルスを有している第２のクロック信号８２を、第１のクロック信号８０から生成するものであるが、これに限られず、第１のクロック信号８０から、絶縁素子７１２から入力されたサンプリングクロックの同期信号８１と同じ周期を有し、且つ、各周期が１つのクロックパルス又は３つ以上のクロックパルスを有している第２のクロック信号８２を生成するものであってもよい。

本実施形態によれば、デジタル信号とクロック信号との間のスキューを抑制するとともに、絶縁素子７１２及びその他の信号伝送系から発生する高周波放射ノイズを抑制する計測ユニット１Ｋと、このユニット１Ｋを備えたユニット着脱型計測器１とを提供できる。したがって、高周波放射ノイズの発生源に対して物理的な遮蔽手段を設ける（例えば、金属板などで囲む）必要がないため、小型の計測ユニット１Ｋ及びユニット着脱型計測器１を提供できる。

なお、上述の実施形態のアナログ測定ユニット１ｈは、ＢＮＣコネクタ２０に、グラウンド線と信号線とを備えた電圧計測用プローブを接続し、該電圧計測用プローブと絶縁素子７１２との間に高電圧を加えた上で、該電圧計測用プローブのグラウンド線と信号線との間の電圧を計測することができる高電圧絶縁計測ユニットである。

なお、高電圧絶縁計測ユニットであるアナログ測定ユニット１ｈにおいては、通常、アナログ回路におけるアナログ入力回路内において、ＤＣカップリングとＡＣカップリングとを切り替えることができる部分を有したＤＣ／ＡＣカップリング回路が設けられる。ここで、このＤＣ／ＡＣカップリング回路の一例を説明する。図１０はＤＣ／ＡＣカップリング回路を含むアナログ入力回路の一部を示す図であって、ＤＣカップリングされている場合を示す図である。図１１は、図１０と同構成のＤＣ／ＡＣカップリング回路を含むアナログ入力回路の一部を示す図であって、ＡＣカップリングされている場合を示す図である。

図１０及び図１１に示した回路は、外部の電圧源９０に直列接続されたＣＲ並列回路９１と、ＣＲ並列回路９１に直列接続されたＤＣ／ＡＣカップリング回路９２と、ＤＣ／ＡＣカップリング回路９２と出力端子間に一端側が接続され且つ他端側がＧＮＤ接地されたＣＲ並列回路９３とを備えている。

ＣＲ並列回路９１は、２５ｐＦ〜４０ｐＦ程度の容量のコンデンサ９１１と、９００ｋΩ〜９９９ｋΩ程度の抵抗値の抵抗９１２とが並列接続されてなるものである。

ＤＣ／ＡＣカップリング回路９２は、リレー部９２１と、抵抗９２２と、コンデンサ９２３，９２４と、抵抗９２５とを有している。リレー部９２１は、端子９２１ａ_１，９２１ｂ_１，９２１ａ_２，９２１ｂ_２と、電気が導通する可動部９２１ａ_３，９２１ｂ_３とを有している。可動部９２１ａ_３は、両端のうちいずれかを端子９２１ａ_１，９２１ａ_２のいずれかと接続できるように、中央部を軸として傾斜自在になっている端子である。同様に、可動部９２１ｂ_３は、両端のうちいずれかを端子９２１ｂ_１，９２１ｂ_２のいずれかと接続できるように、中央部を軸として傾斜自在になっている端子である。すなわち、可動部９２１ａ_３及び９２１ｂ_３は、図１０又は図１１に示したように可動することができる。また、抵抗９２２と、コンデンサ９２３，９２４と、抵抗９２５とは、この順に直列接続されている。コンデンサ９２３，９２４間には、端子９２１ａ_１，９２１ｂ_１が接続されている。

ＣＲ並列回路９３は、２００ｐＦ〜４００００ｐＦ程度の容量のコンデンサ９３１と、１ｋΩ〜１００ｋΩ程度の抵抗値の抵抗９３２とが並列接続されてなるものである。

上述のＤＣ／ＡＣカップリング回路９２によれば、以下のような効果を奏する。すなわち、図１１のＤＣ／ＡＣカップリング回路９２に電圧源９０から印加される電圧が１ｋＶ程度のＤＣ電圧の場合、（１）端子９２１ａ_１と可動部９２１ａ_３との間、（２）端子９２１ａ_２と可動部９２１ａ_３との間、（３）端子９２１ｂ_１と可動部９２１ｂ_３との間、（４）端子９２１ｂ_２と可動部９２１ｂ_３との間、にかかる電圧を電圧源９０から印加される電圧の約半分にすることができる。したがって、直列接続した２つのコンデンサ９２３、９２４を有したＤＣ／ＡＣカップリング回路９２によって、耐電圧が比較的低いリレー部を採用することが可能となる。なお、２つのコンデンサ９２３、９２４の代わりに１つのコンデンサ９４２しか有していないＤＣ／ＡＣカップリング回路（例えば、図１２の回路を参照。図１０又は図１１と対応する位置の部位については説明を省略する。）を用いた場合、該ＤＣ／ＡＣカップリング回路に１ｋＶ程度のＤＣ電圧を電圧源から印加すると、この１ｋＶ程度のＤＣ電圧がリレー部の接続されていない端子９４１ａ_１、可動部９４１ａ_３間にかかってしまうので、耐電圧の高いリレー部が必要となってしまい、それだけサイズが大きくなってしまうという欠点を有している。したがって、ＤＣ／ＡＣカップリング回路９２においては、小型のリレー部を採用できることから、高電圧絶縁計測ユニットの小型化に寄与することができる。

なお、本発明は、特許請求の範囲を逸脱しない範囲で設計変更できるものであり、上記実施形態に限定されるものではない。

本発明の実施形態に係るユニット着脱型計測器の一例について、その使用時の様子を示した図である。 図１のユニット着脱型計測器１を構成する各ユニットの一例を示した概略図である。 図２のアナログ測定ユニット１ｈのＩ−Ｉ矢視断面概略図である。 アナログ測定ユニット１ｈにおける基板の平面概略図であって、（ａ）はデジタル基板１７を示す図、（ｂ）はアナログ基板１８を示す図、（ｃ）はアナログ基板１９を示す図である。 図１のユニット着脱型計測器１における内部構成の一例を示したブロック図である。 図１のユニット着脱型計測器１におけるマスターユニット１Ｍの詳細構成例を示したブロック図である。 図１のユニット着脱型計測器１における計測ユニット１Ｋの詳細構成例を示したブロック図である。 図７の計測ユニット１Ｋにおけるアナログ回路部７１の詳細構成例を示したブロック図である。 図８のアナログ回路部７１における動作の一例を示したタイミングチャートである。 ＤＣ／ＡＣカップリング回路を含むアナログ入力回路の一部を示す図であって、ＤＣカップリングされている場合を示す図である。 図１０と同構成のＤＣ／ＡＣカップリング回路を含むアナログ入力回路の一部を示す図であって、ＡＣカップリングされている場合を示す図である。 従来のＤＣ／ＡＣカップリング回路を含んだアナログ入力回路の一部を示した図であって、ＡＣカップリングされている場合を示す図である。

符号の説明

１ ユニット着脱型計測器
１Ｋ 計測ユニット
１Ｍ マスターユニット
２ データ集計端末
３ アダプタ
４ データ信号線
５ 外部電源ケーブル
１０ 前段連結面
１１ 後段連結面
１２ 前段コネクタ
１３ 後段コネクタ
１４ 嵌合ツメ
１４ｈ 嵌合穴
１５ 脱落防止ネジ
１５ｈ ネジ穴
１６ 筐体
１７ デジタル基板
１８，１９ アナログ基板
２０ ＢＮＣコネクタ
２１ 連結用コネクタ
２２、３４、４４ 一次側回路部
２３，２４ スイッチングトランス
２５ ＣＨ２回路部用電源コネクタ
２６ ＣＨ１回路部用電源コネクタ
２７ ＣＨ４回路部用電源コネクタ
２８ ＣＨ３回路部用電源コネクタ
２９、３７ 絶縁部
３０ ＣＨ１回路部
３１ ＣＨ１回路部用電源コネクタ
３１ａ、３３ａ 電極
３２ ＣＨ３回路部
３３ ＣＨ３回路部用電源コネクタ
３５、３６、４５、４６，７１２ 絶縁素子
３８、４８、４９ ハーネス
３９ ＣＨ３回路部用電源ピンヘッダー
４０ ＣＨ２回路部
４１ ＣＨ２回路部用電源コネクタ
４２ ＣＨ４回路部
４３ ＣＨ４回路部用電源コネクタ
５０、６０ 主回路ブロック
７０ デジタル回路部
７１，７２，７３，７４ アナログ回路部
７５ ユニット電源部
８０ 第１のクロック信号
８１ サンプリングクロックの同期信号
８２ 第２のクロック信号
８３ デジタル信号
９０ 電圧源
９１、９３ ＲＣ並列回路
９２ ＤＣ／ＡＣカップリング回路
５００，７００ 制御部
５０１ ＵＳＢ Ｉ／Ｆ部
５０２、７０１ 通信Ｉ／Ｆ部
５０３、７０２ 動作表示灯
５０４、７０３ メモリ
５１０ ユニット電源部
７１０ アナログ入力回路
７１１ Ａ／Ｄコンバータ
７１３ 否定回路
７１４ 論理和回路
７５１ アナログ電源（ＣＨ１用）
７５２ アナログ電源（ＣＨ２用）
７５３ アナログ電源（ＣＨ３用）
７５４ アナログ電源（ＣＨ４用）
７５７ デジタル電源
９１１、９２３、９２４、９３１、９４２ コンデンサ
９１２、９２２、９２５、９３２ 抵抗
９２１ リレー部
９２１ａ_３、９２１ｂ_３、９４１ａ_３ 可動部
９２１ａ_１、９２１ｂ_１、９２１ａ_２、９２１ｂ_２、９４１ａ_１ 端子

Claims (4)

1. 外部装置から電源供給を受ける電源入力部を有し、前記電源入力部を介して電源供給を受けて計測処理を行う計測回路を有している計測ユニットであって、
   前記計測回路が、
   アナログ信号が入力されるアナログ信号入力手段と、
   第１のクロック信号及びサンプリングクロックの同期信号を生成するデジタル回路部と、
   前記アナログ信号入力手段を介して入力されたアナログ信号を、前記デジタル回路部で生成された第１のクロック信号及びサンプリングクロックの同期信号に基づいてデジタル信号に変換する信号変換手段と、
   前記サンプリングクロックの同期信号と同じ周期を有し且つ各周期が少なくとも１つのクロックパルスを有している第２のクロック信号を、前記第１のクロック信号から生成するクロック信号生成手段と、
   前記信号変換手段から出力したデジタル信号と、前記クロック信号生成手段から出力した第２のクロック信号とが入力される絶縁素子と、
   前記絶縁素子から出力された前記デジタル信号及び前記第２のクロック信号が入力され、前記第２のクロック信号を前記第１のクロック信号と同じ周波数に復調し、復調された第２のクロック信号に基づいて、前記デジタル信号にデジタル処理をさらに施すデジタル信号処理手段とを備えていることを特徴とする計測ユニット。
2. 前記デジタル回路部で生成された第１のクロック信号及びサンプリングクロックの同期信号が、前記絶縁素子を介して前記信号変換手段に入力されることを特徴とする請求項１に記載の計測ユニット。
3. 前記クロック信号生成手段が、否定回路と論理和回路とを有しており、
   前記第１のクロックと、前記否定回路を介した前記サンプリングクロックの同期信号とが、前記論理和回路に入力されることによって、前記第２のクロックが生成されることを特徴とする請求項１に記載の計測ユニット。
4. ２以上の請求項１〜３のいずれか１項に記載の計測ユニットと、
   外部装置から電源供給を受ける電源入力部を有し、前記計測ユニットが着脱自在に連結されるマスターユニットとを備え、
   前記マスターユニットが、前記計測ユニット同士を同期させるための同期信号をそれぞれの前記計測ユニットに出力する出力手段と、前記デジタル信号処理手段で処理された前記計測ユニットからのデジタル信号を取り込んで外部装置に転送する転送手段とを有しているものであることを特徴とするユニット着脱型計測器。