CN109490599B - 基于数字通道隔离的示波表 - Google Patents

Abstract

本发明公开了一种基于数字通道隔离的示波表，包括N个通道模块、数字隔离模块、主控FPGA和显示模块，通道模块包括信号输入模块、信号调理模块、ADC模块和通道FPGA，由通道FPGA先对各个通道采集得到的数字信号进行存储，并根据主控FPGA发送的触发信息进行触发判断，如果通道FPGA判断满足触发条件，则向主控FPGA发送包含触发时刻对应存储位置的满足触发条件指令，主控FPGA生成数据上传指令并下发给各个通道FPGA，各个通道FPGA提取出对应数据发送给主控FGPA处理后再发送给显示模块进行显示，数字隔离模块用于实现通道模块和主控FPGA之间的电气隔离。本发明利用数字隔离技术消除隔离通道对带宽的影响，提高示波表性能。

Description

基于数字通道隔离的示波表

技术领域

本发明属于示波表技术领域，更为具体地讲，涉及一种基于数字通道隔离的示波表。

背景技术

示波表又称为手持示波器，与传统的台式示波器相比，有携带方便、操作简单等特点，是目前一种非常常用的示波器。示波器能把肉眼看不见的电信号变换成看得见的图像，便于人们研究各种电现象的变化过程。普通示波器在电路测量中很容易产生异常波形或者损坏电路板上的元器件，这些问题和示波器的电气连接有着重要的关系。普通示波器各个通道间采用相同的参考地，并且通道与模数转换模块、数据处理模块和通讯模块之间并没有电气隔离，在同时测试多个没有共同参考点的信号时，由于不同信号电压差的存在，会发生短路的情况，损坏元器件。

如今的研究测试环境很多都要测量多个没有公共参考点点位的电信号(即浮地测量)，这已经成为非常普通的要求。例如，检测不间断电源、电力系统设备、诊断马达驱动器、放大器等模拟电路，常常需要同时测量几个独立的信号。对于绝大多数示波器来说，进行浮地测量是一件非常危险的事情，若直接用普通示波器测量，不仅会得到许多错误的测试结果，而且有可能会造成测试电路短路，示波器损坏的后果，在测量大功率的设备时有可能会有着火的危险。

此外，在测量模拟信号隔离芯片两端的信号时，比如光耦隔离芯片、高频变压器，如果使用普通示波器就相当于通过示波器的公共参考地把两端的信号连接到一起，也就起不到测试的效果了。只有通过隔离示波器才能观察到模拟信号隔离芯片两端信号的相位和幅度是否一致，来判断模拟信号隔离芯片的好坏。在IC芯片测试中也存在同样的使用场景，例如测试多通道芯片的不同通道之间的干扰时，就需要用到隔离示波器的多个通道同时测量芯片不同通道引脚才能观察出不同通道之间的干扰强度。另外还有在测试与市电信号相通的信号时，由于普通示波器的地信号就是和大地相连，在使用普通示波器测试时由于电压差极有可能会损坏示波器甚至威胁使用人员的人身安全。此时就必须使用隔离示波器才能保证使用安全。

传统示波器的隔离方式有以下几种：隔离变压器、光耦、差分探头。隔离变压器的初级线圈和次级线圈通过电磁感应来连接，如果初级线圈和次级线圈不共地，那么就能实现在变压器两端形成很好的电气隔离，但是变压器的带宽有限，不能传输直流和低频信号。光耦隔离是通过发光二极管和接收二极管的光电反应，在发射端和接收端能够形成很好的电气隔离，但是目前市场上还没有出现能够传输足够高频率的光耦器件。差分探头可以进行很好的浮地测量，不需考虑接地的问题，测出的数据精度也比较高，但是需要电池单独供电而且价格昂贵。而且根据以上说明可知，传统隔离示波器是在模拟通道对信号进行隔离，由于没有隔离器件可以将从直流到高频的信号进行隔离，往往是采用高低频分开方式进行隔离，然后再对信号进行叠加，这样会导致信号失真。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于数字通道隔离的示波表，利用数字隔离技术消除隔离通道对带宽的影响，提高示波表性能。

为实现上述发明目的，本发明基于数字通道隔离的示波表包括N个通道模块、数字隔离模块、主控FPGA和显示模块，通道模块包括信号输入模块、信号调理模块、ADC模块和通道FPGA，其中：

信号输入模块用于接收模拟信号并发送给信号调理模块；

信号调理模块用于对模拟信号进行信号调理，将调理后的模拟信号发送给ADC模块；

ADC模块用于对调理后的模拟信号进行采集，将得到的数字信号发送给通道FPGA；

通道FPGA用于对从ADC模块接收到的数字信号进行存储；接收主控FPGA通过数字隔离模块发送的触发信息并进行触发判断，当满足触发条件时通过数字隔离模块向主控FPGA发送满足触发条件指令，满足触发条件指令包含触发时刻对应的存储位置；当接收到主控FPGA发送的数据上传指令，从中提取出存储位置并向前移λ位，λ表示主控FPGA由于触发控制所导致的时延，然后提取出相应数据通过数字隔离模块发送给主控FPGA；

数字隔离模块用于实现N个通道模块和主FGPA之间的电气隔离；

主控FPGA用于对通道FPGA进行触发控制，并接收通道FPGA发送的数据进行处理，将处理好的数据发送给显示模块进行显示；触发控制的具体过程如下：

主控FPGA根据操作人员设置的触发参数生成触发信息，将其发送至操作人员选择的触发通道对应的通道FPGA中，当收到通道FPGA上报的满足触发条件指令，从中提取出触发时刻对应的存储位置，据其生成数据上传指令并同时下发至N个通道FPGA；

显示模块用于接收主控FPGA发送的数据并进行显示。

本发明基于数字通道隔离的示波表，包括N个通道模块、数字隔离模块、主控FPGA和显示模块，通道模块包括信号输入模块、信号调理模块、ADC模块和通道FPGA，由通道FPGA先对各个通道采集得到的数字信号进行存储，并根据主控FPGA发送的触发信息进行触发判断，如果通道FPGA判断满足触发条件，则向主控FPGA发送包含触发时刻对应存储位置的满足触发条件指令，主控FPGA生成数据上传指令并下发给各个通道FPGA，各个通道FPGA提取出对应数据发送给主控FGPA处理后再发送给显示模块进行显示，数字隔离模块用于实现通道模块和主控FPGA之间的电气隔离。

本发明利用数字隔离技术对数字信号进行隔离，由于数字信号可以采用并行传输可以不受传输速率的影响，克服了传统模拟隔离示波表带宽的限制。

附图说明

图1是本发明基于数字通道隔离的示波表的具体实施方式结构图；

图2是本实施例中数字隔离芯片的结构图；

图3是本实施例中数字隔离芯片的电路图；

图4是本实施例中波形显示图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图1是本发明基于数字通道隔离的示波表的具体实施方式结构图。如图1所示，本发明基于数字通道隔离的示波表包括N个通道模块1、数字隔离模块2、主控FPGA(Field-Programmable Gate Array，即现场可编程门阵列)3和显示模块4，每个通道模块1包括信号输入模块11、信号调理模块12、ADC模块13和通道FPGA14，下面分别对各个模块进行详细说明。

信号输入模块11用于接收模拟信号并发送给信号调理模块12。

信号调理模块12用于对模拟信号进行信号调理，将调理后的模拟信号发送给ADC模块13。信号调理模块12是示波器的基础模块，模拟信号只有经过合理的调理之后，才能输入到ADC模块13中转换为数字量。信号调理模块12主要包括交直流耦合、衰减电路、阻抗变换电路、调偏电路、增益调节电路。

ADC模块13用于对调理后的模拟信号进行采集，将得到的数字信号发送给通道FPGA14。

通道FPGA14主要执行三方面的任务，一是对从ADC模块13接收到的数字信号进行存储；二是接收主控FPGA3通过数字隔离模块2发送的触发信息并进行触发判断，当满足触发条件时通过数字隔离模块2向主控FPGA3发送满足触发条件指令，满足触发条件指令包含触发时刻对应的存储位置；三是当接收到主控FPGA3发送的数据上传指令，从中提取出存储位置并向前移λ位，λ表示主控FPGA3由于触发控制所导致的时延，然后提取出相应数据通过数字隔离模块2发送给主控FPGA3。

如图1所示，本实施例的通道FPGA14包括三个子模块：存储模块141、指令控制模块142和比较器143，其中存储模块141用于对从ADC模块13接收到的数字信号进行存储。指令控制模块142用于接收主控FGPA3发送的触发信息，对比较器143进行触发电平设置，接收比较器143发送的有效电平，获取触发时刻对应的存储位置，生成满足触发条件指令并发送给主控FGPA3，接收主控FGPA3发送的数据上传指令，从数据上传指令提取出存储位置并向前移λ位，从存储模块中提取出相应数据通发送给主控FPGA3。比较器143用于根据触发电平对从ADC模块13接收到的数字信号进行触发判断，当满足触发条件时生成有效电平发送给指令控制模块142。

数字隔离模块2用于实现N个通道模块1和主FGPA3之间的电气隔离。由于本发明中的通道FPGA14和主控FPGA3需要进行指令和数据的通信，因此数字隔离模块2的相关传输参数需要根据实际传输需要来配置。

主控FPGA3用于对通道FPGA14进行触发控制，并接收通道FPGA14发送的数据进行处理，将处理好的数据发送给显示模块4进行显示。

触发功能是示波器中的一项非常重要的功能。触发可以保证每次采集的数据，都是从输入信号上的一个精确确定的点开始，这样每一次扫描的波形就是同步的，从而稳定显示重复波形和单脉冲波形。本发明和传统示波器的触发系统有所不同，因为在本发明中N个通道间是电气隔离的，没有办法用一个ADC同时采集N个通道的数据，也没有办法用一个触发电路同步触发N个通道。在传统示波器中当一个通道有符合触发条件的信号出现时，可以立即向其他通道发送信号存储指令，在FPGA的FIFO中可以同时对多个通道的数据进行存储。但是在本发明基于数字通道隔离的示波表中，当一个通道满足触发条件时没有办法同步向其他通道发送信号存储指令，必须通过数字隔离模块2先向主控FPGA3发送指令，然后再由主控FPGA3通过数字隔离模块2转发给其他通道，在此过程中会造成N个通道触发时间上的延迟，造成N个通道的信号不同步。

针对上述问题，本发明对主控FGPA3的触发控制流程进行改进，其具体方法如下：主控FPGA3根据操作人员设置的触发参数生成触发信息，将其发送至操作人员选择的触发通道对应的通道FPGA14中，当收到通道FPGA14上报的满足触发条件指令，从中提取出触发时刻对应的存储位置，据其生成数据上传指令并同时下发至N个通道FPGA14。可见，采用以上控制流程，就可以使各个通道上传的数据同步，并且由于在通道FPGA14进行数据提取时，会根据由于触发控制导致的时延对触发位置进行调整，也可以保证触发位置是正确的。

主控FPGA3的数据处理过程与常规示波器数据处理过程类似，不是本发明的技术重点，其具体过程在此不再赘述。

显示模块4用于接收主控FPGA3发送的数据并进行显示。显示模块4也不是本发明的技术重点，其具体过程在此不再赘述。

实施例

为了更好地说明本发明的技术效果，采用一个具体实施例对本发明进行实验验证。本实施例示波表包括2个通道，即包括2个通道模块，所选用的ADC芯片单通道采样率可以达到1GSPS，如果采用时间交错模式进行采样，整体采样率可达到2GSPS，从而实现300MHz的实时带宽。在数字隔离模块的选型上，由于本实施例中单通道最大实时采样率为1GSPS，而现有的数字隔离芯片的最大传输速率为150Mbps，可以利用多个数字隔离器或者一个多通道的数字隔离器进行并行数据传输。本实施例的数字隔离模块包括四个数字隔离芯片，每两个数字隔离芯片对应一个通道，选用的数字隔离芯片为ADI公司的ADUM3440型号的标准数字隔离器，每个数字隔离器拥有四个隔离通道，每个隔离通道的最大传输速率可达150Mbps，工作电压为1.8V和5V两种模式。图2是本实施例中数字隔离芯片的结构图。图3是本实施例中数字隔离芯片的电路图。

首先进行的是电气隔离测试，利用万用表的通断功能可以测得两个通道之间，通道模块和主控模块之间均实现了电气隔离。

然后是输入信号完整性的测试，采用一个任意信号发生器产生35MHz的正弦波，由本实施例示波表进行采集。图4是本实施例中波形显示图。如图4所示，采用本实施例示波表可以完整地将波形复现在显示屏上。

最后是输入带宽的测试，通过频谱仪对本实施例示波表的输入通道进行扫描，其带宽最大可以达到DC-375MHz。此外还对最大实时采样率、隔离通道最大传输速率、隔离安全等级分别做了测试，均可以达到要求。同时为了便于展示本发明的技术优势，采用基于模拟通道隔离的示波表进行性能对比，该基于模拟通道隔离的示波表除采用模拟通道隔离外，其他器件参数与本实施例示波表一致。表1是本实施例示波表和基于模拟通道隔离的示波表的性能对比表。

表1

从表1可知，本发明基于数字通道隔离的示波表与基于模拟通道隔离的示波表相比，可以实现更高的实时采样率以及更大的带宽。

为了说明本发明示波表的准确性，采用本实施例示波表对不同频率的方波和正弦波的峰峰值进行测量，对其误差进行统计。表2是本实施例示波表的测量误差统计表。

表2

如表2所示，本实施例示波表对不同频率的方波和正弦波的峰峰值测量误差较小，符合工程应用需要。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种基于数字通道隔离的示波表，其特征在于，包括N个通道模块、数字隔离模块、主控FPGA和显示模块，通道模块包括信号输入模块、信号调理模块、ADC模块和通道FPGA，其中：

信号输入模块用于接收模拟信号并发送给信号调理模块；

信号调理模块用于对模拟信号进行信号调理，将调理后的模拟信号发送给ADC模块；

ADC模块用于对调理后的模拟信号进行采集，将得到的数字信号发送给通道FPGA；

通道FPGA用于对从ADC模块接收到的数字信号进行存储；接收主控FPGA通过数字隔离模块发送的触发信息并进行触发判断，当满足触发条件时通过数字隔离模块向主控FPGA发送满足触发条件指令，满足触发条件指令包含触发时刻对应的存储位置；当接收到主控FPGA发送的数据上传指令，从中提取出存储位置并向前移λ位，λ表示主控FPGA由于触发控制所导致的时延，然后提取出相应数据通过数字隔离模块发送给主控FPGA；

数字隔离模块用于实现N个通道模块和主FGPA之间的电气隔离；

主控FPGA用于对通道FPGA进行触发控制，并接收通道FGPA发送的数据进行处理，将处理好的数据发送给显示模块进行显示触发控制的具体过程如下：

主控FPGA根据操作人员设置的触发参数生成触发信息，将其发送至操作人员选择的触发通道对应的通道FPGA中，当收到通道FPGA上报的满足触发条件指令，从中提取出触发时刻对应的存储位置，据其生成数据上传指令并同时下发至N个通道FPGA；

显示模块用于接收主控FPGA发送的数据并进行显示。

2.根据权利要求1所述的示波表，其特征在于，所述通道FPGA包括存储模块、指令模块和比较器，其中存储模块用于对从ADC模块接收到的数字信号进行存储；指令控制模块用于接收主控FGPA发送的触发信息，对比较器进行触发电平设置，接收比较器发送的有效电平，获取触发时刻对应的存储位置，生成满足触发条件指令并发送给主控FGPA，接收主控FGPA发送的数据上传指令，从数据上传指令提取出存储位置并向前移λ位，从存储模块中提取出相应数据发送给主控FPGA；比较器用于根据触发电平对从ADC模块接收到的数字信号进行触发判断，当满足触发条件时生成有效电平发送给指令控制模块。

Images