JP2001156612A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2001156612A JP2001156612A JP33692199A JP33692199A JP2001156612A JP 2001156612 A JP2001156612 A JP 2001156612A JP 33692199 A JP33692199 A JP 33692199A JP 33692199 A JP33692199 A JP 33692199A JP 2001156612 A JP2001156612 A JP 2001156612A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal processing
- converter
- noise
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ノイズの影響を少なくし、省スペース化を可
能にした信号処理装置を提供する。 【解決手段】 アナログ信号aを入力してディジタル信
号dに変換するA/Dコンバータ1と、該A/Dコンバ
ータ1から出力されたディジタル信号dを入力し所定の
処理を行うディジタル信号処理部2を1つの基板8など
に搭載し、A/Dコンバータ1とディジタル信号処理部
2を電気的に絶縁した。
能にした信号処理装置を提供する。 【解決手段】 アナログ信号aを入力してディジタル信
号dに変換するA/Dコンバータ1と、該A/Dコンバ
ータ1から出力されたディジタル信号dを入力し所定の
処理を行うディジタル信号処理部2を1つの基板8など
に搭載し、A/Dコンバータ1とディジタル信号処理部
2を電気的に絶縁した。
Description
【0001】
【発明の属する技術分野】本発明は信号処理装置、特に
ノイズの影響を少なくし、省スペース化を可能にした信
号処理装置に関する。
ノイズの影響を少なくし、省スペース化を可能にした信
号処理装置に関する。
【0002】
【従来の技術】従来の信号処理装置は、例えば図5に示
され、A/Dコンバータ10と、演算部20により構成
されている。
され、A/Dコンバータ10と、演算部20により構成
されている。
【0003】図5において、A/Dコンバータ10に入
力されたアナログ信号aは、ディジタル信号dに変換さ
れ、このディジタル信号dは、演算部20で所定の処理
がなされて必要なデータが得られるようになっている。
力されたアナログ信号aは、ディジタル信号dに変換さ
れ、このディジタル信号dは、演算部20で所定の処理
がなされて必要なデータが得られるようになっている。
【0004】この場合、上記図5に示す信号処理装置
は、医療機器、電力プラントなど種々の分野に利用され
ている。
は、医療機器、電力プラントなど種々の分野に利用され
ている。
【0005】例えば、医療機器の一例である心電計にお
いては、患者の心臓から発振されたアナログ信号aであ
る心電波を、上記A/Dコンバータ10でディジタル信
号dに変換し、そのディジタル信号dを演算部20に入
力して所定の処理が行われる。
いては、患者の心臓から発振されたアナログ信号aであ
る心電波を、上記A/Dコンバータ10でディジタル信
号dに変換し、そのディジタル信号dを演算部20に入
力して所定の処理が行われる。
【0006】これにより、例えば心電図などを解析する
ことにより、患者の診断と治療に役立つデータが得られ
る。
ことにより、患者の診断と治療に役立つデータが得られ
る。
【0007】
【0008】しかし、上記従来の信号処理装置において
は(図5)、A/Dコンバータ10と演算部20とがケ
ーブルなどで電気的に接続されている。
は(図5)、A/Dコンバータ10と演算部20とがケ
ーブルなどで電気的に接続されている。
【0009】そのため、電源電圧や電磁誘導により誘起
された電圧、あるいは雷により発生したサージ電圧など
が、ケーブルを通じてノイズとして混入し、そのノイズ
により信号の処理が妨害され、入力したアナログ信号a
から正確なデータが得られないことがある。
された電圧、あるいは雷により発生したサージ電圧など
が、ケーブルを通じてノイズとして混入し、そのノイズ
により信号の処理が妨害され、入力したアナログ信号a
から正確なデータが得られないことがある。
【0010】また、従来の信号処理装置は(図5)、A
/Dコンバータ10や演算部20がいろいろな部品を組
み合わせて構成されており、その分全体として大型にな
っており、スペースが無駄になっている。
/Dコンバータ10や演算部20がいろいろな部品を組
み合わせて構成されており、その分全体として大型にな
っており、スペースが無駄になっている。
【0011】本発明の目的は、ノイズの影響を少なく
し、省スペース化を可能にした信号処理装置を提供す
る。
し、省スペース化を可能にした信号処理装置を提供す
る。
【0012】
【0013】上記課題を解決するために、本発明は、ア
ナログ信号aを入力してディジタル信号dに変換するA
/Dコンバータ1と、該A/Dコンバータ1から出力さ
れたディジタル信号dを入力し所定の処理を行うディジ
タル信号処理部2を1つの基板8などに搭載し、A/D
コンバータ1とディジタル信号処理部2を電気的に絶縁
したことを特徴とする信号処理装置を提供する。
ナログ信号aを入力してディジタル信号dに変換するA
/Dコンバータ1と、該A/Dコンバータ1から出力さ
れたディジタル信号dを入力し所定の処理を行うディジ
タル信号処理部2を1つの基板8などに搭載し、A/D
コンバータ1とディジタル信号処理部2を電気的に絶縁
したことを特徴とする信号処理装置を提供する。
【0014】上記本発明の構成によれば、A/Dコンバ
ータ1とディジタル信号処理部2が電気的に絶縁され、
例えばホト・カプラ3A(図1、図4)により接続され
ているので、ノイズの混入の度合いが従来よりも減少
し、そのノイズが信号処理を妨害しなくなって影響を少
なくすることができ、またA/Dコンバータ1とディジ
タル信号処理部2とを1つの基板8(図1)などに搭載
することにより、小型化が図られ、省スペース化が可能
になる。
ータ1とディジタル信号処理部2が電気的に絶縁され、
例えばホト・カプラ3A(図1、図4)により接続され
ているので、ノイズの混入の度合いが従来よりも減少
し、そのノイズが信号処理を妨害しなくなって影響を少
なくすることができ、またA/Dコンバータ1とディジ
タル信号処理部2とを1つの基板8(図1)などに搭載
することにより、小型化が図られ、省スペース化が可能
になる。
【0015】
【0016】以下、本発明を実施の形態により添付図面
を参照して説明する。
を参照して説明する。
【0017】図1は本発明の実施形態を示す図である。
【0018】A.構成 図1に示す信号処理装置は、A/Dコンバータ1と、絶
縁部3と、ディジタル・フィルタ4と、ディジタル信号
処理部2と、RAM5と、ROM6と、シリアル転送部
7を有する。
縁部3と、ディジタル・フィルタ4と、ディジタル信号
処理部2と、RAM5と、ROM6と、シリアル転送部
7を有する。
【0019】上記A/Dコンバータ1は、アナログ信号
aを入力し、そのアナログ信号aを標本化、量子化、符
号化してディジタル信号dに変換する。
aを入力し、そのアナログ信号aを標本化、量子化、符
号化してディジタル信号dに変換する。
【0020】アナログ信号aとしては、例えば信号処理
装置が医療機器として利用される場合には、人間の心電
波や脳波など、地震計測機器として利用される場合に
は、地震波などがある。
装置が医療機器として利用される場合には、人間の心電
波や脳波など、地震計測機器として利用される場合に
は、地震波などがある。
【0021】また、A/Dコンバータ1は、例えばΣ・
Δ変調型A/Dコンバータ1Aにより構成され、該Σ・
Δ変調型A/Dコンバータ1Aは、加算器1A1と、積
分器1A2と、量子化器1A3と、D/Aコンバータ1
A4により構成されている。
Δ変調型A/Dコンバータ1Aにより構成され、該Σ・
Δ変調型A/Dコンバータ1Aは、加算器1A1と、積
分器1A2と、量子化器1A3と、D/Aコンバータ1
A4により構成されている。
【0022】加算器1A1において、入力したアナログ
信号aと、D/Aコンバータ1A4からの1標本化周期
だけ遅れた負帰還アナログ信号との差がとられ、その差
が積分器1A2で積分され、量子化器1A3において、
標本化、量子化、符号化が行われ、1ビットのディジタ
ル信号dが出力される。
信号aと、D/Aコンバータ1A4からの1標本化周期
だけ遅れた負帰還アナログ信号との差がとられ、その差
が積分器1A2で積分され、量子化器1A3において、
標本化、量子化、符号化が行われ、1ビットのディジタ
ル信号dが出力される。
【0023】この構成により、よく知られているよう
に、量子化雑音nの分布が(図3)変化することにより
(ノイズ・シェーパ)、低周波帯域において減少し、量
子化雑音nは低周波帯域のアナログ信号aに影響を与え
ないようになる。
に、量子化雑音nの分布が(図3)変化することにより
(ノイズ・シェーパ)、低周波帯域において減少し、量
子化雑音nは低周波帯域のアナログ信号aに影響を与え
ないようになる。
【0024】このΣ・Δ変調型A/Dコンバータ1Aの
実例は、図2に示すとおりであり、積分器1A2を2つ
設けることにより、2次のノイズ・シェーパが構成され
ている。
実例は、図2に示すとおりであり、積分器1A2を2つ
設けることにより、2次のノイズ・シェーパが構成され
ている。
【0025】上記絶縁部3は、例えば図4に示すよう
に、ホト・カプラ3Aにより構成されている。
に、ホト・カプラ3Aにより構成されている。
【0026】図4(A)は、ホト・カプラ3Aが、発光
ダイオード3A1とホト・ダイオード3A2により構成
されている場合である。
ダイオード3A1とホト・ダイオード3A2により構成
されている場合である。
【0027】発光ダイオード3A1は、前記Σ・Δ変調
型A/Dコンバータ1Aから出力されたディジタル信号
dの電圧がアノードAとカソードKに印加されると、そ
の電圧に比例した光Lを出射する電光変換素子である。
型A/Dコンバータ1Aから出力されたディジタル信号
dの電圧がアノードAとカソードKに印加されると、そ
の電圧に比例した光Lを出射する電光変換素子である。
【0028】これにより、量子化器1A3から出力され
た1ビットのディジタル信号dは、光Lに変換され、ホ
ト・ダイオード3A2に入射する。
た1ビットのディジタル信号dは、光Lに変換され、ホ
ト・ダイオード3A2に入射する。
【0029】ホト・ダイオード3A2は、発光ダイオー
ド3A1から出射された光Lが照射されると、その光L
に比例した電圧がアノードAとカソードKに表れる光電
変換素子である。
ド3A1から出射された光Lが照射されると、その光L
に比例した電圧がアノードAとカソードKに表れる光電
変換素子である。
【0030】このような図4(A)に示すホト・カプラ
3Aによれば、A/Dコンバータ1側とディジタル信号
処理部2側とが光結合されることにより、電気的には絶
縁されている。
3Aによれば、A/Dコンバータ1側とディジタル信号
処理部2側とが光結合されることにより、電気的には絶
縁されている。
【0031】そのため、ノイズの混入の度合いが従来よ
りも減少し、そのノイズが信号処理を妨害しなくなって
影響を少なくすることができる。
りも減少し、そのノイズが信号処理を妨害しなくなって
影響を少なくすることができる。
【0032】図4(B)は、ホト・カプラ3Aが、発光
ダイオード3A1とホト・トランジスタ3A3により構
成されている場合である。
ダイオード3A1とホト・トランジスタ3A3により構
成されている場合である。
【0033】ホト・トランジスタ3A3は、発光ダイオ
ード3A1から出射された光LがベースBに照射される
と、その光Lに比例した電圧がコレクタCとエミッタE
に表れて増幅した電流が流れる光電変換素子である。
ード3A1から出射された光LがベースBに照射される
と、その光Lに比例した電圧がコレクタCとエミッタE
に表れて増幅した電流が流れる光電変換素子である。
【0034】このホト・トランジスタ3A3は(図4
(B))、電流増幅機能があり、そのため前記ホト・ダ
イオード3A2(図4(B))に比べて出力が大きい。
(B))、電流増幅機能があり、そのため前記ホト・ダ
イオード3A2(図4(B))に比べて出力が大きい。
【0035】このような図4(B)に示すホト・カプラ
3Aによれば、同様に、A/Dコンバータ1側とディジ
タル信号処理部2側とが光結合されることにより、電気
的には絶縁されている。
3Aによれば、同様に、A/Dコンバータ1側とディジ
タル信号処理部2側とが光結合されることにより、電気
的には絶縁されている。
【0036】そのため、ノイズの混入の度合いが従来よ
りも減少し、そのノイズが信号処理を妨害しなくなって
影響を少なくすることができる。
りも減少し、そのノイズが信号処理を妨害しなくなって
影響を少なくすることができる。
【0037】図4(C)は、ホト・カプラ3Aが、発光
ダイオード3A1とダーリントン接続されたホト・トラ
ンジスタ3A3により構成されている場合である。
ダイオード3A1とダーリントン接続されたホト・トラ
ンジスタ3A3により構成されている場合である。
【0038】このダーリントン接続されたホト・トラン
ジスタ3A3は、単独の場合に比べて(図4(B))、
電流増幅率がそれぞれのホト・トランジスタ3A3の積
となり、そのため受光感度が向上し出力が大きくなる。
ジスタ3A3は、単独の場合に比べて(図4(B))、
電流増幅率がそれぞれのホト・トランジスタ3A3の積
となり、そのため受光感度が向上し出力が大きくなる。
【0039】図4(C)に示すホト・カプラ3Aによっ
ても、同様に、A/Dコンバータ1側とディジタル信号
処理部2側とが光結合されることにより、電気的には絶
縁され、そのため、ノイスの混入の度合いが従来よりも
減少し、そのノイズが信号処理を妨害しなくなって影響
を少なくすることができる。
ても、同様に、A/Dコンバータ1側とディジタル信号
処理部2側とが光結合されることにより、電気的には絶
縁され、そのため、ノイスの混入の度合いが従来よりも
減少し、そのノイズが信号処理を妨害しなくなって影響
を少なくすることができる。
【0040】上記のとおり、本発明によれば、ホト・カ
プラ3A(図4)により、A/Dコンバータ1側とディ
ジタル信号処理部2側とを光結合し、電気的に絶縁した
ことにより、信号処理を妨害するノイズの混入の度合い
が減少し、ノイズの影響を少なくすることができる。
プラ3A(図4)により、A/Dコンバータ1側とディ
ジタル信号処理部2側とを光結合し、電気的に絶縁した
ことにより、信号処理を妨害するノイズの混入の度合い
が減少し、ノイズの影響を少なくすることができる。
【0041】また、A/Dコンバータ1としてノイズ・
シェーパの(図3)機能を有するΣ・Δ変調型A/Dコ
ンバータ1Aを(図2)使用したことにより、ノイズの
影響を一層少なくすることができる。
シェーパの(図3)機能を有するΣ・Δ変調型A/Dコ
ンバータ1Aを(図2)使用したことにより、ノイズの
影響を一層少なくすることができる。
【0042】上記ディジタル・フィルタ4は(図1)、
量子化器1A3から出力された1ビットのディジタル信
号dを前記ホト・カプラ3Aを介して入力し、不要な周
波数を除去する。
量子化器1A3から出力された1ビットのディジタル信
号dを前記ホト・カプラ3Aを介して入力し、不要な周
波数を除去する。
【0043】このディジタル・フィルタ4は、ホト・カ
プラ3Aを介して量子化器1A3から入力した1ビット
のディジタル信号dを、複数のビットに変換し、次段の
ディジタル信号処理部2に出力する。
プラ3Aを介して量子化器1A3から入力した1ビット
のディジタル信号dを、複数のビットに変換し、次段の
ディジタル信号処理部2に出力する。
【0044】これにより、高速転送処理が可能になる。
【0045】上記ディジタル信号処理部2は(図1)、
前記ディジタル・フィルタ4を介して複数ビットのディ
ジタル信号dを入力し、所定の処理を行うことにより、
必要なデータを出力する。
前記ディジタル・フィルタ4を介して複数ビットのディ
ジタル信号dを入力し、所定の処理を行うことにより、
必要なデータを出力する。
【0046】本発明に係る信号処理装置が(図1)、例
えば医療機器に利用される場合には、患者の診断と治療
に必要なデータが、また地震計測機器に利用される場合
には、地震予知に必要なデータが出力される。
えば医療機器に利用される場合には、患者の診断と治療
に必要なデータが、また地震計測機器に利用される場合
には、地震予知に必要なデータが出力される。
【0047】そして、この出力されたデータは、データ
バスを介して計測センタなどに送信される。
バスを介して計測センタなどに送信される。
【0048】このディジタル信号処理部2は、例えばデ
ィジタル信号プロセッサ(DSP)2Aにより構成され
ている。
ィジタル信号プロセッサ(DSP)2Aにより構成され
ている。
【0049】これにより、前記ディジタル・フィルタ4
を介して入力したディジタル信号dを、DSP2Aによ
りフーリェ変換するなどすることにより、処理を容易に
し、迅速な処理が可能となる。
を介して入力したディジタル信号dを、DSP2Aによ
りフーリェ変換するなどすることにより、処理を容易に
し、迅速な処理が可能となる。
【0050】上記RAM5は、ディジタル信号処理部2
により出力したデータを一旦格納する。
により出力したデータを一旦格納する。
【0051】また、上記ROM6は、ディジタル信号処
理部2が解読するプログラムを格納する。
理部2が解読するプログラムを格納する。
【0052】このプログラムは、前記計測センタなどか
らシリアル転送部7を介して、ROM6にダウン・ロー
ド可能であり、これにより、プログラムの入れ替えなど
ができるようになっている。
らシリアル転送部7を介して、ROM6にダウン・ロー
ド可能であり、これにより、プログラムの入れ替えなど
ができるようになっている。
【0053】上述したA/Dコンバータ1とディジタル
信号処理部2、及び絶縁部3、ディジタル・フィルタ4
などは、1つの基板8などに搭載されている。
信号処理部2、及び絶縁部3、ディジタル・フィルタ4
などは、1つの基板8などに搭載されている。
【0054】これにより、本発明によれば、従来のよう
に、信号処理装置を別々の部品を組み合わせて構成する
必要がなく、1つの纏まったコンパクトな装置として実
現可能であり、そのため省スペース化が可能になる。
に、信号処理装置を別々の部品を組み合わせて構成する
必要がなく、1つの纏まったコンパクトな装置として実
現可能であり、そのため省スペース化が可能になる。
【0055】B.動作 以下、上記構成を有する本発明の動作を説明する。
【0056】先ず、アナログ信号aが(図1)、加算器
1A1に入力されると、該加算器1A1においては、D
/Aコンバータ1A4からの1標本化周期だけ遅れた負
帰還アナログ信号との差がとられ、その差が積分器1A
2で積分され、量子化器1A3において、標本化、量子
化、符号化が行われ、1ビットのディジタル信号dが出
力される。
1A1に入力されると、該加算器1A1においては、D
/Aコンバータ1A4からの1標本化周期だけ遅れた負
帰還アナログ信号との差がとられ、その差が積分器1A
2で積分され、量子化器1A3において、標本化、量子
化、符号化が行われ、1ビットのディジタル信号dが出
力される。
【0057】そして、1ビットのディジタル信号dは、
ホト・カプラ3Aに入力し、例えば図4(B)の発光ダ
イオード3A1に入力する。
ホト・カプラ3Aに入力し、例えば図4(B)の発光ダ
イオード3A1に入力する。
【0058】これにより、発光ダイオード3A1から
は、そのアノードAとカソードKに印加されたディジタ
ル信号dの電圧に比例した光Lが出射され、該光Lは、
ホト・トランジスタ3A3のベースBに照射される。
は、そのアノードAとカソードKに印加されたディジタ
ル信号dの電圧に比例した光Lが出射され、該光Lは、
ホト・トランジスタ3A3のベースBに照射される。
【0059】従って、照射した光Lに比例した電圧が、
ホト・トランジスタ3A3のコレクタCとエミッタEに
表れ増幅したコレクタ電流が流れる。
ホト・トランジスタ3A3のコレクタCとエミッタEに
表れ増幅したコレクタ電流が流れる。
【0060】即ち、量子化器1A3から出力された1ビ
ットのディジタル信号dは、ホト・カプラ3Aを介して
光伝送され、ディジタル・フィルタ4に入力する。
ットのディジタル信号dは、ホト・カプラ3Aを介して
光伝送され、ディジタル・フィルタ4に入力する。
【0061】そして、ディジタル・フィルタ4により、
1ビットのディジタル信号dは、複数のビットに変換さ
れ、次段のDSP2Aに入力される。
1ビットのディジタル信号dは、複数のビットに変換さ
れ、次段のDSP2Aに入力される。
【0062】DSP2Aにおいては、入力された複数ビ
ットのディジタル信号dは、例えばフーリェ変換により
迅速な処理がなされ、必要なデータが出力され、後段の
計測センタに送信される。
ットのディジタル信号dは、例えばフーリェ変換により
迅速な処理がなされ、必要なデータが出力され、後段の
計測センタに送信される。
【0063】
【発明の効果】上記のとおり、本発明によれば、A/D
コンバータとディジタル信号処理部が電気的に絶縁さ
れ、例えばホト・カプラにより接続されているので、ノ
イズの混入の度合いが従来よりも減少し、そのノイズが
信号処理を妨害しなくなって影響を少なくすることがで
き、またA/Dコンバータとディジタル信号処理部とを
1つの基板などに搭載することにより、小型化が図ら
れ、省スペース化が可能になるという効果を奏すること
となった。
コンバータとディジタル信号処理部が電気的に絶縁さ
れ、例えばホト・カプラにより接続されているので、ノ
イズの混入の度合いが従来よりも減少し、そのノイズが
信号処理を妨害しなくなって影響を少なくすることがで
き、またA/Dコンバータとディジタル信号処理部とを
1つの基板などに搭載することにより、小型化が図ら
れ、省スペース化が可能になるという効果を奏すること
となった。
【0064】また、ディジタル信号処理部をDSPで構
成することにより、高速処理が可能になるという効果も
ある。
成することにより、高速処理が可能になるという効果も
ある。
【0065】
【図1】本発明の実施形態を示す図である。
【図2】本発明を構成するA/Dコンバータ1の詳細図
である。
である。
【図3】本発明を構成するA/Dコンバータ1の周波数
特性を示す図である。
特性を示す図である。
【図4】本発明を構成する絶縁部3の詳細図である。
【図5】従来技術の説明図である。
1 A/Dコンバータ 2 ディジタル信号処理部 3 絶縁部 4 ディジタル・フィルタ 5 RAM 6 ROM 7 シリアル転送部
Claims (4)
- 【請求項1】 アナログ信号を入力してディジタル信号
に変換するA/Dコンバータと、該A/Dコンバータか
ら出力されたディジタル信号を入力し所定の処理を行う
ディジタル信号処理部を1つの基板などに搭載し、A/
Dコンバータとディジタル信号処理部を電気的に絶縁し
たことを特徴とする信号処理装置。 - 【請求項2】 上記A/Dコンバータとディジタル信号
処理部の絶縁部がホト・カプラにより構成されている請
求項1記載の信号処理装置。 - 【請求項3】 上記A/Dコンバータが、Σ・Δ変調型
A/Dコンバータにより構成されている請求項1記載の
信号処理装置。 - 【請求項4】 上記ディジタル信号処理部が、ディジタ
ル信号プロセッサ(DSP)により構成されている請求
項1記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33692199A JP2001156612A (ja) | 1999-11-29 | 1999-11-29 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33692199A JP2001156612A (ja) | 1999-11-29 | 1999-11-29 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001156612A true JP2001156612A (ja) | 2001-06-08 |
Family
ID=18303871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33692199A Pending JP2001156612A (ja) | 1999-11-29 | 1999-11-29 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001156612A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2008035039A (ja) * | 2006-07-27 | 2008-02-14 | Yamatake Corp | Δς型a/d変換器 |
JP2008147809A (ja) * | 2006-12-07 | 2008-06-26 | Fuji Electric Fa Components & Systems Co Ltd | モータ制御装置およびa/d変換器 |
-
1999
- 1999-11-29 JP JP33692199A patent/JP2001156612A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2008035039A (ja) * | 2006-07-27 | 2008-02-14 | Yamatake Corp | Δς型a/d変換器 |
JP2008147809A (ja) * | 2006-12-07 | 2008-06-26 | Fuji Electric Fa Components & Systems Co Ltd | モータ制御装置およびa/d変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Van Helleputte et al. | A 345 µW multi-sensor biomedical SoC with bio-impedance, 3-channel ECG, motion artifact reduction, and integrated DSP | |
US9407283B2 (en) | Delta-sigma modulator having sensor front-end | |
MettingVanRijn et al. | Low-cost active electrode improves the resolution in biopotential recordings | |
JP2001267922A5 (ja) | ||
CN103329444B (zh) | 带有前向和反馈路径信号方波整形的西格玛‑德尔塔平方差log‑rms到dc转换器 | |
US20060038708A1 (en) | Bandpass delta-sigma modulator with distributed feedforward paths | |
US8427350B2 (en) | Sigma-delta modulator | |
JP2001156612A (ja) | 信号処理装置 | |
CN115980820A (zh) | 一种束流位置测量分析系统 | |
EP2562931A1 (en) | Integrated circuit and test method | |
JP2003315386A (ja) | 無線周波数(rf)出力の測定方法および装置 | |
JPS6467073A (en) | Picture signal correcting method | |
JP2000114972A (ja) | 低ノイズシグマ―デルタアナログ―ディジタル変換器 | |
JPS56136027A (en) | Signal processor having quantization distortion reduced | |
CN111404547B (zh) | 一种宽带毫米波信号模数转换方法及系统 | |
JPH10160764A (ja) | 絶縁電圧測定器用入力回路 | |
US20170346457A1 (en) | Amplifier circuit including first input branch circuit, second input branch circuit, feedback capacitor, and operational amplifier and pulse-wave measuring device | |
Miller et al. | Flux quantum sigma-delta analog-to-digital converters for rf signals | |
CN207150448U (zh) | 一种适用于流式细胞分析仪的低噪声电源系统 | |
JP2001155282A (ja) | 計測センサ・システム | |
Mikawa et al. | A delta-sigma modulator with frequency division multiplexing for multi-channel EEG acquisition front-end | |
CN209057198U (zh) | 降低模数转换器噪声的电路、模数转换器和成像设备 | |
Liu et al. | Compressed Sensing Σ-Δ Modulators and a Recovery Algorithm for Multi-Channel Wireless Bio-Signal Acquisition | |
KR101211065B1 (ko) | 브레인 컴퓨터 인터페이스를 이용한 무선 제어시스템 | |
McCrady | ANALYSIS OF ERROR AND NOISE SOURCES IN AN INCOHERENT OPTICAL PROCESSOR. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |